TW578243B - Thin film transistor device and method of manufacturing the same, and liquid crystal display device - Google Patents

Thin film transistor device and method of manufacturing the same, and liquid crystal display device Download PDF

Info

Publication number
TW578243B
TW578243B TW091136718A TW91136718A TW578243B TW 578243 B TW578243 B TW 578243B TW 091136718 A TW091136718 A TW 091136718A TW 91136718 A TW91136718 A TW 91136718A TW 578243 B TW578243 B TW 578243B
Authority
TW
Taiwan
Prior art keywords
film
island
insulating film
thin film
shaped semiconductor
Prior art date
Application number
TW091136718A
Other languages
English (en)
Other versions
TW200301940A (en
Inventor
Seiji Doi
Kazushige Hotta
Takuya Hirano
Kenichi Yanai
Original Assignee
Fujitsu Display Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Display Tech filed Critical Fujitsu Display Tech
Publication of TW200301940A publication Critical patent/TW200301940A/zh
Application granted granted Critical
Publication of TW578243B publication Critical patent/TW578243B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

578243 疚、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明） 【發明所屬之^技術領域】 發明領域 本發明係有關薄膜電晶體裝置、其製造方法和液晶顯 5示器裝置’特別是有關在液晶顯示器裝置或類似裝置之絕 緣基板上面形成的薄膜電晶體裝置、其製造方法和液晶顯 示器裝置。 【先前技術3 發明背景 10 液晶顯示器裝置具有重量輕、厚度薄、耗電量低等特 色，且其應用領域相當廣泛，例如行動式終端機、攝影機 之觀景器、筆記型電腦等。尤其是，以薄膜電晶體（下文 中縮寫成“TFT”)作為切換元件之主動矩陣液晶顯示器裝置 常用於要求高品質與高解析度顯示器之用途上，例如電腦 15 顯示器或類似裝置。 一，，V Ά y 曲吵缚膜 作為工作層（下文中稱為“pSi_TFT”)之m，原因在於其高 度之驅動能力。最近幾年，隨著多晶石夕薄膜成形技術= 步，為降低成本與提升功能，完成了在同—基板上面 顯示區之薄膜電晶體（下文稱為像素TFT)和顯示區外: 圍電路部分中的TFT這種結構之研究。 ^ 由於像素TFT乃用以驅動液晶’因此必須將 加於其等之問極和汲極上，故此類像素tft必須針也 電麼和沒極電墨提供相當高的擊穿電屡。相反地， 6 玖、發明說明 路邛为中的TFT需要較低的耗電量和高速運作。 為了達到此需求，於專利發表（κ〇ΚΑΙ) Hei UM70953 等中，已經提出在同一基板上面，像素TFT中所形成之閘 絕緣膜較厚，而周圍電路部分之TFT中所形成的問絕緣膜 5 較薄之範例。 第1圖中繪示了液晶顯示器裝置的一個截面構造圖， /、中在同基板上面形成之絕緣膜，其厚度於像素TFT中 與周圍電路部分之TFT中乃互不相同。在此例中，亦施加 高壓於周圍電路部分中的某些爪上，因此周圍電路部分 10中的TFT使用了與像素TFT相同之結構。 15 20
根據上述之液晶顯示器裝置製造方法，以多晶矽薄用 製成之島狀半導體薄膜4a、4b上面形成了以氧切薄膜驾 成的閘絕緣膜。同時’藉由改變較厚部分與較薄部分中ό 絕緣膜疊層數目’可調整薄膜之厚度。尤其是如下所述 連續形成多層絕緣魅㈣不需要之絕緣膜。
亦即於基板的整個表面上形成第一絕緣膜，接著將彩 厚部分之TFT成形區中的第一絕緣膜5進行飯刻而留下，其 它區域中的這種第一絕緣膜5則被移除。
-絕緣膜和金, 因此，於較; 絕緣膜6a上' 第—間電極I 之後，於整個表面上依此順序形成第 薄膜，接著將金屬薄膜進行圖案製作程序 部分之TFT成形區中，第一閘電極乃在第 形成’·同時，於較厚部分之TFT成形區 τ 个—lfJ电征 在由第-絕緣膜5與第二絕緣膜6a所組成之層狀結構上 形成。於是，在較薄部分之丁F 丁成形區中，具有由第二 7 578243 玖、發明說明 緣膜6a組成之單層
㈣弟H緣膜於第-閘電極7a下 万开> 成，同時，於^ B 於較；部分之TFT成形區中，具 及第二絕緣膜5、八令田弟 、、、且成之雙層結構的第二閘絕緣膜於第 一閘電極7b下方形成。 、車乂厗部分之TFT中，通常應該抑 造成的‘ON，特性亞仆 ^ ^ w化，且應降低‘0FF，電流。有鑑於此， ★圖中所不，该結構具有其中閘電極乃下方之通道區 4be與…辰度雜質區如、伽之間的區域中乃配置了低濃 度雜質區4bc、4bd之咖(輕摻雜汲極）結構。若從上側觀 1〇看，則通道區如與低濃度雜質區4bc、4bd之間的邊界大 體上位於閘電極75邊緣正下方。於有些案例中，與低濃度 雜質區4bc、4bd對應之區域可形成不摻入雜質的偏移區。
標準TFT係於較薄部分中形成，具有LDD結構之TFT 則於較厚部分中形成。因此如第6A圖中所示，於較薄部分 15之TFT成形區中，首先在第一絕緣膜71上面形成第一問電 極U。之後，於較厚部分之TFT成形區中，形成一側寬度 較閘電極成形區寬LDD區之防蝕光罩73a，接著以第一閘 電極72和防蝕光罩73a作為光罩，將離子植入。因此，第 一閘電極72兩側之島狀半導體薄膜乜中形成了高濃度雜質 2〇區4aa、4ab，且防蝕光罩73a兩側之島狀半導體薄膜4a中 形成了高濃度雜質區4ba、4bb。 之後移除防蝕光罩73a，接著如第6B圖中所示，於較 厚部分之TFT成形區中，在比防蝕光罩73a成形區為窄之區 域中形成新的防蝕光罩73b，之後利用防蝕光罩73b將離子 8 578243 10 15 玖、發明說明 植入。因此，防蝕光罩73b邊緣與高濃度雜質區4aa、4ab 邊緣之間的區域中形成了低濃度雜質區4bc、4bd。於此例 中’失在低濃度雜質區4bc、4bd之間的區域乃作為通道區 4be ° 之後’以第一閘電極72和防餘光罩73b作為光罩，將 第一絕緣膜71加以蝕刻。因此如第5圖中所示，第一絕緣 膜71&係於第一閘電極72下方形成，而第一絕緣膜71b殘留 於防姓光罩73b下方。接著移除防#光罩73b，之後於整個 表面上形成第二絕緣膜和金屬膜。 接著將金屬膜進行圖案製作程序，之後如第5圖中所 不，於較薄部分之TFT成形區巾，第二閘電極75在通道區 4be上方形成。接著以第二閘電極乃作為光罩，將第二絕 緣膜加以蝕刻，而留下第二絕緣膜74a。因此，具有由第 一及第二絕緣膜71b、74a組成之雙層結構的第二閘絕緣膜 於第二閘電極75下方形成。 、 其後，可藉由標準步驟形成如第5圖中緣示之薄膜電 晶體裝置。在此例中，第5圖之參考數字％代表第_中間 層絕緣膜、76&至76(1代表接觸孔、77a至77d代表源/沒電極 、而78代表第二中間層絕緣膜。
V
20 然而如第2圖中所示，第1圖繪示之習知技藝製造方法 中’係利用乾式㈣法_第—絕緣膜5。在此例中，較 薄部分之TFT成形區中的島狀半導體薄膜&表面、特別^ 通道區之表面’乃暴露於似彳氣體之«中。因此，由^ 島狀半導體薄膜4a表面上產生了破壞層13，所衍生之問題 9 578243 玖、發明說明 在；車乂 /專4刀中的TFT特性比較厚部分中的TFT特性退化。 相反地如第3八圖中所示，利用濕式钱刻法，以氮氣 酸或類似溶祕刻第_絕緣膜5。在此财，由於不易取 得島狀半導體薄膜4a、4b對底層氧化石夕薄膜3之選擇性蚀 5刻比例，故此底層氧化石夕薄膜3亦於過蚀刻時被姓刻，而 使氧化石夕薄膜3中，於島狀半導體薄膜^、朴之邊緣部分 下方產生“刮除部分” 14。 為了避免此It況，如第3B圖中所示，形成了作為問電 極之第二絕緣膜6及金屬膜7，接著如第4A及4B圖中所示 H)，以㈣光罩將金屬膜7進行圖案製作程序而形成閘電極 7a。若依此進行，則因較薄部分中的tft之閘絕緣膜僅由 第二絕緣膜63所形成，其厚度較薄，故島狀半導體薄膜4a 邊緣部分之刮除部分處的第二絕緣膜以中容易產生裂紋， 於疋，產生之問題在於較薄部分中的TFT之閘極擊穿電壓 15 大大地降低。 此外，島狀半導體薄膜4a之邊緣部分藉由姓刻而縮減 ，使其頂端形成銳角。有鑑於此，除非於島狀半導體薄膜 4a之邊緣部分產生刮除部分，否則當施加問極電壓時，特 別是較薄部分之TFT中會造成電場集中現象。因此，產生 20之問題在於所謂的寄生TFT會較標準TFT運作更迅速。 而且，為防止這些情況，使用了僅將較薄部分中的 TFT之島狀半導體薄膜4a邊緣部分加以覆蓋的一個結構， 通常此結構係利用光罩從基板〗上表面曝光之方式形成。 在此例中，從確保光罩邊緣精確度及排列精確度之觀點而 10 玖、發明說明 5 ’島狀半導體薄膜4a、仆之寬度必須設成相當大，於是 TFT之小型化受到限制。 此外，於第6A及6B圖中繪示之習知技藝製造方法中 小型化獲致改善，因此不易在兼顧高濃度雜質區4ba、 4bb、低濃度雜質區4bc、斗…與閘電極乃之間相互配置的 情況下形成LDD結構，此乃有礙小型化。 再者，如第5圖中所示，分別利用各項步驟，將閘絕 緣膜蝕刻成多層絕緣膜711)、74a。於是，這些步驟耗時且 費力’因此必須簡化這些步驟。 C 明内 發明概要 首先，本發明之目的在提供一個具有TFT之薄膜電晶 體裝置，其TFT之絕緣膜於同一基板上面分別具有不同之 厚度，且較厚部分中具有LDD結構；此薄膜電晶體裝置能 防止其特性與擊穿電壓之退化，並抑制工作層邊緣部分處 之寄生TFT運作。 其次，本發明之目的在提供一種能夠形成這種薄膜電 晶體裝置、同時達到步驟簡化進而使裝置小型化之製造方 法。 第三，本發明之目的在提供一種使用薄膜電晶體裝置 之液晶顯示器裝置。 本發明之申請專利範圍第1項中發表的一個薄膜電晶 體裝置製造方法，其步驟包括在一透明基板的一個表面上 形成一層第一島狀半導體薄膜及一層第二島狀半導體薄膜 10 15 20 玖、發明說明 ’形成-層用於覆蓋第—島狀半導體薄膜及第二島狀半導 體薄膜之第-絕緣膜；於第—絕緣膜上面形成一層負光阻 膜；精由-個遮蔽住第-島狀半導體薄膜整個區域之光罩 ’自一光源將負光阻膜曝光；自透明基板之背面將負光阻 膜曝光；藉將負光阻膜顯影而形成一個防蝕圖案，其於朝 向第-島狀半導體薄膜周圍之内側區域中具有一個開口部 分；蚀刻防蚀圖案之開口部分中的第一絕緣膜；移除防蚀 圖案；於透明基板的整個表面上形成一層第二絕緣膜，接 著在其上面形成一層導電膜；於第一島狀半導體薄膜上方 之導電膜上面形成第一光罩圖案，並於第二島狀半導體薄 膜上方之導電膜上面形成第二光罩圖案；以及以第一光罩 圖案作為光罩，钱刻導電膜而形成第一問電極，並以第二 光罩圖案作為光罩’蝕刻導電膜而形成第二間電極。 根據本發明’於具有較薄厚度之第-閘絕緣膜的薄膜 電晶體成形區域中，第一島狀半導體薄膜之周圍部分於第 —間絕緣膜成形之前係由第—絕緣朗覆蓋。因此，若作 為第-閘絕緣膜之第二絕緣膜與作為第一閘電極之導電膜 層疊於第-絕緣膜上面，則第一島狀半導體薄膜位於第―、 閘電極下方之周圍部分係由第-絕緣膜及第二絕緣膜覆蓋 。因此’當施加間極雙時，可藉減少第—島狀半導體薄 柄周圍部分之電場密度’防止寄生薄膜電晶體之運作。 同時’於具有較厚部分之第一問絕緣膜的薄膜電晶體 =區域中’係以第-島狀半導體薄膜作為光罩，令曝光 …攸玻璃基板背面照射在第—島狀半導體薄膜上方之負光
12 玖、發明說明 阻膜未曝光區上面，因此該未曝光區能以自調方式，於光 線能從第-島狀半導體薄膜周圍繞射的範圍之内曝光，第 —島狀半‘體薄膜周圍部分能非常精確地被第—絕緣膜覆 蓋。於是，第-島狀半導體薄膜之尺寸邊緣於通道寬度方 5向可減至最小，而使薄膜電晶體達到最小化。 本發明之申請專利範圍第3項中發表的一個薄膜電晶 體裝置製造方法，其步驟包括在一基板上面形成一層第一 島狀半導體薄膜及-層第二島狀半導體薄膜；形成一層用 於覆蓋第-島狀半導體薄膜及第二島狀半導體薄膜之半導 10體薄冑《後於半導體薄膜上面形成—層絕緣膜；利用選 擇f生地钱刻第二島狀半導體薄膜上方之絕緣膜，形成一個 絕緣膜圖案；將絕緣膜圖案下方及其它區域中的半導體薄 膜氧化’ α在第-島狀_導體薄膜上面形成一層由藉將半 導體薄膜氧化而成之絕緣膜所組成的第一閘絕緣膜，並於 15第一島狀半導體薄膜上面形成一層由藉將半導體薄膜氧化 而成之絕緣膜與絕緣膜圖案兩者所組成的第二閘絕緣膜； 以及於第閘絕緣膜上面形成第一閘電極，並於第二閘絕 緣膜上面形成第二閘電極。 根據本發明，當藉由蝕刻半導體薄膜上面之絕緣薄膜 20而形成了作為第二閘絕緣膜之一部份的絕緣膜時，第一島 狀半導體薄膜係由底層之半導體薄膜保護著，因此，第一 島狀半V體薄膜之通道區並不會暴露於絕緣膜之敍刻氣體 的電漿中，故可防止具有較薄第一閘絕緣膜之薄膜電晶體 特性退化’因此能確保具有較厚第二閘絕緣膜之薄膜電晶 13 578243 玖、發明說明 體和具有較薄第一閘絕緣膜之薄膜電晶體兩者均擁有優良 特性。 而且，第一及第二島狀半導體薄膜之底層基板亦受半 導體薄膜保護，因此，即使絕緣膜於基板表面上形成，第 一及第二島狀半導體薄膜之邊緣部分處並不會產生“刮除 部分”。而若其未受保護，則蝕刻基板表面上之氧化矽薄 膜時會在邊緣部分產生“刮除部分”。 10 15 20 此外，當藉由蝕刻半導體薄膜上面之絕緣薄膜而形3 了作為第二閘絕緣膜之一部份的絕緣膜時，由於半導體聋 膜對絕緣膜之麵刻劑具有抗㈣’因此薄膜厚度不會減4 。在此實施例中，由於第一閘絕緣膜乃藉氧化半導體薄港 而形成，故可相當精確地控制第一閘絕緣膜之薄膜厚度。 本發明之申請專利範圍第7項中發表的一個薄膜電晶 體裝置製造方法，其步驟包括在-基板上面形成-層第一 半導體薄膜；於第-半導體薄膜上面連續形成-層第一絕 緣膜、-層第二半導體薄膜與一層第二絕緣膜；利用選擇 d第_絕緣膜，形成一個第二絕緣膜圖案；選擇性 ㈣刻第二半導體薄膜’以形成-層不含第二絕緣膜圖案 :島狀第二半導體薄膜與一層含有第二絕緣膜圖案之島狀 盆—二導體相；藉由第_絕緣膜，將第二絕緣膜圖案與 二：&域下方之島狀第二半導體薄膜氧化，且將第一半導 :二中未破島狀第二半導體薄膜覆蓋之區域氧化，以形 第二弟：半導體薄膜中被不含第二絕緣膜圖案之島狀 ^體賴覆蓋的-個區域組成之第—島狀半導體薄
14 578243 玖、發明說明 膜，且亦於形成一層由第一半導體薄膜中被含有第二絕緣 膜圖案之島狀第二半導體薄膜覆蓋的一個區域、组成之第二 島狀半導體薄膜，接著在第—島狀半導體薄膜上面形成一 層由糟將第二半導體薄膜氧化而成之絕緣膜與第_絕緣膜 所組成的第-閘絕緣膜，之㈣第：島狀半導體薄膜上面 形成層由第二絕緣膜圖案、一層藉將第二半導體薄膜氧 化而成之絕緣膜以及第—㈣膜所組成的第二閉、絕緣膜； 以及於第_間絕緣膜上面形成第—閘電極，並於第二閘絕 緣膜上面形成第二閘電極。
根據本發明，當藉由蝕刻半導體薄膜上面 15 ---»〜r承符月 而形成了作為第二閘絕緣膜之—部份的絕緣膜時，第一 狀半導體薄膜係由底層之第二半導體薄膜保護著，因此 第島狀半導體薄膜之通道區並不會暴露於第二絕緣膜 故可防止具有較薄第_閘絕緣膜之： 膜電晶體特性退化，因此能仙具有較厚第二閘絕緣膜： 薄膜電aa體和具有較薄第—閘絕緣膜之薄膜電晶體兩者j 擁有優良特性。
20 同時，將第二半導體薄膜上面之作為第二間絕緣膜較 厚部分的第二絕緣膜加以_，接著將第二半導體薄膜氧 化，並選擇性地氧化第二半導體薄膜下方的第一半導體薄 膜而形成第-及第二島狀半導體薄膜。以此方式，由於 底層基板表面並未暴露於蝕刻氣體等之中，因此第—及第 二島狀半導體薄膜之邊緣部分處並不會產生所謂的“到除 部分 15 578243 玖、發明說明 · 此外，當藉由蝕刻第二絕緣膜而形成了作為第二閘絕 緣膜之一部份的絕緣膜時，第二半導體薄臈對第二絕緣膜 之蝕刻劑具有抗蝕性，因此薄膜厚度不會減少。在此實施 例中，由於.第-閘絕緣膜係由藉將第二半導體薄膜氧化而 5成之絕緣膜與第-絕緣膜兩者所組成，古丈可相當精確地控 制第一閘絕緣膜之薄膜厚度。
本發明之申請專利範圍第u項中發表的一個薄膜電晶 體裝置包括有一顆第一薄膜電晶體，其包含了一層具有一 ι對源/沒區、以在其間置入一個通道區之第一島狀半導體 10薄膜；-層由第-島狀半導體薄膜之通道區上面形成之第 —絕緣膜製成的第-開絕緣膜；以及—個由第—閘絕緣膜 上面形成之第一導電膜製成的第一閘電極；以及一顆第二 缚膜電晶體，其包含了一層具有—對源/汲區、以在其間 置入一個通道區之第二島狀半導體薄膜；一層由第二島狀 15半導體薄膜之通道區上面形成之第一絕緣膜及第二絕緣膜 製成的第二閘絕緣膜；以及一個由第二問絕緣膜上面形成 之第二導電膜製成的第二閘電極，第一薄膜電晶體和第二 薄膜電晶體兩者均於同一基板上面形成；其中第_薄膜電 之晶體乃藉由第二絕緣膜，於第—島狀半導體薄膜側面部分 20之=緣上方及第一閘電極上面提供了由第二導電膜形成的 電場弛豫電極，並且第二薄膜電晶體藉由第一絕緣膜，於 第二閘電極下方及第二島狀半導體薄膜側面部分之邊緣上 方提供了由第一導電膜形成的電場弛豫電極。 根據本發明’於第-薄膜電晶體裝置中，乃藉由第一 16 玖、發明說明 島狀半導體薄膜兩側邊緣上方之第二氧化矽薄膜，於第一 閘電極上面提供了電場弛豫電極。因此，相較由第一島狀 半導體薄膜、第一絕緣膜與第一閘電極所形成之電容，此 y刀處之寄生電容比由第一閘電極和電場弛豫電極形成之 靜電電容大。因此，若TF丁的閘極利用交流電驅動，則作 用於第一島狀半導體薄膜兩側邊緣部分之閘極電位變化會 減緩’故可抑制第-島狀半導體薄膜兩側邊緣部分處形成 之寄生電晶體運作。 10 15 且於第二薄膜電晶體裝置中，乃藉由第二島狀半導體 _兩側邊緣上方之第一氧化矽薄膜，於第二閘電極下方 提供了電場弛豫電極。因此，若電場弛豫電極之電位乃設 成其中第二島狀半導體薄膜兩側邊緣部分之通道無法導電 時之電位’可抑制第二島狀半導體薄膜兩側邊緣部分之通 道的導電性，且由於能隔離第二閘電極之電場感應，因此 可抑制寄生電晶體之開啟ON。 "T $專利範圍第12項中發表的一個薄膜^ 體裝置製造方法，其步驟包括在一基板上面形成-層負 島狀=導體薄膜及一層第二島狀半導體薄膜；形成一眉 20
於覆蓋第一島狀半導體薄膜及第二島狀半導體薄膜之第 絕緣膜；於整個表面上形 升成層弟一導電膜，接著選擇 地蝕刻第一導電膜，在 牡乐島狀+導體薄膜上方之第 系巴緣膜上面形成一個間雷^ · 乂们閘電極，於整個表面上連績形成一 第二絕緣臈及一層第二導雷 — V電膜，於弟二導電膜上面形成 個光罩圖案，接著以光 ^ 干口木彳下曷光罩，將第二導電膜」 17 玖、發明說明 行侧餘刻，以形成一個寬度較光罩圖案窄之第二問電極； 、、光罩圖案作為光罩，將第二絕緣膜施以非等向性钱刻， 、、’、第閘電極和光罩圖案作為光罩，將第—絕緣膜施以 非等向性蝕刻，因而在第-閘電極下方形成-層由第一絕 緣膜所製成之第-閘絕緣膜，且在第二閉電極下方形成由 第-絕緣膜及第二絕緣膜所組成之第二閘絕緣膜；移除光 罩t案；以第一閘電極作為光罩，利用離子植入方式將- :、植入第胃狀半導體薄膜，而於第—閘電極兩側形成 馬》辰度雜質區，並以繁-關蕾扣；《ί ^ts 10 乂弟一閘電極和第二閘絕緣膜作為光罩 ，利用離子植人方式將雜f植人第二島狀半導體薄膜，而 於第二開電極兩側形成一對高濃度雜質區；以及以第二間 電極作為光罩，於離子能穿過第二間電極周圍部分之第二 閘絕緣膜的-個條件下，利用離子植入方式將雜質植入第 15 —島狀半導體薄膜，而在第二閘電極兩側之第二閘絕緣膜 下方形成一對低濃度雜質區。 20
根據本發明，利用光罩圖案將第二導電膜進行側㈣ ，形成-個寬度較光罩圖案窄的第二閘電極。此外，利用 同—光罩圖案將第—及第二絕緣膜進行非等向性姓刻，形 成寬度較第二間電極寬的第二閉絕緣膜。接著在離子無法 穿過第二閘電極與第二閘絕緣膜之條件下，執行離子植入 程序而形成高濃度雜質區。此外，於離子無法穿過第二閘 電極卻能穿過第二閉絕緣膜之條件下，執行離子植入程序 而於第一島狀半導體薄膜中形成低漠度雜質區。因此，低 濃度雜質區與高滚度雜質區自通道末端依序在第二島狀半 18 578243 玖、發明說明 導體薄膜中形成，而使第二閘電極下方之通道區能置入其 因此，若將側蝕刻之寬度調整為LDD區所需的寬度， 則可使用閘電極和閘絕緣膜而不需增加曝光光罩之數目， 以自調方式形成LDD結構。 10 而且，由於分別具不同厚度之第一及第二閘絕緣膜可 利用一個蝕刻步驟形成，故可簡化形成步驟。在此例中， 由於第一及第二島狀半導體薄膜中的通道區並非共同暴露 於钱刻氣體之電漿中，因此能防止第一及第二島狀半導體 薄膜中的通道區表面產生損壞層。 15 本發明之申請專利範圍第16項中發表的一個液晶顯示 器裝置包括有一顆第_薄膜電晶體；一顆第二薄膜電晶體 ’第一薄膜電晶體及第二薄膜電晶體係於—基板上面形成 ;一個接至第二薄膜電晶體之源/沒區的像素電極；以及 -條與像素電極交又之儲存電容匯流排線；其中第一薄膜 電晶體包含了-層具有-對源/沒區、以在其間置入一個 通道區之帛^狀半導體薄膜；_層由第—島狀半導體薄 膜之通道區上面形成之第—絕緣«成的第-閘絕緣膜； 20 以及一個由第一間絕緣膜上面形成之第-導電膜製成的第 一閘電極’第二薄膜電晶體包含了一層具有—對源/沒區 、以在其間置入—個通道區之第二島狀半導體薄膜，且該 對源/汲區之中任何一個均接至像素電極；—芦由第二島 狀：導體薄膜之通道區上面形成之第一絕緣膜及第二絕緣 版衣成的第二問絕緣膜；以及一個由第二開絕緣膜上面形 19 玖、發明說明 成之第二導電膜製成的第二閘電極，且儲存電容匯流排線 係由第一導電膜形成，而使接至像素電極之第二絕緣膜及 第一導電膜乃依此順序層疊於儲存電容匯流排線上面的一 個部分區域内。 5 根據本發明，顯示器部分中的儲存電容匯流排線與第 一薄膜電晶體之之第一閘電極係由相同材料形成。而且， 接至像素電極之第二絕緣膜及第二導電膜乃依此順序層疊 於儲存電容匯流排線上面，換言之，在所形成之電容器元 件中，其中一根電極係由儲存電容匯流排線形成，而電容 、、、邑緣膜由與苐一閘絕緣膜之第二絕緣膜相同的材料形成 ，其它電極則由以第二閘電極相同材料製成之第二導電膜 形成。 因此，由於形成之閘絕緣膜通常較薄，導致電容器元 件較諸具有以IT0薄膜製成之其它電極和以中間層絕緣膜 15製成之電容器絕緣膜的電容元件，其每單位面積具有更高 之電谷。再者，此將縮小形成儲存電容器所需的儲存電容 匯流排線面積、亦即光遮蔽面積，因此能增加孔徑比。 本發明之申請專利範圍第17項中發表的一個液晶顯示 器衣置匕括有一顆第一薄膜電晶體；一顆第二薄膜電晶體 2〇 ，第一薄膜電晶體及第二薄膜電晶體係於一基板上面形成 ，一個接至第二薄膜電晶體之源/汲區的像素電極；以及 一條與像素電極交叉之儲存電容匯流排線；其中第一薄膜 電晶體包含了一層具有一對源/汲區、以在其間置入一個 通道區之第一島狀半導體薄膜；一層由第一島狀半導體薄 20 578243 玖、發明說明 膜之通道區上面形成之第一絕緣膜製成的第一間絕緣膜； 以及一個由第-閘絕緣膜上面形成之第—導電膜製成的第 -閘電極，第二薄膜電晶體包含了一層具有一對源/汲區 、以在其間置入一個通道區之第二島狀半導體薄膜，且該 對源/汲區之中任何一個均接至像素電極；一層由第二島 狀半導體薄膜之通道區上面形成之第一絕緣膜及第二絕緣 膜製成的第二開絕緣膜；以及一個由第二閉絕緣膜上面形 成之第二導電膜製成的第二間電極，並且儲存電容匯流排 線係由第一導電膜形成’儲存電容匯流排線在其之部分區 域内提供了—顆第三薄膜電晶體，該第三薄膜電晶體包含 了一個由儲存電容匯流排線形成之間電極、一層具有接至 «電極之源/沒區的第三島狀半導體薄膜、以及一層由 第一絕緣膜製成之閘絕緣膜。 15 根據本發明，提供了利用以第一閑電極相同材料製成 之第一導電膜建構而成的儲存電容匯流排線，以及在本身 之部分區域中含有儲存電容匯流排線閘電極的第三薄膜電 晶體。且於第三薄膜電晶體中，第三島狀半導體薄膜之源 =及區乃接至其内的像素電極，且閘絕緣膜係由與第二閘 絕緣膜之第一絕緣膜相同的材料製成。 20
•若於閘電極上面施加了始終能將通道區打開之問極電 壓’則第三島狀半導體薄獏可作為具有低阻抗值的電極， 而使形成之具有儲存電容匯流排線的儲存電容器元件作為 -個電極、第一絕緣膜作為電容器絕緣膜、而第三島狀半 導體薄膜作為其它電極。 21 578243 玖、發明說明 因此，由於形成之閘絕緣膜通常較薄，導致電容器元 件較諸具有以ITO作為其它電極和以令間層絕緣膜作為電 容器絕緣膜的儲存電容元件，其每單位面積具有更高之電 容。再者，此將縮小形成儲存電容器所需的儲存電容匯流 5排線面積、亦即光遮蔽面積，因此能增加孔徑比。 圖式簡單說明 第1圖繪示了習知技藝中的一個薄膜電晶體裝置截面 圖； · 第2圖繪不了習知技藝中薄膜電晶體裝置製造方法之 1 〇 問題的截面圖； 第3A及3B圖繪示了習知技藝中薄膜電晶體裝置製造 方法之另一問題的截面圖； 第4A圖繪示了習知技藝中薄膜電晶體裝置製造方法之 中間步驟的平面圖，而第4關之上側視圖緣示了同一薄膜 15電日日體裝置製造方法的另_個中間步驟之平面圖，第4B圖 之下側視圖則係沿此上側視圖之χιν_χιν線段所取的一個 鲁 截面圖； 第5圖繪示了習知技藝中另_個薄膜電晶體裝置之冑 · 面圖； 弟6 Α及6 B圖繪示了 2 4士益rH 口 / 4. ί白头技蟄中另一個溥膜電晶體裝 置製造方法之問題的戴面圖； 第7圖、曰不了本發明第一項實施例之薄膜電晶體裝置（ 發射型液晶顯示器裝置）的一個組態方塊圖； 第8圖％示了本發明第一 — ^ 項戶、％例之溽膜電晶體裝置 22 578243 砍、發明說明 的平面圖； 第9A至9P圖繪示了本發明第一項實施例之薄膜電晶體 裝置製造方法的若干截面圖； 第10 A圖繪示了本發明第一項實施例之薄膜電晶體裝 5置製造方法的中間步驟之平面圖，而第10B圖之上側視圖 繪示了同一薄膜電晶體裝置製造方法的另一個中間步驟之 平面圖’第4B圖之下側視圖則係沿此上側視圖之η_π線段 所取的一個戴面圖。 $ 第11Α圖繪示了本發明第一項實施例之薄膜電晶體裝 10置製造方法的另一個中間步驟之平面圖，而第11B圖之上 側視圖繪示了同一薄膜電晶體裝置製造方法的另一個中間 步驟之平面圖，第4B圖之下側視圖則係沿此上側視圖之 III-III線段所取的一個截面圖； 第12A至12H圖繪示了本發明第二項實施例之薄膜電 15晶體裝置製造方法的若干截面圖； 第13A至13D圖繪示了本發明第二項實施例之另一種 · 薄膜電晶體裝置製造方法的截面圖； 第14A至14F圖繪示了本發明第三項實施例之薄膜電晶 · 體裝置製造方法的截面圖； 2〇 " 第15圖繪示了本發明第三項實施例之另一種薄膜電晶 體裝置製造方法的截面圖； 第16A圖繪示了本發明第三項實施例之薄膜電晶體裝 置的平面圖，而第16B圖為沿著第16A圖之v-v線段所取的 一個截面圖； 23 578243 玖、發明說明 第17 A圖繪不了本發明第三項實施例之另一種薄膜電 晶體裝置的平面圖，而第17B圖為沿著第17A圖之VII-VII 線段所取的一個戴面圖； 第18圖繪不了具有本發明第四項實施例之薄膜電晶體 5裝置的一個液晶顯示器裝置截面圖； 第19A圖同樣係沿著第18圖之Ιχ_ιχ線段所取的一個截 面圖’而第19Β圖為同樣沿著第18圖之χ_χ線段所取的截 面圖； 第20圖繪$ 了具有本發明第五項實施例之薄膜電晶體 10 裝置的一個液晶顯示器裝置平面圖； 第21Α圖同樣係沿著第2〇圖之χπ_χπ線段所取的一個 截面圖，而第21Β圖為同樣沿著第2〇圖之χιπ_χιπ線段所 取的截面圖。 【實施方式】 15 較佳實施例之詳細說明 下文將參看諸幅附圖說明本發明之各項實施例。 (第一實施例） (薄膜電晶體裝置之結構） 第7圖繪示了本發明第一項實施例之薄膜電晶體裝置（ 20發射型液晶顯示器裝置）的一個組態方塊圖，第8圖則繪示 了顯示器部分之其中-個像素的組態平面@，下述範例中 將說明此例中的XGA(1024x768像素)模式液晶顯示器裝置。 -個像素係由R(紅色）、G(綠色）AB(藍色）三個晝素組成。 此第一實施例中的液晶顯示器裝置包括一個控制電路 24 578243 玖、發明說明 101、一個垂直驅動器102、一個閘極驅動器1 〇3與一個顯 示器部分104。顯示器訊號RGB、水平同步訊號HSync、垂 直同步訊號Vsync等訊號係從電腦之類的外部裝置（未示出） 傳到此液晶顯示器裝置，高電壓VH(18V)、低電壓vL (3.3V 5 或5V)及接地電位VGND則由電源供應器（未示出）提供。 本文中’顯示器部分104分別於水平方向及垂直方向 配置了 3072 (1024xGRB)x768個像素，每個像素由n-通道 型TFT 105(下文稱之為“η·型TFT”，若未特別提及，則tFT 意指η-型TFT)、接於此TFT 105之源電極的顯示單元（液晶 10 單元）1〇6與儲存電容1〇7組成。 顯示單元106係由一對電極組成，其中一根電極接至 TFT 105之源電極的像素電極110,而其另一根電極乃配置 於CF基板上面之電極（未示出），液晶（未示出）則密封於這 些電極之間。 15 同時，顯示器部分104配置了 3072條朝垂直方向延伸 之資料匯流排線108、768條朝水平方向延伸之閘極匯流排 線109、以及若干條同樣朝水平方向延伸之儲存電容匯流 排線111。朝水平方向排列之像素的各TFT 1〇5閘電極係接 至相同閘極匯流排線109，朝垂直方向排列之像素的各TFT 20 1〇5汲電極則接至相同資料匯流排線108，且儲存電容匯流 排線111與像素電極110交叉，並構成了儲存電容1〇7之成 對電極的其中一個電極。儲存電容1〇7之像素電極ιι〇係與 儲存屯谷匯流排線111成一對電極，而配置在一對電極之 間的中間層絕緣膜則作為電容絕緣膜。 25 578243 玖、發明說明 控制私路101收到水平同步訊號Hs㈣及垂直同步訊號 ync後接著輸出_個於水平同步週期開始時啟動之資 料啟動Λ號DSI、-個將水平同步週期分成預定間隔之資 料4脈DCLK、-個於垂直同步週期開始時啟動之問極啟 動Λ號GSI以及-個將垂直週期分成預定間隔之閘極時脈 GCLK。此控制電路1〇1係由加及ρ_通道型tft⑹型 TFT)構成，兩者均透過低電壓Vl運作。
垂直驅動器102係由一個移位暫存器1〇2a、一個水平 移位器102b和一個類比開關1〇2c組成。 移位暫存器l〇2a具有3〇72個輸出電極，此移位暫存器 102a係由 > 料啟動訊號DSI啟動，接著於資料時脈輸 出之同時，自每個輸出電極連續輸出一個低電壓（3.3乂或 5V)之有效訊號。此移位暫存器1〇2&係由.型tft及型 ΤΡΤ構成，兩者均透過低電壓VL運作。
水平移位器102b具有3 072個輸入電極和3〇72個輸出電 極此水平移位器l〇2b將移位暫存器1〇2&輸出之低電壓有 效訊號轉換成高電壓（18V)訊號，接著輸出此高電壓訊號 此水平移位器l〇2b係由透過低電壓運作之卜型TFT及 P-型TFT與透過高電壓Vh運作之卜型τρτ及^型tft構成。 類比開關102c亦具有3072個輸入電極和3〇72個輸出電 極颌比開關102c之輸出電極乃分別接至對應的資料匯流 排線108。當類比開關丨〇2c收到來自水平移位器丨〇2b之有 效訊號時，其將輸出顯示器訊號11(33(11訊號、G訊號及b 訊號之中任一個訊號）至與收到有效訊號之輸入電極相對 26 578243 玖、發明說明 應的輸出電極。此類比開關l〇2c係由η-型TFT及p-型TFT構 成’兩者均透過高電壓VH運作。 換3之，垂直驅動器1〇2係於資料時脈〇(^^：輸出之同 日寸，在水平同步週期中連續地輸出R訊號、G訊號及B訊號 5至顯示器部分104的3072條資料匯流排線1〇8。 閘極驅動器1〇3係由一個移位暫存器1〇3a、一個水平 移位器103b和一個輸出緩衝器1〇3c組成。 移位暫存态103a具有768個輸出電極。移位暫存器 l〇3a係由閘極啟動訊號啟動，接著於閘極時脈輸出 ίο之同時，自每個輸出電極連續輸出低電壓（3 3¥或5V)之水 平訊號。此移位暫存器103以系由卜型TFT及1)_型丁171構成， 兩者均透過低電壓VL運作。 水平移位器103b具有768個輸入電極和3072個輸出電 極，輸出緩衝器l〇3c之各輸出電極則分別接至對應的閘極 15匯抓棑線1〇9。輸出緩衝器1〇3c透過與輸入端相對應之輸 出端，將水平移位器1031)所輸出之水平訊號送往閘極匯流 排線109。此輸出緩衝器i〇3c係由卜型TFT及p_型構成 ’兩者均透過低電壓VH運作。 換吕之，閘極驅動器1〇3係於閘極時脈GCLK輸出之同 2〇時，在垂直同步週期中連續地輸出水平訊號至顯示器部分 104的3072條閘極匯流排線1 。 當水平汛唬送達閘極匯流排線1〇9時，會開啟顯示器 部分104之TFT 105。此時當顯示器訊號RGB(R訊號、〇訊 號及B訊號之中任-個訊號）送達資料匯流排線⑽時，會 27 578243 玖、發明說明 將此顯示器訊號RGB載入顯示單元（液晶單元）1〇6及儲存電 容107。接著，顯示單元（液晶單元）1〇6中的液晶分子傾斜 角會因應顯不亂说RGB而改變’因而改變顯示單元1〇6之 透光度’故可藉由控制每個像素之顯示單元1〇6透光度而 5 顯示所需影像。 於下列實施例中，顯示器部分104中所提供之TFT稱為 像素TFT，同時於垂直驅動器1〇2和閘極驅動器ι〇3提供之 TFT中’由高電壓（18V)驅動之TFT稱為高壓驅動TFT。此 外’於控制電路101、垂直驅動器1〇2及閘極驅動器1〇3所 10提供之TFT中，由低電壓（3·3 V或5 V)驅動之TFT稱為低壓 驅動TFT。 (用於液晶顯示器裝置中的薄膜電晶體結構） 下文將說明上述三種型式之TFT結構。本文中由於高 壓驅動TFT與像素TFT具有幾乎相同之結構，故以像素TFT 15代為說明，而此處將省略高壓驅動TFT之敘述。同時由於 P-型TFT與n_型TFT具有幾乎相同之結構，此處將省略p-型 TFT之敘述。 第9P圖之左側視圖繪示了低壓驅動丁FT結構的一個截 面圖，而該圖之右側視圖繪示了像素TFT結構的戴面圖。 20沒些視圖均繪示了沿第8圖之I-Ι線段所取的一個橫截面圖 〇 如第9P圖之左側視圖中所示，於低壓驅動丁FT中，首 先在一片玻璃基板21上面形成一層由氮化矽薄膜22a及氧 化矽薄膜22b組成之層狀結構底層絕緣膜22，並於此底層 28 578243 玖、發明說明 絕緣膜22上面形成一層以多晶矽薄膜製成、並作為TFT工 作層的第一島狀半導體薄膜24a，此第一島狀半導體薄膜 24a中則形成一對作為TFT源極/汲極之高濃度雜質區（歐姆 接觸區）24aa、24ab，以在其間置入一個通道區24ac。 5 有一層由厚度為30 nm之氧化矽（Si〇2)薄膜28a製成的 閘絕緣膜在底層絕緣膜22及第一島狀半導體薄膜24a上面 形成，並有一根閘電極29a在氧化矽薄膜28a上面形成。於 低壓驅動TFT中，通道區側面之高濃度雜質區24抑、24此 的兩邊幾乎位於閘電極29a邊緣之正下方。有一層厚度為 1〇 9〇 nm之氧化矽薄膜31及一層厚度為35〇 nm2氮化矽（siN) 薄膜32層疊於氧化矽薄膜28a及閘電極29a上面，氮化矽薄 膜32上面則形成了若干電極（一個源極和一個汲極）34a、 34b。這些電極34a、34b係透過埋入接觸孔33&、之金 屬而和高濃度雜質區24aa、24ab通電，其中接觸孔33a、 15 3扑係分別自氮化矽薄膜32的一個上表面通往高濃度雜質 區 24aa、24ab 〇 如上所述，於低壓驅動TFT中，閘絕緣膜僅由厚度為 3〇 11111之氧化矽薄膜28a形成，且未提供[DD區，使其可在 低電壓下完成高速運作。由於高濃度雜質區24aa、24讣能 20以自調方式隨閘電極29a形成，故可輕易地製成小型化裝 置。在此例中，低壓驅動TFT並不提供lDD區，然而由於 這類TFT係由低電壓驅動，故熱電子之數量相當少，因此 可避免ON特性之降低以及因熱電子所造成的〇FF電流增加。 接著如第9P圖之右側視圖中所示，於像素丁FT中，玻 29 578243 玖、發明說明 璃基板21上面形成了具有上述相同層狀結構之底層絕緣膜 22，並於此底層絕緣膜22上面形成一層以多晶石夕薄膜製成 、並作為TFT工作層之第二島狀半導體薄膜24a，第二島狀 半導體薄膜24b中則形成一對作為TFT源極/汲極之n_型高 5 浪度雜質區（歐姆接觸區）24ba、24bb，以在其之間置入一 個通道區24be。而且，作為n•型低濃度雜質區之區 24bc、24bd係於通道區24be侧面的這些η-型高濃度雜質區 24ba、24bb之末端部分處形成。 有一層藉將厚度為90 nm之氧化矽薄膜25&與厚度為3〇 10 nm之氧化石夕薄膜28b層疊而成的閘極氧化膜於底層絕緣膜 22及第二島狀半導體薄膜24b上面形成，接著在氧化矽薄 膜28b上面形成一個閘電極29b。閘電極29b係與閘極匯流 排線109—體成形，且儲存電容匯流排線U1與閘電極2外 由相同材質製成。 15 於此像素TFT中，若從上側觀之，則LDD區24bc、 24bd在通道區24be側之邊緣幾乎分別位於閘電極29b的兩 邊正下方。在像素TFT中，由於係以正負訊號作為顯示器 訊號，除非在源極側與汲極側均提供Ldd區24bc、24bd， 否則會因熱電子而導致電晶體特性退化。 2〇 閘電極29b之暴露面上方覆蓋了厚度為350 nm之氧化 矽薄膜31及氮化矽薄膜32，氮化矽薄膜32上面則形成了若 干電極（源極/汲極）34c、34d。這些電極34a、34b係透過埋 入接觸孔33c、33d之金屬而和高濃度雜質區24ba、24bb通 電，其中接觸孔33c、33d係分別自氮化矽薄膜32之上表面 30 578243 玖、發明說明 通往高濃度雜質區24ba、24bb。源極/汲極34c、34d中的源 極/汲極34c係於汲極側與資料匯流排線一體成形。 如上所述，根據這些像素TFT，由於閘絕緣膜係由厚 度為120 nm之厚氧化矽薄膜（氧化矽薄膜25a +氧化矽薄膜 5 28b)形成，像素TFT之擊穿電壓相當高，因此這類像素 TFT可透過高電壓驅動。 於此例中，本文省略了高壓驅動TFT之說明，與像素 TFT的一個不同點在於這種高壓驅動TFT僅於高電壓作用 之汲極側具有LDD區，而且周圍電路中的高壓驅動卜型 10 TFT並不提供LDD區，此處將省略其敘述。此原因在於p一 型TFT範例中，由於係以孔作為載體，因此很少產生熱載 體，且除非提供了 LDD區，否則這種熱載體絕不會干擾電 晶體特性。 (薄膜電晶體裝置製造方法） 15 接著將參看第9A至9P圖及第11A至11B圖說明此第一 實施例之薄膜電晶體裝置製造方法。在此例中，第9A至9P 圖之左側視圖為低壓驅動TFT成形區的截面圖，而其右側 視圖為像素TFT成形區之截面圖。同時，第i〇A圖乃第9K 圖的一個平面圖，其係整個低壓驅動TFT製造步驟之中間 20 部分。第10B圖之上視側圖乃第9L圖的一個平面圖，其同 樣為整個低壓驅動TFT製造步驟之中間部分，第1 〇B圖之 下視側圖則係沿此上側視圖之II-II線段所取的一個截面圖 。第11A圖為第9K圖的一個平面圖，其係整個像素TFT製 造步驟之中間部分。第11B圖之上側視圖為第9L圖的一個 31 578243 玖、發明說明 平面圖，其同樣係整個像素TFT製造步驟之中間部分，而 第11B圖之下側視圖乃沿此上側視圖之ΙΠ·ΙΠ線段所取的一 個截面圖。 如第9Α圖中所示，首先利用電漿CVD法形成厚度大約 5 5〇 nm之氮化矽薄膜22a及厚度2〇〇 nm的氧化矽薄膜， 作為玻璃基板21上面的底層絕緣膜，接著在氧化矽薄膜 22b上面形成一層厚度大約5〇 nm之非晶矽薄膜24。 之後，為了減少非晶矽薄膜24中的氫含量，於溫度 450°C下進行退火。接著以準分子雷射照射在非晶矽薄膜 10 24上面，使非晶矽薄膜24轉變成多晶矽薄膜。 之後，於多晶石夕薄膜上面塗光阻劑，接著透過選擇性 曝光及顯影步驟形成預定的一個防蝕光罩（未示出）。之後 如第9B圖中所示，利用此防餘光罩，將多晶石夕薄膜進行乾 姓刻’僅在預定區域上留下由多晶矽薄膜製成之第一及第 15二島狀半導體薄膜24a、24b，接著移除防蝕光罩。 之後如第9C圖中所示，利用電漿CVD法在玻璃基板21 的整個上表面形成厚度為9〇 nm之第一氧化矽薄膜（第一絕 緣膜）25，接著以塗佈法在第一氧化矽薄膜乃上面形成負 光阻膜26。之後，利用能夠遮蔽低壓驅動TFT成形區内之 20整個第一島狀半導體薄膜24a面積的一個光罩將負光阻膜 26曝光，因此，負光阻膜26之未曝光區會留在低壓驅動 TFT成形區中的第一島狀半導體薄膜24a上方區域中，其係 比第一島狀半導體薄膜24a成形區為寬。 之後如第9D圖中所示，令負光阻膜26自玻璃基板21背 32 578243 玖、發明說明 面曝光，此時曝光光源被第-島狀半導體薄膜24a遮蔽， 同時由於光線會在周圍部分造成繞射現象，因此負光阻膜 %之預定内部區域上方乃從第—島狀半導體薄膜24a的周 圍曝光。 5 之後如第9E圖中所示，將負光阻膜26顯影，因此負光 阻膜26會在内側區域形成一個開口部分，而非在第一 島狀半導體薄膜24a之周圓。 之後如第9F圖中所示，透過以顯影方式在負光阻膜％ 中形成之開口部分26a，將第一氧化矽薄膜25進行乾蝕刻 1〇 ，因此第一氧化矽薄膜25會在内側區域形成一個開口部分 25a，而非在第一島狀半導體薄膜24a之周圓，亦即第一氧 化石夕4膜25仍覆蓋著第一島狀半導體薄膜24a之周圍部分 。接著移除負光阻膜26。 之後如第9G圖中所示，利用電漿CVD法在玻璃基板21 15的整個上表面形成厚度為3〇 nm之第二氧化矽薄膜（第二絕 緣膜）28。 之後如第9H圖中所示，於第二氧化矽薄膜28上面形成 厚度大約300 nm之Al-Nd(鋁-鈥：鈥含量為2%)薄膜（導體 /專膜）29，接著在Al-Nd薄膜29上面形成光阻膜3〇。 2〇 之後如第91圖中所示，利用選擇性將光阻膜30曝光及 顯影之方式，在欲形成各TFT之閘極的區域中形成防蝕光 罩3〇a、30b。接著如第9J圖中所示，利用防蝕光罩3〇a、 3〇b將Al-Nd薄膜29進行蝕刻，而形成低壓驅動TFT之閘電 極29a與像素TFT的閘電極29b。 33 578243 玖、發明說明 之後如第9K圖中所示，利用防蝕光罩3〇a、3〇b將第二 氧化矽薄膜28進行非等向性蝕刻，此時若從上側觀之，低 壓驅動TFT成形區係如第10A圖中所示，且若從上側觀之 ’像素TFT成形區如第ha圖中所示。 5 之後如第儿圖中所示，留在玻璃基板21上方且未被防 蝕光罩30a、30b覆蓋之第一氧化矽薄膜25係利用蝕刻方式 移除。此時在低壓驅動TFT成形區中，如第1〇B圖中所示 欲覆蓋第一島狀半導體薄膜24a之氧化石夕薄膜25b、28a 仍位於閘電極29a下方之其中閘電極29a係橫跨第一島狀半 10導體薄膜24a周圍部分的區域。同時如第11 b圖所示，於像 素TFT成形Q中，欲覆蓋第一島狀半導體薄膜24b之氧化石夕 薄膜25a、28b仍位於閘電極29b下方之其中閘電極29b係橫 ~第一島狀半導體薄膜24b周圍部分的區域。在此例之高 壓驅動TFT成形區中，欲覆蓋島狀半導體薄膜24b之厚氧化 15矽膜與薄氧化矽膜兩者同樣維持於閘電極下方。 接著移除防蝕光罩30a、30b。 之後如第9M圖中所示，於25 keV之加速電壓及 7xl014cm·2之劑量下，以離子植入方式將磷（p)植入第一及 第二島狀半導體薄膜24a、24b ,該電壓允許p離子穿過閘 20電極29a、29b及閘絕緣膜28b、25b，卻不允許離子穿過間 絕緣膜28a。因此，第一島狀半導體薄膜24a中未被低壓驅 動TFT成形區内之閘電極29a覆蓋的區域會形成高濃度雜質 區（源極/汲極區）24aa、24ab，同時，第二島狀半導體薄膜 24b中未被像素TFT成形區内之閘電極29b及閘絕緣膜28b、 34 578243 玖、發明說明 25b所覆蓋的區域會形成高濃度雜質區（源極/汲極區）24ba 、24bb，此時高壓驅動TFT成形區内之島狀半導體薄膜中 亦會形成而濃度雜質區（源極/沒極區）。 接著於70 keV之加速電壓及2xl〇ncnT2之低劑量下以 5 離子植入方式將磷植入，該電壓不允許P離子穿過閘電極 29a、29b，卻允許p離子穿過閘絕緣膜28b、25b。因此， 像素TFT成形區中的閘電極29b邊緣與閘絕緣膜281)、25b邊 緣之間會形成低濃度雜質區（低濃度源極/汲極區）24bc、 24bd ’此時作為低濃度雜質區之區亦在高壓驅動TFT 10成形區之島狀半導體薄膜中的汲極側面形成。在此例中， 低壓驅動TFT成形區中的離子植入加速電壓相當高，因此 離子能穿透第一島狀半導體薄膜24a，故雜質不會進入第 一島狀半導體薄膜24a。 之後如第9N圖中所示，利用電漿CVD法在玻璃基板21 15 20
的整個上表面形成厚度為9〇 nm之氧化矽薄膜3 1。此外， 亦在其上面形成厚度為35〇 nm之氮化矽薄膜32。 之後如第90圖中所示，於低壓驅動TFT成形區中形成 了若干個穿過同》辰度雜質區24aa、24ab上面之氮化矽薄膜 及氧化矽4膜31的接觸孔33a、33b，且於像素TFT成形 區中形成了若干個穿過高濃度雜質區24ba、24bb上面之氮 化矽溥膜32及氧化矽薄膜31的接觸孔33。、3%。 之後如第9P圖中所示，將一層厚度為1〇〇麵之^薄膜 、一層厚度為扇咖之八1薄膜及一層厚度為50 nm之Ti 膜連續沈積於玻璃基板21的整個上表面，目而將接觸: 35 578243 玫、發明說明 33a、33b、33c、33d埋入這些金屬薄膜，且於氮化矽薄膜 32上面形成一層金屬層狀薄膜。之後利用光微影技術形成 一個防蝕光罩（未示出），接著利用此防蝕光罩將金屬薄膜 進行乾餘刻，以此方式形成了與低壓驅動TFT之高濃度雜 5質區24aa‘、24沾接觸的源/汲電極34a、34b，同時形成了與 像素TFT之高濃度雜質區24ba、24吡接觸的源/汲電極34c 、34d 〇 在此例中，液晶顯示器裝置之顯示器部分1〇4中的資 料匯流排線108係與源/汲電極34&至34(|同時形成，且於控 1〇制電路1〇1、垂直驅動器1〇2與閘極驅動器103之成形區域 中’預定之佈線圖案係與源/汲電極34&及34(1同時形成。 之後塗上感光樹脂，依序形成一層厚度為3〇 μηι的樹脂薄 膜。 如上所述，完成了薄膜電晶體裝置。為了製造液晶顯 15 示器裝置，連續執行下列步驟。 之後，於樹脂薄膜3 5的一個預定區域内，藉由佈線圖 案形成一個通往源/汲電極34d之通孔。接著利用濺鍍法在 玻璃基板21的整個上表面形成一層厚度為7〇 nmiIT〇(氧 化銦錫）薄膜。之後利用標準光微影步驟，將I丁〇薄膜進行 20圖案製作程序而形成一根與像素TFT之源極側雜質區通電 的像素電極36。接著在玻璃基板21的整個上表面形成一層 决疋液晶分子起始狀恶（未施加電壓時）排列方向之配向膜（ 未示出）。 以此方法完成了液晶顯示器裝置的TFT基板。 36 578243 玖、發明說明 液晶顯示器裝置之對置基板係利用眾所周知的方法形 成，更詳細地說，用於遮蓋像素之間區域使其免受光線照 射的黑矩陣係由玻璃基板上面之Cr(鉻）形成，且於玻璃基 板上面形成紅色、綠色及藍色之彩色濾光片，而使具有紅 5色、綠色或藍色之中任一種顏色的彩色濾光片配置了每個 像素。接著在玻璃基板的整個上表面形成一個由IT〇薄膜 製成之透明電極，並於透明電極上面形成配向膜。 液晶顯不器面板乃藉將以此方式製成之TFT基板與對 置基板貼在一起而構成，接著將液晶注入其間，並將其注 10入口加以密封。之後將偏光板配置於此液晶顯示器面板的 兩面，並於背面配置一個背光源，而完成液晶顯示器裝置。 如上所述，依據本發明第一項實施例，於第9F圖中繪 不之低壓驅動TFT成形區中，第一島狀半導體薄膜24a之周 圍部分係由厚氧化石夕膜25所覆蓋，其於閘絕緣膜28成形前 15乃作為高壓驅動TFT之厚閘絕緣膜的一部分。於此狀態下 ，隨即將作為閘絕緣膜之第二氧化矽薄膜28及作為閘電極 之金屬薄膜29層疊於厚氧化矽薄膜25上面。之後如第礼圖 中所示，Μ用與第一島狀+導體薄膜24a交又之條狀防蝕 光罩30a ’以蝕刻方式形成閘電極29a與閘絕緣膜28&。因 2〇而如第1〇6圖中所示，位於閘電極29a下方之第一島狀半導 體薄膜24a周圍部分除了氧化矽薄膜28a之外還被厚氧化矽 薄膜25b覆蓋。因&，當施加閘極電壓時，可藉由減弱第 島狀半導體薄膜24a周圍部分處之電場密度而防止寄生 TFT運作。 37 578243 玖、發明說明 而且如第9(：及91)圖中所示，於低壓驅動丁ft成形區中 ，當以第-島狀半導體薄膜24a作為光罩時，曝光源係從 玻璃基板21月面照射在第一島狀半導體薄膜上方的負 光阻膜26未曝光區，因此該未曝光區能以自調方式，於光 5線自第一島狀半導體薄膜24a周圍繞射的範圍之内曝光， 故第一島狀半導體薄膜24a周圍部分能非常精確地被氧化 石夕薄膜25覆蓋。於是，第一島狀半導體薄膜24a之尺寸邊 緣於通道寬度方向可減至最小，而使TFT達到最小化。 (第二實施例） 10 其—人，下文將參看諸幅附圖說明本發明之第二項實施 例。 (用於液晶顯示器裝置中的薄膜電晶體裝置結構） 下文將參看第12H圖說明第二實施例之液晶顯示器裝 置中使用的薄膜電晶體裝置結構。本文中由於高壓驅動 15 TFT與像素TFT具有幾乎相同之結構，下文係以像素TFT代 為說明，而此處將省略高壓驅動TFT之敘述。同時由於p_ 型TFT與η·型TFT具有幾乎相同之結構，此處將省略其敘 述。 第12H圖之左側視圖、纟會示了 n-通道型低壓驅動τρτ結 20構的一個截面圖，而第12H圖之右側視圖繪示了 n_通道型 像素TFT結構的戴面圖。 如第12H圖之左側視圖中所示，首先於玻璃基板21上 面形成由50 nm厚之氮化矽薄膜22a及200 nm厚之氧化石夕薄 膜22b組成的層狀結構底層絕緣膜22，並在此底層絕緣膜 38 578243 玖、發明說明 22上面形成由40 nm厚之多晶石夕薄膜製成、並作為TFT工作 層的第一島狀半導體薄膜24a，第一島狀半導體薄膜24a中 則形成一對作為TFT源極/汲極之高濃度雜質區（歐姆接觸 區）24aa、24ab，以將通道區24ac置入其間。 5 有一層由厚度大約30 nm之氧化矽薄膜28a製成的第一 閘絕緣膜51a於底層絕緣膜22及第一島狀半導體薄膜24a上 面形成，此閘絕緣膜51a乃藉將非晶矽薄膜氧化而成。 同時，第一閘絕緣膜51a上面形成了第一閘電極5“， 通道區側面之高濃度雜質區24aa、24ab的兩邊幾乎位於閘 1〇 電極54a邊緣之正下方。 有一層厚度為370 nm之氮化矽薄膜55(第一中間層絕 緣膜）於第一閘絕緣膜51a與第一閘電極54a上面形成，氮 化矽薄膜55上面則形成了 一對源/汲電極57a、。這些 源/汲電極57a、57b係透過埋入接觸孔56a、56b之金屬而和 15高濃度雜質區24aa、24ab通電，其中接觸孔56a、56b係從 氮化矽薄膜55的一個上表面與高濃度雜質區24仙 、24ab相 通。
如上所述，由於第一閘絕緣膜51a僅由厚度大約3〇 nm 之氧化石夕薄膜形成，且未提供LDD區，因此低壓驅動丁 2〇能於低電壓下進行高速運作。而且由於高濃度雜質區24aa 、24ab能以自調方式隨第一閘電極54a形成，故可輕易地 製成小型化裝置。在此例中，低壓驅動TFT並不提供LDD 區，由於11類TFT係由低電壓驅動，故熱電子之數量相當 少’因此可避免ON特性之降低以及因熱電子所造成的〇FF 39 578243 玖、發明說明 電流增加。 接著如第12H圖之右側視圖中所示，於像素TFT中， 玻璃基板21上面形成了具有上述相同層狀結構之底層絕緣 膜22，並於底層絕緣膜22上面形成第二島狀半導體薄膜 5 2仆，作為TFT之工作層。第二島狀半導體薄膜24b中則形 成一對作為TFT源極/汲極之歐姆接觸區的n•型高濃度雜質 區24ba、24bb，以將通道區24以置入其間。而且，卜型低 濃度雜質區（LDD區）24bc、24bd係分別於通道區24be側面 的這些高濃度雜質區24ba、24bb邊緣部分處形成。 〇 底層絕緣膜22及第二島狀半導體薄膜24b上面層疊了 厚度大約10 nm之氧化矽薄膜51a與一層厚度為1〇〇 nm之氧 化矽薄膜52b，接著在氧化矽薄膜52b上面形成第二閘電極 54b。由第二閘電極54b下方之氧化矽薄膜5;u及氧化矽薄 膜52a組成之層狀結構則構成了第二閘絕緣膜。 5 於此像素TFT中，若從上側觀之，則LDD區24bc、 24bd在通道區24be側之邊緣幾乎分別位於閘電極54b的兩 邊正下方。在像素TFT中，由於係以正負訊號作為顯示器 说號’除非在源極側與汲極側均提供LDD區24bc、24bd， 否則會因熱電子而導致電晶體特性退化。 〕 第一閘電極54b與矽絕緣膜51a上面形成了厚度為37〇 nm之氮化矽薄膜55，氮化矽薄膜55上面則形成了 一對源/ 汲電極57c、57d，這些源/汲電極57ε、57d係透過接觸孔 56c、56d而和高濃度雜質區24ba、24bb接觸。 如上所述，根據上述之像素TFT，由於第二閘絕緣膜 40 578243 玖、發明說明 係由厚度為110 nm之厚氧化矽薄膜（氧化矽薄膜51a+氧化 矽薄膜52a)形成，故像素TFT之擊穿電壓相當高，因此這 類像素TFT可透過高電壓驅動。 於此例中，本文省略了高壓驅動TFT之說明，與像素 5 TFT的一個不同點在於這種高壓驅動TFT僅於高電壓作用
之汲極側具有LDD區，且周圍電路中的高壓驅動p-型TFT 並不提供LDD區，此處將省略其敘述。此原因在於p_型 TFT範例中，由於係以孔作為載體，因此甚少產生熱載體 0 ’且除非提供了 LDD區，否則這種熱載體絕不會干擾電晶 10 體特性。 (用於液晶顯示器裝置中的薄膜電晶體製造方法） 其次’下文將參看第12 A至12H圖說明本實施例之液 晶顯示器裝置中的薄膜電晶體裝置製造方法。第12A至 12H圖之左側視圖繪示了低壓驅動TFT成形區的截面圖， 15而其右側視圖繪示了像素TFT成形區之截面圖。 如第12A圖中所示，首先利用電漿cvd法連續形成厚 · 度大約50 nm之氮化矽薄膜22a及厚度2〇〇 nm的氧化矽薄膜 22b，作為玻璃基板21上面的底層絕緣膜，接著在氧化矽 . 薄膜22b上面形成厚度大約4〇 !^之非晶石夕薄膜24。 20 之後，為了減少非晶矽薄膜中的氫含量，於溫度450 C下進行退火。接著以準分子雷射照射在非晶矽薄膜上面 ’使非晶石夕薄膜轉變成多晶石夕薄膜。 之後，於多晶矽薄膜上面塗光阻劑，接著透過曝光及 顯影步驟形成預定之防蝕光罩（未示出）。之後利用此防蝕 41 578243 玖、發明說明 光罩，將多晶石夕薄膜進行乾姓刻，僅在預定區域内留下由 多晶石夕薄膜製成之第-島狀半導體薄膜24a及第二島狀半 導體薄膜24b，接著移除防餘光罩。 之後利用電漿CVD法在玻璃基板21上側的整個表面上 5形成厚度為10 nm之非晶石夕薄㈣，接著形成厚度為· nm之氧化石夕薄膜（絕緣膜）52。 接著利用塗佈法於氧化石夕薄膜52上面形成光阻膜，之
後如第12B®中所示’透過曝光及顯影步驟於像素TFT成 形區内形成一個防I虫光罩53。 1〇 *接著透過㈣光罩53，利用稀釋過的氫氣酸將氧化石夕 薄膜52進行祕刻，此時制對稀釋過之氫氣酸具有抗姓 性、且於氧化㈣膜52下方成形之非晶料膜51作為蚀刻 擋片’因此在防敍光罩53下方形成了氧切薄膜圖案（絕 緣膜圖案）52a。接著移除防蝕光罩53。 15 —之後如第12C圖中所示，利用高壓氧化法，藉將包含 了氧切薄膜㈣52a的整個非晶⑦薄膜5ι氧化而形成氧 化石夕薄膜（將半導體薄膜氧化㈣成之絕緣膜）^。高壓氧 化過程係於55代之溫度下’將蒸汽壓力調至2购氧化-
2〇 個小時而完成。在此例中，可利用眾所周知 電漿氧化法等取代高壓氧化法。 的熱氧化法、 因此’由氧化碎薄膜5ia製成夕楚 成之第一閘絕緣膜係於第 一島狀半導體薄膜2物上面形成，且A y 备 风且由虱化矽薄膜51a及氧 化矽薄膜圖案52a組成之第二閘絕续 一 ]、、巴緣膜於第二島狀半導體 薄膜24b上面形成。 42 578243 玖、發明說明 之後如第12D圖中所示，利用濺鍍法形成厚度為3〇〇 nm之Al-Nd薄膜，接著利用防蝕光罩（未示出）蝕刻Ai_N6^ 膜。因此，低壓驅動TFT成形區中的第一閘絕緣膜5]^上面 形成了第一閘電極54a，而像素TFT成形區中的第二閘絕緣 5膜51&及52&上面形成了第二閘電極54b。此時第二閘電極 54b係於較第二閘絕緣膜52a之上表面更小、且位於比第二 閘絕緣膜52a之周圍部分更内側的一個區域中形成。接著 移除防蝕光罩53。 之後如第12E圖中所示，以第一閘電極54a作為光罩， 10利用離子植入方式將高濃度磷植入第一島狀半導體薄膜 24a，同時以第二閘電極54b和第二閘絕緣膜51a及52&作為 光罩，利用離子植入方式將高濃度磷植入第二島狀半導體 薄膜24b。此時係將加速電壓設成25 keV而劑量定為7xl〇i4 cm ，作為離子植入條件。因此，位於第一閘電極兩 15側之第一島狀半導體薄膜24a中形成了 η-型高濃度雜質區 24aa、24ab，且第二閘絕緣膜51&、52a兩側之第二島狀半 導體薄膜24b中形成了 n-型高濃度雜質區24ba、24bb。
接著在不允許P離子穿過第一及第二閘電極、卻允許p 離子穿過第一及第二島狀半導體薄膜24a、24b與第二閘絕 20緣膜5la、52a之條件下，以離子植入方式將低濃度磷植入 第二島狀半導體薄膜24b，其中加速電壓乃設成7〇 “¥而 劑量低至2xl〇13 cm_2，作為離子植入條件。因此，介於第 二閘電極54b邊緣與高濃度雜質區24ba、24bb邊緣之間的 第一島狀半導體薄膜24b中形成了 η-型低濃度雜質區（LDD 43 578243 玖、發明說明 區）24bc、24bd 之後如第12F圖中所示，利用電漿CVD法在玻璃基板 21的整個表面上形成厚度大約約370 nm之氮化矽薄膜55。 之後如第12G圖中所示，利用防蝕光罩（未示出）、同 5時使用SF6氣體，將氮化矽薄膜（第一中間層絕緣膜）55進行 乾蝕刻，而於第一島狀半導體薄膜24a中的高濃度雜質區 24aa、24ab上面形成穿過氮化矽薄膜55之接觸孔56&、56b 。同時’於第二島狀半導體薄膜24b中的高濃度雜質區 24ba、24bb上面形成穿過氮化矽薄膜55之接觸孔5&、56d 10 。接著移除防蝕光罩。 之後如第12H圖中所示，利用濺鍍法將厚度為5〇 nm之
Ti薄膜、厚度為100 nmiAi薄膜及厚度為5〇 nmiTi薄膜 連續沈積於玻璃基板21上側的整個表面上，因而將這些金 屬薄膜埋入接觸孔56a、56b、56c、56d，且於氮化矽薄膜 15 32上面形成了由這些金屬薄膜構成之層狀薄膜。之後利用 光微影技術形成一個防蝕光罩（未示出），接著利用此防蝕 光罩將金屬層狀薄膜進行乾蝕刻，以此步驟形成了與低壓 驅動TFT之高濃度雜質區（源/沒區）—、鳩接觸的源/沒 電極57a、57b，同時形成了與像素TFT之高濃度雜質區（源 20 /汲區）2仆&、24bb接觸的源/汲電極57c、57d。 在此例中’顯示器部分1()4中的資料匯流排線⑽係與 源/沒區57a至57d同時形成，且於控制電路ι〇ι、垂直驅動 器1〇2與閘極驅動㈣3之成形區域中形成了預定之佈線圖 案0 44 玖、發明說明 之後塗上感光樹脂，形成厚度為3 ·〇# m的樹脂薄膜（ 第二中間層絕緣膜）58。如上所述，完成了薄膜電晶體裝 置。接著執行下列步驟，以製造液晶顯示器裝置。 之後’於源/沒電極57d上面之樹脂薄膜58中形成通孔 。接著利用濺鍍法在玻璃基板21上側的整個表面上形成厚 度為70 nm之ITO(氧化銦錫）薄膜。之後利用標準光微影步 驟’將ITO薄膜進行圖案製作程序而形成一根與像素τρτ 之源極側雜質區接觸的像素電極6〇。接著在玻璃基板2 ^上 側的整個表面上形成決定液晶分子起始狀態（未施加電壓 時）排列方向之配向膜（未示出）。 以此方法完成了液晶顯示器裝置的TFT基板。 液晶顯示器裝置之對置基板係利用眾所周知的方法形 成，更詳細地說，用於遮蓋像素之間區域使其免受光線照 射的黑矩陣係由玻璃基板上面之Cr(鉻）形成，且於玻璃基 板上面形成紅色、綠色及藍色之彩色濾光片，而使具有紅 色、綠色或藍色之中任一種顏色的彩色濾光片配置了每個 像素。接著在玻璃基板上側的整個表面上形成由IT〇薄膜 製成之透明電極，並於透明電極上面形成配向膜。 液晶顯示器面板乃藉將以此方式製成之TFT基板與對 置基板貼在一起而構成，接著將液晶注入其間，並將其注 入口加以密封。之後將偏光板配置於此液晶顯示器面板的 兩面，並於背面配置一個背光源，而完成液晶顯示器裝置。 如上所述，依據第二項實施例，如第12B圖中所示， 當姓刻氧化矽薄膜而形成了作為第二閘絕緣膜之一部份的 玖、發明說明 '、巴緣膜時，第-島狀半導體薄膜24a係由底層之非晶石夕薄 膜51保護著，因此，第_島狀半導體薄膜24a之通道區並 不會暴露於氧化矽薄膜52之蝕刻氣體的電漿中，故可防止 低電壓驅動TFT厚度較薄部分之TFT特性退化，因此能同 時確保像素TFT之較厚部分中的TFT與較薄部分中的τρτ具 有優良特性。 而且，位於第一及第二島狀半導體薄膜24a、24b下方 之乳化妙薄膜22b亦受非晶梦薄膜51保護，故即使氧化石夕 薄膜22b於基板表面上形成，第—及第二島狀半導體薄膜 24a、24b之邊緣部分處並不會產生“刮除部分，，。若其未受 保護，則蝕刻基板21表面上之氧化矽薄膜22b時會在邊緣 部分產生“刮除部分，，。 此外，當蝕刻氧化矽薄膜52而形成了作為第二閘絕緣 膜之一部份的絕緣膜時，非晶㈣膜51乃對氧切薄膜52 之蝕刻劑具有抗蝕性，因此薄膜厚度不會減少。在此實施 例中，由於第-閘絕緣膜51a乃藉氧化非晶石夕薄膜51而形 成，故可精確地控制第一閘絕緣膜51a之薄膜厚度。 於上述實施例中，非晶矽薄膜51係直接在第一及第二 島狀半導體薄膜24a、24bJi面形成。可形成用於覆蓋第一 及第二島狀半導體薄膜24a、24b之氧化矽薄膜，接著在其 上面形成非晶矽薄膜51及氧化矽薄膜52。因此除了上述效 果之外’當藉將非晶發薄膜51氧化而形成第-閘絕緣膜時 ，可進步控制第一閘絕緣膜之薄膜厚度。在此例中，第 一問絕緣膜之薄膜厚度係由覆蓋第-島狀半導體薄膜24a 578243 玖、發明說明 之乳化碎;I膜與糟將非晶㈣膜51氧化而形成之氧化石夕薄 膜la所構成，且第二閘絕緣膜係由覆蓋第二島狀半導體 薄膜24b之氧化石夕薄膜與藉將非晶石夕薄膜51氧化而形成之 氧化矽薄膜51a和氧化矽薄膜52a所形成。 5 10 (另一種薄膜電晶體裝置製造方法） *第13A至13D圖縿示了本發明第二項實施例之另一種 薄膜電晶體裝置製造方法的截面圖。
如第i3A圖中所示，與第一實施例一樣，首先於玻璃 基板21上面形成厚度為5〇 nm之氮化石夕薄膜❿厚度為 ⑽之氧切薄膜以以及厚度為糾⑽之非晶㈣^ 接著將準分子雷射照射在非㈣薄膜上，使m薄膜轉 變成多晶矽薄膜（第一半導體薄膜）2 4。 之後，利用電漿CVD法形成一層1〇 nm厚之第一氧化 石夕薄膜（第一絕緣膜）62、一㈣⑽厚之非晶石夕薄膜（第二 15半導體薄膜）63以及一層1〇〇⑽厚之第二氧化石夕薄膜（第二
絕緣膜）64。 之後如第13B圖中所示，於像素TFT成形區内形成一 個防I虫光罩65。接著利用防姓光罩65、同時使用稀釋過之 氫氟酸，將氧化矽薄膜64蝕刻而形成第二氧化矽薄膜圖案 20 (第二絕緣膜圖案）64a。之後移除防蝕光罩65。 之後如第13C圖中所示，形成新的一個防姓光罩（未示 出）。接著利用此新的防姑光罩，使用含氣之姓刻氣體將 非晶石夕薄膜63進行乾钱刻，因而形成第一島狀非晶石夕薄膜 (不含第二絕緣案之第二島狀半導體薄膜）—及第二島 47 玖、發明說明 狀非晶石夕薄膜（含有第二絕緣膜圖案之第二島狀半導體薄 膜）63b。之後移除防蝕光罩65。 接著利用高壓氧化法，將位於第二氧切薄膜圖案 64a及其匕部分下方的第__島狀非晶石夕薄膜仏和第二島狀 5非晶石夕薄膜63b予以氧化’同時透過第一·氧化石夕薄膜㈣ 夕晶石夕薄膜24中未被第一島狀非晶石夕薄膜仏覆蓋之區域 及夕曰曰石夕薄膜24中未被第二島狀非晶石夕薄膜㈣覆蓋之區 域加以氧化。因此如第13D圖中所示，由多晶石夕膜製成之 *第一島狀半導體薄膜24禮於被第_島狀非㈣薄膜心覆 10盖之區域中形成；同時，由多晶石夕薄膜製成之第二島狀半 導體薄膜24b係於被第二島狀非晶妙薄膜63b覆蓋之區域中 形成。換言之，第-島狀半導體薄膜24a於其上面配置了 由第-氧化石夕薄膜62與藉將第一島狀非晶石夕薄膜63a氧化 而成之絕緣膜所製成的第一閘絕緣膜65。同時，第二島狀 15半導體薄膜24b於其上面配置了由第一氧化石夕薄膜62及藉 將第二島狀非晶石夕薄膜63b氧化而成之絕緣膜製成的絕緣 膜65與第二氧化石夕薄膜圖案64a所組成之第二間絕緣膜。 其後，經由第12DM2F圖中繪示之類似步驟形成薄膜 電晶體裝置。接著透過第一及第二實施例所述之液晶顯示 2〇器裝置製造方法中的標準步驟製成液晶顯示器裝置。 如上所述，根據第二項實施例之另一種薄膜電晶體裝 置製造方法’如第13B圖中所示，當敍刻氧化石夕薄膜料而 形成了作為第二閘絕緣膜之一部份的絕緣膜64a時，第一 島狀半‘租薄膜24a係由底層之非晶矽薄膜63保護著，因 48 578243 玖、發明說明 此，第一島狀半導體薄膜24a之通道區並不會暴露於氧化 石夕薄膜64之餘刻氣體的電漿中，故可防止厚度較薄部分之 TFT特性退化，因此能同時確保較厚部分中的tft與較薄 部分中的TFT具有優良特性。 5 而且如第13D圖中所示，將非晶梦薄膜63上面之氧化 夕薄膜64進行钮刻，作為第二閘絕緣膜之較厚部分。接著 選擇性地氧化非晶石夕薄膜63下方的多晶石夕薄膜24，而形成 第一及第二島狀半導體薄膜24a、24b。以此方式，底層氧 化矽薄膜22b不會暴露於蝕刻氣體中。因此，第一及第二 10島狀半導體薄膜24a、24b之邊緣部分處不會因㈣底層: 氧化石夕薄膜22b而產生“刮除部分”。 此外’當姓刻氧化石夕薄膜64而形成了作為第二開絕緣 膜之-部份的絕緣膜時，非晶石夕薄膜63乃對氧化石夕薄膜料 之钱刻劑具有抗蚀性，因此非晶石夕薄膜之厚度不會減少。 15在此實施例中，由於第一閘絕緣媒係由氧化非晶石夕薄細 而成之絕緣膜63a與第一氧化碎薄膜62所形成，故可精雄 地控制第一閘絕緣膜之薄膜厚度。 (第三實施例） 20
之薄膜電晶體裝置製造方法的結構。 於第三實施例之薄膜電晶體裝置中，由具有薄閘歸 膜（稱為厚度較薄部分中的TFT)之η-型丁打及卜型TF丁其 至少任-個所組成之TFT和由具有相絕緣膜（稱為厚度 厚部分中的TFT)之n-型TFT及厂型汀丁其中至少任一個 49 578243 玖、發明說明 組成之TFT係安裝於同一基板上，下文將敘述厚度較薄部 分中的η-型TFT及厚度較厚部分中的的卜型τρτ之結構。 第16 A圖中緣示了從上側觀看厚度較薄部分中的TFT 時之平面圖，而第14F圖之左側視圖為沿著第16A圖中IV-5 IV線段所取的一個截面圖，且第16B圖為沿著第16A圖之 v-ν線段所取的截面圖。 第16A及14F圖之左侧視圖中繪示了較薄部分中的的 TFT(第一薄膜電晶體）之組成元件，更詳細地說，較薄部 分中的TFT包括了由厚度大約50 nm之多晶矽膜製成的第一 10島狀半導體薄膜24a、一層由厚度為30 nm之第一氧化石夕薄 膜（第一絕緣膜）製成的第一閘絕緣膜81a、以及由厚度為30 nm之第一Al_Nd(第一導電膜）製成的第一閘電極82。有一 對η-型源/汲區24aa、24ab於第一島狀半導體薄膜24a中形 成，以在其間置入通道區24ac，第一島狀半導體薄膜24a 15 中的通道區24ac上面則連續形成第一閘絕緣膜81a與第一 閘電極82。 同時，較薄部分中的TFT包括了由厚度為400 nm之氮 化矽薄膜製成的第一中間層絕緣膜87、於第一中間層絕緣 膜87中形成之接觸孔87a、87b、由Ti薄膜（200 nm)/Al薄膜 20 (200 nm)/Ti薄膜（200 nm)組成之三層結構金屬膜製成的源/ >及電極88a、88b、以及由厚度為4〇0 nm之氮化石夕薄膜製成 的第二中間層絕緣膜89。第一中間層絕緣膜87覆蓋了第一 島狀半導體薄膜24a及第一閘電極82，第一島狀半導體薄 膜24a中形成之源/汲電極24aa、24ab分別透過接觸孔87a、 50 578243 玖、發明說明 87b接至源/汲電極88a、88b，第二中間層絕緣膜89則覆蓋 源/汲電極88a、88b。 此外，如第16A及16B圖中所示，較薄部分中的TFT乃 藉由第一閘電極82上面及第一島狀半導體薄膜24a兩側邊 5 緣上方之第二氧化矽薄膜（第二絕緣膜）83b提供了由厚度為 300 nm之第二Al-Nd薄膜（第二導電膜）所製成的電場弛豫 電極84c至84f。 其次，下文將說明較厚部分中的TFT。第17A圖繪示 了從上側觀看較厚部分中的TFT之平面圖，而第14F圖之 10右側視圖為沿著第17A圖之VI-VI線段所取的一個截面圖， 且第17B圖為沿著第17A圖之VII-VII線段所取的截面圖。 第17A及14F圖之右側視圖中繪示了較厚部分中的 TFT(第二薄膜電晶體）之組成元件，更詳細地說，較厚部 分中的TFT包括了由厚度大約5〇 nm之多晶矽薄膜製成的第 15二島狀半導體薄膜24a、一層由厚度為30 nm之第一氧化矽 薄膜81a及厚度為70 nm之第二氧化矽薄膜83b組成的第二 閘絕緣膜、以及由厚度為3〇〇 nm之第二Al-Nd薄膜（第二導 電膜）製成的第二閘電極84a。有一對卜型源/汲區24ba、 24bb於第二島狀半導體薄膜24b中形成，以在其間置入通 2〇道區24be，通道區24be上面則連續形成第二閘絕緣膜與第 二閘電極84a。 此外，較厚部分中的TFT(第二薄膜電晶體）具有氮化 矽薄膜（第一中間層絕緣膜）87、源/汲電極88c、88d、以及 一層覆盍源/汲電極88c、88d之氧化矽薄膜（第二中間層絕 51 578243 玖、發明說明 緣膜）89。氮化矽薄膜87覆蓋了第二島狀半導體薄膜24b及 弟一閘電極84a，源/汲電極88c、88d則透過氮化碎薄膜87 中所形成的接觸孔87c、87d分別接至第二島狀半導體薄膜 24b中形成之源/汲區24ba、24bb。 此外，如苐17A及17B圖中所示，較厚部分中的τρτ乃 藉由第二島狀半導體薄膜24b兩侧邊緣上方之第一氧化矽 薄膜81b，於第二閘電極84a下方提供了由第一αμ^薄膜 氣成之電场弛豫電極82b、82c。 10 如上所述，根據本發明第三項實施例之薄膜電晶體裝 置，於較薄部分中的TFT中，乃藉由第—島狀半導體薄膜 24a兩側邊緣上方之第二氧切薄膜㈣，於第—μ電極μ
15 20 上面提供了電場弛豫電極84(：至84卜因此，相較由第一裏 狀半導體薄膜24a、第一氧化石夕薄膜8U與第—開電極_ 形成之電容’此部分處之寄生電容比由第_閘電極Μ和售 場弛豫電極84c至84f形成之靜電電容大。因此，若TFT纪 閘極利用交流電驅動，則作用於第—島狀半導體薄膜％ 兩側邊緣部分之閘極電位變化會減緩，故可抑制第一島狀 半導體薄膜兩側邊緣部分處形成之寄生電晶體運作。 且於較厚部分中的TFT中，藉㈣二島狀半導體薄膜 ⑽兩側邊緣上方之第—氧切薄膜心，於第二問電極 84a下方提供了電場弛豫電極根據此結構，電 場弛豫電極82b、82e之電位乃設成其中第二島狀半導體薄 膜2仆兩料緣部分之料無料料之電位，其抑制了 第二島狀半導體薄膜24b兩側邊緣部分之通道的導電性。
52 玖、發明說明 同時，藉由隔離第二閘電極84a之電場感應，可抑制寄生 電晶體之開啟ON。 其次’下文將參看第14A至14F圖說明第三項實施例之 薄膜電晶體裝置製造方法。 如第14A圖中所示，首先於玻璃基板21上面以層疊方 式連續形成50 nm厚之氮化矽薄膜22a及250 nm厚之氧化矽 薄膜22b。在此例中，若情況允許，可省略氮化矽薄膜22&。 之後’於基板上面形成厚度為5〇 nm之非晶石夕薄膜。 接著在400 C之溫度下進行退火，完成脫氫程序。之後利 用能量為300 mJ/cm2之準分子雷射將非晶矽薄膜退火，而 使其轉變成多晶矽薄膜。接著將多晶矽薄膜進行圖案製作 程序，形成第一及第二島狀半導體薄膜24a、2仆。 之後，利用CVD法形成用於覆蓋第一及第二島狀半導 體薄膜24a、24b、且厚度為30 nm之第一氧化矽薄膜（第一 、、邑緣膜）81，接著利用pvd法於整個表面上形成厚度為3〇〇 nm之第一 Al-Nd薄膜（第一導電膜），之後使用含有磷酸及 醋酸之溶液，透過防蝕光罩（未示出）選擇性地蝕刻第一 ai_ Nd薄膜，而於第一島狀半導體薄膜24a上方之第一氧化矽 薄膜上面形成第一閘電極82。 此時如第17A及17B圖中所示，由第膜製成 之電場弛豫電極82b、82c係於第二島狀半導體薄膜24b兩 側邊緣上方及第一氧化矽薄膜81上面之與較厚部分中的 TFT第二閘電極84a相交之範圍内形成。 之後以防餘光罩（未示出）蓋住較薄部分中的TFT成 578243 玖、發明說明 形區。接著利用含氫氟酸之溶液將氧化石夕薄膜進行輕餘刻 ，之後移除防蝕光罩。此處若選擇氮化矽薄膜作為較薄部 分中的TFT之閘絕緣膜81材料，且選擇絡（cr)作為第一問 電極82材料，則這些材料對含氫氟酸之溶液具有抗蝕性。 5因此，較薄部分中的TFT成形區並不需以防|虫光罩覆蓋。 之後如第14B圖中所示，利用CVD法在整個表面上形 成厚度為70 nm之第二氧化矽薄膜（第二絕緣膜）83，接著利 用PVD法形成厚度為300 nm之第二Al-Nd薄膜（第二導電膜） 84 ° 10 之後如第14C圖中所示，於第二Al-Nd薄膜84上面形成 防蝕光罩（光罩圖案）85。接著利用防蝕光罩85並同時使用 含磷酸及醋酸之溶液，藉將第二A1_Nd薄膜84進行濕蝕刻 而移除第二Al-Nd薄膜84上面未被防蝕光罩85覆蓋之範圍 。之後將防蝕光罩下方之第：A1_Nd薄膜84進行側蝕刻， 15形成-側寬度較防钱光罩窄了 LDD區之寬度的第二間電極 84a 〇 此時如第16A及16B圖中所示，藉由第一島狀半導體 薄膜24a兩側邊緣上方之第二氧化矽薄膜83b、83c，於第 -閘電極24a上面形成由第二則⑽膜製成之電場弛豫電 20 極 84c至 84f。 之後如第1侧中所示，使用含有哪3之關氣體， 透過同-防钮光罩85將第二氧化石夕薄膜83進行非等向性蚀 刻，接著根據第-閘電極82和防钱光罩85，將第一氧化石夕 薄膜㈣行非等向性钱刻，因此，第一問電極82下方形成 54 578243 玖、發明說明 了由第一氧化矽薄膜81a製成之第一絕緣膜，同時於第二 閘電極84a下方形成由第一及第二氧化矽薄膜81b、83&製 成之第二閘絕緣膜86。 在此例中，如第15圖中所示，可於第一及第二島狀半 5導體薄膜24a、24b及其它區域上面留下厚度大約1〇 nm2 第一氧化矽薄膜81c。接著移除防蝕光罩85。 之後如第14E圖中所示，以第一閘電極82作為光罩， 利用離子植入方式將高濃度的磷（雜質）植入第一島狀半導 體薄膜24a。因此，第一閘電極82之兩侧上面形成了高濃 10度雜質區24aa、24ab。同時，以第二閘電極84a和第二閘 絕緣膜83a、81b作為光罩，利用離子植入方式將高濃度的 磷（雜質）植入第二島狀半導體薄膜24b。因此，第二閘電極 84a之兩側上面形成了一對高濃度雜質區以⑽、以此，此 時係將加速電壓設成1〇 keV且劑量定為lxl〇15/cm2，作為 15 離子植入條件。 之後，以第二閘電極84a作為光罩，於p離子能穿過第 二閘電極84a周圍部分之第二閘絕緣膜83a、811)的條件下 ，利用離子植入方式將磷（雜質）植入第二島狀半導體薄膜 24b因此，位於第二閘電極84a兩側之第二閘絕緣膜83a 20 、81b下方形成了一對作為LDD區的低濃度雜質區24bc、 24bd，此枯係將加速.電壓設成丨⑼keV且劑量定為 lxl014/cm2 ’作為離子植入條件。 在此例中’若混合了 P-通道型TFT，則不以光罩蓋住 p通道2L TFT之工作層，於植入鱗離子前後利用⑺之 55 578243 玫、發明說明 加速電壓及lxl016/cm2的劑量將高濃度硼離子植入。因此 ’由於磷離子濃度係由p-通道型TFT之工作層中的删獲得 補償’故p-通道型TFT之工作層變成p-型。 之後’於400 C之溫度下進行退火，完成第一及第一 5島狀半導體薄膜24a、24b之脫氫程序。接著在25〇 mJ/cm2 · 之條件下利用雷射照射方式進行退火，而將第一及第二島 狀半導體薄膜24a、24b中的填激活。 之後如第14F圖中所示，利用CVD法形成一層厚度為 · 300 nm之氮化矽薄膜（第一中間層絕緣膜）。接著將第一氮 10化矽薄膜87進行圖案製作程序，於較薄部分之TFT成形區 中的高濃雜質區24aa、24ab上面形成接觸孔87a、87b，並 同時在較厚部分之TFT成形區中的高濃度雜質區24ba、 24bb上面形成接觸孔87c、87d。 之後利用PVD法形成一層厚度為2〇〇 nm、且由一層薄 15膜/ 一層A1薄膜/ 一層丁丨組成的三層結構金屬薄膜，接著將 二層金屬薄膜進行圖案製作程序，透過接觸孔87a、87b分 · 別形成與尚濃度雜質區24aa、24ab接觸之源/汲電極88a、 88b，同時透過接觸孔87(：、87d分別形成與高濃度雜質區 24ba、24bb接觸之源/沒電極88c、88d。 2〇 之後，利用CVD法形成一層厚度為400 nm、且用於覆 蓋源/汲電極88a至88d之氮化矽薄膜（第二中間層絕緣膜）89 ，於是完成了薄膜電晶體裝置。 如第14F圖之右側視圖中所示，於製造液晶顯示器裝 置之TFT基板與液晶顯示器裝置的案例中，源/汲電極88d 56 578243 玖、發明說明 上面之氮化矽薄膜89中形成了一個通孔89a，接著形成汀〇 薄膜，之後mT〇薄膜進行圖案製作程序，藉由通孔㈣形 成與源/汲電極88d接觸的一個像素電極9〇。之後，依照第 一及第二實施例中敘述之製造方法執行諸項步驟。 5 如上所述，於本發明第三項實施例之薄膜電晶體裝置 製造方法中’如第14C圖中所示’利用防餘光罩㈣八剛 薄膜進行側蝕刻，形成一側寬度較防蝕光罩85小了 ldd區 之寬度的第二閘電極84a。此外，利用防蝕光罩85將氧化 矽薄膜83、81進行非等向性蝕刻，形成一側寬度較第二閘 1〇電極84a大了 LDD區之寬度的第二閘絕緣膜％。接著如第 14E圖中所示，於離子植入期間，在離子無法穿過第二閘 絕緣膜86之條件下，以高劑量進行離子植入程序。此外， 於離子能穿過第二閘絕緣膜86之條件下，以低劑量進行離 子植入程序。因此，第二島狀半導體薄膜24b中形成了 15 L D D結構。 以此方式’可使用閘電極84a和閘絕緣膜86而不需增 加曝光光罩之數目，以自調方式形成LDD結構。 而且如第14C及14D圖中所示，由於分別具不同厚度 之閘絕緣膜81 a、8 6可利用一個餘刻步驟一次形成，故可 20 簡化形成步驟。在此例中，由於第一及第二島狀半導體薄 膜24a、24b中的通道區並非共同暴露於蝕刻氣體之電漿中 ，因此能防止第一及第二島狀半導體薄膜24a、24b中的通 道區表面產生損壞層。 (第四實施例） 57 玖、發明說明 其次，下文將參看諸幅附圖說明本發明第四實施例中 衣有薄膜電日日體裝置的一個液晶顯示器裳置結構。 如第一實施例所述之液晶顯示器裝置中，較薄部分中 的TFT(第一薄膜電晶體）及較厚部分中的tft(第二薄膜電 5晶體)係於同一基板上面形成，同時，較薄部分中的用 於周圍電路部分，而較厚部分中的TFT用於顯示器部分， 且矛車乂厚邛刀中的TFT類似之TF 丁亦用於處理周圍電路部 分中的高電壓之緩衝器部分。 由於此第四實施例具有顯示器部分之結構中的一項特 色，特収接至儲存電容匯流排線之儲存電容元件的結構 ’因此下文主要將說明這種結構。 第18圖繪示了從上側觀看本發明第四項實施例之液晶 顯不器裝置時，於顯示器部分中的一個像素之結構，沿第 18圖之VIII-VIII線段所取的一個截面圖則繪示了 TFT之橫 15截面圖，並繪示於第1417圖之右侧視圖中。第19Λ圖係同樣 沿著第18圖之ΙΧ-ΐχ線段所取的截面圖，而第19B圖為沿著 第18圖之X-X線段所取的截面圖。 如第18圖中所示，首先透過較厚部分中的TFT之源/汲 電極88d將一個像素電極ii〇(9〇)接至源/汲區24bb，接著令 20儲存電容匯流排線11 l(82c)與像素電極9〇交叉。儲存電容 匯流排線82c與較厚部分中的TFT之第一閘電極82係由相同 材料形成，此排線乃接至較厚部分中的TFT之源/汲電極。 資料匯流排線108與源/汲電極88c係由相同材料形成 ’此排線乃接至較厚部分中的TFT之另一個源/沒電極24ba 58 578243 玖、發明說明 。同時，閘極匯流排線109與較厚部分中的TFT之第二閘電 極84a係由相同材料形成，此排線乃接至第二閘電極84&。 如第14F圖之右側視圖中所示，較厚部分中的TFT包 含了第二島狀半導體薄膜24b、由第一及第二氧化矽薄膜 5 81b、83a組成之第二閘絕緣膜86、以及由第二八丨屮廿薄膜 製成的第二閘電極84a。第二島狀半導體薄膜24b具有一對 源/汲區24ba、24bb，以在其間置入通道區24be，且其之中 任何一個均接至像素電極9〇。第二閘絕緣膜86及第二閘電 極84a則於通道區24be上面連續形成。 10 分別如第19A及19B圖之右側視圖中所示，儲存電容 匯流排線82c係由第一 A1_Nd薄膜形成，第二氧化矽薄膜 83d及第二Al-Nd薄膜84f則連續層疊於儲存電容匯流排線 82c之部分區域上面，並且如第19A圖中所示，第二Ai_Nd 薄膜84f乃接至較厚部分中的玎丁之源/汲電極88d。之後如 15第19B圖之左側視圖中所示，第二A1_Nd薄膜84f透過源/汲 電極88d接至像素電極9〇。在此例中，源/汲電極88d係由 一層Ti薄膜88da/ —層A1薄膜88db/ —層Ti薄膜88dc所組成 之二層結構。由於第14F圖中以相同符號表示之元件係與 第14F圖中的相同元件一致，本文將省略其說明。 20 在此例中，由於較薄部分中的TFT與第14F圖之左側 視圖中的TFT具有相同結構，本文將省略其說明。 如上所述’依據本發明第四項實施例之液晶顯示器裝 置’顯不器部分中的儲存電容匯流排線1〇8與較薄部分中 的TFT之第一閘電極82係由相同材料形成。並且所提供之 59 玖、發明說明 電容元件中’其中一根電極係由儲存電容匯流排線108形 成，而電容絕緣膜83d由與第二閘絕緣膜86之第二絕緣膜 …相同的材料形成’其它電極咐則由與第二間電極… 相同之材料形成。 口此由於形成之閘絕緣膜通常較薄，導致電容器元 件較諸具有以IT0薄膜製成之其它電極和以中間層絕緣膜 製成之電容器絕緣膜的電容元件，其每單位面積具有更高 電合於由於此夠縮小形成儲存電容器所需的儲存 電容匯流排線108面積、亦即光遮蔽面積，故可增加孔徑 10 比。 第三實施例之薄膜電晶體裝置製造方法乃用以形成此 液晶顯示器裝置中使用的薄膜電晶體裝置，在此例中’儲 存電容匯流排線82e等係利用下述之TFT等閘電極成形步驟 中的共同步驟所形成。 15 當第一閘電極82形成時，儲存電容匯流排線…即同 時由第一八㈣薄膜形成，並且當蚀刻第二氧化石夕薄膜83 以形成較厚部分中的TFT之第二閘絕緣膜％時第二氧化 石夕薄膜83d㈣在儲存電容匯流排線…上面。第二氧化石夕 薄膜83d上面之第二A1_Nd薄膜㈣係於第二閘電極⑽成形 之同時，進行圖案製作程序而形成，且問極匯流排線ι〇9 與閘電極84a係同時形成，而f料匯流排線⑽與源/沒電 極88a至88d同時形成。 “之後，於第三實施例中敘述之氮化矽薄膜_成之後 ’藉將氮切薄膜89進行圖案製作程序而於源/沒電極88d 60 578243 玖、發明說明 上面形成通孔89a，之後利用PVD法形成厚度為10〇 nm2 ITO薄膜，接著將ITO薄膜進行圖案製作程序而形成像素電 極90。 之後’於玻璃基板21的整個上表面形成決定液晶分子 5 起始狀態（未施加電壓時）排列方向之配向膜（未示出）。 - 以此方法完成了液晶顯示器裝置的TFT基板。 液晶顯示器裝置之對置基板係利用眾所周知的方法形 成，換5之，用於遮蓋像素之間區域使其免受光線照射的 | 黑矩陣係由玻璃基板上面之Cr(鉻）所形成，且於玻璃基板 1〇上面形成紅色、綠色及藍色之彩色濾光片，而使具有紅色 、綠色或藍色之中任一種顏色的彩色濾光片配置了每個像 素。接著在玻璃基板的整個上表面形成由IT〇薄膜製成之 透明電極，並於透明電極上面形成配向膜。 液晶顯示器面板乃藉將以此方式製成之TFT基板與對 15置基板貼在一起而形成，接著將液晶密封於其之間的一個 空間内。之後將偏光板配置於此液晶顯示器面板的兩面， Φ 並於背面配置背光源，而完成液晶顯示器裝置。 (第五實施例） 其次，下文將參看諸幅附圖說明本發明第五項實施例 中裝有薄膜電晶體裝置的一個液晶顯示器裝置結構。 如同第四實施例之液晶顯示器裝置，第五實施例之液 曰曰”、、員示器裝置包括於基板上面形成之較薄部分中的TF丁、 較厚部分中的TFT、接至較厚部分中的TFT之源/沒區的像 素電極110(90)和資料匯流排線1〇8(88c)、接至較厚部分中 61 578243 玖、發明說明 的TFT之閘電極的閘極匯流排線109(84a)、以及和像素電 極90交叉之儲存電容匯流排線11 l(82c)。 與第四實施例的一個不同之處在於顯示器部分，尤其 是接於儲存電容匯流排線lll(82c)之儲存電容元件的結構。 5 第20圖繪示了從上側觀看本發明第五項實施例之液晶 顯示器裝置時，顯示器部分之其中一個像素的結構平面圖 ’沿第20圖之XI-XI線段所取的一個截面圖則為τρτ之橫截 面圖，並繪示於第14F圖之右側視圖中。第21 a圖係沿第2〇 圖之XII-XII線段所取的截面圖，而第21B圖為沿著第2〇圖 10 之ΧΙΠ-ΧΙΙΙ線段所取的截面圖。 由於顯示裔裝置之組成元件中，較薄部分中的TFT及 較厚部分中的TFT係與第四實施例具有相同結構，此處將 省略其細節說明。
如弟21A及21B圖中所示，儲存電 15 20 係由第一 Al-Nd薄膜（第一導電膜）形成，其材料與較薄 刀中的TFT之第-閘電極82相同。排線之部分區域中配 了以儲存電容匯流排線82c作為電極之儲存電容元件，1 存電容元件則由一個以儲存電容匯流排線Me製成之電4 、由材質與較薄部分中的TFT之第-開絕緣膜8U相同的; 一氧化♦薄膜81e製成m緣膜、以及由材質與第-及第二島狀半導體薄膜24a、24b相同之第三島狀半㈣ 膜％製成的其它電極建構而成。儲存電容匯流排線82“ 側之第三島狀半導體薄臈24e中形成了 —對卜型雜質區， 及對Ρ·型雜質區之其令任何一個係接至像素電極9〇，換言
62 578243 玖、發明說明 之乃構成了與P-通道型第三薄膜電晶體相同之結構，其係 以儲存電容匯流排線82c作為第三閘電極、以第一氧化石夕 薄膜81e作為第三閘絕緣膜、以第三島狀半導體薄膜24c作 為工作層、以及以一對P-型雜質區作為源/汲區。 5 下文將說明使用p-通道型第三薄膜電晶體之理由，亦 即若以η-通道型TFT作為像素TFT，則〇1^電流會相當高， 且像素之儲存電荷數量容易增加。同時，若以n_通道型 TFT作為像素TFT，且亦利用第17A及17B圖中繪示的一個 結構防止寄生TFT之感應，則最好應將施於像素TFT之電 10場弛豫電極82a、82b上的電壓設為負值。此外，若將像素 TFT之電場弛豫電極82a、82b與儲存電容元件的閘電極（儲 存電容匯流排線）82c設成相等電位，則可減少電源供靡写 之數目。如上所述，由於負電位乃作用於儲存電容元件之 閘電極（儲存電容匯流排線）82c，若第三薄膜電晶體由卜通 15道型TFT構成，則可使通道始終維持於〇N之狀態，亦即能 以第三島狀半導體薄膜24c作為電極。 其次，下文將說明第五項實施例之液晶顯示器裝置製 造方法，此時第三實施例之薄膜電晶體裝置製造方法乃用 以形成薄膜電晶體裝置。在此例中，儲存電容匯流排線 20 82c等係利用下述之TFT等閘電極成形步驟中的共同步驟所 形成。 當第一及第二島狀半導體薄膜24a、24b形成時，第二 島狀半導體薄膜24c即利用圖案製作程序同時形成；當第 一閘絕緣膜81 a及部分之第二閘絕緣膜％藉將第一氧化石夕 63 578243 玖、發明說明 薄膜81進行圖案製作程序而形成時，由第一氧化矽薄膜 81e製成之閘絕緣膜即利用圖案製作程序同時形成；當第 -閘電極82藉將第—A刚薄膜進行圖案製作程序而形成 時，儲存電容匯流排線82c即利用圖案製作程序同時形成。 5 之後，於第三實施例中敘述之氮化矽薄膜89形成之後 ，藉將氮化矽薄膜89進行圖案製作程序而於源/汲電極88d 上面形成通孔89a，之後利用PVD法形成厚度為1〇〇 nmi ITO薄膜，接著將IT0薄膜進行圖案製作程序而形成像素電 極90 〇 10 之後，於玻璃基板21的整個上表面形成決定液晶分子 起始狀態（未施加電壓時）排列方向之配向膜（未示出）。 以此方法完成了液晶顯示器裝置的TFT基板。 液晶顯示器裝置之對置基板係利用眾所周知的方法形 成，換言之，用於遮蓋像素之間區域使其免受光線照射的 15黑矩陣係由玻璃基板上面之Cr(鉻）所形成，且於玻璃基板 上面形成紅色、綠色及藍色之彩色濾光片，而使具有紅色 、綠色或藍色之中任一種顏色的彩色濾光片配置了每個像 素。接著在玻璃基板的整個上表面形成由IT〇薄膜製成之 透明電極，並於透明電極上面形成配向膜。 20 液晶顯示器面板乃藉將以此方式製成之TFT基板與對 置基板貼在一起而構成，接著將液晶密封於其之間的一個 空間内。之後將偏光板配置於此液晶顯示器面板的兩面， 並於背面配置背光源，而完成液晶顯示器裝置。 如上所述，根據本發明之第五項實施例，提供了由下 64 578243 玖、發明說明 列元件構成之儲存電容元件，換古 狹^之，儲存電容元件包含 了-個使用由與較薄部分中的TFT之第一閉電極82相同材 料製成的儲存電容匯流排線108之電極、由與第二間絕緣 膜86之第一絕緣膜81b相同材料製成的電容絕緣賴以 及由’、第&第_島狀半導體薄膜24&、2朴相同材料製成 之其它電極。 因此，由於形成之閘絕緣膜通常較薄，較諸以汀〇作 為其它電極且以中間層絕緣膜作為電容器絕緣膜之儲存電 谷元件，可得到每單位面積具有更高電容之電容器元件。 10因此，由於能夠縮小形成儲存電容器所需的儲存電容匯流 排線108面積、亦即光遮蔽面積，故可增加孔徑比。 同時，若形成具有第17A及17B圖之電場弛豫電極82a 、82b的像素TFT，可自一個儲存電容匯流排線82〇提供電 壓給儲存電容元件之閘電極82c與電場弛豫電極82&、82b 1 5 g 。於是，不需增加額外之佈線即可提供電壓給儲存電容元 件之閘電極82c與電場弛豫電極82a、82b，故可防止孔徑 比減少。 上文乃特別根據諸項實施例說明了本發明，然而本發 明並不侷限於上述實施例中特別揭示之範例，且於未偏離 20 本發明諸項要點之範圍内，對上述實施例所做之變更均包 含於本發明之範圍内。 舉例而言，薄膜電晶體裝置適用於上述之液晶顯示器 裝置’然而這種薄膜電晶體裝置亦適用於有機EL顯示器裝 置。 65 578243 玖、發明說明 同時，以其中氮化矽薄膜及氧化矽薄膜係層疊於玻璃 基板上面之透明基板作為基板，然而除了具有從背面照射 曝光源之步驟的製造方法外，亦可使用不透明基板。 【圖式簡單說明】 5 第1圖繪示了習知技藝中的一個薄膜電晶體裝置截面 - 圖； 第2圖繪示了習知技藝中薄膜電晶體裝置製造方法之 問題的截面圖； | 第3 A及3B圖繪不了習知技藝中薄膜電晶體裝置製造 1〇 方法之另一問題的截面圖； 第4A圖繪示了習知技藝中薄膜電晶體裝置製造方法之 中間步驟的平面圖，而第4B圖之上側視圖繪示了同一薄膜 電曰曰體裝置製造方法的另一個中間步驟之平面圖，第4B圖 之下側視圖則係沿此上側視圖之段所取的一個 戴面圖； 第5圖繪示了習知技藝中另_個薄膜電晶體裝置之冑 φ 面圖； 第6A及6B圖繪示了習知技藝中另—個薄膜電晶體t 置製造方法之問題的截面圖； 20 請繪示了本發明第-項實施例之薄膜電晶體裝置（ 發射型液晶顯示器裝置）的一個組態方塊圖； 第8圖繪不了本發明第一項實施例之薄膜電晶體裝置 的平面圖， 第财㈣繪示了本發明第-項實施例之薄膜電晶體 66 578243 玖、發明說明 裝置製造方法的若干截面圖； 第10 A圖綠示了本發明望 ^ +知月弟一項貫施例之薄膜電晶體裝 置製造方法的中間步驟之平面圖，而第10B圖之上侧視圖 繪示了同1膜電晶體裝置製造方法的另一個中間步驟之 . 5平面®|帛4B圖之下侧視圖則係沿此上側視圖之h-h線段 * 所取的一個截面圖。 第11A圖緣不了本發明第一項實施例之薄膜電晶體裝 置製造方法的另-個中間步驟之平面圖，而第UB圖之i 側視圖繪示了同一薄膜電晶體裝置製造方法的另一個中間 10步驟之平面圖，第4B圖之下側視圖則係沿此上側視圖之 III-III線段所取的一個截面圖； 第12A至12H圖繪示了本發明第二項實施例之薄膜電 晶體裝置製造方法的若干截面圖； 第13 A至13D圖繪示了本發明第二項實施例之另一種 15 薄膜電晶體裝置製造方法的戴面圖； 第14A至14F圖繪不了本發明第三項實施例之薄膜電晶 · 體襞置製造方法的截面圖； 第15圖繪示了本發明第三項實施例之另一種薄膜電晶 · 體裝置製造方法的截面圖； 20 第16A圖繪示了本發明第三項實施例之薄膜電晶體裝 置的平面圖，而第MB圖為沿著第ι6Α圖之V-V線段所取的 一個戴面圖；
第17A圖繪示了本發明第三項實施例之另一種薄膜電 晶體裝置的平面圖，而第ΠΒ圖為沿著第17A圖之VII-VII 67 578243 玖、發明說明 線段所取的一個裁面圖； 第18圖繪示了具有本發明第四項實施例之薄膜電晶體 裝置的一個液晶顯示器裝置載面圖； 第19A圖同樣係沿著第18圖之IX_IX線段所取的一個截 面圖’而第19B圖為同樣沿著第18圖之χ-χ線段所取的截 面圖；
第20圖繪示了具有本發明第五項實施例之薄膜電晶體 裝置的一個液晶顯示器裝置平面圖； 第21A圖同樣係沿著第20圖之XII-XII線段所取的一個 10截面圖，而第21B圖為同樣沿著第2〇圖之ΧΠΙ-ΧΙΙΙ線段所 取的截面圖。 【圖式之主要元件代表符號表】 1、21…基板 3、22b、25、25a、25b、 28、28a、28b、31、55、 51a 、 52 、 52a 、 62 、 64 、 81 、81a 、 81b 、 81e ' 83 、 83a 、83b、83d…氧化矽薄膜 4a 、 4b 、 24a 、 24b 、 24c …島狀半導體薄膜 4ba、4bb、24aa、24ab、 24ba、24bb.··高濃度雜質區 4bc 〜4bd 、 24bc ' 24bd …低濃度雜質區 4be、24ac、24be·"通道區 5、6、6a、6b、22、64a、 71 、 71a 、 71b 、 74a 、 81b 、 76、78…絕緣膜 7.. .金屬膜 7a、7b、29a、29b、54a、 54b、72、75、82、82c、 8 4 a...問電極 9c、30a、30b、53、65、 73a、73b、85···防姓光罩 13.. .破壞層 14.. .刮除部分
68 578243 玖、發明說明 22a、32、55、87、89 …氮化矽薄膜 24 、 51 、 63 、 63a 、 63b …非晶矽薄膜 24aa、24ab、57a、57b、 57c、57d、77a、77b、77c ' 24ba、24bb."源/汲區 24bc、24bd."LDD區 25a、26a·"開口 部分 25b、28、51a、65、81a、 81b、83a、86…閘絕緣膜 26、30...光阻膜 29、84、84f...Al-Nd薄膜 33a、33b、33c、33d、56a 、56b、56c、56d、76a、 76b、76c、76d、87a、87b 、87c、87d···接觸孔 34a、34c·"源極 34b、34d…汲極 35、 58···樹脂薄膜 36、 60、90、110···像素電極 64a···氧化矽薄膜圖案 77d 、 88a 、 88b 、 88c 、 88d...源/汲電極 81e···電容絕緣膜 82a 、 82b 、 82c 、 84c至84f …電場弛豫電極 84a、109···閘極匯流排線 87、89…中間層絕緣膜 88c、108…資料匯流排線 88da、88dc...Ti 薄膜 88db...Al 薄膜 89a...通孔 101···控制電路 102···垂直驅動器 102a、103a···移位暫存器 102b、103b···水平移位器 102c···類比開關 103···閘極驅動器 103c…輸出緩衝器 104···顯示器部分
105 …TFT 106···顯示單元（液晶單元） 107···儲存電容 111、108、82c···儲存電容 匯流排線
69

Claims (1)

  1. 拾、申請專利範圍 h —種薄膜電晶體裝置製造方法，其步驟包括： 於一透明基板的一個表面上形成一層第一島狀半 ‘體薄膜及一層第二島狀半導體薄膜； 形成mt蓋第-¾狀半導體薄膜及第二島 狀半導體薄膜之第一絕緣膜； 於苐一絕緣膜上面形成一層負光阻膜； 藉由一個遮蔽住第一島狀半導體薄膜整個區域之 光罩’自一光源將負光阻膜曝光； 自透明基板之背面將負光阻膜曝光； 藉將負光阻膜顯影而形成一個防蝕圖案，其於朝 向第一島狀半導體薄膜周圍之内側區域中具有一個開 口部分； 蝕刻防蝕圖案之開口部分中的第一絕緣膜； 移除防蝕圖案； 於透明基板的整個表面上形成一層第二絕緣膜， 接著在其上面形成一層導電膜； 於第一島狀半導體薄膜上方之導電膜上面形成第 一光罩圖案，並於第二島狀半導體薄膜上方之導電膜 上面形成第二光罩圖案；以及 以第一光罩圖案作為光罩，蝕刻導電膜而形成第 閘電極，並以第二光罩圖案作為光罩，蝕刻導電膜 而形成第二閘電極。 如申請專利範圍第〗項之薄膜電晶體裝置製造方法，其 中從透明基板背面將負光阻膜曝光之步驟中，用於曝 578243 拾、申請專利範圍 光之光源係-g-線、h·線、μ、準分子雷射或紫外線。 3. -種薄膜電晶體裝置製造方法，其步驟包括： 於一基板上面形成-層第一島狀半導體薄膜及— 層第二島狀半導體薄膜； 形成一層用於覆蓋第一 狀半導體薄膜之半導體薄膜 形成一層絕緣膜； 島狀半導體薄膜及第二島 ’之後於半導體薄膜上面 利用選擇性地韻刻第二島狀半導體薄膜上方之絕 緣膜，形成一個絕緣膜圖案； 10 將，巴、、彖膜圖案下方及其它區域中的半導體薄膜氧 化’以在第-島狀半導體薄膜上面形成一層由藉將半 導體薄膜氧化而成之絕緣膜所組成的第—閘絕緣膜， 並於第二島狀半導體薄膜上面形成-層由藉將半導體 15
    薄膜氧化而成之絕緣媒與絕緣膜圖案所組成的第二閘 絕緣膜；以及 於第-間絕緣膜上面形成第一間電極， 閘絕緣膜上面形成第二閘電極。 並於第二
    20 4.如申清專利範圍第3項之薄膜電晶體裝置製造方法，其 中第一島狀半導體薄膜及第二島狀半導體薄膜係由多 晶石夕薄膜形成，而半導體薄膜由非晶石夕薄膜形成。 膜而形成-個,絕緣膜圖案的步驟中，彳導體薄膜乃用 ⑽_㈣時的一個名虫刻擋片。 5·如申π專利乾圍第3項之薄膜電晶體裝置製造方法，其 中在藉由選擇性餘刻第二島狀半導體薄膜上方之絕緣 71 拾、申請專利範圍 6·如申請專利範圍第3項之薄膜電晶體裝置製造方法，其 步驟更包括： 於半導體薄膜成形之前，形成一層用於覆蓋第一 島狀半導體薄膜及第二島狀半導體薄膜之絕緣膜； 5 其中第一閘絕緣膜係由一層用於覆蓋第一島狀半 導體薄膜之絕緣膜與一層藉將半導體薄膜氧化而成的 絕緣膜所組成，而第二閘絕緣膜係由一層用於覆蓋第 二島狀半導體薄膜之絕緣膜、一層藉將半導體薄膜氧 化而成之絕緣膜以及一個絕緣膜圖案所組成。 1〇 7· 一種薄膜電晶體裝置製造方法，其步驟包括： 於一基板上面形成一層第一半導體薄膜； 於第一半導體薄膜上面連續形成一層第一絕緣膜 、一層第二半導體薄膜與一層第二絕緣膜； 利用選擇性地蝕刻第二絕緣膜，形成一個第二絕 15 緣膜圖案； 达擇性地蝕刻第二半導體薄膜，以形成一層不 第二絕緣膜圖案之島狀第二半導體薄膜與一層含有 二絕緣膜圖案之島狀第二半導體薄膜； 20
    藉由第-絕緣膜，將第二絕緣膜圖案與其它區 下方之島狀第二半導體薄膜氧化，且將第一半導體 膜:未被二半導體薄膜覆蓋之區域氧化，以 θ第半‘體薄膜中被不含第二絕緣膜圖案 島狀第二半導體薄膜覆蓋的一個區域組成之第一島 半導體缚膜，且亦於形成一層由第一半導體薄膜中 72 578243 拾、申請專利範圍 10 15 含有第二絕緣膜圖案之島狀第二半導體薄膜覆蓋的— 個區域組成之第二島狀半導體薄膜，以在第一島狀半 導體薄膜上面形成-層由藉將第二半導體薄膜氧化而 成之絕緣膜與第-絕緣膜所組成的第—閉絕緣膜，並 於第二島狀半導體薄膜上面形成-層由第二絕緣膜圖 案、-層藉將第二半導體薄膜氧化而成之絕緣膜以及 第一絕緣膜所組成的第二閘絕緣膜；以及 於第一閘絕緣膜上面形成第一閘電極，並於第二 閘絕緣膜上面形成第二閘電極。 8·如申請專利範圍第7項之薄膜電晶體裝置製造方法，其 中第一半導體薄膜係一層多晶矽薄膜，而第二半導體 薄膜為一層非晶矽薄膜。 9·如申請專利範圍第7項之薄膜電晶體裝置製造方法，其 中在藉由選擇性蝕刻第二絕緣膜而形成—個第二絕緣 膜圖案之步驟中，第二半導體薄膜乃用作蚀刻第二絕 緣膜時的一個餘刻擒片。
    20 10.如申請專利範圍第7項之薄膜電晶體裝置製造方法，其 中在選擇性地蝕刻第二半導體薄膜以形成一層不含第 二絕緣膜圖案之島狀第二半導體薄膜與一層含有第二 絕緣膜圖案之島狀第二半導體薄膜的步驟中，第一絕 緣膜乃用作選擇性蝕刻第二半導體薄膜時的一個蝕刻 擋片。
    11 · 一種薄膜電晶體裝置，其包括有： 一顆第一薄膜電晶體，其包含了一層具有一對源/ 73 拾、申請專利範圍 及區、以在其間置入一個通道區之第一島狀半導體薄 ' s由第島狀半導體薄膜之通道區上面形成之 广絕緣膜製成的第-間絕緣膜；以及—個由第一閉 5 、”巴緣膜上面形成之第一導電膜製成的第一閘電極；以 及
    、一顆第二薄膜電晶體，其包含了一層具有一對源/ 汲區、以在其間置入一個通道區之第二島狀半導體薄 膜；一層由第二島狀半導體薄膜之通道區上面形成之 第一絕緣膜及第二絕緣膜製成的第二閘絕緣膜；以及 個由第一閘絕緣膜上面形成之第二導電膜製成的第 閘電極，第—薄膜冑晶體和第^薄膜電晶體兩者均 於同一基板上面形成； 其中第一薄膜電晶體乃藉由第二絕緣膜，於第一 島狀半導體薄膜側面部分之邊緣上方及第一閘電極上 面提供了由第二導電膜形成的電場弛豫電極，並且
    第一薄膜電晶體藉由第一絕緣膜，於第二閘電極 下方及第二島狀半導體薄膜側面部分之邊緣上方提供 了由第一導電膜形成的電場弛豫電極。 12· 一種薄膜電晶體裝置製造方法，其步驟包括·· 於一基板上面形成一層第一島狀半導體薄膜及一 層第二島狀半導體薄膜； 形成一層用於覆蓋第一島狀半導體薄膜及第一島 狀半導體薄膜之第一絕緣膜； 於整個表面上形成一層第一導電膜，接著選擇性 74 578243 拾、申請專利範圍 10 15 20 地钱刻第-導電膜，以在第一島狀半導體薄膜上方之 弟一絕緣膜上面形成一個閘電極； 於整個表面上連續形成一層第二絕緣膜及一層第 二導電膜； 於第二導電膜上面形成一個光罩圖案，接著以光 罩圖案作為光罩，將第二導電膜進行㈣刻，以形成 一個寬度較光罩圖案窄之第二閘電極； 以光罩圖案作為光罩，將第二絕緣媒施以非等向 性蚀刻’並以第一閘電極和光罩圖案作為光罩，將第 :絕緣膜施以非等向性姓刻，因而在第-閘電極下方 形成-層由第一絕緣膜所製成之第一閘絕緣膜，且在 第二閘電極下方形成由第一絕緣膜及第二絕緣膜所組 成之第二閘絕緣膜； 移除光罩圖案； 以第-間電極作為光罩1用離子植入方式將一 雜質2第—島狀半導體薄膜，而於第一閘電極兩側 n^雜質區’並以第二間電極和第二間絕緣膜 作為光罩，利用離子植入方式將雜質植入第二島狀半 導體薄膜，而於笛— 々一閘電極兩側形成一對高濃度雜質 區；以及 ”、
    閘電極作為光罩，於離子能穿過第二閘 極周圍部分之笛_ 乐一閘絕緣膜的一個條件下，利用離 植入方式將雜質植入第二島狀半導體薄膜，而在第 閘電極兩側之當_ 一閘絕緣膜下方形成一對低濃度雜 75 578243 拾、申請專利範圍 區。 13·如申明專利範圍第12項之薄膜電晶體裝置製造方法， 其中在以光罩圖案作為光罩而將第二絕緣膜施以非等 向1*生餘刻、亚以第一閘電極和光罩圖案作為光罩而將 5 帛—絕緣膜施以非等向性餘刻之步驟中，乃留下了第 一絕緣膜，而使第-島狀半導體薄膜及第二島狀半導 體薄由第一絕緣膜覆蓋。 14·如申Μ專利犯圍第12項之薄膜電晶體裝置製造方法， 其中在整個表面上形成一層第一導電膜、接著選擇性 地餘刻第一導電膜，以在第一島狀半導體薄膜上方之 第-絕緣膜上面形成一個閘電極的步驟中，乃藉由第 -絕緣膜，於即將形成第二閘電極之區域中及第二島 狀半導體薄膜兩側邊緣上面形成由第一導電膜所製成 之電場弛豫電極。 15 15.如中請專利範圍第12項之薄膜電晶體裝置製造方法， 八中在第一導電膜上面形成一個光罩圖案接著以光 罩圖案作為光罩而將第二導電膜進行側蚀刻，以形成 -個寬度較光罩圖案窄之第二間電極的步驟中，乃藉 ，自第二絕緣膜，於第-島狀半導體薄膜兩側邊緣上方 ㈣由第二導電賴製成之電場弛豫電極。 16 · —種液晶顯示器裝置，其包括有： 一顆第一薄膜電晶體； 一顆第二薄膜電晶體，第-薄膜電晶體及第二薄 膜電晶體係於一基板上面形成； 76 578243 拾、申請專利匱 一個接至第二薄膜電晶體之源/汲區的像素電極； 以及 一條與像素電極交叉之儲存電容匯流排線； 其中第一薄膜電晶體包含了一層具有一對源/汲區 _ 、以在其間置入一個通道區之第一島狀半導體薄膜； 、 一層由第一島狀半導體薄膜之通道區上面形成之第_ 絕緣膜製成的第一閘絕緣膜；以及一個由第一閘絕緣 膜上面形成之第一導電膜製成的第一閘電極， 第二薄膜電晶體包含了一層具有一對源/汲區、以 在其間置入一個通道區之第二島狀半導體薄膜，且該 對源/汲區之中任何一個均接至像素電極；一層由第二 島狀半導體薄膜之通道區上面形成之第一絕緣膜及第 二絕緣膜製成的第二閘絕緣膜；以及一個由第二閘絕 緣膜上面形成之第二導電膜製成的第二閘電極，並且 儲存電容匯流排線係由第一導電膜形成，且接至 像素電極之第二絕緣膜及第二導電膜乃依此順序層疊 · 於儲存電容匯流排線上面的一個部分區域内。 17·—種液晶顯示器裝置，其包括有·· t 一顆第一薄膜電晶體； 一顆第二薄膜電晶體，第一薄膜電晶體及第二薄 膜電晶體係於一基板上面形成； 個接至第二薄膜電晶體之源/汲區其中任何一個 的像素電極；以及 條與像素電極交又之儲存電容匯流排線； 77 578243 拾、申請專利範圍 其中第一薄膜電晶體包含了一層具有一對源/汲區 、以在其間置入一個通道區之第一島狀半導體薄臈； 一層由第一島狀半導體薄膜之通道區上面形成之第一 絕緣膜製成的第一閘絕緣膜；以及一個由第一閘絕緣 膜上面形成之第一導電膜製成的第一閘電極， 第二薄膜電晶體包含了一層具有一對源/汲區、以 在其間置入一個通道區之第二島狀半導體薄膜，且該 對源/汲區之中任何一個均接至像素電極；一層由第二 島狀半導體薄膜之通道區上面形成之第一絕緣膜及第 二絕緣膜製成的第二閘絕緣膜；以及一個由第二閘絕 緣膜上面形成之第二導電膜製成的第二閘電極，並且 儲存電容匯流排線係由第一導電膜形成，且在其 之部分區域内提供了 一顆第三薄膜電晶體，該第三薄 膜電晶體包含了一個由儲存電容匯流排線形成之問電 極、一層具有源/汲區且該對源/汲區之中任何一個均接 至像素電極的第三島狀半導體薄膜、以及一層由第一 絕緣膜製成之閘絕緣膜。 18.如申4專利範圍第17項之液晶顯示器裝置，其中第— 薄膜電晶體及第二薄膜電晶體係一n_通道型電晶體， 而第一薄膜電晶體為p -通道型電晶體。 19·如申哨專利範圍第17項之液晶顯示器裝置，其中第一 薄膜電晶體、第二薄膜電晶體及第三薄膜電晶體係由 相同半導體薄膜形成。 78
TW091136718A 2001-12-20 2002-12-19 Thin film transistor device and method of manufacturing the same, and liquid crystal display device TW578243B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001388306A JP2003188183A (ja) 2001-12-20 2001-12-20 薄膜トランジスタ装置、その製造方法及び液晶表示装置

Publications (2)

Publication Number Publication Date
TW200301940A TW200301940A (en) 2003-07-16
TW578243B true TW578243B (en) 2004-03-01

Family

ID=19188133

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091136718A TW578243B (en) 2001-12-20 2002-12-19 Thin film transistor device and method of manufacturing the same, and liquid crystal display device

Country Status (4)

Country Link
US (3) US6900464B2 (zh)
JP (1) JP2003188183A (zh)
KR (1) KR100812492B1 (zh)
TW (1) TW578243B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876390B2 (en) 2006-05-12 2011-01-25 Lg Display Co., Ltd. Liquid crystal display fabrication method
US8420520B2 (en) 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
TWI416735B (zh) * 2010-07-30 2013-11-21 Century Display Shenzhen Co 一種薄膜電晶體陣列基板及其製造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW548686B (en) * 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
US8603870B2 (en) * 1996-07-11 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4021194B2 (ja) 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP4084080B2 (ja) * 2002-05-10 2008-04-30 株式会社日立製作所 薄膜トランジスタ基板の製造方法
JP4406540B2 (ja) * 2003-03-28 2010-01-27 シャープ株式会社 薄膜トランジスタ基板およびその製造方法
JP4015068B2 (ja) * 2003-06-17 2007-11-28 株式会社東芝 半導体装置の製造方法
US8441049B2 (en) * 2003-07-16 2013-05-14 Samsung Display Co., Ltd. Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
JP4447305B2 (ja) * 2003-12-22 2010-04-07 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4447304B2 (ja) * 2003-12-22 2010-04-07 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7115947B2 (en) * 2004-03-18 2006-10-03 International Business Machines Corporation Multiple dielectric finfet structure and method
JP4444035B2 (ja) * 2004-04-21 2010-03-31 シャープ株式会社 表示装置用アクティブマトリクス基板およびその製造方法
KR101028662B1 (ko) * 2004-05-31 2011-04-12 엘지디스플레이 주식회사 액정표시장치용 박막트랜지스터 및 반도체막 패턴 제조방법
JP4884660B2 (ja) 2004-08-11 2012-02-29 シャープ株式会社 薄膜トランジスタ装置の製造方法
US7033902B2 (en) * 2004-09-23 2006-04-25 Toppoly Optoelectronics Corp. Method for making thin film transistors with lightly doped regions
TWI242290B (en) * 2004-11-22 2005-10-21 Au Optronics Corp Fabrication method of thin film transistor
JP4579012B2 (ja) 2005-03-03 2010-11-10 シャープ株式会社 液晶表示装置の製造方法
TWI402935B (zh) * 2005-05-17 2013-07-21 Koninkl Philips Electronics Nv 彩色主動矩陣顯示器
TWI401802B (zh) * 2005-06-30 2013-07-11 Samsung Display Co Ltd 薄膜電晶體板及其製造方法
JP5090708B2 (ja) * 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
JP5081832B2 (ja) * 2006-10-30 2012-11-28 三洋電機株式会社 静電動作装置
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
JP2009103732A (ja) * 2007-10-19 2009-05-14 Sony Corp 表示装置およびその製造方法
KR101430533B1 (ko) 2008-01-04 2014-08-22 솔브레인 주식회사 네거티브 포토레지스트 조성물 및 이를 이용한 어레이기판의 제조 방법
JP5346477B2 (ja) * 2008-02-29 2013-11-20 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR101943051B1 (ko) 2009-11-27 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
TWI449004B (zh) * 2010-08-30 2014-08-11 Au Optronics Corp 畫素結構及其製造方法
US9105652B2 (en) * 2011-05-24 2015-08-11 Sharp Kabushiki Kaisha Method of manufacturing semiconductor device
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
CN104662646B (zh) * 2012-09-21 2018-01-09 凸版印刷株式会社 薄膜晶体管及其制造方法、图像显示装置
CN103107095A (zh) * 2013-01-25 2013-05-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103178006B (zh) * 2013-03-29 2015-09-23 上海和辉光电有限公司 调整低温多晶硅晶体管阀值电压的方法
KR20150055919A (ko) * 2013-11-14 2015-05-22 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
CN104078469B (zh) * 2014-06-17 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法，显示面板、显示装置
CN104377247B (zh) 2014-11-24 2017-12-08 深圳市华星光电技术有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法
CN104952887A (zh) * 2015-06-26 2015-09-30 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102470044B1 (ko) * 2016-05-13 2022-11-24 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
JP2018110184A (ja) * 2017-01-04 2018-07-12 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
CN108598040B (zh) * 2017-03-10 2021-03-16 京东方科技集团股份有限公司 阵列基板及其制造方法、驱动晶体管、显示面板
CN107154346B (zh) * 2017-05-19 2021-03-16 京东方科技集团股份有限公司 一种膜层的掺杂方法、薄膜晶体管及其制作方法
CN107910301B (zh) * 2017-11-23 2020-08-04 合肥鑫晟光电科技有限公司 显示基板的制作方法、显示基板及显示装置
WO2020026308A1 (ja) * 2018-07-30 2020-02-06 シャープ株式会社 表示デバイス

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
JPH08250742A (ja) 1995-03-14 1996-09-27 Toshiba Corp 半導体装置
KR100205388B1 (ko) * 1995-09-12 1999-07-01 구자홍 액정표시장치 및 그 제조방법
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
JPH1012882A (ja) 1996-06-20 1998-01-16 Toshiba Corp 薄膜トランジスタ及びその製造方法
JP3454340B2 (ja) * 1996-11-22 2003-10-06 シャープ株式会社 液晶表示装置
KR19990009248A (ko) * 1997-07-08 1999-02-05 문정환 트랜지스터 및 그 제조 방법
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP2000305112A (ja) 1999-04-26 2000-11-02 Toshiba Corp アクティブマトリクス基板及びアクティブマトリクス基板の製造方法
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP2001228457A (ja) * 1999-12-08 2001-08-24 Sharp Corp 液晶表示装置
JP3753613B2 (ja) * 2000-03-17 2006-03-08 セイコーエプソン株式会社 電気光学装置及びそれを用いたプロジェクタ
KR100551590B1 (ko) * 2000-10-23 2006-02-13 엘지.필립스 엘시디 주식회사 액정표시장치의 잔상측정방법
JP2002305112A (ja) 2001-04-05 2002-10-18 Matsushita Electric Ind Co Ltd リニアリティコイル

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876390B2 (en) 2006-05-12 2011-01-25 Lg Display Co., Ltd. Liquid crystal display fabrication method
US8325317B2 (en) 2006-05-12 2012-12-04 Lg Display Co., Ltd. Liquid crystal display fabrication method
US8420520B2 (en) 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
TWI416735B (zh) * 2010-07-30 2013-11-21 Century Display Shenzhen Co 一種薄膜電晶體陣列基板及其製造方法

Also Published As

Publication number Publication date
JP2003188183A (ja) 2003-07-04
US20050161673A1 (en) 2005-07-28
KR20030052995A (ko) 2003-06-27
US6900464B2 (en) 2005-05-31
KR100812492B1 (ko) 2008-03-11
US20030124778A1 (en) 2003-07-03
TW200301940A (en) 2003-07-16
US20080283840A1 (en) 2008-11-20
US7700495B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
TW578243B (en) Thin film transistor device and method of manufacturing the same, and liquid crystal display device
TW565724B (en) Thin film transistor device and method of manufacturing the same
JP4439766B2 (ja) 薄膜トランジスタ装置及びその製造方法
US5734177A (en) Semiconductor device, active-matrix substrate and method for fabricating the same
US6034748A (en) Thin film transistor, manufacturing method therefor and liquid crystal display unit using the same
CN1913163B (zh) 薄膜晶体管衬底及其制造方法
JP4084080B2 (ja) 薄膜トランジスタ基板の製造方法
US20160126258A1 (en) Low temperature poly-silicon array substrate and forming method thereof
KR20010050055A (ko) 박막트랜지스터 및 그 제조방법과 그것을 구비한액정표시장치
CN105097552A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
WO2011004624A1 (ja) 薄膜トランジスタの製造方法
JP2005173606A (ja) 薄膜トランジスタ表示板とその製造方法
JP4017886B2 (ja) 薄膜トランジスタ装置及びその製造方法
JP4234363B2 (ja) 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置
JP2006093714A (ja) 薄膜トランジスタ表示板及びその製造方法
JP3105408B2 (ja) 液晶表示素子
JP2004325627A (ja) アクティブマトリクス基板および表示装置
US8853701B2 (en) Semiconductor device, display device, and production method for semiconductor device and display device
TW595000B (en) Method of fabricating thin film transistor array
JP2006259241A (ja) 電気光学装置の製造方法
JP4162310B2 (ja) 平面表示装置およびその製造方法
JP2006269665A (ja) 薄膜トランジスタ回路とその製造方法
JP2000208397A (ja) アクティブマトリクス基板の製造方法及び電気光学装置とその製造方法
JP2009200528A (ja) 薄膜トランジスタ装置及びその製造方法
TWI392941B (zh) 液晶顯示器及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees