TW557397B - Thin film transistor and liquid crystal display device - Google Patents

Thin film transistor and liquid crystal display device Download PDF

Info

Publication number
TW557397B
TW557397B TW088111441A TW88111441A TW557397B TW 557397 B TW557397 B TW 557397B TW 088111441 A TW088111441 A TW 088111441A TW 88111441 A TW88111441 A TW 88111441A TW 557397 B TW557397 B TW 557397B
Authority
TW
Taiwan
Prior art keywords
thin film
film transistor
gate
patent application
substrate
Prior art date
Application number
TW088111441A
Other languages
English (en)
Inventor
Kazufumi Ogawa
Kazuyasu Adachi
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP19006098A external-priority patent/JP3346284B2/ja
Priority claimed from JP11046226A external-priority patent/JP2000243968A/ja
Priority claimed from JP11046227A external-priority patent/JP2000243969A/ja
Priority claimed from JP11046228A external-priority patent/JP2000243970A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of TW557397B publication Critical patent/TW557397B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
    • H10P32/141—
    • H10P32/171—

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

557397 A7 B7 五、發明說明（1 ) • "；---V------··裝--- (請先閱讀背面之注咅？事項再填寫本頁) 本發明係:關於，使用多結晶矽薄膜當作構成源極領域 或汲極領域之主動層之薄膜電晶體（TFT)及使用該TFT之 液晶顯示裝置（LCD)。 近年來，對能夠更高速顯示之液晶顯示裝置有很大之 需求，而滿足這種需求之一個手段是，將控制液晶層之轉 接用薄膜電晶體之閘極領域、源極領域、汲極領域等之主 動層從以往之非晶質（amorph〇us)矽薄膜改變為多結晶矽 。這是著眼於，原理上多結晶矽十之載體之移動度較非晶 質矽中之載體為高。 同時也在絕緣性基板上形成載子移動度很高之多結晶 石夕薄膜時，從一開始就在同一基板上像素部之框部，藉多 結晶矽薄膜作為主動層之薄膜電晶體同時形成，而不是如 以往在外部附加以單結晶矽作為主動層之半導體晶片以形 成液晶顯示部之驅動電路。 經濟部智慧財產局員工消費合作社印製 雖然已是習用技術，但因與本發明之主旨有關連，因 此擬參照附圖說明，在玻璃基板等之透明性絕緣基板上形 成非晶質矽薄膜後，使此非晶質矽多結晶化而形成薄膜電 曰曰體之過程，以及，使用具有此多結晶矽薄膜之主動層之 薄膜電晶體之液晶顯示裝置之製造方法如下。 第1圖表示傳統之使用多結晶矽薄膜作為主動層之薄 膜電晶體在製造過程中之截面之變化情形。再者，實際上 是依液晶顯示部在基板上之配置，成上下左右多列、多層 配置像素用及其驅動電路用之多數薄膜半導體而形成，但 這些是習知事項，且要表示其具體狀況會很須雜，因此本
乃 7397
圖僅表示一個薄膜半導體。 在本圖，1係玻璃等之具有透明性之絕緣基板。2係用 以防止，進仃熱處理時，絕緣基板丨中所含之鹼性金屬等 擴散财薄膜形成之主動層產生不良影·響之緩衝層。3係 非曰曰貝薄膜。4係多結晶石夕薄膜。5係由例如以〇2及 之積層膜所構成之閘極絕緣膜（層）。6係源電極。7係通道 領域。10係接觸孔。u係源電極。12係汲電極。 依據本圖，說明使用多結晶矽薄膜作為薄膜電晶體之 主動層之薄膜電晶體之製造方法如下。 ⑷在絕緣基板！上，介由緩衝層2堆積形成非晶質石夕 薄膜3。 (b)對非晶質矽薄膜3進行熱處理，進行矽之多結晶化 處理。具體上是，對非晶質矽薄膜3照射激元雷射，瞬問 溶融非晶質矽，隨著冷卻而結晶化進行所謂之雷射退火， 獲得多結晶石夕薄膜4、然後，去除基板上之多結晶石夕薄膜4 之不必要之部分，在其上面係次形成閘極絕緣膜5及閘電 極6 〇 在此狀態下，以閘電極6為光罩，俾至少不會將雜質 打入通道領域7，並視需要，一併使用抗蝕刻劑，從基板 上部導入決定多結晶矽薄膜4之導電型之磷（p)或硼（B)等 之雜質至多結晶矽薄膜4，以形成薄膜電晶體之源極領域 及汲極領域。再者，這項導入通常是以高壓將p或B之離 子加速而注入。再者，圖中係表示P離子。 (c)再度對多結晶矽薄膜4照射激元雷射，進行藉熱處 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝--— (請先閱讀背面之注意事項再填寫本頁) 訂·· 線- >57397
經濟部智慧財產局員工消費合作社印製
其次’第1圖所不之薄膜電晶體係，對閘電極在基板 側有閘極絕緣層之所謂頂閘型之電晶體，而液晶顯示裝置 用之薄膜電晶體在頂閘型以外，另有對閘電極在基板之相 反側有閘極絕緣膜之底閘型薄膜電晶體。 底閘型之長處是，能夠藉閘極金屬電極，大體上完全 防止異物從玻璃基板等之底層擴散到通道領域。惟這種構 造卻無法從較厚之基㈣向形成源極領域歧極領域擴散 雜質，画此須在形成矽層後從矽層這一側為之。因之，不 能進行形成通道領域用之自行對準。至少相當困難。因此 會導致閘極電容變大等，使電晶體之特性變差。 另一方面，頂閘型之長處是，形成源極領域與汲極領 域之雜質之注人，係在形成石夕層後，從閘電極側以間電極 為光罩進行，因此可以有形成通道領域用之自行對準。惟 ’這種構造因通道領域下部沒有閘極金屬，特料在後述 之熱處理時，無法完全防止異物從玻璃基板等之底層向通 道領域内擴散，至少相當困難，而為了其對策，而加厚基 板上之底層絕緣膜之厚度，則會引起基板扭曲等各種問題 兹參照附圖，具體說明以往之底閘型薄膜電晶體及其 製造方法如下。 第2圖係表示，隨著傳統之底閘型薄膜電晶體之 297公釐） ^ 4·裝-------4-訂·„Λ------- (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度_ + _家標準（CNS)A4規格 • 6 557397 A7 Γ ----~-_ Β7 _— 五、發明說明（4 ) 丨程之進行，形成截面之情形。在本圖，丨係玻璃等構成 《透明性絕緣基板。51)係叫等之間極絕緣層。外係閑電 極。7b係矽半導體層中之通道領域。訃係矽半導體層中之 雜·。9b係料導體層中线極領域。⑽光致抗钱 劑。5c係層間絕緣層。Ub係源電極。丨沘係汲電極。 再參照第2圖說明其製造方法。 (a) 在透明絕緣性基板丨上形成閘電.極此，接著，覆蓋 其上部形成閘極絕緣層5b。 (b) 在閘極絕緣層5b上選擇性形成矽半導體層4(僅在 需要之領域）。這時，若要以最近被重視之多結晶矽作為 矽半導體層使用時，則例如預先形成非晶質矽層後，藉激 元雷射4對此非晶質石夕層進行退火，使其多結晶化。 然後，僅在成為閘電極6b上部位置之石夕半導體層上形 成光致抗蝕層30，以此光致抗蝕層3〇當作光罩，從基板上 部注入決定矽之導電型之]5等之雜質離子到矽半導體層内 。藉此形成，構成薄膜電晶體之不存在有雜質之通道領域 76，打入雜質之源極領域8b及汲極領域扑。 1 (c)在去除光致抗蝕層後之基板整面上形成層間絕緣 | 層5c，然後在層間絕緣層5c之對應源極領域8b及汲極領域 | I %之位置，開设接觸孔1 〇 ,藉錢射法等，在此接觸孔内埋 | 入丁丨、Mo等之金屬，形成源電極lib及没電極12b，而完 { 成薄膜電晶體。 ^ 然而，經由上述第1圖所示之製程製成之薄膜電晶體 I 在當前，有時無法使其成為單一之矽結晶等，因而在進行 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
— — — I— I--1 · I I (請先閱讀背面之注意事項再填寫本頁) >-σ· •線. 經濟部智慧財產局員工消費合作社印製 557397 A7 __________ B7 五、發明說明（5 ) 12时以上，20吋甚至於30吋等大晝面之液晶顯示時，薄膜 電晶體元件均一性或性能尚有不足，因而從液晶顯示裝置 之顯示均勻性，顯示性能等之面上觀之，尚有不充分。 其次’上述第2圖所示之底閘型之薄膜電晶體有下述 問題存在。 第1圖是，在閘電極上側有構成源極領域，汲極領域 之矽半導體層，因此，將雜質注入矽半導體層時，必須在 對應已形成之閘電極之位置形成當作光罩之光致抗蝕層， 這個時候需要對準位置。惟對今後之更高精細度之液晶顯 示裝置用之超小型，細微之薄膜電晶體，則很難對準位置 再者’為供參考’目前之薄膜電晶體之閘極寬度為 ’長度為6#m前後，電晶體之長度已逐漸縮小到2〇//111前 後，而將來必要更小。因此在目前，頂閘型之薄膜電晶體 已逐漸成為主流。 第2點是，不論頂閘型，底閘型均會遭遇的問題，即 ，目前在多結晶化矽半導體層内注入雜質之手段是採用， 注入以南電壓加速之雜質離子之手法，這個時候對石夕半導 體層之結晶格子多少會造成損傷。因此，為了恢復這種損 傷而進行熱處理，但因下層基板之玻璃之耐熱性，溫度被 限制在最高600°C前後，甚至於要全恢復很困難。 而且，由於下敷層，半導體層等之各層很薄，特別在 這種熱處理時，會有驗性金屬從玻璃基板擴散至半導體内 。而引起半導體之性能劣化。 因為這些問題，為了將來之高像素密度且回應性良好 (請先間讀背面之注意事項再填寫本頁)
557397
五、發明說明（6 ) ，而且顯示面積很大之液晶顯示裝置用，希望能從回應性 及品質均一性之面，開發成功具有充分性能之薄膜電晶體 0 而且希望能夠開發成功，不管是頂閘型或底閘型，均 採用廉價之玻璃基板，而且在注入雜質時，對石夕層等很少 造成損傷之技術。尤其在底閘型電晶體，這種需求更高。 而對超細微之底閘型之薄膜電晶體，期盼能開發出能 夠適切對應閘電極之雜質之注入技術。 更希望能因使用這種薄膜電晶體，而實現像素密度非 常高’回應性良好，具有大面積且廉價之液晶顯示裝置。 而近年來也在進行，著眼於退火時之觸點會降低，電 %移動效果大等優點，而將週期表上位於石夕之上下之碳或 鍺添加在矽（碳為最多5%，鍺為最多30%)，以取代純矽之 半導體薄膜之開發，這個時候也會發生同樣之問題，因此 也希望能夠加以解決。 本發明之目的在解決以上之課題。 因此，第1發明群係關於以形成在絕緣性基板上之多 結晶石夕薄膜作為主動領域之薄膜電晶體，其多結晶矽薄膜 之結晶粒在面内，向陣列基板端，而對此成平行或垂直之 薄膜電晶體之閘極長度方向之平行或垂直方向成異方性成 長’且其長度方向與薄膜電晶體之閘極長度方向成特定角 度之薄膜電晶體。 這時’若結晶粒子之異方性成長之方向是閘極長度方 向時，載子移動時障壁較少，因此電場效果，移動度較高 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — 1· i 11 1111 ---------^ (請先閱讀背面之注意事項再填寫本頁) 9 557397 A7 _____ ♦ B7 五、發明說明（7 ) 〇 (請先閱讀背面之注意事項再填寫本頁) 這時之多結晶矽薄膜之結晶粒為閘極長度每i # 111含 有0.5〜2個。因此，可以使整個薄膜電晶體之電場效果移 動度為300 cm2/Vs以上。 而且’若使結晶粒之長度成長方向與薄膜電晶體之閘 極長度方向平行（大致上），電晶體含有均一之性質。 這個時候使閘極長度每lem含有5〜2〇個結晶粒。因 此，從均一性及高移動度之面來溝均較理想。 並使結晶粒之長度成長方向與電晶體之閘極長度方向 間成4 5之角度。错此可以獲得兩速移動與均一性很均衡 之薄膜半導體。 若閘極長度每l#m含有1〜1〇個結晶粒，則較佳。 因為，若能夠以細長之雷射光束一次掃描像素部之上 (下）、左（右）之驅動電路部與像素部加以退火，在作業效 果上較為理想，因此本發明採用此手法。 經濟部智慧財產局員工消費合作社印製 同時’結晶粒之異方性成長之手段採用，使基板或雷 射光束’特別是雷射光束，向大致上垂直於雷射光束之長 度方向之方向，且雷射光束之短邊方向之強度至少在中央 部較強之方向移動。 其次’若將液晶顯示裝置之像素部之驅動電路設在同 一基板上’整體成本可以較低。尤其是將驅動電路設在資 料驅動側’則可成為驅動特性優異之高性能之液晶顯示裝 置。 若在驅動電路部設移位電晶體，將可以成為更精緻之 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） 10 557397 A7 _____B7____ 五、發明說明（8 ) 液晶顯示裝置。而視需要配設緩衝電路，將更為優異。而 將薄膜電晶體當作像素部之液晶開關使用，便可成為對比 (請先閲讀背面之注意事項再填寫本頁) 良好之液晶顯示裝置。因此構成如上述之液晶顯示裝置。 在第2發明群，形成在基板上之底閘型之薄膜電晶體 ’係形成在基板上之有底子絕緣層之薄膜電晶體，含有決 定矽之導電型之雜質，非晶質矽之雷射退火時，接觸底子 層之矽層所含之雜質會擴散，而形成源極領域與汲極領域 〇 並由該底子絕緣層防止透明絕緣性基板令所含之雜質 向薄膜半導體内擴散。而這種底子層則使用BSG (Boron Silicate Glass)或 PSG(Phosphorus Silicate Glass) 〇 而在使用藉照射激元雷射光之非晶質石夕之多結晶化之 多結晶矽半導體之薄膜電晶體之製造方法，因會瞬間曝露 在相當之高溫，因此閘電極材料使用高觸點金屬。 高融點金屬則使用以Cr、Mo、Ti等為主要成分者， 俾很容易藉閘電極之氧化形成閘極側壁絕緣層。而且在這 個時候’ Ti或Cr等會因氧化而鈍化，氧化膜之厚度也自然 受到控制。這對超細微之元件時非常方便。 j 茲依照其實施形態，說明本發明如下。 (第1實施形態） 本實施形態係關於，藉激元雷射退火使非晶質矽薄膜 多結晶化時，控制粒子之成長方向。 第3圖係以所謂單邊實裝之配置形成，位於較液晶顯 示裝置之大致中央部多少偏移至右下側位置之顯示部之像 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） 11
557397 五、發明說明（9) 素轉接用薄膜f晶體，與基板内上與核内之像素部之驅 動電路用薄膜電晶體之透明性絕緣基板之平面圖。 在本圖之（a)，1係玻璃等之透明性絕緣基板，12係其 大致中央部，但多少偏右τ方之像素部，13係閘極驅動電 路（Gate Driver)部，14係源極驅動電路（s〇urce Ddver)部 。而其像素部及其驅動電路部則分別形成有以多結晶矽薄 膜為主動層之多列、多層之多數薄膜電晶體。 再者，本實施形態之驅動電路含有，與點定時信號同 步以轉接，或藉A/D變換顯示影像等用之移位暫存器。 其次再說明，此液晶顯示裝置之像素部，閘極驅動電 路部及源極驅動電路部之薄膜電晶體之形成。 首先，基本之製造方法係與以往者相同。.椎藉非晶質 碎薄膜之熱處理之多結晶化之内容不相同。以下詳述此不 相同之部分。 首先是激元雷射光束，係長邊方向之能量密度均一， 短邊方向有強度分布之帶狀光束。第4圖表示使雷射光束 之能量密度如此分布之原理，雖然是習知技術，但因與本 發明之主旨有直接關連，因此簡單說明其内容如下。 在本圖，31係雷射光源。32係可以形成焦線（單方向 性之）而非所謂魚板型之焦點之凸透鏡。33係反魚板型之 凹透鏡。34係魚板型之單側之凸透鏡。35，35L，35R係 雷射光線® 如本圖（a)所述，大致上呈線狀之雷射光之光束由魚 板型及反魚板型之透鏡，使其成為沿兩透鏡方向之細長矩 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I I I I I · 1 I I I I JI ^ ·ΊΙΙΙΙΙΙ — . (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 12 557397
五、發明說明（i〇 ) L· 七而且，其矩形方向與魚板型之凸透鏡同方向，亦即， 使/、通過&光束之長度方向細長之魚板型之單侧透鏡，而 具有能量密度之分布。再者，⑻之则⑷所示之細長 矩形之雷射光束之前側，35L係另―侧。而擬施加雷射退 火之非晶質石夕層3係在較焦線為稍靠此單側凸透鏡34側之 位置。因此，此雷射光束之能量密度之分布，將如本圖之 (c)所示。 准，貝際上是，除了上述者以外，有時也使用特殊形 狀之反射板。但這些並非只在雷射使用，其他光學系也使 用之所謂習知技術，也不是特別困難之技術内容。因此， 獲得雷射光束之形狀，或能量密度之分布等技術不再進一 步說明。 其-人疋光束之掃描，係一面照射此光束同時如第3圖 之（b)或第4圖之（c)所示，沿垂直於長邊方向之方向對基板 以一定速度相對移動，依次照射非晶質矽薄膜加熱，進行 多結晶化。再者，這個時候，因為雷射光源或光學裝置之 關係，使基板移動較佳。 其次是非晶質矽層之形成，係預先在玻璃基板表面形 成絕緣用底子之Si〇2層，使用電漿CVD法，在此Si02層上 形成膜厚度100 nm之非晶質矽層。 接著，如第3圖之（b)所示，將其安置成所形成之薄膜 電晶體之閘極長度方向，與基板之移動方向略成平行（本 圖之（b)係設定成陣列基板端與光束長度方向大致上成垂 直），在與雷射光束之長度方向大致垂直之方向，且在雷 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝
-IJ 13 557397
五、發明說明（η ) 射光束之短邊方向之強度會變強之方向照射光束，並使光 束移動。 (請先閱讀背面之注意事項再填寫本頁) 再者，此光束之移動方式是，基於上述理由，對固定 在照射裝置内之雷射光束發射源，甚至對雷射光束，移動 設置在移動裝置上之基板。而使非晶質薄膜連續性結晶化 (Step and Repeat法）。 在第3圖之（b)，15係激元雷射之光束形狀，兩端有箭 頭之線段16表示光束之相對掃描方向。在此，兩端有箭頭 是因為考慮，由於基板之不同尺寸，雷射光源之不同輸出 等，即光束之不同尺寸，有時需要在驅動電路部來回幾次 ，以及，有可能藉能量密度較弱之雷射照射使附著在非晶 質矽表面之灰塵等飛散掉，作為雷射退火之前階段作業， 而如此照射時也會來回移動。 藉此，傳統技術之多結晶化之矽薄膜之結晶粒（有時 稱作domain或Grain)會呈圓形，但本實施形態卻不呈此形 狀’而是呈沿掃描方向之細長橢圓形。 經濟部智慧財產局員工消費合作社印製 其理由是，溶融之矽之長度方向之溫度相同，均勻， 因此，除了其端部以外，熱量不易向長度方向散逸。尤其 疋在形成圖型則先退火時，光束之長度方向之石夕會連成長 條，因此，事實上熱量不會向此方向散掉。惟在光束前進 方向之短邊方向，能量之分布是愈往中央部愈高，因此， /凰度會從光束之前進方向之反方向變低，因此，在矽硬化 時，疋從光束之反前進方向端向前進方向端變冷，因而成 為上述形狀。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） 14 557397 麼齊郎fe»曰慧时¾¾員X.消費合阼fi印製 A7 B7 五、發明說明（12) 其次說明照射條件。 例如使用KrF(XeCl亦可）激元雷射，對母體之非晶質 矽（a-Si)之膜厚度lOOnm，基板溫度500°C，雷射照射能330 mJ/cm3，設定在掃描移動節距為每一次發射移動1 /z m， 進行照射後，以光學顯微鏡確認之結果，獲得長邊方向在 掃描方向，長邊方向之粒子大小為3〜5#m，短邊方向0.5 〜2# m之矽微結晶所構成之薄膜。 再者，基板溫度雖然是愈高愈好，但是使用玻璃基板 時，由於其耐熱性之問題，基板本身溫度以300°C〜600°C 、膜厚度為30nm〜200nm，雷射照射能量280〜420 mJ/cm2 、雷射光束之短邊方向之雷射照射功率分布每10# m大約 3〜10mW/cm2程度之斜度，可獲得最佳之多結晶矽。 然後使用如此形成之多結晶石夕薄膜，與第1圖所示者 相同之製程形成薄膜電晶體。其結果，如第5圖所示，獲 得粒子成異方成長之多結晶矽薄膜電晶體。 在本圖，11係源電極，12係汲電極，6係閘電極，20 係結晶化之聚矽薄膜。而，圖中之小橢圓形狀21係異方成 長之矽結晶之粒子，以粗黑線表示之兩端有箭頭之線段係 閘極長度方向。 本實施形態之薄膜電晶體，因為是向閘極方向細長成 長之矽結晶粒，因此，可以使存在於薄膜電晶體之通道領 域之結晶粒之粒界在最低限度。因此，可以降低使薄膜電 晶體動作時之載子之移動之障壁（細微視之，係接近單結 晶），可獲得具有高電場效果移動度（具體上是大約480 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------^---------^ (請先閱讀背面之注意事項再填寫本頁) 15 557397 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（13) cm2/Vs)之薄膜電晶體群。是電視裝置，動晝顯示裝置用 之液晶顯示裝置用之優異之TFT。 (第1實施形態之應用例子） 未應用例子係關於，使用本第1實施形態之薄膜電晶 體之液晶顯示裝置。 第6圖表示本應用例之液晶顯示裝置。本液晶顯示裝 置之製造方法是，以具備有矩陣狀載置之第1電極41及驅 動此電極群之以本實施形態所製成之電晶體群42之第1陣 列基板43，與具有面對第1電極之R、G、B彩色濾、光層44 及第2電極45之第2彩色濾光層裝置基板46,夾住液晶層。 這時，在兩基板43，46之内表面（液晶層側面）直接形成， 或形成其他目的之別的薄膜後，在該薄膜表面形成，對液 晶有排向作用之排向膜47，47。 並對準第1、第2彩色濾光基板43，46 ;使電極成面對 面，而使用間隔片48及接合劑49，以大約5 /z m之空隙加 以固定。 然後，藉真空法在第1、第2基板43、46間注入TN液 晶（ZLI4792 :〆小夕公司製品），形成液晶層410後，組合 偏光板411、412，完成液晶顯示元件。 對此液晶顯示裝置之整個面上，照射箭頭所示之後照 光413，使用視頻信號驅動各個電晶體，而在箭頭A之方 向顯示影像。 而關於此液晶顯示裝置之性能，經確認，將液晶畫面 整體從3.8型加大到13型，以比較信號處理之延遲時，仍 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --^----Γ---------II— ιί —--I--1 (請先閱讀背面之注意事項再填寫本頁) 16 557397 A7 B7 經濟部智慧时轰奇員1-肖費¥乍土 五、發明說明（14) 可維持在最低限度内，可以進行高速度之顯示。 (第2實施形態） 本實施形態也是關於，藉激元雷射退火進行多結晶化 時，控制矽粒子之成長方向。惟，與先前之第1實施形態 比較時，成長方向不相同。 本貫施形態之液晶顯不裝置之基板亦如第7圖之（a)所 示’與先前之第3圖（a)所示者相同，因此，相同部分標有 同一記號。 而且’閘極驅動電路13及源極驅動電路14之薄膜電晶 體係驅動電路用之薄膜電晶體，也同樣含有移位電晶體。 並且，本實施形態之多結晶薄膜半導體之製造方法， 也是預先在玻璃基板表面形成8丨02層，介由8丨〇2層以電聚 CVD法，以大約i〇〇nm之膜厚度形非晶質矽層，而在此情 況下，將激元雷射整形成為，長方方向之能量均勻，短邊 方向有強度分布之帶狀，照射此光束，並令其在大致上垂 直於其長邊方向之方向移動，藉此照射、加熱非晶質矽薄 膜，進行多結晶化，其基本製程與傳統技術或先前之第1 實施形態一樣。 然後，將其安置成所形成之TFT之閘極長度方向與基 板之移動方向略呈平行狀，令基板大致垂直於雷射光束之 長度方向之方向，且雷射光束之短邊方向之強度變強之方 向移動時，每一次將基板對激元雷射移動時照射激元雷射 光’使非晶質矽薄膜連續性結晶化，這些過程也與先前之 第1實施形態相同。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------- (請先閱讀背面之注意事項再填寫本頁)
t IP
557397 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（15) 惟’错熱處理使形成之非晶質梦薄膜多結晶化時之粒 子之成長異方性之方向不相同。因此，說明此不同的部分 〇 本實施形態之激元雷射光束之掃描方向亦於第7圖之 (b)。在本圖之（b)，15表示激元雷射之光束形狀，兩端有 箭頭之線段16表示激元雷射對基板或畫素等之相對掃描方 向，或朝向。從本圖可以清晰看出，第1圖，本實施形態 係向垂直於先前之實施形態之方向掃描。第2點是，同時 以同一掃描方向之雷射光束將源極驅動電路部14與像素部 加以雷射退火。 本實施形態也是因為使用短邊方向有強度分布之激元 雷射進行這種加熱處理，因此，多結晶化之矽薄膜之結晶 粒不成為圓形形狀’存在有長邊方向與短邊方向，而且為 成為沿掃描方向呈細長之橢圓形狀，但與先前之第1實施 形態不同，矽粒子之成長方向在垂直於閘極長度方向之方 向。此示於第8圖。 在本圖，6係閘電極，1丨係源電極，12係汲電極。而2〇 係結晶化之聚矽薄膜，小橢圓形狀係異方性成長之矽結晶 粒21 〇 其次是照射條件，在本實施形態，也是使用例如 KrF(XeCl亦可）激元雷射，以母體之非晶質矽（a-Si)之膜厚 lOOnm，基板溫度為5〇〇。(：，雷射照射能量為33〇 mj/cm3 ’設定之掃描移動節距為每一次發射移動而以光 學顯微鏡確認時，可以獲得長邊方向在掃描方向，長邊方 1·： :------β 裝-------•—訂 --------Αν (請先閱讀背面之注意事項再填寫本頁)
557397
五、發明說明（π) 向之粒子大小為3〜5 # m，短邊方向為〇·5〜2 # m之矽微 結晶構成之缚膜。 再者，這時之最適合之條件與先前之第丨實施形態相 同，基板溫度是愈高愈好，但使用玻璃基板時基板溫度為 300°C〜600°C，膜厚度為30nm〜20〇nm，雷射照射能量為 280〜420 mJ/cm2，雷射光束之短邊方向之雷射照射功率 分布最好是每10#m大約3〜10mW/cm2前後為佳。 然後，使用如此形成之多結晶石夕薄膜，與先前之實施 形怨一樣，製成如第1圖所示之多結晶矽薄膜電晶體。
此薄膜電晶體係如第8圖所示，薄膜電晶體之閘極長 度方向，與成長形成為細長形之多結晶矽之結晶粒之長邊 方向大體上成垂直。因此，可以使存在於薄膜電晶體之通 道領域之結晶粒之粒界在最低限度。因此，使薄膜電晶體 動作時之載子之移動障礙被均一化，可提供顯示之均一性 優異之LCD。亦可成為，文字處理機，靜止畫或電車内廣 σ專類似之晝像顯不專用之液晶顯示裝置用之優異之TFT 經由以本實施形態之薄膜電晶體製成文字處理機用之 液晶顯示裝置，其結果證實，事實上是非常優異之製品。 惟因此液晶顯示裝置之架構本身是與第6圖所示者一樣， 因此不特地圖示。 (第3實施形態） 本實施形態也是關於，控制藉雷射退火多結晶化時之 粒子成長之方向性。惟，與先前之兩實施形態比較，不同 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） --------------裝--- (請先閲讀背面之注意事項再填寫本頁) >σ· --線· 19 經濟部智慧財產局員工消費合作社印製 557397 A7 五、發明說明（1?) 的地方是’其方向是向閘極長度方向傾斜45。。茲參照附 圖說明本實施形態之薄膜電晶體如下。 本實施形態之液晶顯示裝置之基板也如第9圖之（a)所 示’與第3圖之（a)，第7圖之所示之先前之兩個實施形 態一樣。 而本實施形態之基本製程或其特徵，具體上是，將能 量在長邊方向均一，在短邊方向有強度分布之帶狀雷射光 束加以整形，而照射此雷射光束，同時向大致上垂直於其 長邊方向移動，照射非晶質矽薄膜予以加熱，使液晶粒子 異方性成長進行多結晶化，照射條件，結晶粒之形狀或尺 寸等，均與上述兩實施形態相同。惟，將預先形成之非晶 質矽薄膜多結晶化時之粒子之方向性不相同。 亦即’如第9圖（b)所示，將陣列基板與光束設定成， 基板邊與光束長度方向間有45。之角度，亦即，使形成之 薄膜電晶體之閘極長度方向，與基板之移動方向成大約45。 角度，而向大致上垂直於雷射光束之長邊方向之方向，且 雷射光束之短邊方向之強度變強之方向照射，同時移動基 板或雷射光束。 再者，在第9圖之（b)，15表示激元雷射之光束形狀， 兩端箭頭之線段16係此光束對基板等之相對掃描方向。 因此’在本實施形態，也是因為上述理由，多結晶化 之梦薄膜之結晶粒會成為在掃描方向細長之橢圓形狀，伸 結晶粒本身係如第10圖所示，其長度方向從閘極長度方向 傾斜45°。 J-------0S---------------AW (請先閱讀背面之注意事項再填寫本頁)
557397 A7 B7
五、發明說明（U 然後，使用如上述形成之多結晶矽薄膜，與先前之兩 實施形態一樣形成TFT。 本實施形態之薄膜電晶體因薄膜電晶體之閘極長度方 向與形成為細長形之多結晶矽之結晶粒之長邊方向成大約 45。。因此，可以使存在於薄膜電晶體之通道領域之結晶 粒之粒界之參差不一較少，並獲得較高之電場效果移動度 〇 經使用本實施形態之薄膜電晶體製成文字處理機用之 液晶顯示裝置，其結果證實，事實上非常優異。惟本液晶 顯示裝置之架構本身與第6圖所示者一樣，因此省略未圖 不 〇 (第4實施形態） 本實施形態關於結晶粒之異方向性成長與先前之3僻 實施形態一樣，但電晶體之型式不相同，使用底閘型。 以下參照第11圖說明本實施形態之製造方法。 (a) 在透明之形成有底子絕緣膜2之玻璃基板1上之一 定位置形成閘電極6b。 經齊部智慧讨肖ϋη乍土沪楚 --------------裝--- (請先閲讀背面之注意事項再填寫本頁) •線- (b) 在基板整面上形成由Si02構成之閘絕緣膜5b。 (c) 在基板上之整面形成非晶質矽層3。 (句照射激元雷射，使非晶質矽層成為多結晶矽層4。 (e)在多結晶矽層4形成圖型，在閘電極5b上部形成厚 的抗蝕刻圖型24。而在此狀態下，從基板上部注入？或6 之雜質離子。 然後形成層間絕緣膜，並在此層間絕緣膜之一定位
21 557397
經濟部智慧財產局員工消費合作社印製
形成接觸孔後，在此接觸孔内填充金屬，形成如第2圖&) 所示之底閘型之薄膜電晶體。 而關於本圖（d)所示之激元雷射之照射，其光束15之 形狀，係如（d)右側所示與上述各實施形態同樣是細長之 長方形，且其掃描方向16係垂直於長邊方向之方向。惟， 其能量密度之分布與第4圖之（c)所示者不相同，中央部較 南，掃描方向與其反方向之雙方較低。使成這種能量密度 分布之理由是，光束為了掃描整個基板面，必須依序在基 板整面上移動，但這時只要向垂直於長邊方向之方向移動 ，短邊方向之中央部之密度便會較高。（再者，實際製造 時係如上述對固定之光束，移動基板。） 底閘型與頂閘型者不一樣，雖然閘電極部之矽層多少 有凹凸，而因此在照射時必須避免形成陰影，但在本實施 形態仍會沿著光束之掃描方向成立結晶粒。因此，使其掃 描方向沿著基板上之TFT之通道方向，或沿垂直之方向， 或者沿傾斜45。之方向，則可與上述各實施例同樣達成結 曰曰粒之異方成長，獲得具有相同特徵之底閘型之薄膜半導 體。 (第5實施形態） 本實施形態係關於，閘極驅動電路部與源極驅動電路 部之閘極長度方向之組合，及對應此之雷射退火。 兹參照第12圖，說明本實施形態如下。
如本圖之（a)〜（d)所示，連結源電極及汲電極間之方 向之閘極長度方向之組合有4種。再者，在本圖，9係TFT
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）
^ τ AW ^-------Ί -------- (請先閱讀背面之注意事項^填寫本頁) -22 557397 A7 ----------21______ 五、發明說明（2〇) 之源電極，D係汲電極，⑽閑電極，S#D間之兩端箭頭 線段表示閘極長度方向。而此等之組合係依照液晶顯示裝 置之用途’選擇最合適者。 其次，若以第12圖（a)之組合為例子，雷射退火時之 光束之掃描方向係如第13圖之各三條161，162 , 163之兩 端箭頭線段所示，有使光束161，162 , 163平行於各閘極 驅動電路部13，平行於源極驅動電路部14，對兩電路部傾 斜45。向長邊方向移動之三種。而藉此，以一次雷射光束 之掃描，使基板表面之非晶質矽薄膜多結晶化。再者，這 時由於薄膜電晶體之單位面積所需之能（E)量較厚膜電晶 體少，因此，退火對象之基板較大時，雷射光源之能力當 然也不會有問題。 (第6實施形態） 本實施形態係關於底閘型之薄膜電晶體。
第14圖表示本實施形態之薄膜電晶體之截面構造。在 本圖，1係玻璃製之透明絕緣性基板，在其上面選擇性形 成有，含有可決定矽之導電型之一類導電型雜質之底子層 之PSG層22，及同樣含有另一類導電型雜質之底子層之 ^ BSG層23(依照元件之配置，形成在需要部分）。而在pSG 【層22及BSG層23上，形成有，例如由鉻等高融點金屬構成 ^之閘電極6b，由PSG層22擴散而導入P(磷）之雜質之第1聚 ! 矽層4p，由BSG層23擴散而導入B(硼）之雜質之第2聚矽層 | 4b。此第1聚矽層4p及第2聚矽層4b分別構成薄膜電晶體之 ^ 源極領域8b及汲極領域9b。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 23 111!丨 — I— ιί· . I ! ! I 訂·！ — I — II . {請先閱讀背面之注意事項再填寫本頁) 557397 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（21 ) 而在此閘電極之側面形成有，以電氣方式絕緣閘電極 與導入雜質之第1聚矽層或導入雜質之第2聚矽層間之閘極 側壁絕緣層61。再者，此閘極側壁絕緣層在製造面來講， 以氧化閘電極而獲得之絕緣層較佳。 並且’在閘電極6b上形成有閘極絕緣層之絕緣膜5b， 其上面，以覆蓋此閘極絕緣膜外及閘極側壁絕緣層61，同 時接觸在形成於閘電極兩側之導入P之第1聚石夕層4p，或 導入B之第2聚矽層4b之，作為薄膜電晶體之通道領域76 之未導入雜質之聚矽層。 同時，此元件在其上部另形成有層間絕緣層5c，並在 此絕緣層之需要之處所形成有接觸孔10，而在此接觸孔1〇 内埋入金屬，藉此形成源電極llb與汲電極1213。 其次，從以上之說明可以知道，此薄膜電晶體在形或 其源極領域與汲極領域時，利用稱作PSG層或BSG層之含 有決定導電型之雜質之底子層之P或B之熱擴散。因此， 與傳統者不同，不必有以高電壓加速雜質離子注入聚石夕層 之製程，因而不會發生以高電壓加速之離子之撞擊引起之 石夕半導體層之損傷。而在注入雜質時不用光致抗蝕劑當作 光罩’因此不會有未對準位置之問題，因而可以將源極領 域及汲極領域形成在正確之位置。 同時，當作底子層之PSG層或BSG層可以防止，透明 絕緣性基板之玻璃基板中所存在之鹼性金屬等擴散至矽半 導體層。而且，與為了防止擴散傳統上使用之矽氮化膜等 之底層作比較，其防止鹼金屬等之擴散之效果很高。因此 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -----^------AW ^ ---111*— -------- (請先閱讀背面之注意事項再填寫本頁) 24 經濟部智慧財產局員工消費合作社印製 557397 A7 B7 五、發明說明（22) ，例如在製造薄膜電晶體之後段之熱處理時，具體上是在 注入雜質離子後之活性化處理等時，可以確實防止，對其 特性有很大之不良影響之鹼金屬等從玻璃基板擴散出來。 再者，當然也可以在形成矽氮化膜等之底層上，形成 PSG層或BSG層。 其次再參照第15圖，說明本實施形態之薄膜電晶體之 製造方法。本圖表示，隨著製程之進展，製成薄膜電晶體 之情形。 (a) 在玻璃製基板1上之形成左側N通道電晶體之領域 ，形成含有3.5%左右之N型雜質之P之PSG膜22，當作底 子絕緣膜，另一方面，在形成右侧之P通道電晶體之領域 ，則形成含有P型雜質之B 35%左右之BSG膜23，當作底 子絕緣層。 並在此等PSG膜及BSG膜上，形成由Cr(鉻）膜構成之 閘電極材料層6c。 然後，在整個面上形成Si02等之閘極絕緣膜5b，而且 為了形成閘電極圖型，僅在該部分形成抗蝕刻層24。亦即 ，形成所謂抗蝕圖型。 (b) 以形成之抗蝕圖型24作為光罩，進行乾蝕刻，形 成閘電極6b。這時，也會同時形成閘極絕緣層之圖型。 (c) 去除蝕刻時之抗蝕圖型，藉加熱使閘電極的氧化 ，以形成閘電極側壁絕緣層61。此閘電極側絕緣層61係用 以絕緣此後形成之矽半導體層與閘電極間者。再者，本實 施形態係從，藉加熱便可很容易氧化而形成問電極側 --------------裝·-- (請先閱讀背面之注咅？事項再填寫本頁) · •線‘
-25 - 經濟部智慧財產局員工消費合作社印製 557397 A7 B7 五、發明說明（23·) 緣層，同時從金屬氧化物會不動態化因而成為某一程度之 氧化膜壓時氧化會停止，因此極細微時也不會氧化過度之 性質，耐熱性之面，而決定採用Cr作為其材料。 (d) 形成薄膜電晶體之成為通道領域，源極領域或汲 極領域之半導體層。具體上是，在基板1整面堆積非晶質 矽層3。 (e) 對非晶質矽層3照射箭頭所示之激元雷射光，進行 其多結晶化。這時，雖然是瞬間性，但激元雷射之照射領 域會變成相當之高溫，惟因閘電極之材料使用融點很高之 Cr，當然不會溶融。 在此藉激元雷射光進行多結晶化時，也同時進行藉雜 質擴散之源極領域與汲極領域之活性化處理。亦即，在激 元雷射照射形成之高溫下，從PSG膜及BSG膜中分別向多 結晶矽層擴散出雜質P及B，而形成源極領域及汲極領域 〇 從以上之說明可以瞭解，本實施形態係在照射激元雷 射之同時，進行非晶質矽層之多結晶化及向電晶體元件之 源極領域及汲極領域引進雜質。因此，不必為了形成源極 領域及汲極領域，在多結晶化之外，特地進行以高壓加速 雜質而注入之製程，及隨此之懸掛鏈之結合製程。而且， 這個時候不會如傳統使用光罩，因此，不會有光罩與閘電 極錯開不一致等之問題，可以正確形成源極領域與汲極領 域。同時在摻入離子時之在高壓加速下之雜質或氫離子之 撞擊對半導體所造成之損傷也不會發生。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 26 IT---：------·裝-------------- (請先閱讀背面之注意事項再填寫本頁) 557397 A7 --------—_ Β7 五、發明說明（24 ) 再者在本圖之⑷，因存在於閘電極側面之多結晶 石夕層之厚度較其他領域之多結晶石夕層為厚，因此，若適宜 控制處理條件等，便可以使愈往基板上面方向，其雜質之 Ρ或Β之濃度愈低，其結果可自動形成聽構造。、 ⑴在形成有間電&、源極領域、汲極領域之透明絶 緣性基板整個面上，形成例如由吨構成之層間絕緣層^ (g)在對應層間絕緣層5c之源極領域8b，汲極領域％ 之位置形成接觸孔10，並在此接觸孔内埋入金屬，藉此形 成源極領域lib、没極領域12b，而完成薄膜電晶體。 本實施形態係以構成薄膜電晶體之主動層之矽半導體 層為多結晶矽時為例子進行說明，但不一定非多結晶矽不 可’也可以是非晶質石夕、石夕、鎵或石夕、鎵、碳。 同時，閘電極上部之閘絕緣層也可以使Cr等之閘電極 材料氧化來形成。 而以上係就同時在基板上形成N通道電晶體與p通道 電晶體時進行說明，但也可以是僅形成其中之任一方。 以上’依據幾個貫施形態說明本發明，但本發明當然 不是限定如此。例如，也可以如以下所述。 1) 為了降低♦之多結晶化時之溫度（全其進行固相成 長），添加極微量之Ti、Ni、Pd等之結晶化促進劑。 2) 對石夕之多結晶化或雜質之擴散用之加熱，利用電子 束等雷射以外之手段進行退火。 尤其是在第2發明群，一併使用電氣加熱器。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
— — — — — — — — — III ^ .— (請先閱讀背面之注意事項再填寫本頁) 上δ · •線· 經濟部智慧財產局員工消費合作社印製 557397 A7 ----~---~_____ 五、發明說明（25 ) 3) 液晶顯示裝置之驅動電路部不是安裝在一側，而是 形成在顯示部之上下左右框之全部。 4) 組合第5實施形態與第6實施形態，亦即，雜質係由 底子層擴散而形成，同時，半導體粒子之長邊成長方向之 閘極長度方向有一定之角度。 5) 液晶顯示裝置係反射型等其他型式。 從以上之說明可以瞭解，本發明可以使，藉由激元雷 射將非晶質半導體薄膜，特別是矽薄膜加以退火而獲得之 多結晶半導體薄膜，其構成薄膜之微結晶呈細長形狀，並 使結晶之長邊方向與所製作之TFT之閘極長度方向間有特 定之角度，而得製成具有，各玎丁之電場效果移動度高， 各TFT之特性均一化等特徵之高性能之TFT陣列。因此對 大畫面之液晶顯示裝置，可以獲得考慮該裝置之用途而可 充分滿足必要之性質之TFT。 同時，在底閘型半導體，因為是藉底子層擴散雜質， 因此不需要藉高電壓注入雜質或伴隨之熱處理過程，也可 以避免因高電壓加速之離子之撞擊引起之矽半導體層之損 傷。同時能夠在正確對應閘電極之位置形成源極領域與汲 極領域。 而透明絕緣性基板係使用廉價之玻璃基板，但若含有 雜質之底子層使用PSG層或BSG層時，則可以確實防止對 薄膜電晶體之特性有不良影響之鹼金屬等從玻璃基板擴散 到矽半導體層。 因此，可以提供可靠性及特性優異之TFT。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .------^ —I—1 ^--------- (請先閱讀背面之注意事項再填寫本頁) 28 經濟邨智慧財產局員工消費合怍杜印製 557397 Α7 ___________ Β7___ 五、發明說明（26 ) 圖式之簡單說明 第1圖係以概念方式表示，將傳統之多結晶矽當作電 晶體之主動層使用之薄膜電晶體之製造過程之圖。 第2圖係以概念方式表示，傳統之底閘型薄膜電晶體 之製造過程之圖。 第3圖係以概念方式表示，本發明之第1實施形態之液 晶顯不裝置之像素部，及其周邊框之驅動電路部之薄膜電 晶體形成為一體之基板面，與該面上之雷射光束之形狀及 掃描方向之圖。 第4圖係以概念方式表示，上述實施形態之雷射照射 裝置之光學系及光束之掃描方向與能量密度之關係之圖。 第5圖係以概念方式表示，上述實施形態之薄膜電晶 體之閘長度方向與結晶粒之成長方向之關係之平面圖。 第6圖係以概念方式表示，使用上述實施形態之薄膜 電晶體之液晶顯示裝置之截面圖。 第7圖係以概念方式表示，形成本發明第2實施形態之 液晶顯不裝置之驅動部之薄膜電晶體之基板面，與該面上 之雷射光束之形狀及掃描方向之圖β 第8圖係以概念方式表示，上述實施形態之薄膜電晶 體之閘長度方向與結晶粒之成長方向之關係之平面圖。 第9圖係以概念方式表示，形成本發明第3實施形態之 液晶顯示裝置之驅動部之薄膜電晶體之基板面，與該面上 之雷射光束之形狀及掃描方向之圖α 第10圖係以概念方式表示，上述實施形態之薄膜電晶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂i n mm— i·— n n I (請先閲讀背面之注意事項再填寫本頁) 29 557397 A7 B7 五、發明說明（27 ) 體之閘長度方向與結晶粒之成長方向之關係之平面圖。 第11圖係以概念方式表示，將上述第i至第3實施形態 應用在底閘型之薄膜電晶體時（第4實施形態），製造電晶 體之情形與雷射光束之内容之圖。 第12圖係表示，驅動電路部之閘極驅動電路與源極驅 動電路之源電極及汲電極之方向之組合。 第13圖係表示，雷射退火時之光束掃描方向與基板， 驅動電路之角度之關係之圖。 第14圖係以概念方式表不’本發明第6貫施形態之底 閘型薄膜電晶體之構造之圖。 第15圖係以概念方式表示，上述實施形態之薄膜電晶 體之製造情形之圖。 請· 先 閱 讀 面 之 注 意 事 項遽
I裝 本衣 頁 I 訂 # 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 30 557397 A7 B7 --------------裝—— (請先閱讀背面之注意事項再填寫本頁) -線· 經濟部智慧財產局員X消費合作社印製 五、發明說明（28) 元件標號對照 1 /··絕緣基板 2…緩衝層(底層絕緣膜） 3…非晶質矽薄膜 4…多結晶矽薄膜 4b···引進雜質之第2聚矽層 4p…引進雜質之第1聚矽層 5…閘極絕緣膜 5b···閘極絕緣膜(底閘） 5c···層間絕緣膜(底閘） 6…閘電極 6b···閘電極(底閘） 6b···閘電極材料層 7…通道領域 7b…通道領域(底閘） 8…源極領域 8b…源極領域(底閘） 9…汲極領域 9b…汲極領域(底閘） 10…接觸孔 11…源電極 lib…源電極(底閘） 12…汲電極 ，12b…汲電極(底閘） 12…像素部 13…閘極驅動電路部 14…源極驅動電路部 15…激元雷射光束 16…表示光束之相對掃描方 向之線 20…聚矽薄膜 21…矽結晶粒(細長矽微結晶） 22…PSG層 23“.BSG 層 24…抗蝕刻圖型 30…光致抗姓層 31…雷射光源 32…魚板型凸透鏡 33…反魚板型凹透鏡 34…僅一側之魚板型凸透鏡 35…雷射光源 41…第1透明電極 42…電晶體 43…第1陣列基板 44…彩色濾光膜 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 31 557397 A7 B7 五、發明說明（29 ) 45…第2電極 46…第2彩色濾光膜安裝基板 47…排向膜 48…隔片 49…接合劑 61…閘極侧壁絕緣層 151…激元雷射光束 152…激元雷射光束 153…激元雷射光束 161…表示光束之相對掃描方 向之線 162···表示光束之相對掃描方 向之線 163···表示光束之相對掃描方 向之線 410…液晶 411…偏光板 412…偏光板 413···後照光 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 32

Claims (1)

  1. 557397 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 AS B8 C8 D8 色告本丨修爾系 第88111441號專利申請案 1· 一種薄膜電晶體，係藉雷射退火使堆積在基板:之非晶^ 質半導體材料結晶化，以此形成之多結晶半導體薄膜作 為主動領域者，其特徵在於， 上述半導體薄膜之結晶粒係異方成長成長橢圓體 狀且其長度成長方向對連結基板面内各半導體元件之 源電極與汲電極之閘極長度方向，朝向一定之方向。 2.如申請專利範圍第丨項之薄膜電晶體，其特徵在於，上 述多結晶矽薄膜之結晶粒之長度成長方向，與薄膜電晶 體之閘極長度方向成平行。 3·如申請專利範圍第2項之薄膜電晶體，其特徵在於，上 述多結晶矽半導體薄膜之閘極長度每一微米以啲含 〇·5〜2個結晶粒。 4·如申凊專利範圍第i《2項之薄膜電晶體，其特徵在 於’上述多結晶半導體薄膜之結晶粒之長度方向之長 度’較閘極長度為長。 5. 如申请專利範圍第！、2或3項之薄膜電晶體，其特徵 在於’上述多結晶半導體薄臈係石夕•妙·錯或梦•錄· 碳。 6. 如申睛專利税圍第4項之薄膜電晶體，其特徵在於，上 述多結晶半導體薄膜係矽·矽.鍺或矽·鍺.碳。 7. 如申請專利範圍第1項之薄膜電晶體，其特徵在於，上 述多結晶料膜之結晶粒之長度成長方向，與薄膜電晶 體之閘極長度方向垂直相交。 本紙張尺錢财關家標準(CNsili：格⑵〇 x
    --------^--------- (請先閱讀背面之注意事項再填寫本頁) 33 557397 、申請專利範圍 8.如申請專利範圍第7項之薄膜電晶體，其特徵在於，上 返多結晶半導體薄膜之閘極長度每—微米，含有5〜 個之結晶粒。 9·如申請專利範圍第7或8項之薄膜電晶體，其特徵在 於，上述多結晶半導體薄膜係石夕、石夕•錯或發•錯.碳。 〇·如申請專利範圍第W之薄膜電晶體，其特徵在於，上 述多結晶矽薄膜之結晶粒之長度成長方向，向薄膜電晶 體之閘極長度方向傾斜45。。 如申請專利範圍第10之薄膜電晶體，其特徵在於，上 述多結晶半導體薄臈之閘極長度每—微米，含有U 個之結晶粒。 12.如申請專利範圍第1G或^之薄膜電晶體，其特徵在 於，上述多結晶半導體薄膜係石夕、石夕.鍺或發•錯•碳。 H-種薄膜電晶體’係藉雷射退火使堆積在基板上之非晶 質半導體材料結晶化，以此形成之多結晶半導體薄膜作 為主動領域之液晶顯示裝置之像素部，周邊驅動電路部 之至少一方之薄膜電晶體，其特徵在於， 、上述半導體薄膜之結晶粒係異方成長成長橢圓體 狀’且其長度成長方向對連結基板面内各半導體元件之 源電極與汲電極之間極長度方向，朝向一定之方向。 Μ·如申請專利範圍第13項之薄膜電晶體，其特徵在於， 述夕、，’口日日石夕薄膜之結晶粒之長度成長方向，與薄膜電 晶體之閘極長度方向成平行。 15·如申請專利範圍第14項之薄膜電晶體，其特徵在於， X 297公釐） tr 規格⑵^ 34 W397
    35 557397 濟 部 智 慧 局 員 工 消 費 社 印 製 六、申請專利範圍 24·如申請專利範圍第22或23項之薄膜電晶體，其特徵在 於，上述多結晶半導體薄膜係矽、矽·鍺或矽•鍺•碳。 25.種薄朕電晶體之製造方法，係藉光束之掃描方向有能 篁密度分布之雷射，將其照射在堆積於基板上之非晶質 半導體材料以進行退火，而以此粒子在掃描方向變長， 具有異方性之結晶化之多結晶半導體薄膜作為主動領 域之薄膜電晶體之製造方法，其特徵在於， 上述退火用之雷射光束之形狀係呈帶狀或長方形 狀， 其能量密度之分布，係沿長度方向之分布均一，沿 短邊方向之分布為中央部較高，至少其反掃描方向較 低， 其掃描方向係垂直於長度方向。 26.如申請專利範圍第25項之薄膜電晶體之製造方法，； 27 ΓΓί於吐述雷射光束之掃描方向，係開極長度方向 «月專利犯圍第26項之薄膜電晶體之製造方法， =徵在於，具有，敎m切•鍺•碳之任— 種’作為堆積於上述基板上之非晶f半導 半導體材料選定步驟。 系 28·:申請專利範圍第25項之薄臈電晶體之製造方法，其 度=於’上述雷射光束之掃描方向’係垂直於閘極長 袖，圍第28項之薄骐電晶體之製造方法， 特徵在於，具有，選定石夕、石夕•錯或石夕.錯·碳之任 其 其 其 (請先閱讀背面之注意事項再填寫本頁) --------^^------線. 557397 A8 B8 C8 ^~~___ _ 、'申請專利範圍 ^ 種，作為堆積於上述基板上之非晶質半導體材料之 半導體材料選定步驟。 、 30.如申請專利範圍第25項之薄膜電晶體之製造方法，其 特徵在於，上述雷射光束之掃描方向，係對閘極長度方 向傾斜45。。 & 31·如申請專利範圍第3〇項之薄膜電晶體之製造方法，其 特徵在於，具有，選定石夕、n切•錯•碳之任: 種，作為堆積於上述基板上之非晶f半導體材料之石夕系 半導體材料選定步驟。 A-種薄膜電晶體之製造方法，係藉光束之掃描方向有能 量密度分布之雷射，將其照射在堆積於基板上之非晶質 半導體材料進行退火，而以此粒子在掃财向變長， 具有異方性之結晶化之多結晶半導體薄膜作為主動領 域之液顯示U之像素部’周邊驅動電路部之至少一 方之薄膜電晶體之製造方法，其特徵在於， 上述退火用之雷射光束之形狀係呈帶狀或長方形 狀， 其能量密度之分布，係沿長度方向之分布均一，沿 短邊方向之分布為中央部較高，至少其反掃描方向較 低， 其掃描方向係垂直於長度方向。 33. 如申請專利範圍第32項之薄膜電晶體之製造方法，其 特徵在$、上述雷射光束之掃描方向，係閘極長度方向。 34. 如申請專利範圍第33項之薄膜電晶體之製造方法，其 κ、申請專利範圍 =徵在於’具有，選定m切•鍺•碳 道作為堆積於上述基板上之非晶質半導體材料之 半導體材料選定步驟。 系 35.=申請專利範圍第32項之薄膜電晶體之製造方法 =於’上述雷射光束之掃描方向，係垂直於閘極長 其 36·:申請專利範圍第35項之薄膜電晶體之製造方法， 特徵在於’具有，選切•鍺•碳之任— 作為堆積於上述基板±之非μ半導料料之 半導體材料選定步，驟。 、 : 37.如申請專利範圍第32項之薄膜電晶體之製造方法， 特徵在於，上述雷射光束之掃描方向，係對間極長戶 向傾斜45。。 X 其 ★申明專利粑圍第37項之薄臈電晶體之製造方法， 特徵在於，具有，選定石夕、石夕•錯或石夕•錯•碳之任一 ，，作為堆積於上述基板上之非晶f半導體材料之石夕系 半導體材料選定步驟。 、 39·ΓΓ利範圍第32、33、34、35或36項之薄膜電晶 體之製造方法’其特徵在於，使用上述雷射之退火，其 帶狀或長方形狀之雷射光束之長邊之長度較， 基板上像素部之掃描方向之一邊，其周邊之源極侧 及汲極側驅動電路部之掃描 -如申請專利範圍第37或38項之薄二為^之製造方 法，其特徵在於，使用上述雷射之退火，其帶狀或長方 本紙張尺度適用""^"木標準（CNS) Α4規格 557397 A8 B8 C8 -" _ ...... -- - P8 六、申請專利範圍 形狀之雷射光束之長邊方向之長度具有， 可以同時照射在基板上形成為四角之像素部，及其 框外周部之源極侧及汲極側之驅動電路部之長度。 41·-種底閘（bottom gate)型薄膜電晶體，其特徵在又於，具 備有，由形成在基板表面之含有雜質之底層絕緣膜，間 電極上之不含雜質之通道領域，以及，含有從上述底層 絕緣膜擴散過來之雜質之源極領域與汲極領域，所構成 之半導體層。 42. —種底閘型薄膜電晶體，係具備有： 形成在基板之底層絕緣層； 形成在底層絕緣層上之閘電極； 形成在該閘電極側面之間極側壁絕緣層； 形成在閘電極上之閘極絕緣層；及 以可覆蓋底層絕緣層、閘極側壁絕緣層及閘極絕緣 層狀形成之半導體層； 其特徵在於， 上述底層絕緣層係決定形成在其上部之電晶體之 導電型態用之含雜質之含雜質底層， 上述半導體層之源極領域及沒極領域係從上述底 層擴散其内部所含雜質，而形成之擴散形成源極領域， 及擴散形成汲極領域。 43. 如申請專利範圍第42項之底閘型薄膜電晶體，其特徵 在於， 上述基板係玻璃基板， 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）
    裝 訂 39 /^97 /^97
    申請專利範圍 上述底層絕緣層係， 具有’可防止上述玻璃基板内所含之有害物質，特 別疋半導體層之退火時擴散到其内部之功能之阻礙有 害物質擴散用底層。 4·如申請專利範圍第42或43項之底閘型薄膜電晶體，其 特徵在於，上述底層絕緣層係BSG層或PSG層。 45 如φ 士主 • °甲請專利範圍第42或43項之底閘型薄膜電晶體，其 特徵在於， 上述閘電極係由W、Mo、Cr或Ti等高融點，且 ”、、貝]可很各易形成絕緣性氧化物之金屬所構成之耐 熱氧化性良好之閘電極， 上述閘極侧壁絕緣層係，令上述耐熱而氧化性佳之 蜀電極氧化而形成之氧化物形成閘極側壁絕緣膜， 上述閘極絕緣層係，令上述耐熱而氧化性佳之閘電 極氧化而形成之氧化物形成閘極絕緣層。 46*如申請專利範圍第44項之底閘型薄膜電晶體，其特徵 在於， 上述閑電極係由W、Mo、Cl•或Ti等高融點，且 加熱則可很容易形成絕緣性氧化物之金屬所構成之耐 熱氧化性良好之閘電極， 上述閘極侧壁絕緣層係，令上述耐熱而氧化性良好 之閘電極氧化而形成之氧化物形成閘極側壁絕緣膜， 上述閘極絕緣層係，令上述耐熱而氧化性良好之閘 電極氧化而形成之氧化物形成閘極絕緣層。 本紙“規格万^么^----- -40 - W397
    、申請寻利範 經濟部智慧財產局員Η消費合作社印製 如申印專利範圍第41、42或43項之底閘型薄膜電晶 體，其特徵在於， 上述半導體層係矽、矽·鍺或矽•鍺·碳之任一種。 8·如申凊專利範圍第44項之底閘型薄膜電晶體，其特徵 在於， 上述半導體層係矽、矽·鍺或矽•鍺·碳之任一種。 49·如申請專利範圍第45項之底閘型薄膜電晶體，其特徵 在於， 上述半導體層係矽、矽·鍺或矽•鍺·碳之任一種。 50·種底閘型薄膜半.導體之製造方法，其特徵在於，含 有·· 在基板表面形成含雜質之底層絕緣膜之底層絕 膜形成步驟， ” 在形成之底層絕緣膜上一定位置形成閘電極之閉 電極形成步驟， 至少在閘電極之源電極側及汲電極側之側壁，必要 之其他侧壁，以及在其上面，形成絕緣膜之閘電極部絕 緣膜形成步驟， 以覆蓋形成有基板上絕緣膜之閘電極狀，形成非晶 質半導體薄膜之非晶質半導體膜形成步驟；以及， 為了使形成了非晶質半導體膜多結晶化，而以雷射 退火對其加熱，配合其加熱，以上述閘電極當作光罩， 令雜質從上述底層膜向加熱之非晶質半導體薄膜或多 結晶化之半導體薄膜中擴散，以形成源電極部及汲電極 —------訂---------線 (請先閱讀背面之注意事項再填寫本頁) »·
    申請專利範圍 部之雜質擴散步驟。 51·如申請專利範圍第50項 特徵在於， '之㈣電晶體之製造方法，其 上迷非晶質半導體薄 ^馭^成步驟，係形成矽、矽 缚或矽•鍺·碳之非晶暂腊 ..^ 、搞之石夕糸半導體薄膜形成步驟 W·如申請專利範圍第5〇哎 、 Λ 51項之底閘型薄膜電晶體之I 造方法，其特徵在於， 上述雜質擴散步驟，係藉雷射退火使非晶質半導f 多結晶化之雷射退火步驟。 (請先閱讀背面之注意事項再填寫本頁)
    經濟部智慧財產局員工消費合作社印製 42 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） I
TW088111441A 1998-07-06 1999-07-06 Thin film transistor and liquid crystal display device TW557397B (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP19006098A JP3346284B2 (ja) 1998-07-06 1998-07-06 薄膜トランジスタ及びその製造方法
JP11046226A JP2000243968A (ja) 1999-02-24 1999-02-24 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP11046227A JP2000243969A (ja) 1999-02-24 1999-02-24 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP11046228A JP2000243970A (ja) 1999-02-24 1999-02-24 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法

Publications (1)

Publication Number Publication Date
TW557397B true TW557397B (en) 2003-10-11

Family

ID=27461847

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088111441A TW557397B (en) 1998-07-06 1999-07-06 Thin film transistor and liquid crystal display device

Country Status (4)

Country Link
US (1) US6479837B1 (zh)
KR (1) KR20010071526A (zh)
TW (1) TW557397B (zh)
WO (1) WO2000002251A1 (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US6737672B2 (en) 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
JP5030345B2 (ja) * 2000-09-29 2012-09-19 三洋電機株式会社 半導体装置
JP2002141514A (ja) * 2000-11-07 2002-05-17 Sanyo Electric Co Ltd ボトムゲート型薄膜トランジスタ及びその製造方法
US20020060322A1 (en) * 2000-11-20 2002-05-23 Hiroshi Tanabe Thin film transistor having high mobility and high on-current and method for manufacturing the same
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
US7112517B2 (en) * 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
KR100483985B1 (ko) * 2001-11-27 2005-04-15 삼성에스디아이 주식회사 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
DE10158873A1 (de) * 2001-11-30 2003-06-12 Daimler Chrysler Ag Hydraulische Auslassventilbetätigung
JP2003243668A (ja) * 2001-12-12 2003-08-29 Seiko Epson Corp 電気光学装置、液晶装置ならびに投射型表示装置
JP2003179068A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 画像表示装置およびその製造方法
KR100885013B1 (ko) * 2002-01-03 2009-02-20 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치
TW594336B (en) * 2002-01-30 2004-06-21 Sanyo Electric Co Semiconductor display device, method for making the same, and active matrix type display device
TWI244571B (en) * 2002-01-30 2005-12-01 Sanyo Electric Co Semiconductor display device
KR100514179B1 (ko) * 2002-11-19 2005-09-13 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
KR100483987B1 (ko) * 2002-07-08 2005-04-15 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 사용한 디바이스
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
US7622370B2 (en) 2002-08-19 2009-11-24 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and a structure of such film regions
KR100906964B1 (ko) * 2002-09-25 2009-07-08 삼성전자주식회사 유기 전계발광 구동 소자와 이를 갖는 유기 전계발광 표시패널
KR100508001B1 (ko) * 2002-12-30 2005-08-17 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
JP4357868B2 (ja) * 2003-04-25 2009-11-04 シャープ株式会社 表示装置
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
JP4464078B2 (ja) * 2003-06-20 2010-05-19 株式会社 日立ディスプレイズ 画像表示装置
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
JP2005159162A (ja) * 2003-11-27 2005-06-16 Toshiba Matsushita Display Technology Co Ltd 表示装置及びその製造方法
JP2005167084A (ja) * 2003-12-04 2005-06-23 Fujitsu Ltd レーザ結晶化装置及びレーザ結晶化方法
US7611577B2 (en) * 2004-03-31 2009-11-03 Nec Corporation Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor
CN1300825C (zh) * 2004-07-21 2007-02-14 友达光电股份有限公司 制造多晶硅层的方法
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
JP4597730B2 (ja) * 2005-03-22 2010-12-15 シャープ株式会社 薄膜トランジスタ基板およびその製造方法
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
WO2007022234A1 (en) * 2005-08-16 2007-02-22 The Trustees Of Columbia University In The City Of New York Systems and methods for uniform sequential lateral solidification of thin films using high frequency lasers
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
JP4169073B2 (ja) * 2006-03-13 2008-10-22 ソニー株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
EP1890322A3 (en) 2006-08-15 2012-02-15 Kovio, Inc. Printed dopant layers
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
JP2008147418A (ja) * 2006-12-11 2008-06-26 Hitachi Ltd 薄膜トランジスタ装置、画像表示装置およびその製造方法
TW200825563A (en) * 2006-12-11 2008-06-16 Innolux Display Corp Light supply device and liquid crystal display device using the same
JP2010533983A (ja) 2007-07-17 2010-10-28 コヴィオ インコーポレイテッド シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
WO2009042784A1 (en) 2007-09-25 2009-04-02 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
KR20100105606A (ko) 2007-11-21 2010-09-29 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 에피택셜하게 텍스쳐화된 후막의 제조를 위한 시스템 및 방법
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) * 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
JP2012508985A (ja) 2008-11-14 2012-04-12 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜の結晶化のためのシステムおよび方法
KR101064402B1 (ko) * 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101113560B1 (ko) * 2009-12-31 2012-02-24 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101688074B1 (ko) * 2010-01-27 2016-12-21 삼성디스플레이 주식회사 표시기판 및 이의 제조방법
WO2013031198A1 (ja) * 2011-08-30 2013-03-07 パナソニック株式会社 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板
WO2013069056A1 (ja) * 2011-11-09 2013-05-16 パナソニック株式会社 薄膜形成基板及び薄膜形成方法
CN106684092A (zh) * 2015-11-09 2017-05-17 上海和辉光电有限公司 一种阵列基板及其制造方法、显示面板
CN106684091A (zh) * 2015-11-09 2017-05-17 上海和辉光电有限公司 显示面板、阵列基板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5867068A (ja) * 1981-10-16 1983-04-21 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置
JP2516951B2 (ja) 1987-02-06 1996-07-24 松下電器産業株式会社 半導体装置の製造方法
JP3028552B2 (ja) * 1990-04-03 2000-04-04 ソニー株式会社 薄膜トランジスタ及びその製造方法
JPH0793440B2 (ja) 1992-01-27 1995-10-09 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH06289431A (ja) * 1993-03-31 1994-10-18 A G Technol Kk 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3025408B2 (ja) 1994-06-20 2000-03-27 シャープ株式会社 半導体素子の製造方法
JP2738315B2 (ja) * 1994-11-22 1998-04-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
US5573964A (en) * 1995-11-17 1996-11-12 International Business Machines Corporation Method of making thin film transistor with a self-aligned bottom gate using diffusion from a dopant source layer
US6190949B1 (en) * 1996-05-22 2001-02-20 Sony Corporation Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof
JPH09321310A (ja) * 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3856889B2 (ja) * 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
JPH11121753A (ja) 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20010071526A (ko) 2001-07-28
US6479837B1 (en) 2002-11-12
WO2000002251A1 (en) 2000-01-13

Similar Documents

Publication Publication Date Title
TW557397B (en) Thin film transistor and liquid crystal display device
JP6526778B2 (ja) 表示パネル、電子機器
US6452213B1 (en) Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same
US6602744B1 (en) Process for fabricating thin film semiconductor device
US7612375B2 (en) Semiconductor device and method for fabricating the same
US6627471B2 (en) Method of manufacturing an array substrate having drive integrated circuits
JPH08111379A (ja) 半導体装置およびその作製方法
JP2000277738A (ja) 薄膜トランジスタおよびその製造方法
US6759628B1 (en) Laser annealing apparatus
JP2002184710A (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
JP2000243970A (ja) 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
JP4683696B2 (ja) 半導体装置の作製方法
JPH0659278A (ja) 液晶表示装置及びその製造方法
US7015122B2 (en) Method of forming polysilicon thin film transistor
JP2734359B2 (ja) 薄膜トランジスタ及びその製造方法
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JPH1065180A (ja) 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板
JP4397599B2 (ja) 半導体装置の作製方法
JPH04340724A (ja) 薄膜トランジスタの製造方法
JPH11354443A (ja) 半導体薄膜および半導体装置
KR100726129B1 (ko) 다결정실리콘 박막트랜지스터 소자 및 그 제조방법
JP2000150890A (ja) 半導体装置の製造方法
JPH0697193A (ja) 半導体装置とその製造方法
JP3874825B2 (ja) 半導体装置及び電気光学装置の作製方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees