TW543179B - Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies - Google Patents

Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies Download PDF

Info

Publication number
TW543179B
TW543179B TW091105064A TW91105064A TW543179B TW 543179 B TW543179 B TW 543179B TW 091105064 A TW091105064 A TW 091105064A TW 91105064 A TW91105064 A TW 91105064A TW 543179 B TW543179 B TW 543179B
Authority
TW
Taiwan
Prior art keywords
coupled
esd
electrostatic discharge
scr
diode
Prior art date
Application number
TW091105064A
Other languages
English (en)
Inventor
Markus Paul Josef Mergens
Cornelius Christian Russ
John Armer
Koen Gerard Maria Verhaege
Original Assignee
Sarnoff Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27501165&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW543179(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sarnoff Corp filed Critical Sarnoff Corp
Application granted granted Critical
Publication of TW543179B publication Critical patent/TW543179B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30Modifications for providing a predetermined threshold before switching
    • H03K17/305Modifications for providing a predetermined threshold before switching in thyristor switches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/866Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

543179 A7 B7 五、發明説明 交互參考 本專利申請案主張以下美國臨時申請案之優先權:申請 序號第60/276,415號,於2001年3月16日提出;第 6〇/276,416號,於2001年3月16日提出;序號第60/276,424 號’於2001年3月16日提出;以及序號第6〇/3 1 8,548號,於 2001年9月1 1日提出;在此以引用的方式併入本文。 發明範疇 本發明主要有關靜電放電(ESD )保護電路之範疇,並且 更特別地’有關積體電路(IC)保護電路内之矽晶控制整流 咨(SCR)及N型金氧半導體(NM0S)電路的改良。 發明背景 β細體電路(1C)技術不斷進步,導致可使用較低的供應電 壓啟動積體電路。較低的供應電壓有助於處理所引起的熱 載把,及積體電路筹命受限等的問題。需使用很薄的閘極 氧化物’才㊉將積體電路設計成能接受較低的供應電壓。 :閘極氧化物的厚度會影響所產生的驅動電流量。該閘極 氧化物層』薄所產生的驅動電流愈多,連帶增加該電路 :速度:讓氧化物(例如,二氧切)的厚度可能小於3 丁、不並且技#r更加進步後,將使該問極氧化物的厚度減 至更薄。較低的供應電壓也能使我們以非常低的維持電壓 ⑴1 1,5到2·0伏特)使用石夕晶控制整流器(SCR),而不會 產生問鎖(UUh-up)的風險。使用結合低供應電壓的較^ 閘極氧化物層需要極端 、 暫態電壓。 -限制在靜電放電(ESD)的情況下的 本紙張尺度制巾_ $:料(CNS) 543179 A7 五、發明説明 山使用很薄的問極氧化物會產生一個問題,因為該氧化物 崩潰電壓小於激發靜電放電(ESD)保護電路的界面崩潰電 壓(例如’、6到9伏特),該靜電放電(ESD)保護電路例如矽 晶控制整泥器(SCR)或N型金氧半導體(N金氧半導體)裝 置。例如’可能使用一已接地的閘極矽晶控制整流器 (GGSCR)以&供(1/〇)焊塾的靜電放電(esd)保護。提供該 矽晶控制整流器(SCR)觸發電流的接地的閘極矽晶控制整 流器(GGSCR)界面崩潰電壓約在咖伏特之間。隨著技術 進步,該氧化物的厚度已可減至3奈米以下,該閘極氧化物 在開啟及高電流定位電壓大於4到6伏特時會受到損害。 因而,需要一種具有較低的觸發電壓、維持和定位電壓 的靜電放電(ESD)保護裝置,保護該閘極氧化物於開啟和 運作時免於遭受損害。 發明概要
在具有保護電路的半導體積體電路(IC)中,以靜電放電 (ESD)保護電路的各種具體實施例克服在此之前與先前技 蟄有關的缺點。在一具體實施例中,該靜電放電(ESD)保 瘦包路包括一焊墊,適於連接至該積體電路的保護電路節 點’以及一靜電放電(ESD)保護裝置,耦合於該焊墊和接 地之間。一二極體開啟裝置依向前傳導的方向從該焊墊耦 合至該靜電放電(ESD )保護裝置的第一閘極。 在第二具體實施例中,在具有保護電路和複數個混合供 應電壓線的半導體積體電路中’一靜電放電(ESD)保護電 路,包括一矽晶控制整流器(SCR ),其陽極耦合至第一電 -6 - 本紙俵尺度適用中國國家標準(CNS) A4規格(210 X 297公聲) 543179 A7
壓供應線;並且陰極耦合至接地。寄生電容將每一條電壓 =應線耦合至該接地陰極。隨選地,一個以上的維持二極 ^依向前傳導的方向從第一電壓供應線耦合至該矽晶控制 整泥器(SCR)的陽極。隨選地,一個以上的觸發器二極體 依向糾傳導的方向從該第二觸發器閘極構合至一第二電麼 供應線。 装 如下逑,此二具體實施例以及其它各種具體實施例,為 積體電路的保護電路提供靜電放電(ESD)保護,以致於該 一極體開啟裝置提供較低的觸發、維持和定位電壓,這些 電壓能保—護該閘極氧化物,使其在該靜電放電(esd)情況 的開啟和運作時免受損害。 圖式簡單說明 圖1撝述概要方塊圖,代表具有超低開啟電壓裝置的積 體電路(ic)之靜電放電(ESD)保護電路; 圖2描述靜電放電(ESD)保護裝置之電流和電壓特性圖;
圖3到19描述併入圖}該通用的靜電放電(esd)保護電路 教義的靜電放電(E S D)保護電路之各種具#施例概要 圖20描述用於具有混合供應電壓之積體電路的靜電 放電(ESD)保護電路概要圖; 私 一圖描述具有降低寄生電容之本發明靜電放電⑽ 獲電路概要方塊圖; 圖22到24描述併入圖2 1該通用具體實施例教義之各種且 體實施例概要圖; 〃 本紙張尺度通用中國國家標準(CNS> A4規格(210: 543179 A7 ___ B7_ 五、發明説明(4 ) 圖25描述以矽晶控制整流器(SCR)開啟二極體充當達靈 頓(Darlington)電晶體幫浦的靜電放電(ESD)保護電路概要 圖; 圖26描述該靜電放電(ESD )保護電路302溫度補償觸發器 裝置的概要圖; 圖27描述一多指銷二極體開啟矽晶控制整流器(DTSCR) 靜電放電(ESD)保護裝置的概要圖,該每一個二極體開啟 石夕曰日控制整流务(DTSCR)指銷具有電流鏡(current mirrored) 觸發器; 圖28到30描述一矽晶控制整流器(SCR)互補輸入保護電 路之各種具體實施例概要圖; 圖3 1描述具有本發明濟納(Zener)二極體觸發器裝置之碎 晶控制整流器(SCR)橫斷面圖;及 圖32描述具有互補矽晶控制整流器(SCR)開啟達靈頓 (Darlington)電晶體幫浦之靜電放電(ESD)保護電路概要 圖。 為促進了解,儘可能使用相同的參考號碼以表示圖中共 同的相同元件。 發明之詳細敘述 係參考互補式金氧半導體裝置敘述本發明。然而,熟諳 此蟄者將了解到可選擇不同的摻雜類型並且調整濃度,使 本發明能應用於雙極式(Bipolar)、雙極互補式金氧半導體 (BlCM〇S)、碎鍺/雙極互補式金氧半導體(SiGe/BiCM〇s) 及其它易因靜電放電(ESD)受到損害的處理。本發明包括 本紙悵尺度適用中國國家標率(CNS) A4規格(210 κ 297公釐) 543179 A7 B7 五、發明説明(5 具有開啟電壓、維持電壓和高電流定位特性的靜電放電 (ESD)保謾裝置的各種具體實施例,以致於能適當地限制 靜電放電(ESD)暫態電壓,而不致損害閘極氧化物或其它 脆弱的半導體裝置。 圖1描述積體電路(1C) 1〇〇的靜電放電(ESD)保護電路ι〇2 概要方塊圖。該概要圖示描述耦合至該積體電路丨〇〇保護節 點和積體電路焊墊104的靜電放電(ESD)保護電路1〇2。該 焊墊104可為一輸入焊墊,和輸出焊墊,或供應焊墊,並且 搞合至低電壓開啟(亦即,”觸發,,)裝置1〇8和例如矽晶控制 整流器(§CR)或N型金氧半導體裝置的靜電放電(ESD)保護 裝置106。該靜電放電(ESD)保護裝置ι〇6係耦合至接地 1 12 °該靜電放電(ESD)保護裝置106具有耦合至該觸發器 裝置10 8的開啟終端(例如,閘極(未顯示))。可隨選地將一 分流通路110耦合於該觸發器裝置1〇8和接地112之間。該觸 發器裝置108和靜電放電(ESD)保護裝置1〇6(例如,矽晶控 制整流器(SCR)) —起做為在積體電路1〇〇上也耦合至該焊 塾1 04的電路(未顯示)的保護裝置1 〇2。 特別是,該觸發器裝置108和靜電放電(ESD)保護裝置 106使該積體電路免於遭受可能發生在該焊墊1〇4的靜電放 電(ESD)。開啟時,該靜電放電(ESD)保護裝置1〇6充當分 流’將任何靜電放電(ESD)電流從該焊墊1 04重新引導至接 地1 1 2。該觸發器裝置1 08開啟(亦即,,’觸發”)該靜電放電 (E S D )保護裝置1 〇 6,以迅速分散電流,並且如此做可避免 發生如在以下每一個具體實施例中將詳細討論的過電壓靜
___— - 9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543179 A7 ____B7 五、發明説明(β ) 電放電(ESD)情況。 圖2描述本發明該靜電放電(ESD)保護裝置1〇2之電流和 廷壓特性2 0 0的圖。該圖包括代表該靜電放電(μ D )保護裝 置1 02電流特性的縱座標202,和代表該靜電放電(ESD )保 濩裝置1 02電壓特性的橫座標204。該電壓特性由特定電廢 足義,分為三個區域。特別是,代表較低供應電壓的第一 區域206,其電壓範圍在〇到15伏特之間。代表該靜電放電 (ESD)保護裝置1{)2的第二區域2〇8,其維持電壓範圍在15 到6伏特之間。代表過電壓情況的第三區域21〇,其能損害 4靜黾方£ % ( E S D )保護裝置1 〇 2的閘極氧化物的電壓暫態範 圍約在例如6到9伏特之間。 分別以線型2 12和2 14表示此二先前技藝N型金氧半導體和 矽晶控制整流器(SCR)保護裝置的電流和電壓(ίν)特性。 此二先前技藝靜電放電(ESD)保護裝置具有觸發電壓,在 該過電壓範圍210内發生(例如,先前技藝線型212和214的 轉折部份220),此過電壓可能損害該靜電放電(ESD)保護 裝置102的閘極氧化物層。該矽晶控制整流器(SCR)和n型 金氧半導體保護裝置二者的觸發電壓值相近(例如,7到9伏 特)。然而,該矽晶控制整流器(3〇11)裝置的維持電壓(15 到小於5伏特)小於該N型金氧半導體保護裝置(約5伏特)的 維持電壓。 如將在有關圖3到19所描述的具體實施例中討論的,該創 新靜電放電(ESD)保護裝置1〇2具有低於該問極崩潰電壓 (亦即,6到9伏特)的觸發和維持電壓,該崩潰電壓會損害 - -- _ …―__,10 - 本紙張尺度適用中國國家標準(C NS) Λ4規格(210 X 297公赘)
543179 A7 ________ B7 五、發明説明( ) 孩靜電放電(ESD)保護裝置102的閘極氧化物。特別是,此 創新邊笔放電(E S D )保謾裝置1 0 2的觸發電壓降至1 · 5到6 伏j的可各忍範圍之内。此外,該維持電壓(使該靜電放電 保護裝置維持在導電狀態所需的最小電壓)也落在可容忍電 C範圍内,以致於對該閘極氧化物的損害也減至最小。例 女、’泉』2 1 8所表示的該碎晶控制整流器($匸r )保護裝置, 其觸發和維持電壓範圍皆在6伏特以下。類似地,線型216 ^表7^的涊^^型金氧半導體保護裝置,其觸發電壓低於6伏 特,係在可容忍範圍内,然而其高維持電壓則稍微高於6伏 特。 ” =3到19描述本發明之耦合至二極體開啟觸發器裝置ι〇8 勺#黾放黾(£3〇)保護裝置106概要圖。圖3到19内具體實 $例之該靜電放電(ESD)保護裝置1〇6,能在如圖2電流^電 壓(ι/v)特性圖所示的1.5到6伏特的低電壓下觸發和保護該 I C電路。 圖3描述靜電放電(ESD)保護裝置3〇2之第一具體實施例 Μ ® 1別是’圖3為描述本發明之二極體開啟碎晶控制 整流器(DTSCR)保護裝置逝概要圖。該二極體開啟碎晶控 制整流器(DTSCR) 302包括一二極體開啟("觸發")裝置308 和一碎晶控制整流器(SCR) 306,—起做為積體電路 uc)刚上的電路的保護裝置302。該二極體開啟石夕晶控制 整流器(DTSCR)保護裝置302使⑴電路不會受到可能發生 在焊墊104(係耦合至該IC電路)上的靜電故電(esd)。;啟 時,該石夕晶控制整流器(SCR)遍充當—分流,將任何靜雷 — __-11- 本紙張尺度適用中國國家標準(CNS) A4規格(2L0X 297公釐)
k 543179 A7 ___B7 五、發明説明(~~) ^ 放電(ESD)電流從該焊墊1〇4重新?丨導至接地。該二極體開 啟觸發咨裝置308開啟(亦即”觸發該矽晶控制整流器 (S C R ) 3 0 6 ’以避尤過電壓靜電放電(e $ d )情況。 參考圖3之概要圖,該矽晶控制整流器(S(:R)保護裝置 306係概要圖示為一 NPN電晶體丁! 31〇和一 pNp電晶體T2 3 1 2,如先七技蟄所週知。該ρΝρ電晶體Τ2 3丨2的射極形成 該矽晶控制整流器(SCR) 306的陽極322,連接至該焊螯 104。該PNP電晶體T2312的集極連接至第一節點 336,該節 點也連接至ί亥NPN電晶體T13 10的基極,以及電阻Rsub341 的一側。第一節點3 3 6包括該ΝΡΝ電晶體τ 1 3 1 0的第一觸發 器閘極G 1。電阻Rsub 341的另一側連接至接地丨丨2,充當該 石夕晶控制整流器(SCR)306的陰極。該電阻Rsub34i代表在該 矽晶控制整流器(SCR)306的NPN電晶體T1 3 10的基極内的 本質基材阻抗,係由區域基材緊密耦合至接地丨12所形成。 此外,該NPN電晶體Τ1 3 10的射極也連接至該接地陰極 112。第二節點334包括該PNP電晶體T2 312的基極和NPN電 晶體T1 3 10的集極。該第二節點334也包括將隨選第二觸發 器閘極G2與該PNP電晶體T2 3 12耦合。為詳細了解說明性 石夕晶控制整流器(SCR)和各別觸發器閘極的佈局和橫斷面 應用’讀者可參考美國專利申請案序號第1〇/〇〇7,833號, 於200 1年1 1月5日提出申請’在此以引用的方式併入本文 中。 一分流電阻1 1 0也從第一節點336耦合至接地1 1 2。該分流 電阻1 10外接於該矽晶控制整流器(SCR)電晶體31〇和T2 ____- 12 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 543179 A7 B7 五、發明説明(~~ 3 1 2 ’並且以並聯於該沙晶控制整流器(s c R ) 3 0 6的P型基材 的本質阻抗R sUb 34 1的方式提供。在一具體實施例中,該電 阻110係以碎氧化物阻隔(silicide-blocked)多晶碎製造,並 且以阻抗值(例如,1到10什歐姆)選擇,此阻抗值低於該原 有的基材阻抗Rsub 341。該電阻1 1 〇做為分流,將少量電流 導引至接地112。因而,電阻11〇為該觸發器裝置3〇8和接地 112之間不想要的洩漏電流提供一通路,否則該洩漏電流可 能意外觸發該矽晶控制整流器(SCR) 302。此外,該電阻 11 0將控制該秒晶控制整流器(SCR) 306所謂的觸發和維持 電流。 β觸發器裝置308包括許多串聯連接的二極體ds(其中3為 大於0的整數)耦合於該陽極322和第一節點336之間,該節 點包括I^PNP電晶體T2 312的集極和該NPN電晶體T1 31〇的 基極。該二極體1>5為例如形成該二極體鏈32〇的三個向前偏 壓η型井二極體。在該二極體鏈32〇内,第一二極體h的陽 極耦合至焊墊104,而最後二極體(例如,d3)的陰極耦合至 f 一節點336(亦即,觸發器閘極Gl)。在該二極體鏈32〇内 每一個二極體Ds的向前偏壓電壓通常約為〇·7伏特。 運作上,包括該ΝΡΝ和ΡΝΡ電晶體Tl 31〇和仞312的保護 陡矽日日控φιΙ整泥咨(SCR)電路3〇6,在該陽極322和接地陰 極112之間不會導電。亦即,由於未施加高壓(例如,靜電 放電(ESD)電壓)於該焊墊1〇4,因而該矽晶控制整流器 (,11) 306是關閉的。在該焊墊1〇4上反而只出現該固定信 號或該積體電路的運作電壓。只有在靜電放電(esd)情況 本紙張尺度㈣悄㈣鮮(CNS)A4規格Γ2_·ι()χ挪公發) 543179 A7 ___ B7 五、發明説明(1〇 ) 導致焊塾1 0 4產生過電壓時,在該二極體鏈3 2 〇内的二極體 D s開始導通相當大的電流。 特別是,一旦該二極體鏈320内穿過每一個二極體的電壓 降約為0.7伏特,該二極體即向前偏壓。由於在該二極體 鏈3 2 0内係概要圖示三個二極體,因此穿過該二極體鏈3 2 〇 的黾壓須為2 · 1伏特’以將該鍵3 2 0内所有三個二極體d s向 前偏壓。 由於該分流電阻110係與該基材阻抗Rsub341(通常具有較 大的阻抗)並聯,大部份的電流會先流經該分流電阻i丨〇。 然而,部份流經該二極體鏈320的電流流入該矽晶控制整流 器(SCR)306的觸發裔閘極G1 336。一旦穿過該分流電阻 1 1〇(和該基材Rsub的並聯本質阻抗)的電壓降達到約〇.7伏 特,開啟該NPN電晶體T1 3 10(亦即,觸發)。特別是,該 NPN電晶體T1 310的基極至射極二極體係向前偏壓。如此 一來,該NPN電晶體T1 310開始導電。該1^!^電晶體T1 31〇 的集極提供載體至該PNP電晶體T2 312的基極,而該基極開 啟該PNP電晶體T2 3 12。因而,圖3的二極體開啟矽晶控制 整流咨(DTSCR) 302在陽極322和接地1 π之間的開啟電壓約 為2.8伏特(該二極體鏈320為2·1伏特,而基極至射極二極體 約為+ 0.7伏特)。一旦该矽晶控制整流器(SCR) 3 〇6的電晶 體T 1 3 1 0和T2 3 1 2二者皆被開啟,該矽晶控制整流器 (SCR ) 3 06的再生情況處理使得該靜電放電(ESD)電流能迅 速分流至接地1 1 2。 參考圖2,線型21 8顯不約2,8伏特的電壓會將該矽晶控制 I- 14 - 本紙張尺度適州中國國家標準(CNS) A4規格(幻()x 297公釐)
裝 訂
543179 A7 B7 五、發明説明(”) ~ 整流器(SCR) 306開啟(亦即,觸發)至導電狀態,該矽晶控 制整況器(SCR) 3 06在維持電壓約15V和較高電流的定位電 壓在1.5到6伏特範圍之間時將持續導電。因而,該矽晶控 制整況器(SCR) 3 06的觸發和維持/定位電壓小於先前技藝 的6到9伏特範圍,在該範圍内的電壓對積體電路1 〇〇的閘極 氧化物會造成損害。 圖4描述本發明該靜電放電(ESD)保護裝置402之第二具 體貫施例概要圖。特別是,圖4描述該二極體開啟矽晶控制 整泥咨(DTSCR)保護裝置402的概要圖。除了該矽晶控制整 流器(SCR)係以分離的p型井處理製造,以及該基材電阻 341在第一節點336和接地n2之間並未耦合之外,該二極體 開啟石夕晶控制整流器(SCR)保護裝置402的架構與圖3的二 極體開啟矽晶控制整流器(DTSCR)保護裝置302相同。此 外’在第一節點336和接地i 12之間的多分流電阻丨1()也未耦 合。此外,該二極體鏈32〇内需要一個較圖3該二極體鏈32〇 所使用的二極體還小的二極體。在圖4,該二極體開啟裝置 408的二極體鏈32〇包括二個二極體Ds。 觸發該二極體開啟矽晶控制整流器(DTSCR)保護裝置402 的石夕晶控制整流器(SCR) 3 06二極體開啟電壓較圖3該第一 具體實施例302的二極體開啟電壓為低。特別是,發生在該 焊塾104的靜電放電(ESD )情況(對接地丨丨2來說是帶正電的) 將該二極體鏈320内的二個二極體〇3向前偏壓約1.4伏特。 此外’ 一旦形成基極至射極二極體Dn的該NPN電晶體T1 3 1 0的基極至射極界面上升至約〇 7伏特,則該基極至射極 ___ _- 15 - 本紙張足度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543179 A7 __ B7 五、發明説明(12 ) 二極體D n向前偏壓並且導通電流,連帶觸發該矽晶控制整 流器(SCR) 306。因而,與觸發圖3該二極體開啟矽晶控制 整泥器(DTSCR)保護裝置302(該二極體鏈320内具有額外的 一極體和分況電阻1 1 〇)所需要的2 ·8伏特相較,該二極體開 啟矽晶控制整流器(DTSCR)保護性裝置402的矽晶控制整流 為(SCR) 306在陽極322和接地1 12之間約2· 1伏特時即觸發。 圖5描述本發明靜電放電(ESD)保護裝置502之第三具體 實施例概要圖。特別是,圖5描述該二極體開啟矽晶控制整 流器(DTSCR)保護裝置502的概要圖,以致於該第二節點 334在N型井中具有一個以上的n +觸發器區段,而形成觸 發器閘極G 2。在此第三具體實施例中,該觸發器閘極〇 2係 經由電阻504耦合至該最大可得電壓,亦即該焊墊1〇4。透 過提供高電位至該矽晶控制整流器(SCR) 306w N型井,該 焊塾104和電阻504將該PNP電晶體T2 312完全關閉而確保洩 漏電流減少。此外,將該觸發器閘極G2耦合至焊墊1〇4也 增加該矽晶控制整流器(SCR) 306觸發和維持電流,以避免 閂鎖(latch-up)的情況發生。該電阻504可為該N型井在一 個以上N +觸發器區段和該矽晶控制整流器(SCR) 3〇6的pnp 電晶體3 1 2的基極之間的本質阻抗。該電阻5〇4或可為該n 型井和/或一外接電阻的阻抗,該外接電阻係位於第一節點 3 34的終端(亦即,觸發器閘極g2)和該焊墊ι〇4之間。此第 三具體實施例的觸發與圖3該二極體開啟矽晶控制整流器 (DTSCR)的觸發類似。 圖6描述本發明該靜電放電(ESD)保護裝置6〇2之第四具 ---------- - 16 - 本紙張尺度適用中國國家標準(CMS) A4規格(210 X 297公釐) 543179 A7 B7 五、發明説明(13 ) 體實施例概要圖。特別是,圖6描述該二極體開啟矽晶控制 整流器(DTSCR)保護裝置602的概要圖,其中該二極體開啟 矽晶控制整流器(DTSCR) 602與圖3的二極體開啟矽晶控制 整流器(DTSCR)保護裝置302相同,只除了前者在該第二節 點3 34的觸發器閘極G 2係耦合至帶正電的供應電壓VDD 6〇4。在該矽晶控制整流器(SCR) 306的N型井内提供較大的 N +摻雜區域,鄰接該N型井内所形成的P +掺雜區域,充當 該矽晶控制整流器(SCR) 306的陽極322。 該N型井内的P +區域有二種功能。首先,該P +到N型井 界面形成!該PNP電晶體T2 3 1 2的射極至基極二極體D p。其 次,該P +區域和鄰接的高摻雜N +區域也形成該PNP電晶體 T2 3 12内較大的射極至基極二極體Dp,連接至該帶正電的 供應電壓VDD 604。通常需將該二極體Dp耦合至VDD 604 以涵蓋其它靜電放電(ESD)壓力類型和極性。在該矽晶控 制整流器(SCR) 306内加入二極體Dp可避免實現較浪費區域 的單獨二極體。此第三具體實施例的觸發與上述有關圖3的 二極體開啟矽晶控制整流器(DTSCR) 302觸發類似。此外, 類似圖5的第三具體實施例,透過將高電位提供至該矽晶控 制整流器(SCR) 306的N型井,該供應電壓VDD 604將該 PNP電晶體T2 3 12完全關閉而確保洩漏電流減少。此外,將 該觸發器閘極G2耦合至供應電壓VDD 604也增加該矽晶控 制整流器(SCR) 306觸發和維持電流,以避免閂鎖(latch-up) 的情況發生。 圖7描述本發明該靜電放電(ESD)保護裝置702之第五具 -17 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543179 A7 B7 五、發明説明(14 ) 體實施例概要圖。特別是,圖7描述該二極體開啟矽晶控制 整流器(DTSCR)保護裝置702的概要圖,其中該二極體開啟 矽晶控制整流器(DTSCR)保護裝置702與圖3的二極體開啟 矽晶控制整流器(DTSCR)保護裝置302相同,只除了前者有 一個以上的觸發器二極體D s耦合於PNP電晶體T2 3 1 2的觸 發器閘極G2和NPN電晶體T1 310的觸發器閘極G 1之間。 特別是,在該二極體鏈320内利用二個二極體704和 706(亦即,Ds)。該二極體704和706依向前導通的方向串聯 耦合,以致於第一二極體704的陽極係耦合至該第二節點 334的觸i器閘極G2,而該第二二極體706的陰極則耦合至 該第一節點336的觸發器閘極G 1。在該二極體鏈320放置二 個二極體704和706使實現較精簡,並且以降低界面電容稍 微減輕該焊墊1 04的電容負載。 在該焊墊1 04發生靜電放電(ESD )的情況時,必須向前偏 壓四個二極體,使該矽晶控制整流器(SCR) 306導電並做為 至接地1 1 2的分流。特別是,該PNP電晶體T2 3 12的射極至 基極界面形成該二極體鏈320内的第三二極體Dp,而該NPN 電晶體T1 3 1 0的基極至射極界面則形成該二極體鏈320内的 第四二極體D η。已注意到,從該焊墊1 04的觀點來看,該 ΡΝΡ電晶體Τ2 3 1 2射極至基極界面所形成的第三二極體D ρ 實際上是二極體鏈320内第一二極體。一旦該二極體鏈320 内的這四個二極體皆向前偏壓,即觸發該矽晶控制整流器 (SCR) 3 06並且接著將該靜電放電(ESD)電流分流至接地 1 1 2。已注意到在此第五具體實施例中,在陽極322和接地 -18 - 本紙張尺度適用中國國家標準(CNS) Λ4規格(210X 297公釐) 543179 A7 B7 五、發明説明(15 ) 112之間的矽晶控制整流器(SCR)開啟電壓約為2 8伏特。此 外,该矽晶控制整流器(SCR) 306的維持電壓約為i 5伏特, 如圖2所示。如此一來,該觸發和維持電壓會在靜電放電 (ESD)壓力時適當保護閘極氧化物及其它脆弱的半導體裝 置。 ’ 圖8描述本發明該靜電放電(ESD)保護裝置8〇2之第六具 體實施例的概要圖。特別是,圖8描述本發明二極體開 型金氧半導體(DTN金氧半導體)保護裝置8〇2的概要圖。在 此第六具體實施例中,該二極體開啟DTN金氧半導體保護 裝置802的架構類似於圖3的二極體開啟矽晶控制整流器 (DTSCR)保護裝置302,只除了前者係使用N型金氧半導體 裝置804來取代矽晶控制整流器(Scr) 306。 特別是’該串聯連接的開啟二極體320係以向前偏壓的方 向輕合於該焊墊104和該N型金氧半導體裝置8〇4的閘極之 間。更特別地,該二極體鏈320中第一二極體812的陽極係 耦合至該焊墊104,而該二極體鏈320中最後二極體814的陰 極則搞合至遠N型金氧半導體裝置8 0 4的閘極。每一個二極 體係形成於單獨的N型井内,連帶使電位與該共同的p型基 材隔離。可變動該二極體鏈320内的二極體Ds的尺寸以容納 較低的電流,在該烊塾1 04的名目電壓的最大電流約為1 〇奈 安培,以及包含該積體電路100的整個運作溫度範圍。 分泥電阻11 0的一端也摘合至該N型金氧半導體裝置8〇4的 閘極。如此一來,該N型金氧半導體裝置的閘極、該二極 體鏈320内的最後二極體8 14和該分流電阻1 1〇—起定義第一 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 装 訂
▲ 543179 16 五、發明説明( 印點810。該分流電阻110的另一端則輕合至接地112。該分 =電阻1_阻抗腳在im〇Kohms之間。在範例具體實 犯例中,孩二極體鏈320内有三個二極體Ds。然而,二極體 Ds的數目可㈣’只要在正常電路情況下,在該焊整刚的 取大電昼不會經由該二極體鏈32q和該分流電阻而對接 地1 12造成相當大的電流洩漏(例如,高於⑽奈米)。通 常’孩二極體鏈320内的二極體^絲不應超過4或5個二極 體。在正常運作情況下’該二極體鍵32〇中穿過每一個二極 體的-般電壓降約在(^狀樣特之間,以便使該⑧漏電流 很低。在靜電放電(ESD)情況下’該二極體鏈32〇内穿過每 一個二極體的電壓降通常為0.7伏特。 SN土至氧半導體裝置8〇4的汲極係耦合至該焊墊Η#,而 該N型金氧半導體裝置8〇4的源極則棋合至接地ιΐ2。圖純 圖示屬於該N型金氧半導體裝置,_部份的寄生NPN電晶 體_。特別是’形成該N型金氧半導體裝置_的汲極和 源極的N+摻雜區域也分別形成該寄生ΝρΝ€^8()6的集 =和射極’而該Ρ型基材則形成該寄生_電晶體嶋的基 产發生於該焊墊104的靜電放電(ESD)情況開啟了該Ν型金 氧半導體裝置’,以致㈣成約Q7伏特的電壓降,在該 二極體鏈320内穿過每-個二極體。—旦該二極體鏈32〇^ 的二極机向前偏壓’該二極體Ds導電且電流流至分流電 阻1 10。穿過該分流電阻丨1〇的電壓上升超過該N型金氧半 導體裝置804的閘極門檻電壓(例如,〇5伏特)時,開啟該n 度制f目®家純CNS) A械格(21G X 297公董) 543179 A7 B7 五、發明説明(17 ) 型金氧半導體裝置804,連帶使電流分流至接地1 1 2。特別 是,該電流從汲極流出,並且經由N型金氧半導體裝置804 的源極流至接地1 1 2。此外,該寄生NPN電晶體806經由其 集極和射極將電流導通至接地1 1 2。如此一來,該N型金氧 半導體裝置804(跟該寄生NPN電晶體806 —起)將電流從焊 墊104分流至接地112。已注意到,以該二極體鏈320將N型 金氧半導體裝置804的閘極偏壓,有助於降低該寄生NPN電 晶體806的觸發電壓,以及在有多個N型金氧半導體焊墊的 情況下提供一致性的觸發。 也可能將一隨選的限制器二極體808耦合至第一節點8 1 0 和接地1 1 2。特別是,該限制器二極體808係依向前傳導的 方向從該N型金氧半導體裝置804的閘極耦合至接地1 12。 該限制器二極體808確保在閘極的電壓不會超過一電位,該 電位結合靜電放電(ESD)運作時在金氧半導體裝置内流動 的高電流,會對閘極氧化物造成熱載子損害。特別是,該 限制器二極體的向前偏壓電壓約為0.7伏特,也高於該0.5伏 特的閘極門檻電壓。 圖9描述本發明該靜電放電(ESD)保護裝置902之第七具 體實施例概要圖。特別是,圖9描述該二極體開啟N型金氧 半導體(DTN金氧半導體)保護裝置902的概要圖,其中該二 極體開啟D T N金氧半導體保護裝置9 0 2類似於圖8的D T N金 氧半導體保護裝置802。然而,係使用該寄生NPN電晶體 806取代N型金氧半導體裝置804的閘極,做為開啟該N型金 氧半導體裝置804的觸發點。 -21 - 本紙張尺度遴用中國國家標準(C NS) A4規格(210 X 297公釐) 543179 A7 ___ B7 五、發明説明(一~) ^ -—一 特別是’該N型金氧半導體裝置8〇4的閘極係耦合至接地 Π 2,以關閉任何金氧半導體電流。此外,該二極體鏈32〇 不但耦合至該寄生NPN電晶體806的基極,也經由該分流雷 阻1 10耦合至接地1 12。圖示的該基材本質阻抗Rs^341則以 與分流電阻1 1 0並聯的方式耦合至接地丨1 2。 在發生於該焊墊104的靜電放電(ESD)的情況下,該二極 體鏈320内的二極體Ds導電,並且電流流經分流電阻丨1()。 咸一極fa鏈3 2 0内的一極體d s每一個皆向前偏壓約〇 · 7伏 特。當穿過該分流電阻1 1 〇的電壓上升至超過該寄生NpN電 晶體806的基極至射極向前偏壓電壓(例如,〇·7伏特),該 寄生ΝΡΝ電晶體806開啟(亦即,導通),連帶使電流從集極 經由射極而流^至接地1 1 2。如此一來,利用該ν型金氧半導 體裝置804(與該寄生ΝΡΝ電晶體806 —起),使電流在觸發 電壓約2.8伏特和維持電壓約5伏特的情況下從該焊墊1〇4分 流至接地1 12。 圖10到12描述本發明各種互補靜電放電(ESD)保護裝置 具體實施例。在每一個這些具體實施例中’該觸發器裝置 3 08係韓合於石夕晶控制整流器(s CR) 3 06的PNP電晶體T2 3 12 的觸發器閘極G2 3 34和接地1 12之間,而不是耦合於該焊墊 1 04和矽晶控制整流器(SCR) 306的NPN電晶體T2 3 10的觸發 器閘極G 1 336之間。 特別是,圖1 0描述一二極體開啟矽晶控制整流器(DTSCR) 保護裝置1 002的概要圖’該裝置包括該矽晶控制整流器 (SCR) 306和該觸發器裝置308。該矽晶控制整流器(SCR) _- 22 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公資) 543179 A7 _________ B7 五、發明説明(19 ) 3 06與上述其它具體實施例内的矽晶控制整流器(S(:R)相 同’具有第一和第二觸發器閘極G 1和G 2。已注意到,該N 型井係浮動的,以便不會有本質N型井阻抗Rnwell。也注意 到’未利用如圖4該具體實施例402中的分流電阻1 1 〇。 遠觸發器裝置308包括由串聯連接二極體d s所形成的該二 極體鏈320,這些二極體Ds係耦合於該第二節點334的觸發 器閘極G2和接地丨12之間。如此一來,此第八具體實施例 1002可視為圖4該第二具體實施例4〇2的互補,前者的觸發 器裝置3 08係摘合於烊塾1 〇4和NPN電晶體T1 3 1 0的觸發器 閘極G 1的第一節點336之間。 孩二極體鏈32〇包括二個二極體Ds,從該觸發器閘極 334向前偏壓至接地112。該焊墊1〇4發生靜電放電(esd)情 況時,該PNP電晶體T2 312的射極至基極界面做為二極體 Dp,並且開始導電。該二極體鏈32()内的二極體比也開始 導電,且電泥泥至接地1丨2。一旦穿過該pNp電晶體T2 3 i 2 的射極至基極二極體Dp以及該二極體鏈32〇内每一個二極 體〇5的電壓電位升至約〇.7伏特時,該?1^?電晶體丁2312的 射極至基極二極體Dp和該二極體鏈32〇内的二極體β$皆向 則偏壓。電流從該射極流至PNP電晶體_丁2 3丨2的集極(也是 該ΝΡΝ電晶體T1 310的基極),以觸發該矽晶控制整流器 (SCR) 306的再生情況處理。 穿過孩二極體鏈320(例如,在該觸發器閘極〇2和接地之 間具有二個二極體Ds)所產生的電位約為14伏特,而穿過 該PNP電晶體T2 3丨2的射極至基極的電壓降約為〇7伏特。 __!___ - 23 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公梦) 543179 A7 _______B7 五、發明説明(2〇 ) 因而’違P N P電晶體τ 2 3 1 2的射極至基極二極體D p和二極 體鏈320達到約2·丨伏特時,會觸發該矽晶控制整流器 (SCR) 306的PNP電晶體T2312。參考圖2,該觸發電壓和維 持電壓二者皆低於該電壓區域2 10(亦即,小於6伏特),該 電壓區域對該閘極氧化物會造成損害(例如,具有催毁 性)。 圖1 1描述本發明該靜電放電(ESD)保護裝置丨102之第九 具體實施例概要圖。特別是,圖丨丨描述該二極體開啟矽晶 控制整流器(DTSCR)保護裝置1102的概要圖,其中該二極 體開啟矽晶控制整流器(DTSCR)保護裝置1102除了電阻504 鶴合於焊塾104以及在第二節點334的PNP電晶體T2 312的觸 發器閘極G2之外,餘皆與圖1〇的二極體開啟矽晶控制整流 奈(DTSCR)保護裝置1〇〇2相同。該電阻504如圖5所討論 的,為η型井的本質阻抗。特別是,該觸發器閘極〇 2係經 由電阻504轉合至該最大可能電壓,亦即該焊塾1 〇4。透過 將南電位提供至該矽晶控制整流器(SCR) 306的Ν型井,該 焊塾104和電阻504將ΡΝΡ電晶體Τ2 3 12完全關閉而確保洩漏 電流減少。 違觸發器裝置308在二極體键320内包括三個二極體d 。 在該焊塾104發生靜電放電(ESD)情況時,該ΡΝΡ電晶體Τ2 3 12的射極至基極充當一二極體Dp,並且向前偏壓約ο.?伏 特。在該二極體鏈320内的二極體D s也開始導電。一旦穿過 该二極體鏈3 2 0内的每一個二極體D s的電位上升至約〇 7伏 特,該二極體鏈320内的二極體Ds也向前偏壓。如此一來, -24 - 本紙張尺度適用中國國家標準< CNS) A4規格(210 X 297公釐) 543179 A7 ___ — _ B7 五、發明説明(21 ) 穿過該二極體鏈32〇所產生的電壓降約為21伏特。因而, 一旦在該陽極322和接地1 12之間的電壓達到約2.8伏特,將 斶發孩矽晶控制整流器(SCR)3〇6W pNp電晶體丁2 3丨2。參 考圖2 ’該觸發電壓和維持電壓二者皆低於(亦即,小於6伏 特)對閘極氧化物有害的電壓區域2丨〇。 圖12描述本發明該靜電放電(ESD)保護裝置12〇2之第十 具體實施例概要圖。特別是,圖12描述該二極體開啟矽晶 控制整流器(DTSCR)保護裝置1202的概要圖,其中該二極 體開啟碎晶控制整流器(DTSCR)保護裝置1202與圖丨丨的二 極體開‘矽晶控制整流器(DTSCR)保護裝置11〇2相同,只 除了前者的分流電阻110係耦合於焊墊1〇4和在第二節點334 的PNP電晶體T2 3 12的觸發器閘極G2之間。類似於圖3之該 具體實施例,該分流電阻i 1〇係與電阻504並聯,並且電阻 值遠低於該本質阻抗504。如此一來,該焊塾1 〇4發生靜電 放電(ESD)情況時所產生的電流最先流到分流電阻丨丨〇,而 非圖示為η型井的本質阻抗504的電阻504。該分流電阻11 〇 為觸發器裝置308和接地112之間不想要的洩漏電流提供一 個通路’否則該洩漏電流可能不小心觸發矽晶控制整流器 (SCR) 3 06 °此外’該分流電阻i丨〇將控制矽晶控制整流器 (S C R ) 3 0 6所謂的觸發和維持電流。 圖13到16描述在該靜電放電(ESD)保護電路内,利用一 個以上耦合電容器的各種矽晶控制整流器(SCr )保護裝置 概要圖。圖1 3描述該二極體開啟矽晶控制整流器(DTSCr ) 保護裝置1 302的概要圖,其中該二極體開啟矽晶控制整流 __- 25 - 本紙張尺度遑用中國國家標準(CNS) A4規格(210 X 297公:t) 543179 A7 B7 五、發明説明(22 ) 器(DTSCR)保護裝置1 302與圖10的二極體開啟矽晶控制整 流器(DTSCR)保護裝置1002相同,但前者包括一經由耦合 電容器1 304的電容性接地。特別是,該耦合電容器1 304係 串聯耦合於該二極體鏈320和接地1 12之間。在暫態靜電放 電(ESD )情況下,該暫態電流會流經耦合電容器1 304,而 該耦合電容器1 304會阻斷任何非暫態(D C )電流。該耦合電 容器1 304的電容值在1 p F的範圍内(皮可法拉,pico-Farads ) to 1 nF(奈法拉,nano-Farads)。一旦該PNP電晶體 T2 312 的射極至基極二極體D p和二極體鏈320内的二極體D s向前 偏壓(例如,0.7伏特),則開啟該矽晶控制整流器(SCR)306 並將靜電放電(ESD )電流從焊墊1 04分流至接地1 1 2。 圖14描述該矽晶控制整流器(SCR)保護裝置1402的概要 圖,其架構與圖13的矽晶控制整流器(SCR)保護裝置1302 相同,只除了前者未利用二極體鏈320内的開啟二極體D s。 亦即,採用該耦合電容器1304取代二極體鏈320内的開啟二 極體D s,以致於該保護裝置1 302可稱為電容性開啟矽晶控 制整流器(CTSCR)。特別是,透過將耦合電容器1304直接 電容接地於矽晶控制整流器(SCR) 306的第二閘極G2 334和 接地1 12之間,而開啟矽晶控制整流器(SCR) 306。在暫態 靜電放電(ESD)情況下,該暫態靜電放電(ESD)電流最先流 經耦合電容器1304,而該耦合電容器1304會阻斷任何非暫 態(D C )電流。 此外,在該靜電放電(ESD)脈衝的最初階段,該耦合電 容器1304將矽晶控制整流器(SCR) 306的觸發器閘極G2 334 -26 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543179 A7 __— B7 五、發明説明(23 ) 扭至接近接地電位。換句話說,在實務上可忽略穿過該電 谷备的電壓降。—旦該PNP電晶體T2 3 1 2的射極至基極二極 體P p向丽偏壓約〇7伏特,即開啟該矽晶控制整流器 (SCR) 3 06,並且將靜電放電(ESD)電流從焊墊1〇4分流至接 地1 1 2 °如此一來,穿過該PNP電晶體T2 3 12的射極至基極 二極體Dp以及耦合電容器1304的矽晶控制整流器(SCR)306 開啟電壓約為0.7伏特,低於對閘極氧化物有害的電壓區域 2 10(亦即,小於6伏特)。 圖15描述該碎晶控制整流器(SCR)保護裝置15〇2的概要 圖,其架構與圖14的矽晶控制整流器(ScR)保護裝置丨4〇2 相同’只除了前者的耦合電容器15〇4係耦合於焊墊1〇4和 NPN電晶體T1310的觸發器閘極G1 336之間。在靜電放電 (ESD)情況下’該暫態電流最先會流經耦合電容器1 5〇4, 而該耦合電容器1504會阻斷任何非暫態(DC)電流。一旦該 NPN電晶體T1 310的基極至射極二極體Dn向前偏壓(例如, 0.7伏特),開啟該矽晶控制整流器(scr) 306並將靜電放電 (ESD )電流從焊墊1 〇4分流至接地1丨2。如此一來,穿過該 NPN電晶體T1 302的基極至射極二極體Dn以及耦合電容器 1 3 04的矽晶控制整流器(SCR) 306開啟電壓約為〇·7伏特(亦 即’小於6伏诗)’低於可能對閘極氧化物有害的電壓區域 210 〇 圖16描述該矽晶控制整流器(SCR)保護裝置16〇2的概要 圖,其架構為圖14和1 5的矽晶控制整流器(SCR)保護裝置 1402和1 502的組合。特別是,透過將耦合電容器13〇4直接 -27 < t紙張尺度適用巾S S家料(CNS) A4規格X 297公董) ~ 543179 A7 ____B7 五、發明説明(24 ) 連接於碎晶控制整流器(SCR) 306的第二閘極G2 334和接地 1 1 2之間’而提供電容性的接地。此外,耦合電容器丨5〇4係 辜禹合於焊整104和NPN電晶體T1 310的觸發器閘極G1 336之 間。在靜電放電(ESD)情況下,該暫態電流最先會流經耦 合電容态1304和1 504,而該耦合電容器13〇4和15〇4會阻斷 任何非暫怨(D C )電泥。一旦該pnp電晶體T2 3 12的射極至 基極二極體Dp,或者該NPN電晶體T1 310的基極至射極二 極體Ds向前偏壓(例如,〇 7伏特)時,開啟該矽晶控制整流 咨(SCR)306並將靜電放電(ESD )電流從焊墊1〇4分流至接地 112。 圖1 7和1 8描述該矽晶控制整流器(SCR)保護裝置的概要 圖,該裝置利用許多_聯耦合的金氧半導體裝置取代二極 體鍵320,以做為靜電放電(ESD)保護性電路的開啟裝置 308。圖· 1 7和1 8的靜電放電(ESD )保護裝置丨7〇2和丨8〇2類似 於圖3的具體貫施例,只除了前者將複數個_聯連接的金氧 半導體裝置隸合於焊墊104和矽晶控制整流器(3(:11)3〇6的 NPN電晶體τι 310的觸發器閘極G1 336之間。 特別是,圖17描述三個N型金氧半導體裝置丨708,串聯耦 合於焊墊104和NPN電晶體T1 310的觸發器閘極G1 336之 間。而圖18則描述三個p型金氧半導體裝置18〇8,串聯耦合 於焊塾104和該NPN電晶體T1 310的觸發器閘極G1 336之 間。類似於上述有關圖3到1 6的二極體開啟裝置d s的討論, 率聯連接的金氧半導體裝置數目(亦即,N型金氧半導體或 P型金氧半導體)約在1到8個裝置之間變動。 ___ - 28 - 本紙張尺度適用中國國家標準(CNS) M規烙(21〇χ 297公釐) A7
參考圖1 7 ’與孩源極相較("連接二極體的金氧半導體 )’居N型金氧半導體裝置1 708的閘極和汲極係耦合至高 電位。如此一來,該N型金氧半導體裝置1704—般位於開 啟狀怨。一旦超過例如〇·2到〇7伏特的門檻電壓(亦即,類 似於向刖偏壓二極體的” k n e e電壓,,),電流會迅速增加, 使仔孩N型金氧半導體裝置丨7〇8可做為向前偏壓二極體。 在發生於孩焊墊1〇4的靜電放電(ESD)情況下,電流最先 經由该分流電阻1 1 〇從N型金氧半導體裝置丨7〇4流到接地 112。一旦穿過每一個1^型金氧半導體裝置丨7〇4的電位超過 門檻%壓,穿過分泥電阻丨丨〇的電流即增加,連帶增加穿過 刀4私阻1 1 0的私壓。當穿過該分流電阻1 1 〇的電壓達到約 〇.7伏特,I^NPN電晶體T1 31〇的基極至射極二極體即向前 偏壓,連帶觸發矽晶控制整流器(ScR)3〇6。 在使用三個N型金氧半導體裝置17〇4的情況下,每一個裝 置的門檻電壓約為〇·5伏特,穿過該三個N型金氧半導體裝 置1 704的電位約為丨·5伏特,如此一來,穿過該NpN電晶體 T1 302的基極至射極二極體〇。(〇7伏特)以及N型金氧半導 體裝置1704的矽晶控制整流器(SCR)3〇6開啟電壓約為厶2伏 特’低於可能對閘極氧化物有害的電壓區域2丨〇(亦即,小 於6伏特)。 參考圖1 8,與源極相較,每一個p型金氧半導體裝置1 8料 的閘極和汲極係耦合至低電位(例如,VDD 18〇4)。如此一 來,涊P型金氧半導體裝置18〇4通常在開啟狀態。在靜電放 電(ESD)情況下,應用於圖17該N型金氧半導體裝置π⑽的
A7 B7 五 發明説明( 相同分析也適用於圖1 8的P型金氧半導體裝置1 804。 圖1 9描述該矽晶控制整流器(SCR)保護裝置1 902的概要 圖’該裝置以反向偏壓濟納(Zener)二極體1908取代圖3到 16的二極體鏈320,以做為該靜電放電(ESD)保護電路1908 的開啟裝置308。該靜電放電(ESD)保護裝置1902與圖3的 具體實施例相同,只除了前者以反向偏壓濟納(Zener)二極 體1908耦合於焊墊1〇4和矽晶控制整流器(SCR)306的NPN 電晶體T1 3 10的觸發器閘極G1 336之間。在發生於該焊塾 1 〇4的靜電放電(esD )情況下,電流經由濟納(Zener)二極 體1908以及分流電阻11〇從陽極322流至接地112。 —旦穿過該濟納(Zener)二極體1908的電壓達到崩潰電壓 (例如,3到6伏特),經過分流電阻1 1 〇的電流增加,連帶增 加穿過分流電阻110的電位。當穿過該分流電阻11〇的電壓 達到约0.7伏特,該NPN電晶體T1 310的基極至射極二極體 向前偏壓,連帶觸發矽晶控制整流器(SCR) 306導通,將 靜電放電(ESD )電流從焊墊1 〇4分流至接地112。 濟納(Zener)二極體通常以界面形成,例如p型輕微摻雜 沒極(PLDD)摻雜)和N型高度摻雜區域(N + ),或是N型輕 微摻雜汲極(NLDD)掺雜和p型高度摻雜區域(p + ),或 PLDD和NLDD摻雜兩者的組合。然而,這些濟納(zener)二 極體的崩潰電壓通常為6到丨2伏特,此數值對保護超薄閘極 氧化物而言顯然太高。 圖3 1描述本發明之濟納(Zener)二極體觸發器裝置1 9〇8橫 斷面圖。特別是,形成於P型基材上(未顯示)的N型井3 1 〇4 ____ - 30 - 木紙張尺度適用中國國家標準(CMS) A4規格(210 X 297公釐) 543179 A7 B7 五、發明説明( 27 包括緊接N+摻雜區域3108形成的p十摻雜區域3丨〇6,因而 在此二區域間形成界面3112。一部份的p +摻雜區域具有矽 氧化物層3 1 10 ,其中#疋供一形成該濟納二極體丨8 的陽極322的接點。同樣地,也有部份的N+摻雜區域3丨〇8 ”有夕氧化物層3 1 1 〇,才疋供形成該濟納(Zener)二極體^ 908 的陰極的接觸。以矽氧化物阻斷一位於矽氧化物層3n〇之 間並覆盍在該界面31 12上的區域,以避免表面短路。在一 具體實施例中,該N+到P+界面3112的崩潰電壓通常為3到 6伏特。 熱碏此藝者將知道必須執行專心的處理評價,以決定此 結構中是否增加任何洩漏電流,而此洩漏電流對靜電放電 (ESD)保護裝置内的應用有損害性的影響。在最壞的情況 下,穿過該NPN電晶體T1 302的基極至射極二極體心以及 濟納(Zener)二極體丨9〇8的矽晶控制整流器(SCR) 3〇6°開啟 包壓約為6.7伏特,在對閘極氧化物可能有害的該電壓區域 2 10(亦即,約6伏特)中屬於最低的區域。 圖20描述用於積體電路(IC)1〇〇之靜電放電(esd)保護裝 置2002概要圖’該積體電路具有複數個各種(,,混合的供 應私壓2004!到2004n(共同地/,混合的供應電壓2〇〇4)。該 具體實施例利用電容性耦合連接至除了被保護供應線以外 的供應線接地。圖2〇的具體實施例使得不想要的靜電放電 (ESD)放電不會發生於該1C電路的供應電壓線2004中之 一。該靜電放電(ESD)保護裝置2002包括如圖14所討論的 電容開啟碎晶控制整流器(CTSCR) 1402,以及圖1〇所討論 裝 訂 線 31 - 本紙張尺度適用中國國家標準((::1^3) A4規格(21〇>< 297公釐) 543179 A7 ___ B7 五、發明説明(28 ) 的二極體開啟矽晶控制整流器(DTSCR)裝置1 002。 該供應電壓線2004在每一條供應電壓線和接地1 1 2之間會 發生寄生電容2〇〇6(例如,寄生電容2〇〇6ι到2006m)。亦 即,該供應電壓線2004(及所有連接至供應線2〇〇4的裝置) 充當分配板,以便在該供應線2004和接地1 12之間產生寄生 電容2006。可能使用該寄生電容2006取代如於圖13到15所 討論的耦合電容器1304,以觸發矽晶控制整流器 (SCR)306 。 參考圖20 ’該保護性電路2020係轉合於二條供應電壓線 2004和接地112之間。該矽晶控制整流器(Scr) 306的陽極 3 22係耦合至一不同的電壓供應線(例如,供應電壓 20040,而不是連接至耦合該矽晶控制整流器(SCR)3〇6觸 發器閘極02 334的供應電壓線(例如,供應電壓2〇〇42)。可 能使用該保護電路2020保護供應線2001,而非保護接地 1 1 2。已注意到,雖然其它電位供應線也受到保護,但這些 電位不會在靜電放電(ESD )壓力情況下運作,雖然後者的 供應線2004!較易受靜電放電(ESD)壓力影響。亦即,陽極 j 22可能搞合至一供應線,該供應線的電位可能與閘極 334相同(但不同的供應域),較閘極低,或較閘極高。 特別是,該矽晶控制整流器(SCr)3〇6的PNP電晶體312的 觸發器閘極G2 334係耦合至該,,較低電位,,供應電壓線 2 0042,其電位為+ 2.5伏特。該矽晶控制整流器(SCR)3〇6的 閘極G2 3 34經由觸發器二極體2〇 1〇耦合至供應電壓線 20042,該觸發器二極體2〇1〇係從閘極g2 334串聯連接至該 L______-32 -_ 本紙張尺度適用中國國木標準(CNS) A4規格(210 X 297公董)
裝 訂
543179 五、發明説明(29 ) 供應電壓20042。 該PNP電晶體312的射極形成該石夕晶控制整流器㈣㈨谓 的陽極322,經由牟聯連接的二極體2〇〇8耦合至供應電壓線 2〇〇4!。採用該維持電壓二極體2〇〇8(例如,3個二極體), 使矽晶控制整流器(SCR)306W維持電壓維持在較高電位供 應電壓2〇〇41(例如,3·3伏特)之上,以消除閃鎖(utch_… 的風險。然後該供應電壓線20042經由寄生電容2〇〇6ι耦合 至接地112(亦即,一參考電壓供應線Vss 2〇〇4^〇,該寄 生電容2006!係存在於電壓供應線(亦即,接 地112)之間。該NPN電晶體3丨〇的第一觸發器閘極⑴^匕經 由矽晶控制整流器(SCR)306w本質基材阻抗341耦合至接 地112。此外,該NPN電晶體31〇的射極也耦合至接地ιΐ2, 以形成矽晶控制整流器(SCR) 306的陰極。 圖20的具體實施例須在三種情況下運作。第一種情況是 在該混合電壓積體電路100的電源起動期間,其中係以任意 的順序開啟供應電壓線2004。第二種情況是在正常運^ 下,其中该矽晶控制整流器(SCR) 306必須不會干擾積體電 路的正常運作。亦即,必須避免閂鎖情況發 生。第三種情況是在靜電放電(ESD)壓力情況下,其中並 非以D C供應器供電該積體電路,並且矽晶控制整流器 (SCR) 306必須很快地將靜電放電(ESD)電流分流至接地 112° 透過在陽極322和閘極G2 334通路中提供適當數目的二極 體2008和2010,可達成這三種情況中的每一種。已注意 543179 A7 B7
五、發明説明( 到,在陽極通路322内提供維持二極體2008,以增加在秒晶 控制整流器(SCR ) 306導電狀態下的維持電壓,並使其保持 在超過供應電壓的電壓下,以避免閂鎖(丨at ch-up)的情 況。如上面有關該矽晶控制整流器(SCR) 306所偏好的維持 電壓的討論,熟諳此藝者很容易即可決定靜電放電(E $ D) 保護電路2002中所需的維持二極體數目。該維持二極體 2008位於靜電放電(ESD)放電通路内,並且尺寸必須大到 足以承受與矽晶控制整流器(SCR) 306等量的壓力電流。 在该觸發器閘極G2 341上的觸發器二極體2〇 1 〇係隨選提 供,以達成由電源起動限制和避免閂鎖(latch-up)所設定 的情況。由於該矽晶控制整流器(SCR)3〇6H導通少量的觸 發電流(與靜電放電(ESD)壓力電流相較),因而可最小化 觸發器二極體2010的尺寸。 孩電源起動情況決定所利用的維持和觸發器二極體2〇〇8 和20 1 0的數@[。在最壞的電源起動情況下(先開啟連接至陽 極:22,供應線,而耦合至閘極以334的供應線則仍有效地 不口 :接地1 12),不能觸發該矽晶控制整流器(scr)3〇6。 在最褎的/兄下,由該維持二極體2〇〇8、PNP電晶體312 :内邵射極至基極二極體,和該觸發器二極體輯構成的 该一極體鏈向前偏壓。 二’、之動時,為避免觸發矽晶控制整流器(SCR),穿 極體鏈(亦即,維持二極體2_、射極至基極二 二:和觸發器二極體2。1())的二極體電壓總量須至少能補 μ應電壓。例如 297公釐) 543179 A7 B7 五、發明説明(31 ) 伏特供應線2004!之處,保護電路2020内總共需利用七個二 極體。亦即,需要三個維持二極體2008,一個PNP電晶體 3 1 2的射極至基極二極體D p,以及三個觸發器二極體 2010 ° 在非電源起動靜電放電(ESD)壓力情況下,因為每一條 線2004和接地112之間的寄生連接2006的關係,所有電壓供 應線2004!到2004n均電容性地耦合至接地。當被保護的供 應線(例如,2004!到2004n)中任一條線發生帶正電的靜電 放電(ESD )情況時,一旦在被保護供應線上的電壓超過穿 過維持二極體2008、PNP電晶體312射極至基極二極體Dp和 觸發器二極體20 1 0上的總電壓,即開啟矽晶控制整流器 (SCR)306。 已注意到,通常在該二極體開啟矽晶控制整流器(DTSCR) 保護裝置内用於限制洩漏電流的_聯二極體數目最多不應 超過4到5個。然而,本發明具體實施例因為提供大量開啟 二極體的關係,因而可將該二極體開啟矽晶控制整流器 (DTSCR)保護裝置2002用於較高的電壓。此外,在正常電 路情況下,穿過每一個二極體的電壓降已降低至低於偏壓 該二極體所施加的供應電壓。 也注意到,也可使用該互補二極體開啟矽晶控制整流器 (DTSCRS)保護供應線2004,而非如圖10到13所示之僅限於 保護一輸入/輸出。特別是,可使用該互補SCR的一個分 支,或是二個分支都使用,以便以與該G 2參考電位相同或 者較參考電位還低的電壓水準保護供應線。在無電源起動 _- 35 ·_ 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 543179 A7 _______ B7 五、發明説明(~~) 順序的應用中可使用此供應線保護,以便所有的供應線 2004同時斜率上升。 圖21描述具有降低寄生電容之靜電放電(ESD)保護電路 2 1 02概要方塊圖。特別是,圖2 1的電容降低具體實施例包 括耦合於該焊墊104和接地i 12之間的靜電放電(ESD)保護 裝置102(例如,圖3到19的二極體開啟矽晶控制整流器 (DTSCR)或N型金氧半導體裝置),如上述。該寄生電容 2006(Cesd)存在於靜電放電(ESD)保護裝置1〇6的陽極322 和接地112之間。該寄生電容2〇〇6的電容範圍通常在2〇〇到 3000飛法拉(femt〇-Farads)之間。此寄生電容的大小隨著在 輸入焊墊104上的靜電放電(ESD)保護裝置1〇6的大小而增 加,而體積較大的靜電放電(ESD)保護裝置則提供較高的 保護水準。雖然係以該輸入焊墊1〇4來討論具體實施例,熟 諳此藝者將了解同樣的原理也適用於輸出或雙向焊墊。… 兒谷降低一極體2 1 04係依向前導通的方向串聯摘合於 该保護性輸入焊墊104和靜電放電(ESD)保護裝置1〇6的陽 極322(間。一旦該保護性電路21〇2處於運作中的靜電放電 (ESD )楔式,二極體2丨〇4即加入一較小的電壓降。該二極 體2104通常以井的方式實現(例如,N型井),以與基材隔 離。該二極體2104的寄生界面電容值較小(例如,3〇到丨⑻ fF),在數值上較靜電放電(ESD)保護裝置1〇6的寄生電容 Cesd 2006還小。該二極體寄生電容Cdi〇 21〇6和靜電放電 (ESD)保護裝置電容Cesd 2〇〇6皆串聯耦合於焊墊丨〇4和接地 Π2之間。該寄生電容㈣聯_減少了保護裝置21〇2的整 --------- - 36 - 本紙張尺纽财S g家標準(CNS) A4祕(21GX297公 543179 A7 B7
體電容Ct(亦即,Ct = (Cdi〇*CeSd)/(Cdi〇+Cesd))。在該焊 墊1 04出現的信號僅受整體電容c t影響。 將該靜電放電(ESD)保護裝置1〇6的陽極經由電阻21〇8(例 如,1K到ΐοοκ歐姆)耦合至(帶正電的)供應電壓線2〇〇4, 可進一步降低靜電放電(ESD)保護電路2102的寄生電容。 在正常電路運作下,該二極體2104變為反向偏壓,進而降 低二極體2104的寄生電容Cdl() 21〇6。由於界面電容和反向 偏壓之間非線性的相關性,進而可減少該二極體的寄生電 谷0心〇2106。在靜電放電(£30)情況下,經過該電阻21〇8 的电4僅—限於可忽略的量。如此一來,該二極體2丨向前 偏壓’並且該靜電放電(ESD)保護裝置1〇6可迅速地將暫態 靜電放電(ESD)電流分流至接地112,如上述。 在一具體實施例中,將該靜電放電(ESD )保護電路2丨〇2 使用於高速電路。為了增加電路1〇〇的速度,載入輸入信號 的寄生電卷必須很小。如此一來,該靜電放電()保護 電路2102不能增加超過5〇到2〇〇飛法拉(£17)的寄生電容。 圖22到24描述併入圖21 一般具體實施例21〇2教義的各種 具體貫施例概要圖。圖22描述一靜電放電(ESD )保護電路 2202的概要圖’該電路的電容降低二極體21〇4係耦合至圖3 的二極體開啟矽晶控制整流器(DTSCR) 302。此外,使用該 觸發器裝置308二極體鏈32〇内的第一二極體做為電容降低 二極體2104。該電壓供應線(Vdd)2004經由電阻2108耦合 至二極體鏈320内的電容降低二極體2 1 〇4的陰極。如此一 來,該電容降低二極體2104的寄生電容和從觸發器裝置308 本紙張尺度遴用中國國家標準(CNS)八4規格(21〇x 297公梦) 543179
内其Έ:觸發器二極體至接地i 12的寄生電容之間的普聯關 係,降低了保謾裝置2 1 02的整體電容c t ,如上述。 圖23描述一靜電放電(ESD)保護性電路23〇2的概要圖, 該電路的電容降低二極體21〇4耦合至SCR 3〇6,其中該電容 降低二極體2 104隨時可以維持電壓二極體的較上層二極體 的形式展現。也可將該電容降低二極體21〇4用於其它型式 的靜電放電(ESD)保護裝置。圖24描述一靜電放電(ESD)保 護性電路2402的概要圖,該電路的電容降低二極體21〇4耦 合至接地閘極N型金氧半導體靜電放電(ESD)保護裝置 24〇6。從圖2 1到24具體實施例内的教義中應可了解,該電 容降低二極體2 1 04可與圖3到1 9所描述的至少任一具體實施 例一起使用。或者,也可將該電容降低二極體21〇4用於其 它觸發器裝置,例如接地閘極SCR(GGSCR)。 圖25描述該靜電放電(ESD)保護電路302的概要圖,該電 路使用SCR開啟一極體做為達靈頓(Darlington)電晶體|浦 2502。該靜電放電(ESD)保護電路包括耦合於焊墊104和接 地112之間的SCR 306。該二極體開啟裝置308以三階段達靈 頓(Darlington)電晶體2502概要表示,其中階段25 12i到 25 1 2;的每一個階段(總稱為階段25 1 2)對應於串聯耦合二極 體鏈320内的二極體D s。特別是,該二極體開啟矽晶控制整 流器(DTSCR) 3 02的鏈320内的二極體05與卩型基材(未顯示) 一起形成寄生PNP電晶體。亦即,該P型基材形成每一個階 段2 5 1 2的集極,通常耦合至接地1 1 2。每一個階段2 5 1 2的集 極從每一個二極體(亦即,電晶體階段25 1 2)將部份的電流 — _- 38 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543179 A7 ------ B7 五、發明説明1 ~) -— 攜帶至孩積體電路1〇〇的已接地p型基材(未顯示),因而增 加在正常運作期間流至該基材的洩漏電流,並增加無法S 發SCR 306的可能性。 為了減輕此電流損失問題,可能在該p型基材内形成複數 個P+帶2520,並且這些帶接近該N型井二極體,連帶使達 玉頓(Darlington)電晶體2502的集極更能耦合至觸發器閘 極,例如如圖25所示的觸發器閘極gi 336。在該二極體Ds 形成於與P型基材隔離的p型井的情況時也可使用p +帶,該 P型井可從例如以”獨立p型井型井,,製造積體電路 1 00的過中取得。此外,在以"三個井,,(外層為第一 N型 井,中間為準-深P型井,最内層為深N型井)製造積體電路 100的過程中,也採用能搜集所有電流的達靈頓(Darlingt〇n) 效應’而不致流失任何電流。如此一來,採用該上述技 巧,來自母一個階段2 5 1 2的集極電流I e,和來自達靈頓 (Dadnigton)電晶體25〇2最後階段25 %的基極電流u皆耦 合至觸發器閘極(例如,觸發器閘極G 1)。 雖然圖25描述耦合至該SCR 306的觸發器閘極G1 336的達 靈頓(Darlington)幫浦2502,應了解也可將該達靈頓 (Darlington)幫浦2 502耦合至那些互補具體實施例的觸發器 閘極G2 334 ’該互補具體實施例的二極體鏈320係耦合至 SCR 306的觸發器閘極G2 334。 已注意到在使用互補DTCR的具體實施例中,例如那些 在圖10到13所描述的具體實施例,該達靈頓(Darlington)所 產生的基材電流並未如上述般在P型基材中流失。參考圖 __- 39 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 543179 A7 B7 五、發明説明( 1 1,該二極體鏈32〇係耦合至在PNP電晶體T2 312所形成的 第二閘極G2 334。如此一來,每一個達靈頓(Darlington)階 段的集極,以及最後階段的基極,本質上皆耦合至P型基 材。在此情況下,在該第二閘極G2 334生效的觸發電流等 於集極(基材)電流Ie 13和達靈頓(Darlington)鏈最後階段的 基極電流I b 3的加總。 圖32描述具有互補SCR開啟達靈頓(Darlington)電晶體繁 浦3202的靜電放電(ESD)保護電路11〇2概要圖。事實上, 圖32對應於圖11的概要圖。在該觸發器閘極G2 334的觸發 電泥’葶於每一個達靈頓(Dariingt〇n)階段25 12的集極電流 的加總(丨。1 + 1。2+1。3)加上最後達靈頓(Darlington)階段(例 如’ 25 123)的基極電流“3。因而,該達靈頓(Dariingt〇n)效 應所流失的電流(將觸發器二極體D s串聯耦合至NPN電晶體 T1 310的閘極G1 336所造成),會自動地回復並且用於觸發 1¾互補二極體開啟矽晶控制整流器(DTSCR)具體實施例内 的閘極G2 334。 圖26描述該靜電放電(ESD)保護電路102之溫度補償觸發 器裝置2608的概要圖。該溫度補償觸發器裝置26〇8的目 的’在於使洩漏和觸發電流不論處於何種運作溫度,皆能 維持在特定運作範圍内。亦即,該觸發點和洩漏電流實質 上與積體電路1 〇〇的運作溫度無關。 孩溫度補償觸發器裝置2608包括一個以上的金氧半導體 裝置’例如_聯耦合至N型金氧半導體裝置26丨2的p型金氧 半導體裝置26 1〇,該N型金氧半導體裝置係串聯耦合至二 543179 A7 B7 五、發明説明(37 ) 極體鏈320。特別是,該P型金氧半導體裝置26 1 0的源極係 耦合至要被保護的線的焊墊1 04,而該P型金氧半導體裝置 26 1 0的汲極則耦合至N型金氧半導體裝置26 1 2的汲極。該N 型金氧半導體裝置的源極係耦合至二極體鏈320内第一二極 體D s的陽極,而該二極體鏈320内最後二極體的陰極則耦合 至接地1 1 2。該P型金氧半導體裝置26 1 0的閘極係耦合至P 型金氧半導體的汲極或是任何較低的電位。該N型金氧半 導體裝置26 1 2的閘極係耦合至N型金氧半導體的汲極或任 何較高的電位(例如,所劃的虛線26 1 4)。 在運作^期間,當該積體電路1 00的溫度增加,流經二極體 鏈3 20二極體的電流也增加(亦即,負的溫度相關係數)。此 外,當積體電路100的溫度增加,流經金氧半導體裝置26 10 和26 1 2的電流則減少(亦即,正的溫度相關係數)。如此一 來,該金氧半導體裝置2610和2612補償在二極體鏈320内的 電流增加,連帶使該觸發與運作溫度無關。熟諳此藝者將 了解到,在該溫度補償觸發器裝置2608内的金氧半導體裝 置數目,可視二極體鏈320内二極體的尺寸和數量,以及用 於積體電路1 00的裝置實際溫度相關係數,而加以變動。此 外,該溫度補償觸發器裝置2608可用於閘極G1 334或G2 336其中之一,或是兩者皆採用。 圖27描述一種多焊墊二極體開啟矽晶控制整流器(DTSCR) 靜電放電(ESD)保護裝置2702的概要圖,每一隻SCR焊墊 2 706皆具有電流鏡的觸發器。該二極體開啟矽晶控制整流 器(DTSCR)靜電放電(ESD)保護裝置2702包括一溫度補償 _ - 41 -_ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543179 A7 B7 五、發明説明(38 ) 開啟鏈2708,耦合至複數個SCR焊墊2706ι到2706η,其中 圖示的η等於2( η = 2)。該多焊墊二極體開啟矽晶控制整流 器(DTSCR)靜電放電(ESD)保護裝置2702耦合於供應線 VDD 2004和接地1 12之間。然而,熟諳此藝者將了解到,
該多焊墊二極體開啟矽晶控制整流器(DTSCR)靜電放電 (ESD )保護裝置2702可耦合於任何供應線或要被保護的I/〇 焊墊104之間。 裝 圖示之該溫度補償開啟鏈2708包括一單一 Ρ型金氧半導體 裝置2610,耦合至形成二極體鏈320的三個串聯二極體,類 似於圖β所示。該Ρ型金氧半導體裝置26 10的閘極係耦合至 沒極。此外,請回想該二極體鏈320做為達靈頓(Darlington) 電晶體,其中每一個二極體皆形成一階段的實施例。
每一個SCR焊墊2706包括一 SCR 306,其陽極耦合至供應 線VDD 2004,而陰極耦合至接地112。此外,一P型金氧半 導體裝置2704從要被保護的供應線VDD 2004上耦合至觸發 器閘極。例如,P型金氧半導體裝置2704的源極係耦合至供 應線2004,且汲極耦合至第一觸發器閘極G1 336i。該溫度 補償開啟鏈2708的P型金氧半導體裝置26 1 0的閘極和汲極係 耦合至每一個SCR焊墊2706的P型金氧半導體裝置2704的每 一個閘極。 在在該供應線2004發生靜電放電(ESD)的情況下,從供 應線2004經過單一開啟鏈2708而流到接地1 12的電流可驅動 具有相同觸發電流的多個靜電放電(ESD)分流裝置(亦即, SCR焊墊2706)。此外,該維持和定位電壓維持在高於供應 _-42 -_ 本紙張尺度適用中國國家標準(C NS) Λ4規格(210 X 297公釐) 543179 A7 B7 五、發明説明(% ) 線2 004的電壓,但仍低於圖2可能對積體電路1 00閘極氧化 物有害的不想要的電壓範圍2 1 0。因而,從該開啟鏈2708的 電流的觸發電流至每一個SCR焊墊2706是"鏡像的π。已注 意到,可將該電流鏡設定成觸發每一個SCR焊墊2706的每 一個閘極G 1 336和G2 334,或是兩個閘極均觸發。也注意 到,可以該溫度補償開啟鏈708補償該鏡像的電流的溫度。 也注意到,可在該積體電路1 00上放置複數個單一開啟鏈 2 708,以連接至已配置的複數個SCR焊墊2706。將在該開 啟鏈内金氧半導體裝置的所有閘極與SCR焊墊内金氧半導 體裝置Θ所有閘極耦合。如此一來,該已配置的開啟鏈將 有效感測在整個積體電路1 00上的靜電放電(ESD )過電壓情 況,並且將開啟在積體電路100上的所有SCR焊墊2706,連 帶提供最大的保護。 更注意到,可以該金氧半導體電晶體2704和2610的尺寸 比率(長度和寬度)來測定該電流,以致於至每一個SCR焊 墊2706的每一個觸發器閘極的觸發電流與開啟鏈2708内的 電流成比例。熟諳此藝者將知道,在該二極體鏈320和接地 112之間加上一 Ν型金氧半導體裝置,以及在SCR焊墊2706 的第二閘極G2 334上加上許多Ν型金氧半導體裝置,將觸 發在SCR焊墊2706的第二閘極G2 334。 在圖3到24的具體實施例中,使用該二極體開啟矽晶控制 整流器(DTSCR)裝置302做為至接地電源線夾止的電源線, 或是做為至接地夾止的輸入/輸出。在此二情況下,已使用 該二極體開啟矽晶控制整流器(DTSCR)裝置302做為二終端 ______- 43 -___ 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 543179 A7 B7 五、發明説明(40 ) 結構,使電流在電源線2004和接地1 12,亦或〖/ο洋勢1〇4和 接地1 1 2之間,依單一方向分流。然而,靜電放電(ESD )情 況可發生於任何任意焊塾的組合,並且對於在靜電放電 (E S D )情泥下被視為已接地的特定焊塾而言,該電流可為 正極或負極。如此一來,也可使用該SCR 306做為三終端裝 置,在電源線2004和接地1 12、I/O焊墊104和接地i 12以及 電源線2004和I/O焊墊1〇4之間,提供雙向靜電放電(ESD) 保護,如於圖28到30所討論的。 圖28描述一 SCR 306互補輸入保護電路28 02之第一具體實 施例概養圖。該保護電路2 8 0 2包括第一和第二二極體開啟 矽晶控制整流器(DTSCR)3061* 3062(第一和第二焊塾), 耦合於供應線2004、I/O焊墊1〇4和接地112之間。參考第一 S C R 3 0 61 ’ ★亥P N P電晶體3 121的射極(亦即,陽極)係隸合至 供應線2004,並且PNP電晶體312丨的基極耦合至NPN電晶體 310!的集極。該PNP電晶體312 i的集極耦合至第一觸發器閘 極G 1 336!,該第一觸發器閘極G1 336^耦合至NPN電晶體 3 1 0!的基極。該NPN電晶體3 10!的射極(亦即,陰極)韓合至 I /〇坪塾1 04 ’並且第一觸發器閘極g 1 3 3 6 i轉合至接地 112。 參考居弟一 SCR 3062’该PNP電晶體312〗的射極(亦即, 陽極)耦合至I/O焊墊104,並且PNP電晶體3 122的基極係耦 合至NPN電晶體31〇2的集極。該PNP電晶體3122的集極耦合 至NPN電晶體3102的基極,形成第一觸發器閘極gi 3362。 該NPN電晶體3 10!的射極(亦即’陰極)係合至接地1丨2,並 -44 - 本紙張尺度適用中國國家標準(CNS) Λ4規格(210 X 297公董·) 543179 A7 ------- B7 五、發明説) 且遠第二觸發器閘極G2 3342耦合至供應線2004。 通常二極體係分別加於保護裝置之上,以提供相反極性 犬員型命電放電(ESD)情況的導電通路,其中該SCR 306為不 /舌動的然而’熟讀此藝者知道,可很便利地使用此額外 二極體(亦即,Dp和Dn)做為該SCR 306的一部份,而此二 極體也已出現於SCR中。 在靜電放電(ESD)的情況下,第一 SCR 306!在固定壓力情 況時提供一夾止至供應線2004 ,其中帶負電的靜電放電 (ESD )情況係發生在I / 〇焊墊104,而不是在接地電位的供 應線2004。該第二SCR 3062在固定壓力情況時提供一夾止 至接地1 12,其中帶正電的靜電放電(ESD)係發生在1/〇焊 塾1 〇4 ’而不是在接地電位的gnd 1 1 2。相反壓力情況(帶 正電的靜電放電(ESD)是發生在1/0 104,而不是在接地電 位的供應2004 ;並且帶負電的靜電放電(ESD)是發生在1/〇 1〇4,而不是在接地電位的(^〇112)時,係由每一個%11 306的基極至射極提供二極體1)?和]:)11。在該固定靜電放電 (ESD )壓力情況時,該基極至射極二極體之一將寄生vdd 到GND電容2804充電至供應線2004和接地1 12之間。換句 話說,該VDD到GND電容2804提供一電載入,以致能電流 在此基極至射極二極體内的流動。當穿過該基極至射極二 極體的電壓降在第一閘極G 1 3361達到約加〇·7伏特,或該第 二閘極G2 33h達到約減〇.7伏特時,將開啟該SCR 3〇6,並 且將靜電放電(ESD )電流分流至該各別接地(亦即,接地 1 1 2或該供應線2004二者其中之一)。 __- 45 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543179 A7 —B7 五、發明説明(42 ) 圖29描逑一 SCR 306互補輸入保護電路2902之第二具體實 施例概要圖。圖29之第二具體實施例與圖28的第一具體實 施例相同,只除了前者有二個額外的二極體鏈320!和3202 係分別耦合至SCR 306!和3062的觸發器閘極。特別是,第 一鏈3 2 0!内第一二極體的陽極(圖示為具有3個串聯耦合的 二極體)耦合至PNP電晶體312!的射極,而二極體鏈320!$ 最後二極體的陰極則耦合至第一觸發器閘極G1 3 3 6 i。類似 地,第二鏈32〇2内第一二極體的陽極(圖示為具有3個串聯 李馬合的二極體)耦合至第二觸發器閘極G2 3342,而該二極 體鏈3 2〇2内最後二極體的陰極則耦合至npn電晶體3 1 02的射 極0 利用該第一和第二二極體鏈32〇ι和3202以提供除了 VDD到 GND電容之外的電容性載入,並且使觸發電壓增至供應線 電壓之上。也參考圖2,在該I/O焊墊1〇4和接地n2之間的 第一 SCR 306J^在大約2.8伏特時觸發。此外,相同的分析 也適用於該第二SCR 3062。 圖30描述一 SCR 3 06互補輸入保護電路3〇〇2之第三具體實 施例概要圖。圖30的第三具體實施例與圖28的第一具體實 施例相同(或圖2 9的第一具體實施例),只除了前者的互補 SCR保護電路3002的每一個焊墊3〇〇61和3〇〇62均具有金氧半 導體裝置3004,以做為載入元件。
特別是’該第一 SCR焊墊30(^包括一 SCR 306!,其N型 金氧半導體裝置3004!並聯耦合至npn電晶體3 10!,以致於 N型金氧半導體裝置300A的源極和汲極皆分別耦合至NpN ___ - 46 二 本紙張尺度適用中國國家標準(CNS) A4規烙(210 X 297公赘) 543179 43 五、發明説明( 電晶體3 1 0 i的射極和集極。此外,該N型金氧半導體裝置 3 004!的閘極係耦合至第一觸發器閘極G1 336ι。 類似地,該第二SCR焊墊30062包括一 SCR 3062,其p型 金氧半導體裝置30042並聯耦合至pNp電晶體3122 ,以致於p 型至氧半導體裝置3〇 Ο、的源極和汲極皆分別摘合至該pNp 黾曰曰體3 1 22的射極和集極。此外,該p型金氧半導體裝置 30042的閘極耦合至第二觸發器閘極G2 3342。該金氧半導 體裝置3004的門檻電壓範圍約在〇·2到〇6伏特之間,小於 SCR 3061和3062的觸發器閘極G1 336i*G2 3342的各別基極 射極或射極至基極界面電壓(亦即,約〇. 7伏特)。 在例如發生於供應線(VDD) 2〇〇4的帶正電靜電放電(ESD) 情況下,其中I/O焊墊1〇4位於接地電位,該接地線ιΐ2將從 NPN電晶體306!的基極至射極界面拉高至約〇.7伏特。連接 至第一 SCR焊墊3006!的第一觸發器閘極G1 336!的N型金氧 半導體裝置300A,其閘極的門檻電壓小於〇.7伏特,以致將 開啟N型金氧半導體電晶體3〇〇4ι。應注意到,該金氧半導 體裝置僅在金氧半導體模式中運作,並且不似例如具有N 型金氧半導體觸發器裝置的低電壓觸發scr(lvtscr)等的 先^技藝裝置’此裝置並未利用崩潰。一旦啟動N型金氧 半導體電晶體3004!,SCR 306!觸發器閘極334!的電位即 被拉低,並且使SCR易於導通。一旦在VDD 2004的帶正電 靜電放電(ESD)電壓超過SCR 306!的維持電壓,該靜電放 電(ESD )電流將分流至已接地的I / 〇焊塾1 。 在正常電路運作下,該G N D供應線π 2已接地,以致於 -47 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543179 A7 B7 五、發明説明(44 ) 不會出現穿過SCR 3 06!基極至射極的電壓降,連帶使N型 金氧半導體300^的閘極保持接地,並且結果關閉N型金氧 半導體裝置300^。熟諳此藝者將認識到,同樣的運作分析 也適用於該第二SCR焊墊30062。如此一來,圖30第三具體 實施例的優點之一為,在正常運作下不會有如圖29的二極 體開啟鏈所發生的洩漏電流。 雖然在此已圖示並詳細敘述合併本發明教義之各種具體 實施例,那些熟諳此藝者隨時可設計許多其它不同的具體 實施例,而仍含有這些教義。 __- 48 - 本紙張尺度適用中國國家標準(C NS) A4規格(210 X 297公發)

Claims (1)

  1. 543179 A8 B8 CS _____D8 申請專利範圍 "~ 1 . 2. 3. 4. 一種靜電放電(ESD)保護電路( 302到902),位於具有保 護電路的半導體積體電路(丨C )( 1 〇〇)内,該靜電放電 (ESD)保護電路包括: 一焊墊(104),適於連接至該積體電路的保護電路節 點; 一靜電放電(ESD)保護裝置(3〇6),耦合於該焊墊和接 地(1 12)之間;及 一二極體開啟裝置(308),依順向傳導的方向從該焊墊 耦合至該靜電放電(ESD)保護裝置的第一閘極(336)。 如申請專利範圍第1項之靜電放電(ESD )保護電路,其中 該ESD保護裝置係選自由下列各物組成之群,包括矽晶 控制整 >瓦!§ ( S C R)和N型金氧半導體裝置。 如申請專利範圍第2項之靜電放電(ESD )保護電路,尚包 括一第一電阻(341),耦合至該靜電放電(ESd)保護裝置 的第一閘極和接地。 一種靜電放電(ESD)保護電路(1〇〇2到1302),位於具有 保護電路之半導體積體電路1〇〇)内,該靜電放電 (ESD)保護電路包括: 一焊塾(1 04),適於連接至該積體電路的保護電路節 點; 一靜電放電(ESD)保護裝置(3〇8),耦合於該焊墊和接 地(112)之間;及 一二極體開啟裝置(308),依順向傳導的方向從該靜電 放電(ESD)保護裝置的閘極(334)耦合至接地。 -49 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公赞) 543179 AS B8 C8 _D8 、申請專利範圍 5 .如申凊專利範圍第丨5項之靜電放電(E S D )保護電路,其 中該靜電放電(ESD)保護裝置係選自由下列各物組成之 群’包括矽晶控制整流器(SCR)和P型金氧半導體裝置。 6. —種靜電放電(ESD)保護電路(14〇2到16〇2),位於具有 保護電路之半導體積體電路(IC)(100)内,該靜電放電 (ESD)保護電路包括: 一焊墊(1 04),適於連接至該積體電路的保護電路節 點; 一碎晶控制整流器(SCR)(306),耦合於該焊墊和接地 (1 12)之-間; 一第一電阻(341),耦合至該靜電放電(ESD)保護裝置 的第一閘極( 336)和接地;及 一耦合電容器( 1304),耦合至該SCR的第二閘極(334) 和接地。 7· —種靜電放電(ESD)保護電路(1 502),位於具有保護電 路半導體積體電路(IC)(100)内,該靜電放電(ESD)保護 電路包括: 一焊墊(1 04),適於連接至該積體電路的保護電路節 點; 一矽晶控制整流器(SCR)(306),耦合於該焊墊和接地 (Π 2)之間; 一第一電阻(341),耦合至該靜電放電(ESD)保護裝置 的第一閘極( 336)和接地;及 一耦合電容器(1304),耦合至該SCR的第一閘極和該 -50 - 本紙悵尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) M3179 Λ8 B8 C8 ______ ㈤ ^申請專利範圍 焊墊。 8·—種靜電放電(ESD)保護電路(17〇2),位於具有保護電 路〈半導體積體電路(1C) (100)内,該靜電放電(ESD)保 護電路包括: —焊墊(1 04),適於連接至該積體電路的保護電路節 點; —SCR保護裝置(306),耦合於該焊墊和接地(n2)之 間;及 一個以上的金氧半導體開啟裝置(1708),其閘極搞合 至少與該汲極同高的電位,該金氧半導體開啟裝置係選 自由下列各物組成之群,包括N型金氧半導體和p型金氧 半導體,並且從該焊墊耦合至SCR保護裝置的第一閘極 (336) 〇 9. 一種靜電放電(ESD)保護電路(1702,18〇2),位於具有 保護電路之半導體積體電路(1C) (100)内,該靜電放電 (ESD)保護電路包括: 一焊墊(1 04),適於連接至該積體電路的保護電路節 點; 一 SCR保護裝置(306),耦合於該焊墊和接地(112)之 間;及 一齊納(Zener)二極體( 1908),依反向偏壓的方向從該 焊墊耦合至SCR保護裝置的第一閘極(336)。 10. —種靜電放電(ESD)保護電路(2102到2402),位於具有 保護電路之半導體積體電路(IC)( 1〇〇)内,該靜電放電 -51 - 本紙張尺度適用中國國家標準(CNS) A4规格(21〇X 297公费) 543179 Λ8 B8 C8 D8 六、申請專利範圍 (ESD)保護電路包括: 一焊墊(104),適於連接至該積體電路的保護電路節點; 一電容降低二極體(2 1 08),依順向傳導的模式串聯耦 合於該靜電放電(ESD )保護裝置(302)的陽極(322)和該焊 墊之間,該電容降低二極體的寄生電容值小於該ESD保 護裝置( 302)的寄生電容值;及 一靜電放電(ESD)保護裝置(302),耦合於該電容降低 二極體和接地(112)之間。 11. 一種靜電放電(ESD)保護電路(2002),位於具有保護電 路和複數個混合供應電壓線(2004)之半導體積體電路 (IC )(100)内,該靜電放電(ESD)保護電路包括·· 一矽晶控制整流器(SCR)(306),具有一陽極(322)和陰 極,該陽極耦合至第一電壓供應線(2004D,並且該陰極 耦合至接地;及 複數個寄生電容(2006),分別耦合於每一個該電壓供 應線和該接地陰極之間。 12. —種具有電流鏡像的觸發器的多指銷靜電放電(ESD)保 護裝置(2702),包括: 一溫度補償觸發器裝置(2708),具有至少一個第一 P型 金氧半導體裝置(2610)串聯耦合於電壓供應線(2004)和 至少一個觸發器二極體320之間,該一個以上的觸發器二 極體依向前傳導的方向耦合至接地(1 1 2); 至少二個SCR指銷(2706),其中每一個SCR指銷包括: 一 SCR( 306),具有一陽極( 322)耦合至該電壓供應線, -52 - 本紙張尺度適用中國國家標準(CNS) A4規格(‘210X 297公釐) 543179 A BCD 六、申請專利範圍 並且一陰極棘合至接地; 一第二P型金氧半導體裝置(2704)串聯耦合於該電壓供 應線和該SCR的第一閘極( 336)之間;及 該第一 P型金氧半導體裝置的閘極,耦合至每一個該 SCR焊墊的第二P型金氧半導體裝置(2704)的閘極。 13. —種具有電流鏡像的觸發器的多指銷靜電放電(ESD)保 護裝置(2702),包括: 一溫度補償觸發器裝置(2708),具有至少一個第一N型 金氧半導體裝置(2610)串聯耦合於接地(112)和至少一個 觸發器i極體320之間,該至少一個觸發器二極體依順向 導通的方向耦合至一電壓供應線(2004); 至少二個SCR指銷(2706),其中每一個SCR指銷包括: 一 SCR(306),具有一陽極(322)耦合至該電壓供應線, 並且一陰極耦合至接地; 一第二N型金氧半導體裝置(2704),串聯耦合於接地和 該S C R的第二閘極(3 3 4)之間;及 該第一 N型金氧半導體裝置的閘極,耦合至每一個該 SCR指銷的第二N型金氧半導體裝置(2704)的閘極。 14. 一種具有電流鏡像的觸發器的多指銷SCR靜電放電(ESD) 保護裝置(2702),包括: 一溫度補償觸發器裝置(2708),具有至少一個第一 P型 金氧半導體裝置(2610)串聯耦合於電壓供應線(2004)和 至少一個觸發器二極體(320)之間,該至少一個觸發器二 極體依順向傳導的方向耦合至至少一個N型金氧半導體 -53 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) D8 六、申請專利範圍 裝置,該至少一個N型金氧半導體裝置耦合至 (112) ; ^ 至少二個SCR指銷(2706),其中每一個SCR指銷包括: 一 SCR(306),具有一陽極(322)耦合至該電壓供應線, 並且一陰極耦合至接地; “ 一第二P型金氧半導體裝置(2704),串聯耦合於該電壓 供應線和該SCR的第一閘極(336)之間;及 包L 該第一P型金氧半導體裝置的閘極,耦合至每一個該二 極體開啟矽晶控制整流器(DTSCR)指銷的第二p型金氧 半導體裝置(27〇4)的閘極; 一第二N型金氧半導體裝置(27〇4),争聯耦合至接地和 该SCR的第二閘極(3 3 4)之間;及 該第一 N型金氧半導體裝置的閘極,耦合至每一個該二 極體開啟矽晶控制整流器(DTSCR)指銷的第二N型金氧 半導體裝置(2704)的閘極。 15· —種互補SCR靜電放電(ESD)保護電路(2802)包括: 一第一 SCR 306丨’具有一陽極耦合至電壓供應線 (2004); —陰極耦合至I/O焊墊(1〇4);和一第一觸發器 閘極( 336!)耦合至接地(112); 一第一 SCR 3062,具有一陽極摘合至該丨/0焊塾 (104); —陰極耦合至接地(丨12);和一第二觸發器閘極 (3342)耦合至該電壓供應線(2〇〇4);及 其中寄生電容(2 804)係形成於該電壓供應線和接地之 間0 -54 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公發)
TW091105064A 2001-03-16 2002-03-18 Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies TW543179B (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US27642401P 2001-03-16 2001-03-16
US27641601P 2001-03-16 2001-03-16
US27641501P 2001-03-16 2001-03-16
US31854801P 2001-09-11 2001-09-11
US10/099,600 US6768616B2 (en) 2001-03-16 2002-03-15 Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies

Publications (1)

Publication Number Publication Date
TW543179B true TW543179B (en) 2003-07-21

Family

ID=27501165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091105064A TW543179B (en) 2001-03-16 2002-03-18 Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies

Country Status (6)

Country Link
US (1) US6768616B2 (zh)
EP (3) EP2395620B1 (zh)
JP (1) JP4176481B2 (zh)
AT (1) ATE520186T1 (zh)
TW (1) TW543179B (zh)
WO (1) WO2002075891A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387024B (zh) * 2008-11-04 2013-02-21 Mediatek Inc 半導體裝置以及修改積體電路的方法
TWI611645B (zh) * 2016-10-12 2018-01-11 力旺電子股份有限公司 靜電放電電路

Families Citing this family (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747857B1 (en) * 2002-02-01 2004-06-08 Taiwan Semiconductor Manufacturing Company Clamping circuit for stacked NMOS ESD protection
JP4008744B2 (ja) * 2002-04-19 2007-11-14 株式会社東芝 半導体装置
US20040212936A1 (en) * 2002-09-27 2004-10-28 Salling Craig T. Diode-string substrate-pumped electrostatic discharge protection
US6646309B1 (en) * 2002-10-17 2003-11-11 Taiwan Semiconductor Manufacturing Co. Ltd. Electrostatic discharge trigger
DE10255130B4 (de) * 2002-11-26 2007-03-22 Infineon Technologies Ag Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen mit parallelem Strompfad
US6989572B2 (en) 2003-07-09 2006-01-24 Semiconductor Components Industries, L.L.C. Symmetrical high frequency SCR structure
US20050045952A1 (en) * 2003-08-27 2005-03-03 International Business Machines Corporation Pfet-based esd protection strategy for improved external latch-up robustness
JP3851893B2 (ja) 2003-08-27 2006-11-29 株式会社東芝 半導体集積回路装置
US20050111150A1 (en) * 2003-11-25 2005-05-26 King Billion Electronics Co., Ltd. Electrostatic discharge protection circuit
US7285458B2 (en) * 2004-02-11 2007-10-23 Chartered Semiconductor Manufacturing Ltd. Method for forming an ESD protection circuit
DE102004009981B4 (de) * 2004-03-01 2005-12-29 Infineon Technologies Ag ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung
US20050213271A1 (en) * 2004-03-24 2005-09-29 Nui Chong Electrostatic discharge protection circuits
JP3825785B2 (ja) * 2004-03-25 2006-09-27 株式会社東芝 半導体装置
JP4515822B2 (ja) * 2004-05-25 2010-08-04 株式会社東芝 静電保護回路及びこれを用いた半導体集積回路装置
CN1998120A (zh) * 2004-06-08 2007-07-11 沙诺夫公司 用于提供电流控制的静电放电保护的方法和装置
US20050275029A1 (en) * 2004-06-15 2005-12-15 Jeffrey Watt Fast turn-on and low-capacitance SCR ESD protection
US9842629B2 (en) 2004-06-25 2017-12-12 Cypress Semiconductor Corporation Memory cell array latchup prevention
US7773442B2 (en) 2004-06-25 2010-08-10 Cypress Semiconductor Corporation Memory cell array latchup prevention
US7027278B1 (en) * 2004-07-22 2006-04-11 National Semiconductor Corporation Stacked high-voltage ESD protection clamp with triggering voltage circuit control
US7525779B2 (en) * 2004-08-30 2009-04-28 Zi-Ping Chen Diode strings and electrostatic discharge protection circuits
WO2006033993A1 (en) * 2004-09-16 2006-03-30 Sarnoff Corporation Apparatus for esd protection
US20060092592A1 (en) * 2004-10-14 2006-05-04 Taiwan Semiconductor Manufacturing Co. ESD protection circuit with adjusted trigger voltage
DE102004050665A1 (de) * 2004-10-18 2006-05-04 Mk-Elektronik-Gmbh Elektronikstromversorgung
US7408754B1 (en) 2004-11-18 2008-08-05 Altera Corporation Fast trigger ESD device for protection of integrated circuits
US7256460B2 (en) * 2004-11-30 2007-08-14 Texas Instruments Incorporated Body-biased pMOS protection against electrostatic discharge
US20060125054A1 (en) * 2004-12-14 2006-06-15 Electronics And Telecommunications Research Institute Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier
US7342281B2 (en) * 2004-12-14 2008-03-11 Electronics And Telecommunications Research Institute Electrostatic discharge protection circuit using triple welled silicon controlled rectifier
JP2008524857A (ja) * 2004-12-15 2008-07-10 サーノフ コーポレーション 低電圧トリガ要素を有するデバイス
JP4504850B2 (ja) * 2005-03-17 2010-07-14 パナソニック株式会社 半導体集積回路装置
JP4980575B2 (ja) * 2005-03-30 2012-07-18 ラピスセミコンダクタ株式会社 静電保護回路及び該静電保護回路を含む半導体装置
US7859803B2 (en) * 2005-09-19 2010-12-28 The Regents Of The University Of California Voltage overload protection circuits
CN101517671B (zh) * 2005-09-19 2013-04-10 加州大学评议会 Esd保护电路
US7813092B2 (en) * 2005-09-19 2010-10-12 The Regents Of The University Of California ESD unit protection cell for distributed amplifiers
US20090128469A1 (en) * 2005-11-10 2009-05-21 Sharp Kabushiki Kaisha Display Device and Electronic Device Provided with Same
US7655972B2 (en) * 2005-11-21 2010-02-02 International Business Machines Corporation Structure and method for MOSFET with reduced extension resistance
US20070131965A1 (en) * 2005-12-08 2007-06-14 Electronics And Telecommunications Research Institute Triple-well low-voltage-triggered ESD protection device
US7791851B1 (en) 2006-01-24 2010-09-07 Cypress Semiconductor Corporation Cascode combination of low and high voltage transistors for electrostatic discharge circuit
US7385793B1 (en) * 2006-01-24 2008-06-10 Cypress Semiconductor Corporation Cascode active shunt gate oxide project during electrostatic discharge event
US7709896B2 (en) * 2006-03-08 2010-05-04 Infineon Technologies Ag ESD protection device and method
KR100895431B1 (ko) * 2006-06-30 2009-05-07 주식회사 하이닉스반도체 정전기 방전 보호 장치
US7609495B2 (en) * 2006-10-31 2009-10-27 Infineon Technologies Ag Electrostatic discharge (ESD) protection arrangement and ESD protection method
US8120887B2 (en) * 2007-02-28 2012-02-21 Alpha & Omega Semiconductor, Ltd. MOS transistor triggered transient voltage suppressor to provide circuit protection at a lower voltage
US7859807B2 (en) * 2007-03-22 2010-12-28 Realtek Semiconductor Corp. ESD protection circuit and method thereof
US7826185B2 (en) * 2007-03-28 2010-11-02 International Business Machines Corporation Structure and circuit technique for uniform triggering of multifinger semiconductor devices with tunable trigger voltage
US7714356B2 (en) * 2007-10-31 2010-05-11 International Business Machines Corporation Design structure for uniform triggering of multifinger semiconductor devices with tunable trigger voltage
DE102007033517A1 (de) 2007-07-18 2009-01-22 Infineon Technologies Ag Schutzstruktur für elektronische Bauelemente
US20090052102A1 (en) * 2007-08-20 2009-02-26 Kabushiki Kaisha Toshiba Semiconductor device
JP2009054851A (ja) * 2007-08-28 2009-03-12 Panasonic Corp 半導体集積回路
US7672101B2 (en) * 2007-09-10 2010-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit and method
EP2037501A1 (en) * 2007-09-14 2009-03-18 Interuniversitair Microelektronica Centrum Vzw Fast triggering ESD protection device and method for designing same
US7943438B2 (en) * 2008-02-14 2011-05-17 International Business Machines Corporation Structure and method for a silicon controlled rectifier (SCR) structure for SOI technology
US7800128B2 (en) 2008-06-12 2010-09-21 Infineon Technologies Ag Semiconductor ESD device and method of making same
US8247839B2 (en) * 2008-07-09 2012-08-21 Sofics Bvba ESD protection device with increased holding voltage during normal operation
US20100033164A1 (en) * 2008-08-07 2010-02-11 Transient Noise Detection Circuit Transient noise detection circuit
GB2464538A (en) * 2008-10-17 2010-04-28 Cambridge Silicon Radio Ltd An ESD protection circuit for a transmitter output
KR101006097B1 (ko) * 2008-11-10 2011-01-07 주식회사 하이닉스반도체 정전기 보호회로
US8283698B2 (en) * 2009-04-15 2012-10-09 Sofics Bvba Electrostatic discharge protection
JP5486962B2 (ja) * 2009-04-28 2014-05-07 株式会社メガチップス 半導体集積回路
TWI379398B (en) * 2009-05-20 2012-12-11 Ind Tech Res Inst Electrostatic discharge clamp circuit
US8693149B2 (en) * 2009-05-20 2014-04-08 Semiconductor Components Industries, Llc. Transient suppression device and method therefor
JP2010278188A (ja) * 2009-05-28 2010-12-09 Renesas Electronics Corp 半導体集積回路装置
CN101908759B (zh) * 2009-06-08 2013-02-06 财团法人工业技术研究院 静电放电箝制电路
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
US8427796B2 (en) * 2010-01-19 2013-04-23 Qualcomm, Incorporated High voltage, high frequency ESD protection circuit for RF ICs
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
CN102456685B (zh) * 2010-10-19 2013-09-11 上海华虹Nec电子有限公司 高压静电保护器件
US8456785B2 (en) 2010-10-25 2013-06-04 Infineon Technologies Ag Semiconductor ESD device and method
US8373956B2 (en) 2010-11-11 2013-02-12 International Business Machines Corporation Low leakage electrostatic discharge protection circuit
US20120127617A1 (en) * 2010-11-24 2012-05-24 Achim Werner Electrostatic Discharge Circuit
US10199482B2 (en) 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8467162B2 (en) * 2010-12-30 2013-06-18 United Microelectronics Corp. ESD protection circuit and ESD protection device thereof
JP2012142502A (ja) * 2011-01-05 2012-07-26 Sony Corp 保護素子及び保護素子を備えた半導体装置
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US20140021557A1 (en) * 2011-03-30 2014-01-23 Freescale Semiconductor, Inc. Apparatus for forward well bias in a semiconductor integrated circuit
TWI469306B (zh) * 2011-04-29 2015-01-11 Faraday Tech Corp 靜電放電保護電路
US8803193B2 (en) * 2011-05-11 2014-08-12 Analog Devices, Inc. Overvoltage and/or electrostatic discharge protection device
US8675322B2 (en) * 2011-05-11 2014-03-18 Macronix International Co., Ltd. Electrostatic discharge protection device
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
TWI449151B (zh) * 2011-10-05 2014-08-11 Faraday Tech Corp 靜電放電保護裝置
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8829570B2 (en) 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8885305B2 (en) * 2012-04-25 2014-11-11 Globalfoundries Singapore Pte. Ltd. Method and apparatus for ESD circuits
US8929039B2 (en) * 2012-05-24 2015-01-06 International Business Machines Corporation Silicon controlled rectifier (SCR) clamp including metal insulator transition (MIT) resistor
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
JP2014026996A (ja) * 2012-07-24 2014-02-06 Toshiba Corp Esd保護回路
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
JP2014117105A (ja) * 2012-12-11 2014-06-26 Fujitsu Semiconductor Ltd 制御装置および電源装置
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US20140268446A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Radio frequency integrated circuit (rfic) charged-device model (cdm) protection
US9882375B2 (en) * 2013-03-15 2018-01-30 Sofics Bvba High holding voltage clamp
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
US9054521B2 (en) 2013-06-25 2015-06-09 Hong Kong Applied Science & Technology Research Institute Company, Ltd. Electro-static-discharge (ESD) protection structure with stacked implant junction transistor and parallel resistor and diode paths to lower trigger voltage and raise holding volatge
US9236733B2 (en) * 2013-07-26 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge protection
US9594172B1 (en) * 2013-09-09 2017-03-14 The United States Of America, As Represented By The Secretary Of The Navy Solid-state spark chamber for detection of radiation
US9685431B2 (en) 2013-09-27 2017-06-20 Sofics Bvba Semiconductor device for electrostatic discharge protection
US9438033B2 (en) 2013-11-19 2016-09-06 Analog Devices, Inc. Apparatus and method for protecting RF and microwave integrated circuits
WO2015075495A1 (en) 2013-11-22 2015-05-28 Freescale Semiconductor, Inc. Electrostatic discharge protection circuits and structures and methods of manufacture
JP6375618B2 (ja) * 2013-12-09 2018-08-22 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置
US10283959B2 (en) * 2014-08-01 2019-05-07 International Business Machines Corporation ESD state-controlled semiconductor-controlled rectifier
US9484739B2 (en) 2014-09-25 2016-11-01 Analog Devices Global Overvoltage protection device and method
JP6329054B2 (ja) * 2014-10-10 2018-05-23 トヨタ自動車株式会社 スイッチング回路
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
JP6566316B2 (ja) * 2015-10-23 2019-08-28 Tianma Japan株式会社 保護回路および電子機器
KR102410020B1 (ko) * 2015-12-21 2022-06-22 에스케이하이닉스 주식회사 낮은 트리거전압을 갖는 정전기 방전 보호 소자
US10381826B2 (en) * 2016-04-22 2019-08-13 Globalfoundries Singapore Pte. Ltd. Integrated circuit electrostatic discharge protection
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) * 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US20180159318A1 (en) * 2016-12-07 2018-06-07 Novatek Microelectronics Corp. Power Rail Clamp Circuit
US10347622B2 (en) 2017-01-05 2019-07-09 Globalfoundries Inc. Silicon-controlled rectifiers having a cathode coupled by a contact with a diode trigger
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
TWI661530B (zh) 2018-02-13 2019-06-01 力晶積成電子製造股份有限公司 靜電放電保護元件
CN110349948B (zh) * 2018-04-04 2021-11-30 旺宏电子股份有限公司 静电放电保护装置及其应用
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US11004849B2 (en) 2019-03-06 2021-05-11 Analog Devices, Inc. Distributed electrical overstress protection for large density and high data rate communication applications
US11342323B2 (en) 2019-05-30 2022-05-24 Analog Devices, Inc. High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions
US11335674B2 (en) 2019-06-27 2022-05-17 Globalfoundries U.S. Inc. Diode triggered silicon controlled rectifier (SCR) with hybrid diodes
US11362203B2 (en) 2019-09-26 2022-06-14 Analog Devices, Inc. Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions
US11430881B2 (en) 2020-03-05 2022-08-30 Globalfoundries U.S. Inc. Diode triggered compact silicon controlled rectifier
US11595036B2 (en) 2020-04-30 2023-02-28 Analog Devices, Inc. FinFET thyristors for protecting high-speed communication interfaces
US11581729B2 (en) 2020-05-01 2023-02-14 Cypress Semiconductor Corporation Combined positive and negative voltage electrostatic discharge (ESD) protection clamp with cascoded circuitry
JP7547874B2 (ja) 2020-09-01 2024-09-10 オムロン株式会社 過電流保護回路及びスイッチング回路
US11658480B2 (en) 2020-10-13 2023-05-23 Globalfoundries U.S. Inc. Ultra-low leakage electrostatic discharge device with controllable trigger voltage
CN115050734A (zh) 2021-03-09 2022-09-13 力晶积成电子制造股份有限公司 可控硅整流器
KR102440203B1 (ko) * 2021-05-28 2022-09-05 (주)아트로닉스 Esd 보호용 반도체 소자 및 그의 제조 방법
US12055589B1 (en) * 2023-01-13 2024-08-06 Hamilton Sundstrand Corporation Contactor drives having normally-on solid state switches

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US783301A (en) 1904-06-17 1905-02-21 Ferdinand Dallas Mcmillan Boiler-cleaner.
US5465189A (en) 1990-03-05 1995-11-07 Texas Instruments Incorporated Low voltage triggering semiconductor controlled rectifiers
DE69211790T2 (de) * 1991-08-27 1996-11-07 At & T Corp Gleichtaktüberspannungsschutzschaltung
US5272371A (en) 1991-11-19 1993-12-21 Sgs-Thomson Microelectronics, Inc. Electrostatic discharge protection structure
US5591661A (en) 1992-04-07 1997-01-07 Shiota; Philip Method for fabricating devices for electrostatic discharge protection and voltage references, and the resulting structures
US5272097A (en) 1992-04-07 1993-12-21 Philip Shiota Method for fabricating diodes for electrostatic discharge protection and voltage references
US5452171A (en) 1992-06-15 1995-09-19 Hewlett-Packard Company Electrostatic discharge protection circuit for integrated circuits
US5400202A (en) 1992-06-15 1995-03-21 Hewlett-Packard Company Electrostatic discharge protection circuit for integrated circuits
US5430595A (en) 1993-10-15 1995-07-04 Intel Corporation Electrostatic discharge protection circuit
US5485024A (en) * 1993-12-30 1996-01-16 Linear Technology Corporation Electrostatic discharge circuit
US5561577A (en) 1994-02-02 1996-10-01 Hewlett-Packard Company ESD protection for IC's
US5550699A (en) 1994-08-15 1996-08-27 Hewlett-Packard Co. Hot plug tolerant ESD protection for an IC
US5625522A (en) 1994-08-29 1997-04-29 Cypress Semiconductor Corp. Apparatus for smart power supply ESD protection structure
US5907462A (en) 1994-09-07 1999-05-25 Texas Instruments Incorporated Gate coupled SCR for ESD protection circuits
US5500546A (en) * 1994-09-16 1996-03-19 Texas Instruments Incorporated ESD protection circuits using Zener diodes
US5610425A (en) 1995-02-06 1997-03-11 Motorola, Inc. Input/output electrostatic discharge protection circuit for an integrated circuit
US5754380A (en) 1995-04-06 1998-05-19 Industrial Technology Research Institute CMOS output buffer with enhanced high ESD protection capability
US5675469A (en) * 1995-07-12 1997-10-07 Motorola, Inc. Integrated circuit with electrostatic discharge (ESD) protection and ESD protection circuit
EP0785576A3 (en) * 1995-09-29 1998-10-07 Texas Instruments Incorporated Circuit including protection means
US5671111A (en) * 1995-10-30 1997-09-23 Motorola, Inc. Apparatus for electro-static discharge protection in a semiconductor device
US5856214A (en) * 1996-03-04 1999-01-05 Winbond Electronics Corp. Method of fabricating a low voltage zener-triggered SCR for ESD protection in integrated circuits
EP0803955A3 (en) * 1996-04-25 1998-05-20 Texas Instruments Incorporated An electrostatic discharge protection circuit
US6125021A (en) 1996-04-30 2000-09-26 Texas Instruments Incorporated Semiconductor ESD protection circuit
US5728612A (en) 1996-07-19 1998-03-17 Lsi Logic Corporation Method for forming minimum area structures for sub-micron CMOS ESD protection in integrated circuit structures without extra implant and mask steps, and articles formed thereby
US5781388A (en) 1996-09-03 1998-07-14 Motorola, Inc. Non-breakdown triggered electrostatic discharge protection circuit for an integrated circuit and method therefor
US5877927A (en) * 1996-10-01 1999-03-02 Intel Corporation Method and apparatus for providing electrostatic discharge protection for high voltage inputs
US5821572A (en) 1996-12-17 1998-10-13 Symbios, Inc. Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection
US5780905A (en) 1996-12-17 1998-07-14 Texas Instruments Incorporated Asymmetrical, bidirectional triggering ESD structure
US5872378A (en) * 1997-04-07 1999-02-16 International Business Machines Corporation Dual thin oxide ESD network for nonvolatile memory applications
US6002567A (en) 1997-10-17 1999-12-14 Lsi Logic Corporation ESD protection for high voltage level input for analog application
US5978192A (en) * 1997-11-05 1999-11-02 Harris Corporation Schmitt trigger-configured ESD protection circuit
TW373316B (en) * 1998-01-09 1999-11-01 Winbond Electronic Corp Electrostatic discharge protect circuit having erasable coding ROM device
US5959488A (en) * 1998-01-24 1999-09-28 Winbond Electronics Corp. Dual-node capacitor coupled MOSFET for improving ESD performance
US5959821A (en) 1998-07-02 1999-09-28 Xilinx, Inc. Triple-well silicon controlled rectifier with dynamic holding voltage
US5982601A (en) * 1998-07-30 1999-11-09 Winbond Electronics Corp. Direct transient-triggered SCR for ESD protection
US6304127B1 (en) 1998-07-30 2001-10-16 Winbond Electronics Corp. Negative-voltage-trigger SCR with a stack-gate ESD transient switch
US6233130B1 (en) 1998-07-30 2001-05-15 Winbond Electronics Corp. ESD Protection device integrated with SCR
US6069782A (en) 1998-08-26 2000-05-30 Integrated Device Technology, Inc. ESD damage protection using a clamp circuit
US6157530A (en) * 1999-01-04 2000-12-05 International Business Machines Corporation Method and apparatus for providing ESD protection
US6411485B1 (en) * 1999-11-04 2002-06-25 United Microelectrics Corp. Electrostatic discharge protection circuit for multi-voltage power supply circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387024B (zh) * 2008-11-04 2013-02-21 Mediatek Inc 半導體裝置以及修改積體電路的方法
TWI611645B (zh) * 2016-10-12 2018-01-11 力旺電子股份有限公司 靜電放電電路

Also Published As

Publication number Publication date
US20020154463A1 (en) 2002-10-24
EP2395620A1 (en) 2011-12-14
EP1368874B2 (en) 2015-02-18
US6768616B2 (en) 2004-07-27
EP1368874A1 (en) 2003-12-10
WO2002075891A1 (en) 2002-09-26
JP4176481B2 (ja) 2008-11-05
EP2393177B1 (en) 2015-12-30
ATE520186T1 (de) 2011-08-15
EP1368874B8 (en) 2011-10-05
EP2393177A1 (en) 2011-12-07
EP1368874A4 (en) 2007-02-28
JP2004533713A (ja) 2004-11-04
EP1368874B1 (en) 2011-08-10
EP2395620B1 (en) 2015-06-17

Similar Documents

Publication Publication Date Title
TW543179B (en) Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US7548401B2 (en) Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US7589944B2 (en) Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US7667243B2 (en) Local ESD protection for low-capicitance applications
US5825600A (en) Fast turn-on silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection
US6804095B2 (en) Drain-extended MOS ESD protection structure
US7538998B2 (en) Electrostatic discharge protection circuit
US6624487B1 (en) Drain-extended MOS ESD protection structure
US20140167099A1 (en) Integrated circuit including silicon controlled rectifier
US6690066B1 (en) Minimization and linearization of ESD parasitic capacitance in integrated circuits
US20040212936A1 (en) Diode-string substrate-pumped electrostatic discharge protection
US7869175B2 (en) Device for protecting semiconductor IC
KR20100003569A (ko) 사이리스터를 이용한 esd 보호 회로
EP1946381A4 (en) CAPACITYARM SCR WITH TRIGGER ELEMENT
US20060125054A1 (en) Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier
CN100463177C (zh) 低触发电压硅控整流器和其电路
US6963111B2 (en) Efficient pMOS ESD protection circuit
US7256460B2 (en) Body-biased pMOS protection against electrostatic discharge
US20060157799A1 (en) Low trigger voltage, low leakage esd nfet
US20040190209A1 (en) Apparatus for providing ESD protection for MOS input devices having ultra-thin gate oxides
US8526147B2 (en) High voltage tolerant SCR clamp with avalanche diode triggering circuit
TWI221662B (en) Semiconductor device having a protective circuit
JP2006278911A (ja) 静電保護回路及び該静電保護回路を含む半導体装置
US20170085078A1 (en) Hot plug immunity for circuit protecting against electrostatic discharge events
US7098522B2 (en) High voltage device with ESD protection

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees