TW533509B - Method for heat-treating silicon wafer and silicon wafer - Google Patents

Method for heat-treating silicon wafer and silicon wafer Download PDF

Info

Publication number
TW533509B
TW533509B TW088115677A TW88115677A TW533509B TW 533509 B TW533509 B TW 533509B TW 088115677 A TW088115677 A TW 088115677A TW 88115677 A TW88115677 A TW 88115677A TW 533509 B TW533509 B TW 533509B
Authority
TW
Taiwan
Prior art keywords
heat treatment
silicon wafer
wafer
hydrogen
temperature
Prior art date
Application number
TW088115677A
Other languages
English (en)
Inventor
Shoji Akiyama
Norihiro Kobayashi
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Application granted granted Critical
Publication of TW533509B publication Critical patent/TW533509B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

533509 at B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1) 技術領域 本發明係有關矽晶圓之熱處理方法，尤指有關使矽晶 圓表面之微粗糙度提高，可抑制滑動（EUp )轉位之發生 •或重金屬污染的熱處理方法及供由此熱處理而得的半導體 裝置用之有用的高品質矽晶圓。 背景技術 近年，隨著MOS - L S I之高積體化，閘氧化膜係 曰益薄膜化。因此，爲獲得此較薄的氧化膜之可靠性，用 作矽晶圓之基板的品質乃被視作重要的，其中晶圓表面之 微粗糙度即被提出著。 再詳細而言，隨著Μ 0 S構造之電晶體的積體度提升 時，伴隨該積體度，乃有Μ 0 S構造之氧化膜正下方的載 體（電子及洞孔）之移動度提升的必要。CPU (中央處 理單位）之驅動頻率數變成愈高，伴隨該驅動頻率，記憶 體之寫入及讀取之速度亦當然被要求高速化，載體之移動 度的提高乃成爲重要的問題。 因此，已知晶圓表面之微粗縫度（microroughness )係 與裝置之性能及可靠性有密切的關聯一事可作爲對氧化膜 耐壓或載體之移動度等的電氣特性給予大影響之因子（參 閱 Shinya Yamaka wa et al., J. Appl. Phy s. V ol. 79，p. 911 ，1996 )。 爲使此晶圓表面之微粗糙度降低，採用特別的裝置， 例如超高真空裝置，於晶圓表面上流動電流之方法（參閱 (請先閱讀背面之注意事項再 I 本頁) 言
4VV 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4 - A7 533509 B7____ 五、發明說明（2 ) 安藤等，1995年第56屆應物講演會 預稿集27p 一 Z V - 1 3 )等。然而，欲作成超高真空係需要長時間 ，再者由真空回復至大氣壓亦需長期間，須注意在該步驟 •之間有粒子不斷的附著之問題。 又，至於爲使此微粗糙度提高的方法，係如先前提出 的日本特願平1 〇 — 1 7 6 6 9 3號公報，雖可得足夠的 微粗糙度，然而採用急速加熱、急速冷卻裝置，在還原性 氣圍下以多階段高溫實施熱處理，故步驟變成複雜，在生 產性或裝置之耐久性、滑動轉位之發生或重金屬污染等方 面會生成問題。 於通常的矽晶圓，被稱作自然氧化膜之S 1〇2層會形 成於表面上之故，爲去除此層，有以1 2 0 0 °C程度之高 溫氫淬火的必要。然而，高溫之氫淬火因滑動轉位之發生 或來自系內之重金屬污染等的問題，故有同時達成製程整 體的低溫化及微粗糙度之提高的必要。製程整體的低溫化 ，今後隨著晶圓之口徑進一步變大，機械強度變弱之際， 被視作變成愈來愈重要的。 發明之揭示 因此，本發明係有鑑於此種問題點而完成的，故本發 明之目的，係有關在還原性氣圍下’採用急速加熱、急速 冷卻裝置（以下稱RT A裝置，Rapid Thermal Annealer， 快速熱淬火裝置）熱處理矽晶圓之方法，尤其與習用者相 比，利用低溫之熱處理可較降低矽晶圓表面之微粗糙度， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事 項再本頁 •^10’ · 經濟部智慧財產局員工消費合作社印製 -5- 533509 A7 B7 五、發明說明（3 ) 以改善氧化膜耐壓、載體之移動度等的電氣特性，抑制滑 動轉位之發生或重金屬污染，係欲發揮急速加熱、急速冷 卻裝置原本具有的良品率或生產性之提高、成本降低等的 •IS i占 # 。 應達成上述目的之本發明，係採用急速加熱、急速冷 卻裝置，在還原性氣圍下熱處理矽晶圓之方法，去除該矽 晶圓表面上之自然氧化膜後，採用急速加熱、急速冷卻裝 置，在氫氣1 0 0%或含有氫1 0%以上的氬及/或氮之 混合氣體氣圍下熱處理爲特徵的矽晶圓之熱處理方法。 如此，在還原性氣圍下，採用急速加熱、急速冷卻裝 置熱處理矽晶圓之方法，去除矽晶圓表面上之自然氧化膜 後，採用急速加熱、急速冷卻裝置’在氫氣1 0 0%或含 有氫1 0 %以上之氬及/或氮之混合氣圍下若進行熱處理 時，則在保持已去除自然氧化膜之狀態’可確實的降低晶 圓表面之微粗糙度’同時亦可去除晶圓表面上存在的結晶 缺陷，可得在極低缺陷且電氣特性優越的半導體裝置用有 用的矽晶圓。 此情形，以在溫度9 5 0〜1 1 5 0 °C進行前述熱處 理1〜3 0 0秒。 如此，對採用急速加熱、急速冷卻裝置以去除自然氧 化膜的晶圓，較習用若亦可在短時間進行低溫之熱處理時 ，可顯著的降低微粗糙度。又因熱處理溫度可予較低溫化 ，故製程整體之溫度亦降低’幾乎不致發生滑動轉位，亦 解決重金屬污染之問題’提高良品率。再者升降溫所需的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面 之注意事項再本頁) 經濟部智慧財產局員工消費合作社印製 -6 - 533509 A7 _ B7 五、發明說明（4 ) 時間亦可節省熱能，故可圖求生產性之提高及成本降低。 又’本發明係以利用氫氟酸處理進行自然氧化膜之去 除爲特徵的砍晶圓之熱處理方法。 • 如此，自然氧化膜之S i 0 2係採用浸漬於氫氟酸（ HF )中或HF氣體，於氣相中予以處理，可予容易且確 實的溶解、去除，幾乎不致對處理前之鏡面加工晶圓之本 來的平坦度、微粗糙度有惡劣影響。 再者，若依此種本發明之熱處理方法時，因晶圓表面 之微粗糙度提高，氧化膜耐壓、載體移動度等電氣特性會 提高，幾乎不致發生滑動轉位，亦無重金屬污染，可得極 高品質的半導體裝置用有用的矽晶圓。 尤其，可得微粗糙度以原子間力顯微鏡測定的2 μ m 方形之P — V値在1 · OOnm以下，且RMS値在 0 . 1 2 n m以下的矽晶圓。 如上述般，採用急速加熱、急速冷卻裝置，在氫氣 1 0 0%或含有氫氣1 0 %以上之氬及/或與氮之還原性 混合氣體氣圍下，藉由在比較低溫下熱處理表面之自然氧 化膜已去除的矽晶圓，可顯著的使晶圓表面之微粗糙度降 低，結果可得氧化膜耐壓、載體之移動度等的電氣特性優 越，幾乎不發生滑動轉位或重金屬污染、結晶性優越的矽 晶圓，同時更可謀求良品率及生產性之提高，可達成成本 降低。 圖式之簡單說明 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再本頁) 丄 經濟部智慧財產局員工消費合作社印製 -7- 533509 . Α7 Β7 五、發明說明（5 ) 第1圖係表示於本發明之採用急速加熱、急速冷卻的 熱處理過程之一例的圖面。 第2圖係將急速加熱、急速冷卻裝置之熱處理溫度及 •熱處理後的微粗糙度P - V値間之關係依矽晶圓表面之自 然氧化膜之有無及熱處理時間予以層別的表示圖。 第3圖係將於急速加熱、急速冷卻裝置之熱處理溫度 及熱處理後的微粗糙度R M S値間之關係依矽晶圓表面之 自然氧化膜之有無及熱處理時間予以層別的表示圖。 第4圖Α及第4圖Β爲表示可急速加熱、急速冷卻矽 晶圓之裝置的槪略截面圖。 第5圖爲將於急速加熱、急速冷卻裝置之氫氣濃度及 熱處理後的曇霧度（h a z e )間之關係以熱處理溫度予以層 別的表示圖。 第6圖爲將於急速加熱、急速冷卻裝置之氫氣濃度及 熱處理後的微粗糙度P - V値間之關係以熱處理溫度予以 層別的表示圖。 第7圖爲將於急速加熱、急速冷卻裝置之氫氣濃度及 熱處理後的微粗糙度R M S値間之關係以熱處理溫度予以 層別的表示圖。 實_.施發明而採的最佳形熊 以下再詳細說明本發明。 本發明人等·，係減少存在於砂晶圓表面上之微粗縫度 ，試圖改善可使氧化膜耐壓、載體移動度提高等的電氣特 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） (請先閱讀背面之注意事項再 ^ ί -I! 本頁) 經濟部智慧財產局員工消費合作社印製 -8 - A7 B7 533509 五、發明說明（6 ) 性，可迴避由於高溫熱處理容易引起的滑動轉位之發生或 重金屬污染等的熱處理條件，經各種調查、進行實驗性硏 究的結果，此爲採用RTA裝置，就已去除自然氧化膜之 •砂晶圓，與習用者比較，對在氫氣1 〇 〇%或含有氫氣 1 0 %以上之惰性氣體而成的還原性氣圍下的熱處理，進 行低溫之熱處理時，發現可得微粗糙度較小的矽晶圓，仔 細探討各種條件，以至完成本發明。 在使用習用的R T A裝置之氫氣淬火，爲去除於矽晶 圓表面上所形成的自然氧化膜，需進行1 2 0 〇°C程度以 上的高溫之熱處理。通常在氫氣氣圍下，於9 0 0 — 1 1 00 t之範圍，S 1及S i〇2之蝕刻速度之比，爲 S 1 / S 1〇2 = 2〜1 〇 〇倍，以S 1〇2之側由於蝕刻 速度較遲，有作成較高溫的必要。 因此，以利用R T A裝置之熱處理的前處理，施加氫 氟酸處理，若去除經予形成於晶圓表面上的自然氧化膜（ S 1 〇 2 )時’則因無需用R T A裝置去除S i Ο 2之必要 ，故製程整體之溫度可予降低。又與習用相比即使使製程 低溫化，對微粗糙度之減少，可視作能舉出與在習用的 1 2 〇 0 °C附近之處理同等或同等以上之效果，可利用實 驗予以去除。 首先’爲確定利用急速加熱、急速冷卻裝置之矽晶圓 的適當熱處理條件，乃進行下述的實驗，熱處理裝置係使 用燈加熱式之RTA裝置（急速加熱、急速冷卻裝置 Schutiac Miqotech International 公司製造 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 先 閱 讀· 背·1 面 之. 注 項 N 頁ί % 經濟部智慧財產局員工消費合作社印製 -9 - 533509 - Α7 _____ Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（7 ) SHS — 2800 型）。 矽晶圓係採用將由c Z法製造的矽錠，以一般常進行 的方法予以薄切並予鏡面加工的直徑8英吋、結晶方位 .< 1 0 0 > 者。 因此，至於去除自然氧化膜之方法，係採用將矽晶圓 浸漬於2 %氫氟酸（H F )溶液3分鐘的方法。 如此準備之存在有自然氧化膜的試料及已去除自然氧 化膜之試料之二種。 微粗糙度之測定，係以A F M ( Atomic Force Microscope，原子間力顯微鏡，NanoScope-II/ Digital Instrument公司製商品名），以2 //m邊長之面積進行。熱 處理前之鏡面加工晶圓之微粗糙度，係P - V値（波峰與 波谷之最大差）爲1·lnm以上，又RMS (均方根粗 糙度）爲0.13nm以上。 其次，至於熱處理之條件，氣圍氣體組成爲氫氣： 25容量％、氬：75容量％、處理條件爲1〇〇〇〜 1 2 0 0 °C、處理時間爲1〜3 0秒。熱處理步驟圖之一 例示於第1圖。 將一系列的實驗結果示於第2圖、第3圖。第2圖係 將熱處理溫度與微粗糙度之P - V値間之關係表示成熱處 理時間別、氫氟酸處理之有無別。第3圖係將熱處理溫度 及微粗糙度之R M S値間的關係表示成熱處理時間別、氫 氟酸處理之有無別。 又，表；L係表示對已氫氟酸處理的晶圓之熱處理條件 (請先閱讀背面之注 意事項再 本頁) 裝 --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- 533509 A7 經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11 - 533509 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明< 9 ) 表1
掃瞄領域：2 // m X 2 // m (請先閱讀背面之注意事項再9本頁) -線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12- 533509 A7 B7 五、發明說明（1〇 )表2矽晶圓：未施加到氫氟酸處理者 經濟部智慧財產局員工消費合作社印製
(請先閱讀背面之注意事項再ΙΡΙιτ本頁) -裝 士 訂· --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13- 533509 - A7 __ B7 五、發明說明（11 ) 請先閱讀背面之注意事項再3本頁： 若由此等圖及表探討實驗結果時，則自然氧化膜存在 的情形（未進行氫氟酸處理），氫淬火溫度在1 0 0 0〜 1 1 5 0°C之範圍，微粗糙度不論RMS値或P — V値亦 •顯示出約略惡化的傾向或同等（未予改善）的結果。此爲 利用氫氣可使自然氧化膜之薄膜部受局部鈾刻，再者以較 快速的速度藉由使S i層受餓刻會發生砂坑（pit )所致。 自然氧化膜未存在時，例如以氫氟酸處理並去除的情 形，氫氣淬火溫度在1 〇 〇 〇〜1 2 0 〇°C之範圍，微粗 糙度不論在RMS値或P - V値方面均提高。此由可被視 作自然氧化膜不存在，S i層可予均勻的蝕刻所致。 此情形，即使在1 0 〇 〇〜1 1 0 0 °C之比較低溫的 領域亦可使微粗糙度提高。鏡面加工晶圓之微粗糙度，係 P — V値爲1 · lnm，RMS値爲〇· 13nm程度， 惟去除自然氧化膜並以R T A裝置進行熱處理的情形，在 1〇0 0 °C、 3 0秒之低溫熱處理，P — V値爲0 · 7 n m、R M S値爲〇 · 〇 9 n m，則可圖大幅度的改善。 經濟部智慧財產局員工消費合作社印製 因此，若去除自然氧化膜時，則以熱處理溫度例如 9 5 0〜1 1 5 0 t可予進行。亦即，如向來般，設成 1 2 0 0 °C以上，則因會慮及滑動或污染之問題，以設在 1 1 5 0 °C以下即可，爲足夠改善微粗糙度，以在9 5 0 °C以上處理即可。又，至於熱處理時間，若設成1秒鐘以 上則有足夠的效果。因此，相當長的熱處理則係浪費的， 以設成3 0 0秒以下即可。 如上述般，在本發明以較進一步提高微粗糙度及避免 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14- 533509 A7 B7 五、發明說明（12 ) 高溫熱處理之幣害爲目的’對矽晶圓在採用急速加熱、急 速冷卻裝置並在還原性氣圍下進行熱處理之際，對去除表 面之自然氧化膜的晶圓，利用熱處理，亦可較向來的熱處 .理溫度低5 0 °C以上的較低溫度進行。 其次，使惰性氣體中氫氣濃度在〇〜1 〇 〇容量％變 化並檢查還原性氣圍之影響。氫氣之殘餘成分爲氬。 矽晶圓係採用經予鏡面加工、直徑8英吋、結晶方位 < 1 0 0>者，浸漬於2%氫氟酸（HF )溶液內3分鐘 ，並予去除自然氧化膜。 處理溫度爲950、 1050、 1150 °C之三水準 、處理時間爲3 0秒。熱處理步驟之圖例示於第1圖。 亦測定曇霧度（h a z e，p p m )供參考用。於測定時採用 KLA Tencole公司製造的S P — 1。順便一提，鏡面晶圓之 曇霧度爲0 · 〇3ppm程度，採用RTA裝置並在 1 2 0 0 °C還原性氣圍氣下已進行熱處理的晶圓係〇 . 3 ppm程度，外延晶圓爲0·2ppm程度。若爲〇·3 P P m程度時，半導體裝置製程上爲完全無問題之水準。 (請先閱讀背面之注意事項再本頁) 經濟部智慧財產局員工消費合作社印製 第。 i 及 之粗 。 係 P 度 膜微 圖關之濃 化， 7 之度氣 氧圍 第間糙氫 然範 及度粗示 自之 圖霧微表 在下 6 曇及別 存以 第及度度 未% 、度濃溫 則 ο 圖濃氣理 ，ο 5 氣氫處。時 1 第氫示熱 果上 於示表以1st結以 示表別爲 W 驗 ％ 果 別度圖 胄 實 ο 結度溫 7 値討 1 驗溫理第sf探度 實理處 ，Μ 圖濃 的處熱係R等氣. 列熱以關之此氫 系以爲的度由在 一 係圖間糖若 ， 圖 6 値粗 形 5 第V微 情 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15- 533509 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（13) 糖度不論在RMS値或P - V値亦經予充分改善’顯不出 約略固定値。然而氫氣濃度若未滿1 〇 %時’則會急劇惡 化、在氫濃度0 %時甚至惡化至鏡面晶圓之數倍。 . 測定曇霧度供參考用，惟此亦如第5圖般’顯示出與 微粗糙度有同樣的傾向。惟溫度有若干影響，顯示出愈高 溫愈有經予改善的傾向。 以上的結果，氫氣方面係與晶圓表面之S i反應引起 S i之移棲，顯示出有使表面平坦化（曇霧度提高）的作 用。然而，氫之濃度若較薄時，則因此作用不足’有引起 表面粗糙、曇霧度惡化的現象（參閱第5圖）。至於引起 此種現象，係氬或氮氣之惰性氣體內，完全無使表面平坦 化之作用所致。此現象係即使在微粗糙度亦同樣的，因氫 氣濃度在0〜1 0%，因濃度較薄之故，微粗糙度愈變薄 愈惡化（第6圖、第7圖）。因此，在熱處理之還原性氣 圍氣以氫氣1 0 0%或含有氫1 〇%以上之氬及/或氮之 混合氣體氣圍爲宜。 若以上述的熱處理方法進行熱處理時，則微粗糙度亦 較習用的高溫熱處理之情形亦進一步提高，可圖求氧化膜 耐壓、載體移動度等之電氣特性的提高。又，藉由使成比 較低溫化，幾乎未發生滑動轉位，重金屬污染亦少，可得 作爲半導體裝置用極高品質且有用的砂晶圓。 再者隨著熱處理之低溫化，於急速加熱、急速冷卻裝 置之升降溫所需的時間亦可節省熱能，故可圖良品率及生 產性之提局與成本降低。 (請先閱讀背面之注 意事項再 本頁) --裝 訂： 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -16- 533509 A7 B7 五、發明說明（14 ) 以下，參閱圖面並同時說明本發明之實施形態，惟本 發明並非受此等所限定者。 (請先閱讀背面之注意事項再本頁) 在此，於第4圖係表示在還原性氣圍氣下可急速加熱 •、急速冷卻本發明所用的矽晶圓之裝置。 第4圖A之熱處理裝置1 〇，係具有例如由碳化矽或 石英而成的鐘形罩（bell pr ) 1，在此鐘形罩1內成爲可 進行熱處理矽晶圓。加熱係利用經予配置成可圍繞鐘形罩 1之加熱器2、2 /予以進行。此加熱器係予分割成上下 方向，成爲可控制各自予以獨立供給的電力。於加熱器2 、2 >之外側，配置有供遮蔽熱而用的殼蓋（housmg ) 3 。當然，熱處理裝置及加熱方式，並非受此所限定者，所 謂輻射加熱，高頻加熱方式亦可。 經濟部智慧財產局員工消費合作社印製 於爐之下方，配置有水冷室4及基板5，與鐘形罩1 內正封鎖著外氣。因此矽晶圓8係成爲可予保持在分段台 (stage ) 7上，分段台7係利用電動機9被安裝於可上下 自由動作的支持軸6之上端。於水冷室4內設置有利用閘 閥構成可開閉的未予圖示之晶圓插入口使能由橫方向將晶 圓取出放入爐內。又，於基板5內，設置有氣體流入口及 排氣口，成爲可調整爐內氣體氣圍。 利用以上的熱處理裝置1 0，在包含氫氣之還原性氣 圍下，急速加熱、急速冷卻已去除自然氧化膜之矽晶圓的 熱處理，例如依第1圖所示的圖予以進行。 首先，熱處理係利用加熱器2、2 /，將鐘形罩1內 加熱至9 5 Q〜1 1 5 0 °C之所期待溫度，並保持該溫度 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -17- 533509 - A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（15 ) 。經予分割的加熱器係予各自獨立控制供給電力時，可沿 商度方向—鐘形罩1內附加溫度分布。因此，晶圓之熱處 理溫度，係藉由分段台7之位置，亦即支持軸6之對爐內 的插入量予以決定。 鐘形罩1內若係以所期待溫度予以維持時，則藉由相 鄰至熱處理裝置10予以配置的未予圖示之晶圓處理裝置 ，可由水冷室4之插入口放入矽晶圓，於在最下端位置待 機的分段台7上例如介由S i C舟皿（boat )以載置晶圓 8。此時，水冷室4及基板5係予以水冷，故晶圓在此位 置並未高溫化。 因此，若矽晶圓8在結束至分段台7上之載置時，藉 由立即藉由電動機9將支持軸6插入爐內，可使分段台7 升溫至9 5 0 °C〜1 1 5 0 °C之所期待溫度位置，對分段 台上之晶圓施加熱處理◦此時，由水冷室內之分段台下端 位置，在至所期待溫度位置爲止的移動，例如僅施加約 2 ◦秒程度，晶圓即成爲可予急速加熱的。 因此，在所期待溫度位置，藉由使分段台7停止於所 指定時間（1〜3 0 0秒），在包含氫氣之還原性氣圍氣 下對晶圓施加停止時間量之比較低溫之熱處理。若經過指 定時間，在比較低溫之熱處理結束後，立即藉由電動機9 將支持軸6由爐內抽出並使分段台7下降，成爲水冷室4 內之下端位置。此下降動作亦例如可以約2 0秒程度進行 。分段台7上之矽晶圓8因水冷室4及基板5因係予水冷 的，可予急速冷卻。最後，利用晶圓處理裝置，藉由取出 (請先閱讀背面之注意事項再 -裝—— 本頁) ->0 . --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18- 533509 A7 B7 五、發明說明（16 ) 矽晶圓，可結束熱處理。 再者’於有熱處理之砂晶圓的情形’因不使熱處理裝 置之溫度降溫，依序投入矽晶圓可連續的進行熱處理。 • 其次，表示出本發明所用的矽單晶晶圓之急速加熱、 急速冷卻裝置（RTA裝置）之其他一例。第4圖B爲 R T A裝置之槪略圖。 第4圖B之熱處理裝置2 0，係具有由石英而成的室 1 1 ，在此室1 1內成爲可熱處理晶圓1 8。加熱係利用 由上下左右圍繞著室1 1而予配置的加熱爐1 2予以進行 。此爐1 2係成爲可控制各自獨立供給的電力。 氣體之排氣側，係經予裝備著自動節流板（aut0 shutter )，可封鎖外氣，自動節流板1 3係藉由閘閥設置 著構成可開閉的未圖示之晶圓插入口。又，於自動節流板 1 3設有氣體排氣□，成爲可調整爐內氣圍。 因此，晶圓1 8係予配置於經予形成在石英盤1 4上 之三點支持部1 5之上。於盤1 4之氣體導入口側，設有 石英製緩衝器1 6 ，可防止導入氣體直接頂接至晶圓1 8 上。 又’於室1 1內設有未予圖示之溫度測定用特殊窗， 藉由設置於室1 1之外部的高溫熱電偶1 7，經過該特殊 窗可測定晶圓1 8之溫度。 利用以上的熱處理裝置2 0，急速加熱、急速冷卻晶 圓之處理係依下述方式進行。 首先，藉由將經予配置於相鄰熱處理裝置2 0之未予 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公愛） ------;----;-----裝--- (請先閱讀背面t注意事項再iRr本頁) 1^. -•線· 經濟部智慧財產局員工消費合作社印製 -19- 533509 - A7 -—B7 五、發明說明（17 ) 圖示的晶圓處理裝置，由插入口將晶圓1 8放入室1 1內 ’配置於盤1 4上，關閉自動節流板χ 3。 因此’供給電力至加熱爐2 2上，將晶圓1 8升溫至 ’例如1 1 0 0〜1 3 0 0 °C之指定溫度。此際，至成爲目 的之溫度爲止所需的時間例如爲2 〇秒程度。其次於該溫 度藉由保持指定時間，可對晶圓1 8施加高溫熱處理。經 過指定時間若高溫熱處理結束後，降低燈之輸出可降低晶 圓之溫度。此降溫亦例如可在約2 〇秒程度進行。最後， 藉由晶圓處理裝置取出晶圓1 8，可結束熱處理。 如上述般’使用本發明所謂的急速加熱、急速冷卻裝 置（RTA裝置）之急速加熱、急速冷卻的熱處理，可舉 出採用第4圖A之裝置，將晶圓立即投入經予設定成上述 溫度範圍之熱處理爐中，經過上述熱處理時間後，立即取 出的方法，或採用第4圖B之裝置，配置晶圓於熱處理爐 內之設定位置後，可立即以燈加熱器等加熱處理的方法等 。此一立即投入並取出，係指不進行較向來即予進行的固 定期間之升溫、降溫操作或熱處理爐內徐徐將晶圓投入並 取出的所謂載置（loading )、未載置（unloading )操作。 惟於運送至爐內之指定位置爲止，當然係有某種程度之時 間，依爲投入晶圓而用的移動裝置之能力，爲由數秒鐘至 數分鐘間進行。 因此，至於上述還原性熱處理氣圍，由調整氫氣 1 〇 0%氣圍或氫之還原力及安全上的理由，可設成含有 氫1 0 %以上之氬及/或與氮之混合氣體氣圍。此情形， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再Iflir本頁) -裝 .線· 經濟部智慧財產局員工消費合作社印製 -20- 533509 A7 B7 五、發明說明（18 ) 以將混合氣體中氫濃度設成2 0〜7 0 %程度。 請先閱讀背面之注意事項再本頁： 若爲此種還原性熱處理氣圍時，在保持已去除自然氧 化膜之狀態，可確實改善晶圓表面之微粗糙度，同時亦可 •謀求改善存在於矽晶圓之表面上的結晶缺陷。 於本發明之自然氧化膜之去除，以利用氫氟酸處理進 行爲宜，例如若將晶圓浸漬於2 % H F水溶液3分鐘程度 時即足。又，於氫氣圍中以含有約1 %之HF氣體的氣相 處理約5分鐘亦可。 如此自然氧化膜之S i〇2係需予浸漬於氫氟酸（H F )中或在氣相中處理，可容易且確實的溶解、去除，幾乎 不致對處理前之鏡面加工晶圓之本來的平坦度、微粗糙度 有惡劣影響。 再者，若依此種本發明之熱處理方法時，則矽晶圓表 面之微粗糙度因變小，故氧化膜耐壓、載體移動度等的電 氣特性提高，幾乎無滑動轉位之發生或重金屬污染’利用 較高的良品率及高生產性可得極高品質且可用作半導體裝 置用有用的矽晶圓。 經濟部智慧財產局員工消費合作社印製 尤其，可得微粗糙度係以原子間力顯微鏡測定的2 "m邊長之P—V値在1·〇〇nm以下，且RMS値在 Ο · 1 2 n m以下之矽晶圓。 且，本發明並非受上述實施形態所限定者，上述實施 形態係例示，具有與本發明之申請專利範圍所述的技術思 想實質上相同的構成，達成同樣的作用功效者，即使不論 何者均係被包含於本發明之技術範圍內。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 - 533509 - A7 _ B7 五、發明說明< 19 ) 例如，在上述實施形態雖係採用第4圖所示的熱處理 裝置’惟本發明並非須依此種裝置進行者，以可急速加熱 、急速冷卻矽晶圓之熱處理裝置，若爲可加熱至9 5 0 °C •以上者時，原則上不論何者均可使用。 又’於上述貫施形態，係對直徑8英吋之砂晶圓進f了 熱處理之情形予以說明，惟本發明原則上不論晶圓直徑均 可適用者’例如直徑1 0〜1 6英吋或該等以上之矽晶圓 亦可適用。 圖號之簡單說明 (請先閱讀背面之注意事項再本頁)
經濟部智慧財產局員工消費合作社印製 1 … … 鐘 形 罩 2 、 2 … … 加 熱 器 3 ... … 殼 芸 JXEL 4 • · · … 水 冷 室 5 … • · · 基 板 6 … 支 持 軸 7 … … 分段 台 8 … 晶 圓 9 … … 電 動 機 1 〇 … • · · 埶 J \\\ 處 理 裝 置 1 1 … … 室 1 3 … • · · 白 動 節 流 板 1 4 … … 石 英 盤 1 5 • · · • · · 三 點 支 持 部 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .線· -22- 533509 A7 __B7 五、發明說明（2〇 ) 16……石英製緩衝器 17……高溫熱電偶 置 裝 彐二 理 圓處 晶熱 (請先閱讀背面之注意事項再 -裝--- 本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23-

Claims (1)

  1. 533509 Δ8 Α8 Β8 C8
    __ D8 六、申請專利範圍 附件1 a 第88 1 1 5677號專利申請案 中文申請專利範圍修正本 (請先閱讀背面之注意事項再填寫本頁) 民國90年9月修正 1 · 一種矽晶圓之熱處理方法，其特徵在於採用急速 加熱、急速冷卻裝置在還原性氣圍氣下熱處理矽晶圓之方 法，去除該矽晶圓表面上之自然氧化膜後，採用急速加熱 、急速冷卻裝置，在氫氣1 〇 〇%或含有氫氣1 0%以上 ^氬及/或與氮之混合氣體氣圍下進行熱處理。 A η 2 ·如申請專利範圍第1項之砂晶圓之熱處理方法， 琪中前述熱處理係在溫度9 5 0〜1 1 5 0 °C進行1〜 招0〇秒。 金 ^ 3 ·如申請專利範圍第1項或第2項之矽晶圓之熱處 •埋方法，係利用氫氟酸處理進行前述自然氧化膜之去除。 ; 4 · 一種矽鏡面晶圓，其微粗糙度係以原子間力顯微 _測定的2 // m邊長之P - V値在1 · 0 0 n m以下，且 ο 在 値 S Μ 經濟部智慧財產局員工消費合作社印製 下 以 m η 2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW088115677A 1998-09-14 1999-09-10 Method for heat-treating silicon wafer and silicon wafer TW533509B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27936798A JP3478141B2 (ja) 1998-09-14 1998-09-14 シリコンウエーハの熱処理方法及びシリコンウエーハ

Publications (1)

Publication Number Publication Date
TW533509B true TW533509B (en) 2003-05-21

Family

ID=17610178

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088115677A TW533509B (en) 1998-09-14 1999-09-10 Method for heat-treating silicon wafer and silicon wafer

Country Status (6)

Country Link
US (1) US6391796B1 (zh)
EP (1) EP1041612A4 (zh)
JP (1) JP3478141B2 (zh)
KR (1) KR100627919B1 (zh)
TW (1) TW533509B (zh)
WO (1) WO2000016386A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418672B (zh) * 2006-12-28 2013-12-11 Globalwafers Japan Co Ltd 矽晶圓之熱處理方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893980B1 (en) * 1996-12-03 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6873087B1 (en) * 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
JP4264213B2 (ja) * 2000-03-29 2009-05-13 信越半導体株式会社 アニールウェーハの製造方法
JP3893608B2 (ja) * 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
DE10066106B4 (de) * 2000-09-25 2008-11-27 Mitsubishi Materials Silicon Corp. Verfahren zur Wärmebehandlung eines Siliciumwafers
EP1351283A4 (en) * 2000-12-05 2006-01-25 Tokyo Electron Ltd METHOD AND DEVICE FOR TREATING AN ARTICLE TO BE TREATED
DE10124144B4 (de) * 2001-05-17 2007-12-13 Qimonda Ag Verfahren zur Eliminierung morphologischer und kristallografischer Defekte in Halbleiteroberflächen
EP1393361A2 (en) * 2001-05-30 2004-03-03 ASM America, Inc. Low temperature load and bake
WO2005055308A1 (en) * 2003-12-03 2005-06-16 S.O.I.Tec Silicon On Insulator Technologies Process for improving the surface roughness of a wafer
JP4633977B2 (ja) * 2001-08-30 2011-02-16 信越半導体株式会社 アニールウエーハの製造方法及びアニールウエーハ
JP4078822B2 (ja) * 2001-10-10 2008-04-23 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP3778432B2 (ja) 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
JP5052728B2 (ja) 2002-03-05 2012-10-17 株式会社Ｓｕｍｃｏ シリコン単結晶層の製造方法
US6861321B2 (en) * 2002-04-05 2005-03-01 Asm America, Inc. Method of loading a wafer onto a wafer holder to reduce thermal shock
US6774040B2 (en) * 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
FR2845202B1 (fr) * 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
KR100482372B1 (ko) * 2002-12-03 2005-04-14 삼성전자주식회사 반도체 소자의 게이트 산화막 형성방법
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US6872606B2 (en) * 2003-04-03 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with raised segment
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US7514376B2 (en) * 2003-04-30 2009-04-07 Fujitsu Microelectronics Limited Manufacture of semiconductor device having nitridized insulating film
US7005330B2 (en) * 2003-06-27 2006-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor
US20050176252A1 (en) * 2004-02-10 2005-08-11 Goodman Matthew G. Two-stage load for processing both sides of a wafer
US7452778B2 (en) * 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
KR100637101B1 (ko) * 2005-04-21 2006-10-20 주식회사 하이닉스반도체 에피택셜 스택과 금속층의 이중 구조로 된 콘택플러그를구비하는 반도체소자 및 그의 제조 방법
KR100713323B1 (ko) * 2005-12-28 2007-05-04 동부일렉트로닉스 주식회사 실리사이드 공정을 이용한 반도체소자의 제조 방법
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
JP2008053521A (ja) * 2006-08-25 2008-03-06 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの熱処理方法
DE102006042501B4 (de) * 2006-09-07 2010-11-25 Eisenmann Anlagenbau Gmbh & Co. Kg Verfahren und Anlage zum Trocknen von Gegenständen
US7789965B2 (en) * 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber
EP2097923A1 (en) * 2006-12-28 2009-09-09 MEMC Electronic Materials, Inc. Methods for producing smooth wafers
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7871937B2 (en) 2008-05-16 2011-01-18 Asm America, Inc. Process and apparatus for treating wafers
JP2009224810A (ja) * 2009-07-06 2009-10-01 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US9885123B2 (en) 2011-03-16 2018-02-06 Asm America, Inc. Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
JP5641537B2 (ja) * 2011-03-22 2014-12-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5583070B2 (ja) * 2011-04-27 2014-09-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5912368B2 (ja) 2011-03-22 2016-04-27 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハ
JP5641538B2 (ja) * 2011-03-30 2014-12-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
JP7014694B2 (ja) * 2018-10-15 2022-02-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0657635B2 (ja) * 1986-04-01 1994-08-03 日本電信電話株式会社 気相成長装置
JPH08236462A (ja) * 1995-03-01 1996-09-13 Shin Etsu Handotai Co Ltd 気相成長方法
JPH08264552A (ja) * 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法
JP3169114B2 (ja) * 1995-05-29 2001-05-21 信越半導体株式会社 単結晶薄膜の製造方法
EP0759634A1 (en) * 1995-08-17 1997-02-26 Shin-Etsu Handotai Company Limited SOI wafer and method for the preparation thereof
US5770263A (en) 1995-11-08 1998-06-23 Micron Technology, Inc. Method for in situ removal of particulate residues resulting from hydrofluoric acid cleaning treatments
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
JPH10176693A (ja) 1996-12-16 1998-06-30 Kurako:Kk オイルミスト除去装置
TW406303B (en) * 1997-03-24 2000-09-21 Shinetsu Handotai Kk Silicon semiconductor single crystal and the method of manufacturing the same
JP3292101B2 (ja) * 1997-07-18 2002-06-17 信越半導体株式会社 珪素単結晶基板表面の平滑化方法
JP3746153B2 (ja) 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418672B (zh) * 2006-12-28 2013-12-11 Globalwafers Japan Co Ltd 矽晶圓之熱處理方法

Also Published As

Publication number Publication date
JP3478141B2 (ja) 2003-12-15
WO2000016386A1 (fr) 2000-03-23
EP1041612A1 (en) 2000-10-04
KR20010031923A (ko) 2001-04-16
EP1041612A4 (en) 2001-01-10
KR100627919B1 (ko) 2006-09-25
JP2000091342A (ja) 2000-03-31
US6391796B1 (en) 2002-05-21

Similar Documents

Publication Publication Date Title
TW533509B (en) Method for heat-treating silicon wafer and silicon wafer
WO2000041227A1 (fr) Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
EP1732114B1 (en) Method for producing silicon wafer for IGBT
JP3011178B2 (ja) 半導体シリコンウェーハ並びにその製造方法と熱処理装置
EP2259299A1 (en) Method for manufacturing SOI wafer, and SOI wafer
TW449833B (en) Method for heat treatment of silicon wafer and silicon wafer
WO2000062343A1 (fr) Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant
WO1998005063A1 (fr) Plaquette epitaxiale en silicium et son procede de fabrication
JP2005522879A (ja) 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
KR100562438B1 (ko) 실리콘 웨이퍼의 열처리방법 및 이에 의해 열처리된 실리콘 웨이퍼
TW508701B (en) Method for manufacturing single-crystal silicon wafer
EP0917188A2 (en) Method for heat treatment of SOI wafer and SOI wafer heat-treated by the method
JP3381816B2 (ja) 半導体基板の製造方法
JPH11168106A (ja) 半導体基板の処理方法
WO2002049091A1 (fr) Procede de fabrication d'une tranche de recuit et tranche obtenue
EP1052313B1 (en) Silicon wafer and method of manufacture thereof
US6403502B1 (en) Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
JP2002190478A (ja) ボロンドープされたシリコンウエハの熱処理方法
JP3565068B2 (ja) シリコンウエーハの熱処理方法およびシリコンウエーハ
JP5641533B2 (ja) シリコンウェーハの熱処理方法
JP2002043241A (ja) シリコンウェーハの熱処理方法及びシリコンウェーハ
Hung et al. The oxidation behaviors of MoSi2 on (111) Si
JP3636606B2 (ja) シリコンウエーハの熱処理方法
JPH08203913A (ja) 半導体ウェーハの熱処理方法
Suzuki Suppression of oxidation-induced stacking fault generation in argon ambient annealing with controlled oxygen and the effect upon bulk defects

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees