KR100627919B1 - 실리콘웨이퍼의 열처리방법 및 실리콘웨이퍼 - Google Patents

실리콘웨이퍼의 열처리방법 및 실리콘웨이퍼 Download PDF

Info

Publication number
KR100627919B1
KR100627919B1 KR1020007005026A KR20007005026A KR100627919B1 KR 100627919 B1 KR100627919 B1 KR 100627919B1 KR 1020007005026 A KR1020007005026 A KR 1020007005026A KR 20007005026 A KR20007005026 A KR 20007005026A KR 100627919 B1 KR100627919 B1 KR 100627919B1
Authority
KR
South Korea
Prior art keywords
heat treatment
silicon wafer
wafer
heat
temperature
Prior art date
Application number
KR1020007005026A
Other languages
English (en)
Other versions
KR20010031923A (ko
Inventor
아키야마쇼지
코바야시노리히로
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20010031923A publication Critical patent/KR20010031923A/ko
Application granted granted Critical
Publication of KR100627919B1 publication Critical patent/KR100627919B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

실리콘웨이퍼를 RTA장치를 이용하여, 환원성분위기하에서 열처리하는 방법에 관한 것으로, 특히 웨이퍼 표면의 마이크로러프니스를 작게 하여 산화막내압이나 캐리어의 이동도 등의 전기특성을 개선함과 동시에 슬립전위의 발생이나 중금속오염을 억제하고, 수율과 생산성의 향상과 함께 비용저감을 도모한다. 본 발명에 의하면, 급속가열·급속냉각장치를 이용하여 실리콘웨이퍼를 수소를 함유하는 환원성분위기하에서 열처리하는 벙법에 있어서, 상기 실리콘웨이퍼 표면상의 자연산화막을 제거한 후, 급속가열·급속냉각장치를 이용하여, 수쇼농도 100% 또는 수소를 10% 이상 함유하는 불활성 가스분위기하에서 열처리하는 것을 특징으로 하는 실리콘웨이퍼의 열처리방법이 제공된다.
실리콘웨이퍼, 마이크로러프니스, 헤이즈, 자연산화막, 열처리

Description

실리콘웨이퍼의 열처리방법 및 실리콘웨이퍼{METHOD FOR HEAT-TREATING SILICON WAFER AND SILICON WAFER}
본 발명은 실리콘웨이퍼의 열처리방법에 관한 것이고, 특히 실리콘웨이퍼 표면의 마이크로러프니스를 향상시켜, 슬립전위의 발생이나 중금속오염을 억제할 수 있는 열처리방법과 이 열처리에 의해 얻어진 반도체 디바이스용으로 유용한 고품질 실리콘웨이퍼에 관한 것이다.
최근, MOS-LSI의 고집적화에 따라, 게이트산화막(gate oxide films)은 점차 박막화되고 있다. 그리고, 이러한 얇은 산화막의 신뢰성을 얻기 위해, 실리콘웨이퍼의 기판으로서의 품질이 중요시되고, 그 중에서도 특히 웨이퍼표면의 마이크로러프니스가 크게 주목되어 왔다.
보다 상세하게는, MOS구조의 트랜지스터의 집적도가 보다 높아짐에 따라, 그것에 부수적으로 MOS구조의 산화막직하의 캐리어(carrier)(전자 및 홀)의 이동도(mobility)를 향상시킬 필요가 생겼다. CPU(중앙처리장치)의 구동주파수가 점차 높아지고, 그것에 따라 메모리의 쓰기 및 읽기속도도 당연 고속화가 요구되어, 캐리어의 이동도 향상이 중요한 문제가 되고 있다.
그리고, 산화막내압(oxide dielectric breakdown voltage)이나 캐리어 이동 도 등의 전기특성에 큰 영향을 미치는 인자로서 웨이퍼표면의 마이크로러프니스(microroughness)가 디바이스의 성능과 신뢰성에 밀접히 관계하고 있는 것이 알려져 왔다(Shinya Yamakawa et.al.,J.Appl.Phys.Vol,79,p.911,1996참조).
이 웨이퍼표면의 마이크로러프니스를 저감시키는데는, 특별한 장치, 예를 들어 초고진공장치를 이용하여, 웨이퍼표면에 전류를 흘리는 방법(Ando et al,.예고집(1995, 56회 가을모임);응물강연회, 27p-ZV-13참조)등이 있었다. 그러나, 초고진공으로 하는데 장시간을 요하고, 더욱이 진공에서 대기압으로 돌아오는 데도 장시간이 걸려서, 이 공정 중 파티클의 부착에 항상 주의하지 않으면 않되는 문제가 있었다.
또한, 이 마이크로러프니스를 향상시키는 방법으로서, 앞서 특원평10-176693호를 제안하여, 충분히 작은 마이크로러프니스가 얻어지고 있지만, 열처리를 급속가열·급속냉각장치를 이용하고 환원성분위기하, 다단계로 고온에서 실시하기 때문에 공정이 복잡해지고, 생산성이나 장치의 내구성, 슬리전위의 발생이나 중금속오염등의 문제가 생긴다.
통상의 실리콘웨이퍼는, 자연산화막(natural oxide film)으로 불리는 SiO2층이 표면에 형성되어 있기 때문에, 이를 제거하기 위해서는 1200℃정도의 고온의 수소아닐(hydrogen annealing)이 필요하게 된다. 그러나, 고온의 수소아닐은 슬립전 위(slip dislocations)의 발생이나 시스템 내부로 부터의 중금속오염 등의 문제가 있기 때문에, 프로세스전체의 저온화와 마이크로러프니스의 향상을 동시에 달성할 필요가 있다.
프로세스전체의 저온화는, 앞으로 웨이퍼의 구경이 보다 커짐에 따라 기계적 강도가 약해질 때에는 점차 중요하게 될 것으로 생각되고 있다.
본 발명은 이와 같은 문제점을 감안한 것으로, 본 발명의 목적으로 하는 바는, 실리콘웨이퍼를 급속가열·급속냉각장치(이하, RTA장치(Rapid Thermal Annealer)라 칭하는 것임)를 이용하여, 환원성분위기하에서 열처리하는 방법에 관한 것이고, 특히 종래에 비해 저온의 열처리에 의해 실리콘웨이퍼 표면의 마이크로러프니스를 보다 더 작게하여, 산화막내압, 캐리어 이동도 등의 전기특성을 개선하고 슬립전위의 발생이나 중금속 오염을 억제하며, 급속가열·급속냉각장치를 본래적으로 갖는, 수율이나 생산성의 향상, 비용저감 등의 이점을 살리도록 하는 것이다.
상기 목적을 달성하기 위한 본 발명은, 급속가열·급속냉각장치를 이용하여 실리콘웨이퍼를 환원성분위기하에서 열처리하는 방법에 있어서, 상기 실리콘웨이퍼표면상의 자연산화막을 제거한 후, 급속가열·급속냉각장치를 이용하여, 수소100% 또는 수소를 10% 이상 함유하는 아르콘 및/또는 질소와의 혼합가스분위기하에서 열처리하는 것을 특징으로 하는 실리콘웨이퍼의 열처리방법이다.
이와 같이, 실리콘웨이퍼를 급속가열·급속냉각장치를 이용하여 환원성분위기하에서 열처리하는 방법에 있어서, 실리콘웨이퍼 표면상의 자연산화막을 제거한 후, 급속가열·급속냉각장치를 이용하여, 수소100% 또는 수소를 10% 이상 함유하는 아르곤 및/또는 질소와의 혼합가스 분위기하에서 열처리를 행하면, 자연산화막을 제거한 상태를 유지하여, 확실히 웨이퍼표면의 마이크로러프니스를 저감시키는 것이 가능함과 동시에, 웨이퍼표면에 존재하는 결정결함도 제거할 수 있고, 극저결함으로 전기특성이 우수한 반도체 디바이스용으로 유용한 실리콘웨이퍼를 얻는 것이 가능하다.
이 경우, 전기 열처리를 온도 950~1150℃에서 1~300초간 행하는 것이 가능하다.
이와 같이, 급속가열 ·급속냉각장치를 이용하여 자연산화막을 제거한 웨이퍼에 대하여 종래보다도 저온의 열처리를 단시간에 행하면, 마이크로러프니스를 현저히 저감할 수 있다. 또한, 열처리온도를 비교적 저온화하는 것으로 프로세스전체의 온도도 내려가고 슬립전위의 발생은 거의 없게 되며, 중금속오염의 문제도 해결하고 수율도 향상하였다. 더욱이 승강온에 요하는 시간과 열에너지도 절감할 수 있기 때문에, 생산성의 향상과 비용저감을 도모할 수 있다.
또, 본 발명은, 자연산화막의 제거를 불산처리에 의해 행하는 것을 특징으로 하는 실리콘웨이퍼의 열처리방법이다.
이와 같이, 자연산화막인 SiO2는 불산(HF)중에 침지하거나 HF가스를 이용하여 기상에서 처리하는 것으로 용이하고 확실히 용해,제거하는 것이 가능하며, 열처리전 경면마무리된 웨이퍼(mirror-finished wafer)의 본래적인 평탄도(original flatness), 마이크로러프니스 등에 악영향을 미치는 일이 거의 없다.
더욱이, 이와 같은 본 발명의 열처리방법에 의하면, 웨이퍼표면의 마이크로러프니스가 향상하기 때문에, 산화막내압, 캐리어이동도 등의 전기특성이 향상하고, 슬립전위의 발생이 거의 없어, 중금속오염도 없는 극도로 고품질로 반도체 디바이스용으로 유용한 실리콘웨이퍼를 얻을 수 있다.
특히, 마이크로러프니스가 원자간력현미경(atomic force microscope)으로 측정한 2㎛각의 P-V값으로 1.00nm이하이고, 또한 RMS값으로 0.12nm 이하인 실리콘웨이퍼를 얻을 수 있다.
이상 상술한 바와 같이, 표면의 자연산화막을 제거한 실리콘웨이퍼를 급속가열·급속냉각장치를 이용하고, 수소100% 또는 수소를 10% 이상 함유하는 아르곤 및/또는 질소와의 환원성 혼합가스분위기하에서, 비교적 저온의 열처리를 행함으로써, 웨이퍼표면의 마이크로러프니스를 현저히 저감시킬 수 있고, 그 결과 산화막내압, 캐리어이동도 등의 전기특성이 우수하고, 슬립전위의 발생이나 중금속 오염이 거의 없는 결정성(crystallinity)이 우수한 실리콘웨이퍼를 얻는 것이 가능함과 동시에, 더욱이 수율과 생산성의 향상을 도모하고, 비용저감을 달성하는 것이 가능하다.
도1은 본 발명의 급속가열·급속냉각장치를 이용한 열처리공정의 일례를 나타낸 그래프이다.
도2는 급속가열·급속냉각장치에 있어서 열처리온도와 열처리후 마이크로러프니스 P-V값과의 관계를 실리콘웨이퍼 표면의 자연산화막의 유무 및 열처리시간으로 나누어 나타낸 그래프이다.
도3은 급속가열·급속냉각장치에 있어서, 열처리온도와 열처리후 마이크로러프니스 RMS값과의 관계를 실리콘웨이퍼 표면의 자연산화막의 유무 및 열처리시간으로 나누어 나타낸 그래프이다.
도4A 및 도4B는, 실리콘웨이퍼를 급속가열·급속냉각할 수 있는 장치의 예를 나타낸 개략단면도이다.
도5는 급속가열·급속냉각장치에 있어서 수소가스농도와 열처리후 헤이즈(haze)의 관계를 열처리온도로 나누어 나타낸 그래프이다.
도6은 급속가열·급속냉각장치에 있어서 수소가스농도와 열처리후의 마이크로러프니스 P-V값과의 관계를 열처리온도로 나누어 나타낸 도면이다.
도7은 급속가열·급속냉각장치에 있어서 수소가스농도와 열처리후의 마이크로러프니스 RMS값과의 관계를 열처리온도로 나누어 나타낸 도면이다.
이하, 본 발명에 대하여 보다 상세히 설명한다.
본 발명자들은, 실리콘웨이퍼 표면에 존재하는 마이크로러프니스를 작게하여 산화막내압, 캐리어이동도를 향상시키는 등의 전기특성의 개선을 도모하고, 고온열처리에서 발생하기 쉬운 슬립전위의 발생이나 중금속오염 등을 회피하는 것이 가능한 열처리조건에 대해 여러가지 조사하고 실험적으로 연구한 결과, 이것에는 수소가스100% 또는 수소가스를 10% 이상 함유하는 불활성가스로 이루어지는 환원성분위기하의 열처리를 RTA장치를 이용하여, 자연산화막을 제거한 실리콘웨이퍼에 대해 종래에 비해 저온열처리를 행하면, 마이크로러프니스가 작은 실리콘웨이퍼를 얻는 것이 가능한 것을 알아내고, 해당 조건을 조사하여 본 발명을 달성시킨 것이다.
종래 RTA장치를 사용한 수소아닐에서는, 실리콘웨이퍼 표면상에 형성된 자연산화막을 제거하기 위해서, 1200℃정도 이상의 고온 열처리가 필요하였다. 일반적으로 수소분위기하, 900~1100℃의 범위에서 Si와 SiO2의 에칭속도의 비는, Si/SiO2=2~100배이고, SiO2가 에칭속도가 느리기 때문에 보다 고온을 필요로 한 것이다.
그래서, RTA장치에 의한 열처리의 전처리로서 불산처리를 행하고, 웨이퍼 표면에 형성된 자연산화막(SiO2)을 제거해 두면, RTA장치에서 SiO2를 에칭할 필요가 없게 되기 때문에, 프로세스전체의 온도를 저하시키는 것이 가능하다. 또, 프로세 스를 종래에 비해 저온화해도, 마이크로러프니스의 감소에 있어서는 종래의 1200℃근변의 처리와 동등 또는 그 이상의 효과를 나타내는 것이 가능하다고 생각하고, 실험에 의해 확인하는 것으로 하였다.
먼저, 급속가열·급속냉각장치에 의한 실리콘웨이퍼의 적절한 열처리조건을 확정하기 위해서 하기와 같은 실험을 행하였다. 열처리장치는 램프가열식 RTA장치(급속가열·급속냉각장치, Steag Microtec International사제 SHS-2800형)를 사용하였다.
실리콘웨이퍼는 쵸크랄스키법으로 제조된 실리콘잉곳을 일반적으로 행해지고 있는 방식으로 슬라이스하여 경면가공된 직경 8인치, 결정방위 <100>의 것을 이용하였다.
그리고, 자연산화막을 제거하는 방법으로는, 2% 불산(HF)용액에 실리콘웨이퍼를 3분간 침지하는 방법을 이용하였다.
이렇게 하여 자연산화막이 존재하는 시료와 제거한 시료의 2종류를 정의하였다.
마이크로러프니스의 측정은, AFM(Atomic Force Microscope, 원자간력현미경, NanoScope-ⅠⅠ/디지탈 인스트루먼트사제 상품명)으로 2㎛각의 면적에서 행하였다. 열처리전 경면마무리된 웨이퍼의 마이크로러프니스는, P-V값(산과 곡의 최대차)으로 1.1nm 이상이고 또, RMS값(제곱평균·평방근조도)는 0.13nm 이상이었다.
다음으로, 열처리조건으로서, 분위기가스조성을 수소:25용량%, 아르곤:75용량%로 하고, 열처리온도는 1000~1200℃, 처리시간은 1~30초로 하였다. 열처리공정 다이어그램의 일례를 도1에 나낸다.
일련의 실험결과를 도2,도3에 나타낸다. 도2는 열처리온도와 마이크로러프니스의 P-V값과의 관계를 열처리시간별, 불산처리의 유무별로 나타내고 있다. 도3은 열처리온도와 마이크로러프니스의 RMS값과의 관계를 열처리시간별, 불산처리의 유무별로 나타내고 있다.
또, 표1은 불산처리한 웨이퍼에 대한 열처리조건과 얻어진 마이크로러프니스(RMS값과 P-V값)의 관계를, 표2는 불산처리를 실시하지 않은 웨이퍼에 대한 열처리조건과 얻어진 마이크로러프니스(RMS값과 P-V값)의 관계를 나타내고 있다.
열처리조건(℃·초) 마이크로러프니스
RMS(nm) P-V(nm)
1000· 1 1000· 5 1000·10 1000·30 0.13 0.09 0.10 0.09 1.02 0.83 0.88 0.74
1050· 1 1050· 5 1050·10 1050·30 0.10 0.09 0.10 0.10 1.06 0.71 0.86 0.83
1100· 1 1100· 5 1100·10 1100·30 0.09 0.11 0.10 0.11 0.80 0.93 0.80 1.05
1150· 1 1150· 5 1150·10 1150·30 0.10 0.11 0.12 0.11 0.81 0.86 0.85 0.90
1200· 1 1200· 5 1200·10 1200·30 0.11 0.11 0.10 0.11 1.00 1.17 0.96 0.87
참조: 경면웨이퍼 0.13 1.10
주사영역: 2㎛×2㎛
열처리조건(℃·초) 마이크로러프니스
RMS(nm) P-V(nm)
1000· 1 1000· 5 1000·10 1000·30 0.13 0.14 0.12 0.12 1.14 1.12 1.00 3.12
1050· 1 1050· 5 1050·10 1050·30 0.13 0.22 0.31 0.36 3.84 3.02 2.68 2.33
1100· 1 1100· 5 1100·10 1100·30 0.28 0.30 0.16 0.14 2.39 2.05 1.11 1.15
1150· 1 1150· 5 1150·10 1150·30 0.17 0.13 0.13 0.11 1.29 1.12 1.09 0.89
1200· 1 1200· 5 1200·10 1200·30 0.13 0.12 0.11 0.11 1.16 0.93 0.88 0.84
참조: 경면웨이퍼 0.13 1.10
주사영역: 2㎛×2㎛

이들 도면과 표로 부터 실험결과를 고찰하면, 자연산화막이 존재하는 경우(불산처리를 행하지 않은 경우), 수소아닐온도가 1000~1150℃의 범위에서는 마이크로러프니스는 RMS값도 P-V값도 거의 악화하는 경향 또는 동등(개선되지 않음)의 결과를 나타내었다. 이것은, 수소에 의해 자연산화막의 박막부가 국소적으로 에칭되어, 보다 빠른 속도로 Si층이 에칭됨으로써 피트(pits)가 발생하기 때문인 것으로 생각된다.
자연산화막이 존재하지 않는 경우, 예를 들어 불산으로 처리하여 제거한 경우, 수소아닐온도가 1000~1200℃의 범위에서는 마이크로러프니스는 RMS값도 P-V값도 향상하였다. 이것은, 자연산화막이 존재하지 않음으로써, Si층이 균일하게 에칭되기 때문인 것으로 생각된다.
이 경우, 1000~1100℃의 비교적 저온의 영역에서도 마이크로러프니스를 향상시키는 것이 가능하다. 경면-마무리된 웨이퍼의 마이크로러프니스는, P-V값은 1.1nm, RMS값은 0.13nm정도였지만, 자연산화막을 제거하여 RTA장치로 열처리를 한 경우, 1000℃에서 30초의 저온열처리로, P-V값으로 0.7nm, RMS값으로 0.09nm로 대폭 개선하는 것이 가능하다.
따라서, 자연산화막을 제거하면, 열처리온도를 예를 들어 950~1150℃로 하여 행하는 것이 가능하다. 즉, 종래와 같이, 1200℃ 이상으로 하면 슬립이나 오염의 문제가 염려되기 때문에, 1150℃ 이하로 하는 것이 좋고 충분히 마이크로러프니스를 개선하기 위해서는 950℃ 이상으로 처리하는 것이 좋다. 또, 열처리시간으로는, 1초 이상을 하면 충분히 효과가 있다. 그리고, 지나치게 길게 열처리하는 것은 무용하기 때문에, 300초 이하로 하면 좋다.
이상 설명한 바와 같이 본 발명은, 보다 한층 마이크로러프니스의 향상과 고온열처리의 폐해를 피하는 것을 목적으로, 실리콘웨이퍼에 대해 급속가열·급속냉각장치를 이용하고 환원성분위기하에서 열처리함에 의해 표면의 자연산화막을 제거한 웨이퍼에 대해서, 열처리함으로써 종래 열처리온도보다 50℃ 이상 낮은 비교적 저온에서 행하는 것이 가능하게 되었다.
다음으로, 환원성분위기의 영향을 불활성가스중 수소가스농도를 0~100용량%로 변화시켜서 조사하였다. 수소가스의 잔분은 아르곤으로 하였다.
실리콘웨이퍼로는, 경면가공된 직경 8인치, 결정방위 <100>의 것을, 2% 불산(HF)용액에 3분간 침지하여 자연산화막을 제거한 시료를 이용하였다.
처리온도는 950, 1050, 1150℃의 3수준, 처리시간은 30초로 하였다. 열처리공정의 다이어그램의 일례를 도1에 나타낸다.
참고로 하기 위해, 헤이즈(ppm)도 측정하였다. 측정에는 KLA/Tencor Co.,Ltd.의 SP-1을 이용하였다. 즉, 경면웨이퍼의 헤이즈는 0.03ppm정도, RTA장치를 이용하여 1200℃에서 환원성분위기하로 열처리한 웨이퍼는 0.3ppm정도, 에피텍셜웨이퍼는 0.2ppm정도이다. 0.3ppm정도이면, 반도체디바이스공정에서는 모두 문제가 없는 레벨이다.

일련의 실험결과를 도5,도6 및 도7에 나타낸다. 도5는 수소가스농도와 헤이즈의 관계를 열처리온도별로 나타내고 있다. 도6은 수소가스농도와 마이크로러프니스의 P-V값의 관계를 열처리온도별로, 도7은 수소가스농도와 마이크로러프니스의 RMS값과의 관계를 열처리온도별로 나타내고 있다.
이들 도로 부터 실험결과를 고찰하면, 자연산화막이 존재하지 않는 경우, 수소농도 10% 이상 100% 이하의 범위에서는 마이크로러프니스는 RMS값도 P-V값도 충분히 개선되어 거의 일정치를 나타내고 있다. 그러나, 수소농도가 10% 미만으로 되면 급격히 악화하고, 수소농도 0%에서는 경면웨이퍼의 수위로 까지 악화해 버린다.
참고로 하기 위해, 헤이즈를 측정했지만, 이것도 5도와 같이 마이크로러프니스와 유사한 경향을 나타내었다. 단, 온도의 영향이 약간있고, 고온으로 될 수록 개선되는 경향을 나타내었다.
이상의 결과는, 수소가 웨이퍼 표면의 Si와 반응하여 Si의 마이그레이션을 유발함으로써, 표면을 평탄화하는(헤이즈가 향상한다) 능력(ability)이 있는 것을 나타내고 있다. 그러나, 수소의 농도가 옅으면, 이 작용이 불충분하기 때문에, 표면이 거칠고, 헤이즈가 악화하는 현상이 발생한다(도5참조). 이와 같은 현상이 발생하는 것은, 아르곤이나 질소가스와 같은 불활성가스에서는 표면을 평탄화하는 작용이 모두 없기 때문이다. 이 현상은 마이크로러프니스에 있어서도 동일하며, 수소농도가 0~10%에서는 농도가 옅기 때문에 마이크로러프니스는 농도가 옅게 될수록 악화하고 있다(도6,도7). 따라서, 열처리의 환원성분위기는 수소 100% 또는 수소를 10% 이상 함유하는 아르곤 및/또는 질소와의 혼합가스분위기로 하는 것이 바람직하다.
이상 상술한 열처리방법으로 열처리하면, 마이크로러프니스는 종래의 고온열처리의 경우보다도 한층 향상하고, 산화막내압, 캐리아이동도 등의 전기특성의 향상을 도모할 수 있다. 또, 비교적 저온화하는 것에 의해 슬립전위의 발생이 거의 없고, 중금속오염도 없는 극도로 고품질로 반도체디바이스용으로 유용한 실리콘웨이퍼를 얻는 것이 가능하다.
더욱이 열처리의 저온화에 따른 급속가열·급속냉각장치에 있어서 승강온에 필요한 시간과 열에너지도 절감할 수 있기 때문에, 수율과 생산성의 향상 및 비용저감을 도모할 수 있다.
이하, 본 발명의 실시형태를 도면을 참조하면서 설명하지만, 본 발명은, 이들에 한정되는 것은 아니다.
여기서, 도4에 본 발명에서 이용한 실리콘웨이퍼를 환원성분위기하에서 급속가열·급속냉각할 수 있는 장치를 나타낸다.
도4A의 열처리장치(10)은, 예를 들어 탄화규소 또는 석영으로 이루어진 벨자(1)을 갖고, 이 벨자(1)내에서 실리콘웨이퍼를 열처리하도록 되어 있다. 가열은 벨자(1)를 둘러싸도록 배치되는 가열히터(2),(2')에 의해 수행한다. 이 가열히 터는 상하방향으로 분할되어 있고, 각각 독립으로 공급되는 전력을 제어할 수 있도록 되어 있다. 가열히터(2),(2')의 외측에는, 열을 차단하기 위한 하우징(3)이 배치되어 있다. 물론, 열처리장치 및 가열방식은, 이것에 한정되는 것은 아니고, 이른바 주사가열(radiant heating), 고주파가열방식(high-frequency heating)으로 해도 좋다.
로의 하방에는, 수냉챔버(4)와 베이스 플레이트(5)가 배치되고, 벨자(1)안과 바깥 대기를 봉쇄하고 있다. 그리고 실리콘웨이퍼(8)은 스테이지(7)상에 보지되도록 되어 있고, 스테이지(7)은 모터(9)에 의해 상하동자재인 지지축(6)의 상단에서 고정되어 있다. 수냉챔버(4)에는 횡방향으로 부터 웨이퍼를 로내에 출입할 수 있도록, 게이트밸브에 의해 개폐가능하게 구성되는 부도시의 웨이퍼 투입구가 설치되어 있다. 또, 베이스플레이트(5)에는, 가스유입구와 배기구가 설치되어 있고, 로내가스 분위기를 조정할 수 있도록 되어 있다.
이상과 같은 열처리장치(10)에 의해서, 자연산화막을 제거한 실리콘웨이퍼의 수소를 함유한 환원성분위기하, 급속가열·급속냉각하는 열처리는, 예를 들어 도1에 나타난 바와 같은 다이어그램에 따라 행해진다.
먼저, 열처리는, 가열히터(2),(2')에 의해 벨자(1)내를, 예를 들어 950~1150℃의 소망온도로 가열하고, 그 온도에서 보지한다. 분할된 가열히터 각각을 독립하여 공급전력을 제어하면, 벨자(1)내에서 높이 방향에 따른 온도분포를 갖도록 하는 것이 가능하다. 따라서, 웨이퍼의 열처리온도는, 스테이지(7)의 위치, 즉 지지축(6)의 로내로의 투입량에 의해 결정할 수 있다.
벨자(1)내가 소망온도로 유지되면, 열처리장치(10)에 인접하여 배치되는 부도시의 웨이퍼 핸들링장치에 의해서 실리콘웨이퍼를 수냉챔버(4)의 투입구에 넣고, 최하단위치에 대기시킨 스테이지(7)상에 예를 들어 SiC보트를 넣어 웨이퍼(8)를 올려 놓는다. 이 때, 수냉챔버(4) 및 베이스플레이트(5)는 수냉되어 있기 때문에, 웨이퍼는 이 위치에서는 고온화하지 않는다.
그리고, 실리콘웨이퍼(8)의 스테이지(7)상에의 적치를 완료하면, 곧 모터(9)에 의해 지지축(6)을 로내에 투입하는 것에 의해, 스테이지(7)를 950~1150℃의 소망온도위치까지 상승시켜, 스테이지상의 웨이퍼에 열처리를 가한다. 이 경우, 수냉챔버(4)내의 스테이지하단위치에서 소망온도위치까지 이동하는 데는, 예를 들어 20초 정도밖에 걸리지 않기 때문에, 웨이퍼는 급속히 가열된다.
그리고, 스테이지(7)를 소망온도위치로, 소정시간정지(1~300초)시키는 것에 의해, 웨이퍼에 수소를 함유한 환원성분위기하에서 정지시간분의 비교적 저온의 열처리를 가하는 것이 가능하다. 소정시간이 경과해 비교적 저온의 열처리가 완료하면, 곧 모터(9)에 의해 지지축(6)을 로내에서 꺼냄으로써 스테이지(7)를 하강시켜, 수냉챔버(4)내의 하단위치로 한다. 이 하강동작도, 예를 들어 20초 정도로 행하는 것이 가능하다. 스테이지(7)상의 실리콘웨이퍼(8)는, 수냉챔버(4) 및 베이스플레이트(5)가 수냉되고 있기 때문에, 급속히 냉각된다. 최후에, 웨이퍼 핸들링장치에 의해, 실리콘웨이퍼를 꺼냄으로써 열처리를 완료한다.
추가로 열처리하는 실리콘웨이퍼가 있는 경우에는, 열처리장치(10)의 온도를 강온시키지 않기 때문에, 차례로 실리콘웨이퍼를 투입하여 연속적으로 열처리를 행할 수 있다.
다음으로, 본 발명에서 이용한 실리콘 단결정웨이퍼의 급속가열·급속냉각장치(RTA장치)의 다른 일례를 나타낸다. 도4B는 RTA장치의 개략도이다.
도4B의 열처리장치(20)은, 석영으로 된 챔버(11)을 갖고, 이 챔버(11)내에서 웨이퍼(18)을 열처리하도록 되어 있다. 가열은, 챔버(11)을 상하좌우에서 부터 둘러싸도록 배치되는 가열램프(12)에 의해 행한다. 이 램프(12)는 각각 독립으로 공급되는 전력을 제어할 수 있도록 되어 있다.
가스의 배기측은, 오토셔터(13)가 배치되고, 바깥 대기를 봉쇄하고 있다. 오토셔터(13)는, 게이트밸브에 의해 개폐가능하게 구성되는 부도시의 웨이퍼투입구가 설치되어 있다. 또, 오토셔터(13)에는 가스배기구가 설치되어 있고, 로내분위기를 조정할 수 있도록 되어 있다.
그리고, 웨이퍼(18)은 석영트레이(14)에 형성된 3점 지지부(15) 위에 배치된다. 트레이(14)의 가스도입구 측에는, 석영제 버퍼(16)가 설치되어 있고, 도입가스가 웨이퍼(18)에 직접 적용되는 것을 방지하는 것이 가능하다.
또, 챔버(11)에는 부도시의 온도측정용 특수창이 설치되어 있고, 챔버(11)의 외부에 설치된 바이로메터(17)에 의해, 그 특수창을 통해 웨이퍼(18)의 온도를 측정하는 것이 가능하다.
이상과 같은 열처리장치(20)에 의해, 웨이퍼를 급속가열·급속냉각하는 처리 는 다음과 같이 수행된다.
먼저, 열처리장치(20)에 인접하여 배치되는 부도시의 웨이퍼 핸들링장치에 의해 웨이퍼(18)을 투입구로 부터 챔버(11)내에 투입하고, 트레이(14)상에 배치한 후, 오토셔터(13)를 닫는다.
그리고, 가열램프(22)에 전력을 공급하고, 웨이퍼(18)을 예를 들어, 1100~1300℃의 소정의 온도로 승온한다. 이 때, 목적의 온도까지 되는데 필요한 시간은 예를 들어 20초 정도이다. 다음으로 그 온도에 있어서 소정시간 보지함으로써, 웨이퍼(18)에 고온열처리를 가하는 것이 가능하다. 소정시간경과해 고온열처리가 완료한 다음, 램프의 전력을 내리고 웨이퍼의 온도를 내린다. 이 강온도, 예를 들어 20초 정도로 행하는 것이 가능하다. 최후로, 웨이퍼 핸들링장치에 의해 웨이퍼(18)을 취출함으로써, 열처리를 종료한다.
이상과 같이, 본 발명에서 말하는 급속가열·급속냉각장치(RTA장치)를 사용하는 급속가열·급속냉각하는 열처리로는, 도4A와 같은 장치를 이용하고, 상기 온도범위로 설정된 열처리로중에 웨이퍼를 직접 투입하고, 상기 열처리시간의 경과후 직접 취출하는 방법이나, 도4B와 같은 장치를 이용하고 웨이퍼를 열처리로내의 설정위치에 배치한 후, 램프가열기 등으로 직접 가열처리하는 방법 등을 나열할 수 있다. 이러한 "직접투입(immediately introduce) 및 직접취출(immediately take out)"은, 일정시간에 걸쳐 수행된 종래의 승온,강온조작과 열처리로내에 웨이퍼를 천천히 투입하고 취출하는 이른바 로딩, 언로딩조작을 행하지 않는 것을 말한다. 단, 로내의 소정위치까지 운송하는데는, 어느정도의 시간을 갖는 것은 당연하고, 웨이퍼를 투입하기 위한 이동장치의 능력에 따라, 수초에서 수분간 행해진다.
그리고, 상기 환원성 열처리분위기로는, 수소100%분위기 또는 수소의 환원력을 조정하거나 안정상 등의 이유로, 수소를 10% 이상 함유하는 아르곤 및/또는 질소와의 혼합가스분위기로 할 수 있다. 이 경우, 혼합가스중 수소농도를 20%~70%정도로 하는 것이 바람직하다.
이와 같은 환원성열처리분위기로 하면, 자연산화막을 제거한 상태를 보지하고, 확실히 웨이퍼표면의 마이크로러프니스를 개선하는 것이 가능함과 동시에, 실리콘웨이퍼의 표면에 존재하는 결정결함의 개선을 도모하는 것도 가능하다.
본 발명에 있어서 자연산화막의 제거는, 불산처리에 의해 행하는 것이 바람직하다. 예를 들어 웨이퍼를 2% HF수용액에 3분간 정도 침지하면 충분하다. 또, 수소분위기중 1%정도의 HF가스가 함유되는 기상으로 약 5분간 처리해도 좋다.
이와 같이 자연산화막인 SiO2는, 불산(HF)중에 침지하는 것이나 기상중에서 처리하는 것으로 용이하게 또한 확실히 용해,제거하는 것이 가능하고, 처리전 경면마무리된 웨이퍼의 본래적인 평탄도, 마이크로러프니스 등에 악영향을 미치는 일이 거의 없다.
더욱이, 이와 같은 본 발명의 열처리방법에 의하면, 실리콘웨이퍼 표면의 마이크로러프니스가 작게 되기 때문에, 산화막내압, 캐리어이동도 등의 전기특성이 향상하고, 슬립전위의 발생이나 중금속오염이 거의 없는, 극도로 고품질로 반도체 디바이스용으로 유용한 실리콘웨이퍼를 높은 수율과 생산성으로 얻을 수 있다.
특히, 마이크로러프니스가, 원자간력현미경으로 측정한 2㎛각의 P-V값으로 1.00nm 이하이고, 또한 RMS값으로 0.12nm 이하인 실리콘웨이퍼를 얻을 수 있다.
한편, 본 발명은 상기 실시형태에 한정되는 거은 아니다. 상기 실시형태는, 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 유사한 작용효과를 제공하는 것은, 어느것에 있어서도 본 발명의 기술적 범위에 포함된다.
예를 들어, 상기 실시형태에서는 도4에 나타난 바와 같은 열처리장치를 이용했지만, 본 발명은 이와 같은 장치에 의해 행해지지 않으면 안되는 것은 아니고, 실리콘웨이퍼를 급속가열·급속냉각하는 것이 가능한 열처리장치에서, 950℃ 이상으로 가열하는 것이 가능한 것이면, 원칙적으로 어느 것에 있어서도 이용할 수 있다.
또, 상기 실시형태에 있어서는, 직경 8인치의 실리콘웨이퍼를 열처리하는 경우에 대해 설명했지만, 본 발명은 원칙적으로 웨이퍼직경에 무관하게 적용하는 것이고, 예를 들어, 직경 10~16인치 또는 그것 이상의 실리콘웨이퍼에도 적용할 수 있다.
본 발명의 열처리방법에 의하면, 마이크로러프니스는 종래의 고온열처리의 경우보다도 한층 향상하고, 산화막내압, 캐리아이동도 등의 전기특성의 향상을 도모할 수 있다. 또, 비교적 저온화하는 것에 의해 슬립전위의 발생이 거의 없고, 중금속오염도 없는 극도로 고품질로 반도체디바이스용으로 유용한 실리콘웨이퍼를 얻는 것이 가능하다.

Claims (6)

  1. 급속가열·급속냉각장치를 이용하여 실리콘웨이퍼를 환원성분위기하에서 열처리하는 방법에 있어서, 상기 실리콘웨이퍼 표면상의 자연산화막을 제거한 후 급속가열·급속냉각장치를 이용하여, 수소 100% 또는 수소를 10% 이상 함유하는 아르곤 및/또는 질소와의 혼합가스분위기하에서 온도 950~1150℃에서 1~300초간 열처리하는 것을 특징으로 하는 실리콘웨이퍼의 열처리방법
  2. 삭제
  3. 제1항에 있어서, 상기 자연산화막의 제거를 불산처리에 의해 행하는 것을 특징으로 하는 실리콘웨이퍼의 열처리방법
  4. 제1항에 기재된 열처리방법에 의해 열처리된 실리콘웨이퍼
  5. 삭제
  6. 제3항에 기재된 열처리방법에 의해 열처리된 실리콘웨이퍼
KR1020007005026A 1998-09-14 1999-09-07 실리콘웨이퍼의 열처리방법 및 실리콘웨이퍼 KR100627919B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-279367 1998-09-14
JP27936798A JP3478141B2 (ja) 1998-09-14 1998-09-14 シリコンウエーハの熱処理方法及びシリコンウエーハ

Publications (2)

Publication Number Publication Date
KR20010031923A KR20010031923A (ko) 2001-04-16
KR100627919B1 true KR100627919B1 (ko) 2006-09-25

Family

ID=17610178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007005026A KR100627919B1 (ko) 1998-09-14 1999-09-07 실리콘웨이퍼의 열처리방법 및 실리콘웨이퍼

Country Status (6)

Country Link
US (1) US6391796B1 (ko)
EP (1) EP1041612A4 (ko)
JP (1) JP3478141B2 (ko)
KR (1) KR100627919B1 (ko)
TW (1) TW533509B (ko)
WO (1) WO2000016386A1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893980B1 (en) * 1996-12-03 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6873087B1 (en) * 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
KR100714528B1 (ko) * 2000-03-29 2007-05-07 신에쯔 한도타이 가부시키가이샤 어닐웨이퍼의 제조방법
JP3893608B2 (ja) * 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
DE10066099B4 (de) * 2000-09-25 2008-11-20 Mitsubishi Materials Silicon Corp. Wärmebehandlungsverfahren für einen Siliciumwafer
WO2002047142A1 (fr) * 2000-12-05 2002-06-13 Tokyo Electron Limited Procede et appareil de traitement d'un article a traiter
DE10124144B4 (de) * 2001-05-17 2007-12-13 Qimonda Ag Verfahren zur Eliminierung morphologischer und kristallografischer Defekte in Halbleiteroberflächen
EP1393361A2 (en) * 2001-05-30 2004-03-03 ASM America, Inc. Low temperature load and bake
JP4633977B2 (ja) * 2001-08-30 2011-02-16 信越半導体株式会社 アニールウエーハの製造方法及びアニールウエーハ
JP4078822B2 (ja) * 2001-10-10 2008-04-23 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP3778432B2 (ja) 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
JP5052728B2 (ja) 2002-03-05 2012-10-17 株式会社Ｓｕｍｃｏ シリコン単結晶層の製造方法
US6861321B2 (en) * 2002-04-05 2005-03-01 Asm America, Inc. Method of loading a wafer onto a wafer holder to reduce thermal shock
US6774040B2 (en) * 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
FR2845202B1 (fr) * 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
KR100482372B1 (ko) * 2002-12-03 2005-04-14 삼성전자주식회사 반도체 소자의 게이트 산화막 형성방법
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US6872606B2 (en) * 2003-04-03 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with raised segment
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US7514376B2 (en) * 2003-04-30 2009-04-07 Fujitsu Microelectronics Limited Manufacture of semiconductor device having nitridized insulating film
US7005330B2 (en) * 2003-06-27 2006-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor
CN1879204B (zh) * 2003-12-03 2010-07-14 S.O.I.Tec绝缘体上硅技术公司 改善晶片的表面粗糙度的工艺
US20050176252A1 (en) * 2004-02-10 2005-08-11 Goodman Matthew G. Two-stage load for processing both sides of a wafer
US7452778B2 (en) * 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
KR100637101B1 (ko) * 2005-04-21 2006-10-20 주식회사 하이닉스반도체 에피택셜 스택과 금속층의 이중 구조로 된 콘택플러그를구비하는 반도체소자 및 그의 제조 방법
KR100713323B1 (ko) * 2005-12-28 2007-05-04 동부일렉트로닉스 주식회사 실리사이드 공정을 이용한 반도체소자의 제조 방법
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
JP2008053521A (ja) * 2006-08-25 2008-03-06 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの熱処理方法
DE102006042501B4 (de) * 2006-09-07 2010-11-25 Eisenmann Anlagenbau Gmbh & Co. Kg Verfahren und Anlage zum Trocknen von Gegenständen
US7789965B2 (en) * 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber
JP5350623B2 (ja) * 2006-12-28 2013-11-27 グローバルウェーハズ・ジャパン株式会社 シリコンウエハの熱処理方法
EP2097923A1 (en) 2006-12-28 2009-09-09 MEMC Electronic Materials, Inc. Methods for producing smooth wafers
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7871937B2 (en) 2008-05-16 2011-01-18 Asm America, Inc. Process and apparatus for treating wafers
JP2009224810A (ja) * 2009-07-06 2009-10-01 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US9885123B2 (en) 2011-03-16 2018-02-06 Asm America, Inc. Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
JP5641537B2 (ja) * 2011-03-22 2014-12-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5583070B2 (ja) * 2011-04-27 2014-09-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5912368B2 (ja) * 2011-03-22 2016-04-27 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハ
JP5641538B2 (ja) * 2011-03-30 2014-12-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
JP7014694B2 (ja) * 2018-10-15 2022-02-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264552A (ja) * 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0657635B2 (ja) 1986-04-01 1994-08-03 日本電信電話株式会社 気相成長装置
JPH08236462A (ja) * 1995-03-01 1996-09-13 Shin Etsu Handotai Co Ltd 気相成長方法
JP3169114B2 (ja) * 1995-05-29 2001-05-21 信越半導体株式会社 単結晶薄膜の製造方法
EP0759634A1 (en) * 1995-08-17 1997-02-26 Shin-Etsu Handotai Company Limited SOI wafer and method for the preparation thereof
US5770263A (en) * 1995-11-08 1998-06-23 Micron Technology, Inc. Method for in situ removal of particulate residues resulting from hydrofluoric acid cleaning treatments
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
JPH10176693A (ja) 1996-12-16 1998-06-30 Kurako:Kk オイルミスト除去装置
TW406303B (en) * 1997-03-24 2000-09-21 Shinetsu Handotai Kk Silicon semiconductor single crystal and the method of manufacturing the same
JP3292101B2 (ja) * 1997-07-18 2002-06-17 信越半導体株式会社 珪素単結晶基板表面の平滑化方法
JP3746153B2 (ja) 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264552A (ja) * 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Journal of Crystal Growth, Volume 186, 1. March 1998, Pages 104-112, "In situ cleaning method for silicon surface using hydrogen fluoride gas and hydrogen chloride gas in a hydrogen ambient" *

Also Published As

Publication number Publication date
EP1041612A4 (en) 2001-01-10
WO2000016386A1 (fr) 2000-03-23
JP2000091342A (ja) 2000-03-31
TW533509B (en) 2003-05-21
JP3478141B2 (ja) 2003-12-15
US6391796B1 (en) 2002-05-21
EP1041612A1 (en) 2000-10-04
KR20010031923A (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
KR100627919B1 (ko) 실리콘웨이퍼의 열처리방법 및 실리콘웨이퍼
US7176102B2 (en) Method for producing SOI wafer and SOI wafer
US6245311B1 (en) Method for heat treatment of silicon wafer and silicon wafer
US7011717B2 (en) Method for heat treatment of silicon wafers and silicon wafer
US6238990B1 (en) Method for heat treatment of SOI wafer and SOI wafer heat-treated by the method
KR20010092733A (ko) 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법
KR100562438B1 (ko) 실리콘 웨이퍼의 열처리방법 및 이에 의해 열처리된 실리콘 웨이퍼
TW508701B (en) Method for manufacturing single-crystal silicon wafer
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
JPH04215439A (ja) ＧａＡｓ単結晶基板の製造方法
JP2004503084A (ja) 表面削剥領域を有するエピタキシャルシリコンウェーハを形成するための方法および装置
EP1052313B1 (en) Silicon wafer and method of manufacture thereof
US6403502B1 (en) Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
JP3565068B2 (ja) シリコンウエーハの熱処理方法およびシリコンウエーハ
KR0162137B1 (ko) 웨이퍼 형성방법
JP3636606B2 (ja) シリコンウエーハの熱処理方法
JP2560178C (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 13

EXPY Expiration of term