TW518593B - Reference signal generation for magnetic random access memory devices - Google Patents

Reference signal generation for magnetic random access memory devices Download PDF

Info

Publication number
TW518593B
TW518593B TW090110929A TW90110929A TW518593B TW 518593 B TW518593 B TW 518593B TW 090110929 A TW090110929 A TW 090110929A TW 90110929 A TW90110929 A TW 90110929A TW 518593 B TW518593 B TW 518593B
Authority
TW
Taiwan
Prior art keywords
reference cell
additional
memory cell
cells
patent application
Prior art date
Application number
TW090110929A
Other languages
English (en)
Inventor
Lung T Tran
Kenneth J Eldredge
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Application granted granted Critical
Publication of TW518593B publication Critical patent/TW518593B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14Dummy cell management; Sense reference voltage generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Description

五、 發明說明( 發明領娀 — 本發明係關於供資料儲存用的隨機存取記憶體 別地,本發明關於包括一陣列之記憶體胞元和用來_ 憶體胞元之電阻狀態的電路之磁性隨機存取記憶體裝置- 發明背景 〇 磁性隨機存取記憶體(“MRAM,,)係被考慮為長期資料 儲存的非依電性記憶體。在MRAM裝置中實施讀取和寫入 操作將比在如硬碟機的傳統長㈣存裝置巾實施讀取和寫 入插作快幾個等級。另外,霞鳩裝置更緊凑且比硬碟機 和其他傳統長期儲存裝置消耗較少電力。 -典型MRAM裝置包括一陣列之記憶體胞元。字組線 /口著圮憶體胞元之列而延伸,且位元線沿著記憶體胞元之 行而延伸。各記憶體胞元位於一字組線和一位元線之交叉 點處。 一圮fe體胞元儲存一位元之資訊作為一磁化定向。各 圮憶體胞元之磁化採用在任一給定時間的兩穩定定向、或 狀態之一個。平行和反平行的這兩穩定定向可代表邏輯值 ‘ 0 ’ 和 61 ’。 磁化定向影響記憶體胞元之電阻。例如,一記憶體胞 疋之電阻在磁化定向係平行時為第一值R,而在磁化定向 係反平行時為第二值R+ △ R。一選定記憶體胞元之磁化定 向和因此S己憶體胞元之邏輯狀態可由感測記憶體胞元之電 阻狀態而讀取。 可藉由把一感測電壓施於交叉選定記憶體胞元的字 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請
I 頁 線 經濟部智慧財產局員工消費合作社印製 518593 ” Α7 _____ Β7 五、發明說明(2 ) 組線、且感測裁交又選定記憶體胞元之位元線上的電流來 讀取一選定記憶體胞元之電阻狀態。感測電流(Is)係感測電 壓(Vs)和選定記憶體胞元之電阻(以或R+ △ R)的比率。因 此,感測電流應為約等於1^=%/反或151=仏/(11+^]^)。感測 電流可轉換成電壓。可藉由把資料電壓與一參考電壓(Vref) 比較來決定選定記憶體胞元之電阻狀態。例如,儲存在選 疋圮憶體胞元中的邏輯值在資料電壓大於參考電壓(即 Vdata>Vref)時為邏輯‘〇,,而在資料電壓小於參考電壓(即 Vdata<Vref)時為邏輯‘Γ。 產生用於大型交叉點電阻性MRAM陣列的參考信號 為一複雜工作。未經選定記憶體胞元上有一負載效應。在 電阻性陣列中也有,,偷溜路徑,,。再者,若不適當控制製造 裕度,則在橫過陣列之記憶體胞元電阻上將有明顯改變。 結果,由一群組之記憶體胞元使用的參考信號可能不適用 於另一群組之記憶體胞元。 备裝置大小縮減時產生參考信號變得更複雜。當尺寸 縮減時,更難以控制製造裕度。但裝置製造商之目標係減 少裝置尺寸。再者,可由橫過陣列的溫度梯度、四周電磁 雜訊、和如老化的實際效應而導致電阻改變。 有需要針對一 MRAM陣列之記憶體胞元來建立可靠 的參考信號。 發明之相n 本發明符合此需要。根據本發明之一層面,一記憶體 裝置包括一陣列之記憶體胞元;用來儲存邏輯‘ 1,的一第 本紙張尺度適用中國國家標準(CNS)A4規格⑵Q χ 297公爱) ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 518593 A7 五、發明說明( 儲子裝置,用來儲存邏輯‘〇,的一第二儲存裝置;一感 測放大& ’及用來產生針對該感測放大器的參考信號之一 電路。該電路藉由把該等第一和第二儲存裝置之輸出組合 來產生參考信號。 仗與附圖連結取用的下面詳細描述,本發明之其他層 面及優點將變得明_,藉由舉例來說日林發明之原理。曰 1式之簡 第1圖係根據本發明之mram裝置之說明圖; 第2圖係由第1圖中顯示的裝置之讀取操作的流程圖; 第3圖係根據本發明的另一MRAM裝置之說明圖; 第4圖係由第3圖中顯示的裝置之讀取操作的流程圖; 第5圖係根據本發明的又一“化八…裝置之說明圖; 第6圖係針對第5圖中顯示的裝置之一時序圖; 第7圖係根據本發明的再一 MRAM裝置之說明圖;及 第8圖係針對第7圖中顯示的裝置之一時序圖。 本發明之詳細描诫 如在用來說明的圖式中顯示的,本發明實施於包括一 陣列之記憶體胞元的MRAM裝置中。電路可產生由陣列中 之忑丨思體胞元使用的參考信號,不管在電阻上因製造裕度 和諸如橫過陣列的溫度梯度、電磁干擾和老化等其他因素 所致的改變。四個不同MRAM裝置將描述於下。顯示在第ι 和3圖中的第一和第二MRAM裝置1〇〇和2〇〇包括使用來產 生參考信號的參考胞元。顯示在第5和7圖中的第三和第四 MRAM裝置300和400包括使用來產生參考信號的電容器。 請 先 閱 讀 背 面 之 注 意 事 經濟部智慧財產局員工消費合作社印制衣
518593
五、發明說明(4 [第1實施例] (請先閱讀背面之注意事項再填寫本頁) 請參考第1圖,第一MRAM裝置1〇〇包括一陣列之記憶 體胞元104。!己憶體胞元1〇4典型上以列和行來配置,以列 沿著X方向來延伸而行沿著y方向來延伸。陣列可具有任何 數目之列和行的記憶體胞元。 記憶體胞元104以毗連方塊102〇)至1〇2(11)來組構。第i 圖詳細顯示第一方塊1〇2(1)。只顯示記憶體胞元ι〇4之幾列 和幾行。第η方塊l〇2(n)以透視來顯示。在第一和第n方塊 間的方塊102(2)至1〇2(η·1)並未顯示。 子組線106在記憶體胞元陣列丨〇2之一側面上的平面中 沿著X方向而延伸。位元線108在記憶體胞元陣列1〇2之另一 側面上的平面中沿著y方向而延伸。各記憶體胞元1〇4係設 置在一字組線106和一位元線108之交叉點處。 各記憶體胞元104具有兩穩定電阻狀態心和Ri,而R〇 經濟部智慧財產局員工消費合作社印製 。例如,第一電阻狀態R〇對應於邏輯值‘〇,而第二電阻 狀態Ri對應於邏輯值‘ 1,。可藉由把選定記憶體胞元曝露於 外部磁場來設定一選定記憶體胞元1〇4之電阻狀態。可藉由 把寫入電流供應到交叉選定記憶體胞元104的字組和位元 線106和108來產生外部磁場。 在各方塊中的兩行110和112被保留為參考行。第一參 考行110之各參考胞元104總是儲存邏輯‘1,,且第二參考行 112之各參考胞元104總是儲存邏輯‘〇’。在各方塊之其餘行 中的記憶體胞元104儲存使用者資料。各字組線丨〇6交又儲 存使用者資料的一列記憶體胞元、以及在第一參考行丨1〇 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 518593
經濟部智慧財產局員工消費合作社印製
中的-記憶體胞元104和在第1參考行112中的一記憶體胞 凡104。因此,各字組線1〇6交又包括總是儲存邏輯T的一 記憶體胞元104、總是儲存邏輯‘丨,的一記憶體胞元1〇4及用 來儲存使用者資料的多個記憶體胞元1〇4之一列。在參考行 110和112中的έ己憶體胞元1〇4具有與儲存使用者資料的記 憶體胞元相同的構造。 雖然參考行110和112被顯示為係第一方塊1〇2(1)之第 一和第二行,它們不受這樣限制。參考行110和Η2可佔用 一 έ己憶體胞元方塊1 〇2内的任何位置。 MRAM裝置1〇〇更包括用來在一讀取操作期間選擇一 子、、且線106的一個列解碼器1丨6。可藉由把一感測電壓%施 於它來選擇字組線。感測電壓可由一電壓源114來提供。 MRAM裝置1〇〇更包括針對各方塊1〇2(i)的一駕馭電 路118和一感測放大器12〇。多條位元線1〇8被連接至各駕馭 電路118。各駕馭電路118包括把一選定位元線連接至感測 放大器120之一感測輸入的一組切換器。其他未選定位元線 則連接至接地電位。感測放大器12〇之一輸出供應到一第二 放大器122 ’其又耗合至MRAM裝置120之一 I/O塾塊124。 一個半增益放大器126也設予各方塊1〇2(丨)。半增益放 大态I26之一參考輸入連接至交叉第一參考行112之記憶體 胞元104的一第一位元線128。半增益放大器126之參考輸入 也連接至交叉第二參考行114之記憶體胞元ι〇4的一第二位 元線130。 頊;在凊額外參考第2圖,其顯示說明由第一 mraM裝置 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 I& 之 注 意 事 項
518593 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(6 ) 100的一讀取操作之流程圖150。在讀取操作之開始,一字 組線106和一位元線108被選擇(方塊152)。選擇字組和位元 線106和108使一感測電流Is流過經選定字組和位元線1〇6 和108。感測電流Is也流過在選定字組和位元線1〇6和1〇8 之父叉點處的€憶體胞元10 4。例如,列解碼器116可藉由 把一感測電壓V s施於该子組線1 〇 6而選擇一字組線1 〇 6,且 駕馭電路11 8可藉由把一虛擬接地電位施於該位元線丨〇8來 選擇一位元線108。其他未選定位元線由駕馭電路118連接 至接地電位。列解碼器116和駕馭電路118響應於列和行位 址來做選擇。 感測電流Is被供應到感測放大器120之感測輸入。感測 電流之Ί:度反比於經選定記憶體胞元1 〇4之電阻狀態(且因 此’邏輯狀態)。具有一回授電阻器(Rf)的感測放大器12〇 把感測電流Is轉換成一資料電壓Vdata。感測放大器120之 輸出把資料電壓Vdata提供到第二放大器122之一輸入。 把感測電壓Vs施於選定字組線106也使第一參考電流 Ira流過在交叉第一參考行11()的經選定字組線1〇6和位元 線128之交叉點處的記憶體胞元1〇4。同樣地,施加感測電 壓Vs使第二參考電流Irb流過在交叉第二參考行丨丨2的經選 定字組線106和位元線130之交叉點處的記憶體胞元104。因 此’在參考行110和112中的參考胞元104在一字組線106被 選擇時被選擇。因為在第一參考行110中的參考胞元104儲 存邏輯‘1,(且因此具有電阻Rl),故第一參考電流Ira等於 Vs/Ri。因為在第二參考行112中的參考胞元1〇4儲存邏輯 本紙張尺度翻中國國家標準(CNS)A4規格⑵G χ 297公爱) ^--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 518593 A7 ___— _B7 五、發明說明(7 ) ‘〇’(且因此具有電阻R〇),故第二參考電流Irb等於Vs/Ro。 |考電流Ira和Irb被供應到半增益放大器126之參考輸 入。參考電流Ira和Irb被半增益放大器126加總(方塊154), 且總和被二分且由半增益放大器126轉換成一參考電壓 Vref(方塊156)。因此,Vref=(Ira+Irb)Rf/2。半增益放大器 126之輸出提供參考電壓Vref。 第二放大器122把資料電壓Vdata與參考電壓Vref比 較。此比較指出經選定記憶體胞元1〇4是儲存邏輯‘丨,或是 邏輯‘〇’(方塊158)。 使用各方塊中的第一和第二參考行11〇和112係根據在 記憶體胞元之電阻值上的改變係橫過陣列之距離的一函數 之假ό又。亦即,罪得較近的記憶體胞元1 比離得較遠的記 憶體胞元104在電阻狀態上將具有較小改變。因此,各記憶 體胞元方塊102(j)(而1 $ η)之第一和第二行11〇和112相 對於儲存使用者資料的記憶體胞元1 04而局部化。再者,在 參考胞元行110和112中的參考胞元形成一部份之記憶體胞 元方塊102(j)。結果,在字組線1〇6上的任何改變或方塊 l〇2(j)内的其他未選定記憶體胞元之負载效應在相同方塊 l〇2(j)中的參考胞元上將具有相似效果。因此,在相同方 塊102(j)之參考胞元行110和112中的經選定記憶體胞元和 參考胞元傾向彼此追蹤來尋求雜訊和溫度之較佳共模斥 回。結果是經選定記憶體胞元之電阻狀態的更可靠判定。 Θ 2實施例] 第3圖顯示第二記憶體裝置2〇〇,其與第一記憶體裝置
請 先 閱 讀 背 之 注 意 事 項 再_ 填· 寫奘 頁I I 訂 線 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製
10 518593 A7 - ______ B7 五、發明說明(8 ) 100相似。第二記憶體裝置200包括一陣列之記憶體胞元 2〇4、交叉記憶體胞元204之列的字組線2〇6及交叉記憶體胞 疋204之行的位元線208。記憶體胞元204係以方塊202(1) 至202(n)來組構。只有一方塊2〇2⑴被顯示在第3圖中。 針對第二裝置2〇〇的各方塊2〇2⑴,有串聯連接的第一 對之參考胞元25 1和252,及串聯連接的第二對之參考胞元 253和254。第一對參考胞元251/252並聯連接於第二對參考 胞元253/254。第一對參考胞元25 1/252總是儲存邏輯‘〇,和 邏輯‘1’,且分別具有電組RGa和Ru。第二對參考胞元 253/254總是儲存邏輯和邏輯‘1,,且分別具有電組RGb和 。因此,四個參考胞元251、252、253和254之組合電阻 Rref 約為(R0a+Rla)(R0b+Rlb)/(R0a+Rla+R〇b+Rlb)。若 R〇=R〇a=R〇b且Ri=Rla=Rlb,則 Rref二(Ro+RJ/2,因而參考電 阻Rref係在電組和之中點。 參考胞元25 1、252、253和254都由相同材料製成,且 都具有和其對應方塊202(j)中的記憶體胞元相同之大小。 再者,參考胞元251、252、253和254係設置在其對應方塊 202(j)附近。 參考胞元對組25 1/252和253/254被耦合於列解碼器 216和感測放大為2 5 6之參考輸入間。列解碼器216在方塊 202(j)内的一選定記憶體胞元上之讀取操作期間把一感測 電壓Vs施於參考胞元25 1、252、253和254。駕馭電路218 被耦合於位元線208和感測放大器256之感測輸入間。感測 放大器之輸出耦合至I/O墊塊224。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝—— (請先閱讀背面之注意事項再填寫本頁) 訂· -丨線· 經濟部智慧財產局員工消費合作社印製 11 518593 A7 _ B7 五、發明說明(9 ) 現在請額外參考第4圖,其顯示說明在第二MRAM裝置 200中的一讀取操作之流程圖260。在讀取操作之開始,一 字組線206和一位元線208被選擇(方塊262),藉此列解碼器 216把感測電壓Vs施於經選定字組線206,且駕馭電路2 18 把經選定位元線208連接至感測放大器256並把所有未選定 位元線接地。一感測電流Is流過一選定記憶體胞元和經選 定位元線到感測放大器2 5 6之感測輸入。同時,列解碼器216 也把感測電壓Vs施於參考胞元對組25 1/252和253/254(方 塊264),因而參考電流Ir流到感測放大器256之參考輸入。 參考電流Ir等於Vs/Rref。 感測放大器256把感測信號Is與參考信號ir比較。此比 較指出經選定記憶體胞元204是儲存邏輯‘1,或是邏輯 ‘0’(方塊266)。 f第3實施例] 經濟部智慧財產局員工消費合作社印製 第5圖顯示第三記憶體裝置300,其包括一陣列之記憶 體胞元304、交叉記憶體胞元304之列的字組線3〇6及交叉記 憶體胞元3 04之行的位元線3 08。第5圖中只顯示一單一記憶 體胞元方塊302(j)。第三記憶體裝置300更包括一駕馭電路 318、一第一放大器319、一感測(第二)放大器320及針對各 記憶體胞元方塊302(j)的一取樣和保持(“S/Η”)單元321。 駕馭電路318把一選定位元線輕合至第一放大器319之 一輸入’且匕把A憶體胞元方塊3 0 2 (j)之未選定位元線岸禺 合至一接地電位。S/Η單元321包括一第一電容器322(其作 用為資料信號儲存裝置)、一第二電容器324(其作用為第一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 12 518593 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(10 ) 參考信號儲存裝置)及一第三電容器326(其作用為第二參 考信號儲存裝置)。第一電容器322由第一切換器328耦合至 第一放大器319之輸出。第二電容器324由第二和第三切換 器330和332耦合至第一放大器319。第三電容器326由第三 切換器332耦合至駕馭電路輸出。第一電容器322耦合至感 測放大器320之感測輸入。第二電容器324耦合至感測放大 器320之參考輸入。 S/Η單元321無需設予被感測的記憶體胞元。S/Η單元 321可形成在第三裝置300之矽基體上。 S/Η單元321更包括針對切換器328、330和3 32的控制 邏輯單元334。控制邏輯單元334如第6圖中指出地在一選定 記憶體胞元上的讀取操作期間來控制切換器328、330和 332 ° 第三裝置300之各方塊302(j)也包括一寫入電路336。 在一選定記憶體胞元上的寫入操作期間,寫入電路336把第 一寫入電流施於經選定字組線,且把第二寫入電流施於經 選定位元線。所有其他線路保持不連接。各寫入電流於經 選定記憶體胞元處產生一磁場。經組合磁場依據位元線308 上的寫入電流方向來把經選定記憶體胞元設定至低電阻狀 態R〇或高電阻狀態K。雖然讀取和寫入電路被顯示為分力 電路,它們可被整合。 現在請參考第6圖。在時間T0,一字組線306和一位元 線308被選擇,藉此一感測信號流過一選定記憶體胞元 304。感測信號之量度依據經選定記憶體胞元304之電阻狀 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 13 -------------裝--------訂· (請先閱讀背面之注意事項再填寫本頁) 518593 五 經濟部智慧財產局員工消費合作社印製 A7 ------B7 、發明說明(„) 態。在時間TO,所有三個切換器328、33〇和332係打開。 緊隨時間το之後,第一切換器328閉合來允許第一放 大裔319把第一電容器充電至電壓¥如匕。在時間丁1,第一 切換器322打開。在時間T1的電壓Vdata代表經選定記憶體 胞元304之電阻狀態。 在時間τι,邏輯‘〇’被寫入到經選定記憶體胞元3〇4。 因此,經選定記憶體胞元304之電阻被設定至r〇。 在時間T2,藉由選擇交叉字組和位元線3〇6和3〇8來再 。貝取經選定記憶體胞元3〇4。結果,一感測信號流過經選定 記憶體胞元304。 時間Τ2後,第二和第三切換器33〇和332閉合來允許第 一和第二電容器324和326充電至電壓。在時間丁3的電壓 νο代表儲存在經選定記憶體胞元3〇4中的邏輯‘〇,。 在時間T3,第二和第三切換器33〇和332打開,且邏輯 1被寫入到經選定記憶體胞元304。因此,經選定記憶體 胞元304之電阻被設定至Ri。 在時間T4 ’藉由選擇交又字組和位元線3〇6和3〇8來再 碩取經選定記憶體胞元3〇4。結果,一感測信號流過經選定 記憶體胞元304。 時間T4後’第三切換器332閉合來允許第三電容器326 充電至電壓V!。在時間T5,第三切換器332打開。在時間 T5的電壓Vl代表儲存在經選定記憶體胞元3〇4中的邏輯 ς1,。 在時間Τ5後’第二切換器33〇閉合,藉此允許第二電 本紐尺錢巾@國家標準(CNS)A4規1^210 x 297公餐) 14 518593 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(12 ) 容器324上的電荷和第三電容器326上的電荷來等化至參考 電壓Vref。電荷在第二和第三電容器324和326間的傳送可 很快地發生。 在時間T6,參考電壓Vref可用於感測放大器320之參考 輸入。在第一電容器322上的電壓Vdata被施於感測放大器 320之感測輸入。感測放大器320把電壓Vdata與參考電壓 Vref比較來判定是邏輯‘0’或是邏輯‘ Γ被儲存在經選定記 憶體胞元中。 在時間T7,邏輯值再儲存至經選定記憶體胞元304。 因此,若邏輯‘0’被感測,則寫入電路336把邏輯‘0’寫入到 經選定記憶體胞元304。若邏輯‘1’被感測,則寫入電路336 把邏輯‘ Γ寫入到經選定記憶體胞元304。 [第4實施例] ,第7圖顯示第四記憶體裝置400,其除了 S/Η單元421外 與第三記憶體裝置300相同。第四裝置400之S/Η單元421包 括一第一電容器422(其作用為一資料儲存裝置)、一第二電 容器424(其作用為第一參考信號儲存裝置)、及一第三電容 器426(其作用為第二參考信號儲存裝置)。 第一電容器422由第一切換器428耦合至第一放大器之 輸出。第二電容器424由第二切換器430耦合至第一放大器 輸出。第三電容器426由第三切換器432耦合至第一放大器 輸出。一第四切換器434把第二電容器424耦合至第三電容 器 426 ° 第一電容器422連接至感測放大器320之感測輸入。第 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 15 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 518593 A7 B7 > 五、發明說明(13 ) 三電容器426耦合至感測放大器320之參考輸入。 S/Η單元421更包括用來在一選定記憶體胞元304上的 讀取操作期間控制切換器428、430、432和434的控制邏輯 單元436。第8圖中說明切換器428、430、432和434之控制。 現在請參考第8圖。在時間T0,一字組線306和一位元 線308被選擇,藉此一感測信號流過一選定記憶體胞元 304。感測信號之量度依據經選定記憶體胞元304之電阻狀 態。在時間T0,所有四個切換器428、430、432和434係打 開。 緊隨時間T0之後,第一切換器428閉合來允許感測電 流把第一電容器422充電至電壓Vdata。 在時間T1,第一切換器428打開。在時間T1的電壓 Vdata代表經選定記憶體胞元304之電阻狀態。 也在時間T1,邏輯‘0’被寫入到經選定記憶體胞元 304。因此,經選定記憶體胞元304之電阻被設定至R〇。 在時間T2,藉由選擇交叉字組和位元線306和308來再 讀取經選定記憶體胞元304。結果,一感測信號流過經選定 記憶體胞元304。 時間T2之後,第二切換器430閉合來允許第二電容器 424充電至電壓V〇。 在時間T3,第二切換器430打開,且邏輯‘1’被寫入到 經選定記憶體胞元304。因此,經選定記憶體胞元304之電 阻被設定至R!。 在時間T4,藉由選擇交叉字組和位元線306和308來再 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 之 注 意 事 項 經濟部智慧財產局員工消費合作社印製
16 518593
經濟部智·慧財產局員工消費合作社印製 五、發明說明(14 ) 讀取經選定記憶體胞元304。結果,一感測信號流過經選定 記憶體胞元304。 時間T4之後,第三切換器432閉合來允許第三電容器 426充電至電壓V!。在時間τ5,第三切換器332打開。 在時間T5之後,第四切換器434閉合,藉此允許第二 電容器424上的電荷和第三電容器426上的電荷來等化至參 考電壓Vref。經等化電壓Vref約為¥()和%間的中點。亦即,
Vref与(V〇+Vi )/2。參考電壓Vre:f被施於感測放大器32〇之參 考輸入。 在時間T6,參考電壓Vref可用於感測放大器320之參考 輸入。感測放大器320把在第一電容器422上的電壓%^ 與參考電壓Vref比較來判定經選定記憶體胞元3〇4是健存 邏輯‘〇’或是邏輯‘1’。 在日守間T7 ’經選定記憶體胞元之所感測邏輯值再儲存 至經選定記憶體胞元304。 因此揭露的是產生可用的參考信號之MRAM裝置,不 管在電阻上因製造裕度和諸如橫過陣列的溫度梯度、電磁 干擾和老化等其他因素所致的改變。第一和第二裝置可實 施比第三和第四裝置快的讀取操作。然而,第三和第四敦 置因參考信號係由經選定記憶體胞元導出,而具有遠為強 健的參考信號來判定經選定記憶體胞元之邏輯狀態。 在第5和7圖中的信號儲存裝置不限於電容器。例如, 信號儲存裝置可為數位計數器。 記憶體胞元不限於任何特殊型式。例如,記憶體胞元 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐 -------------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 叫593 A7 -----_____—— 五、發明說明(15 ) 可為、但不限於迴旋相依通道(“SdT,,)接合面裝置或巨型磁 阻(“GMR”)裝置。 感測放大器不限於任何特殊型式。例示的感測放大器 破揭露於2000年5月3曰申請的受讓人審查中專利申請案美 國序號第09/564,308號(代理人檔案第1〇99〇673-1號)和 1999年10月29日申請的美國序號第〇9/43〇611號中。 雖然已描述和說明本發明之幾個特定實施例,本發明不限 於這樣描述和說明的特定形式或元件配置。而是,本發明 係根據隨後的申請專利範圍而組構。 (請先閱讀背面之注意事項再填寫本頁) π裝--------訂---------線赢 經濟部智慧財產局員工消費合作社印製 18 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 518593 A7 B7 五、發明說明(16 ) 元件標號對照 (請先閱讀背面之注意事項再填寫本頁) 100…第一 MRAM裝置 122…第二放大器 102(1)-102(η)、202(1)-202(η)、302(1)·302(η)···陣列 104、204、304…記憶體胞元 106、206、306."字組線 108、208、308.··位元線 110、112…參考行 114.. .電壓源 116、216…列解碼器 118、218、318…駕馭電路 120、256、320…感測放大器 124、224…輸入/輸出(I/O)墊塊 126.. .半增益放大器 128…第一位元線 150、260…流程圖 336·.·寫入電路 152、154、156、158、262、264、266···方塊 200···第二MRAM裝置 251-254…參考胞元 經濟部智•慧財產局員工消費合作社印製 300.··第三MRAM裝置 319…第一放大器 321、 421…取樣和保持(S/Η)單元 322、 324、326、422、424、426…電容器 328、330、332、428、430、432、434·"切換器 334、436..·控制邏輯單元 400.·.第四MRAM裝置 19 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 518593 經濟部智慧財產局員工消費合作社印製 A8 BS C8 D8 t、申請專利範圍 1. 一種記憶體裝置(100),包含有: 一方塊(102)之記憶體胞元(1〇4); 一第一儲存裝置(110),用來儲存邏輯‘1,; 一第二儲存裝置(112),用來儲存邏輯‘〇,; 一感測放大器(120);及 一電路,用來產生供該感測放大器用的一參考信號 (Vref),該電路藉由把該等第一和第二儲存裝置之輸出 組合來產生該參考信號。 2·依據申請專利範圍第丨項之裝置,其中該第一儲存裝置 包括針對該方塊中之該等記憶體胞元的一第一群組 (110)之參考胞元,其中該第二儲存裝置包括針對該記 憶體胞元方塊的一第二群組(112)之參考胞元;且其中 該電路藉由把來自該等第一和第二參考胞元群組的輸 出組合來產生該參考信號;該等第一和第二群組係在 • 邊方塊之記憶體胞元中。 3·依據申請專利範圍第2項之裝置,其中該第一群組包括 第一參考胞元之一第一行(110),且該第二群組包括第 二參考胞元之一第二行(112);其中在陣列中的各記憶 體胞先被一字組線(1〇6)交叉,各字組線也交又在該第 一參考胞元群組中的一第一參考胞元及在該第二參考 胞元行中的一第二參考胞元;藉此選擇一字組線導致 第一和第二參考胞元之一對應對組被選擇,經選定參考 胞元對組之輸出由該電路組合來產生該參考信號。 4.依據申請專利範圍第3項之裝置,其中一第一位元 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂-----— f請先閱讀背面之注意事項再填寫本IC 20 518593 經涨部智’慧財產局員工消費合作社印製 A8 B8 C8 D8 、申請專利範圍 (128)交叉在第一行中的該等第一參考胞元;其中一第 二位元線(130)交叉在第二行中的該等第二參考胞元; 且其中該電路包括具有耦合至該等第一和第二位元線 之輸入的一個半增益放大器(126)。 5.依據申請專利範圍第2項之裝置(2〇〇),其中該第一群組 包括用來儲存邏輯‘丨,的一第一參考胞元(252),且該第 二群組包括用來儲存邏輯‘〇,的一第二參考胞元(251); 其中該等第一和第二參考胞元係由一線跡來交叉;且 其中該電路包括具有耦合至該線跡的一輸入之一放大 器(256)。 6·依據申請專利範圍第5項之裝置,其更包含用來儲存邏 輯‘1’的一額外第一參考胞元(254)、用來儲存邏輯‘〇,的 一額外第二參考胞元(253)、及交叉該等額外參考胞元 之一額外線跡;且其中該額外線跡也耦合至該放大器 輸入。 7·依據申請專利範圍第2項之裝置,其更包含一額外第一 參考胞元群組、一額外第二參考胞元群組、一額外電 路、及針對陣列中的記憶體胞元之各額外方塊(102(2) 至l〇2(n))的一額外感測放大器;其中各額外第一參考 胞元群組包括用來儲存邏輯‘1,的第一參考胞元,各額 外第二參考胞元群組包括用來儲存邏輯‘〇’的第二參考 胞元,且各額外電路藉由把對應的第一和第二參考胞元 群組之輸出組合來產生供一對應感測放大器用的一參 考信號;且其中各額外群組之參考胞元係在其對應的 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 21 518593 A8 BS CS
    518593 AS BS C8 D8 d 六、申請專利範圍 且該控制邏輯單元在一第四時間區間期間使該第四切 換器(434)把儲存在該等第一和第二儲存裝置中的信號 等化,該經等化信號即該參考信號。 -------------裝--------訂· (請先閱讀背面之注意事項再填寫本頁)
    經濟部智慧財產局員工消費合作社印製 •線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 23
TW090110929A 2000-06-20 2001-05-08 Reference signal generation for magnetic random access memory devices TW518593B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/598,671 US6317376B1 (en) 2000-06-20 2000-06-20 Reference signal generation for magnetic random access memory devices

Publications (1)

Publication Number Publication Date
TW518593B true TW518593B (en) 2003-01-21

Family

ID=24396465

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090110929A TW518593B (en) 2000-06-20 2001-05-08 Reference signal generation for magnetic random access memory devices

Country Status (6)

Country Link
US (2) US6317376B1 (zh)
EP (1) EP1168355A1 (zh)
JP (1) JP2002032983A (zh)
KR (1) KR20010114157A (zh)
CN (1) CN1188864C (zh)
TW (1) TW518593B (zh)

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3985432B2 (ja) * 2000-06-19 2007-10-03 日本電気株式会社 磁気ランダムアクセスメモリ
US6563743B2 (en) * 2000-11-27 2003-05-13 Hitachi, Ltd. Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy
US6426907B1 (en) * 2001-01-24 2002-07-30 Infineon Technologies North America Corp. Reference for MRAM cell
US6552928B1 (en) 2001-02-23 2003-04-22 Read-Rite Corporation Read-write control circuit for magnetic tunnel junction MRAM
US6721203B1 (en) 2001-02-23 2004-04-13 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
US6687178B1 (en) 2001-02-23 2004-02-03 Western Digital (Fremont), Inc. Temperature dependent write current source for magnetic tunnel junction MRAM
US6803615B1 (en) 2001-02-23 2004-10-12 Western Digital (Fremont), Inc. Magnetic tunnel junction MRAM with improved stability
US6392923B1 (en) * 2001-02-27 2002-05-21 Motorola, Inc. Magnetoresistive midpoint generator and method
JP2002299575A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体記憶装置
JP5355666B2 (ja) * 2001-04-26 2013-11-27 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP5019681B2 (ja) * 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6803616B2 (en) * 2002-06-17 2004-10-12 Hewlett-Packard Development Company, L.P. Magnetic memory element having controlled nucleation site in data layer
US6404671B1 (en) * 2001-08-21 2002-06-11 International Business Machines Corporation Data-dependent field compensation for writing magnetic random access memories
US6829158B2 (en) * 2001-08-22 2004-12-07 Motorola, Inc. Magnetoresistive level generator and method
US6445612B1 (en) * 2001-08-27 2002-09-03 Motorola, Inc. MRAM with midpoint generator reference and method for readout
US6504750B1 (en) 2001-08-27 2003-01-07 Micron Technology, Inc. Resistive memory element sensing using averaging
US6577525B2 (en) 2001-08-28 2003-06-10 Micron Technology, Inc. Sensing method and apparatus for resistance memory device
US6501697B1 (en) * 2001-10-11 2002-12-31 Hewlett-Packard Company High density memory sense amplifier
JP3853199B2 (ja) * 2001-11-08 2006-12-06 Necエレクトロニクス株式会社 半導体記憶装置及び半導体記憶装置の読み出し方法
JP2003151260A (ja) * 2001-11-13 2003-05-23 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP4229607B2 (ja) * 2001-11-27 2009-02-25 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4052829B2 (ja) 2001-12-12 2008-02-27 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6839269B2 (en) * 2001-12-28 2005-01-04 Kabushiki Kaisha Toshiba Magnetic random access memory
US6798404B2 (en) * 2002-01-02 2004-09-28 Hewlett-Packard Development Company, L.P. Integrated digitizing tablet and display apparatus and method of operation
US6760016B2 (en) * 2002-01-02 2004-07-06 Hewlett-Packard Development Company, L.P. Integrated digitizing tablet and color display apparatus and method of operation
US6781578B2 (en) * 2002-01-02 2004-08-24 Hewlett-Packard Development Company, L.P. Stylus based input devices utilizing a magnetic random access momory array
US6512689B1 (en) * 2002-01-18 2003-01-28 Motorola, Inc. MRAM without isolation devices
JP4156248B2 (ja) * 2002-02-18 2008-09-24 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP3796457B2 (ja) * 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
JP4088954B2 (ja) 2002-03-04 2008-05-21 日本電気株式会社 半導体記憶装置の読み出し回路
KR100464536B1 (ko) * 2002-03-22 2005-01-03 주식회사 하이닉스반도체 자기 저항 램
JP4049604B2 (ja) * 2002-04-03 2008-02-20 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6574129B1 (en) * 2002-04-30 2003-06-03 Hewlett-Packard Development Company, L.P. Resistive cross point memory cell arrays having a cross-couple latch sense amplifier
US6826102B2 (en) * 2002-05-16 2004-11-30 Micron Technology, Inc. Noise resistant small signal sensing circuit for a memory device
US6757188B2 (en) * 2002-05-22 2004-06-29 Hewlett-Packard Development Company, L.P. Triple sample sensing for magnetic random access memory (MRAM) with series diodes
JP4084084B2 (ja) * 2002-05-23 2008-04-30 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4208498B2 (ja) 2002-06-21 2009-01-14 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4646485B2 (ja) * 2002-06-25 2011-03-09 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6600690B1 (en) * 2002-06-28 2003-07-29 Motorola, Inc. Sense amplifier for a memory having at least two distinct resistance states
US6813208B2 (en) 2002-07-09 2004-11-02 Micron Technology, Inc. System and method for sensing data stored in a resistive memory element using one bit of a digital count
KR100496858B1 (ko) * 2002-08-02 2005-06-22 삼성전자주식회사 비트라인 클램핑 전압에 상관없이 기준 셀로 일정 전류가흐르는 마그네틱 랜덤 억세스 메모리
US6791865B2 (en) * 2002-09-03 2004-09-14 Hewlett-Packard Development Company, L.P. Memory device capable of calibration and calibration methods therefor
JP4266297B2 (ja) * 2002-09-05 2009-05-20 株式会社ルネサステクノロジ 不揮発性記憶装置
JP2004103104A (ja) * 2002-09-09 2004-04-02 Renesas Technology Corp 薄膜磁性体記憶装置
US6538940B1 (en) * 2002-09-26 2003-03-25 Motorola, Inc. Method and circuitry for identifying weak bits in an MRAM
JP4212325B2 (ja) 2002-09-30 2009-01-21 株式会社ルネサステクノロジ 不揮発性記憶装置
KR100515053B1 (ko) * 2002-10-02 2005-09-14 삼성전자주식회사 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치
US6781906B2 (en) * 2002-11-19 2004-08-24 Hewlett-Packard Development Company, L.P. Memory cell sensing integrator
KR100506932B1 (ko) * 2002-12-10 2005-08-09 삼성전자주식회사 기준 셀들을 갖는 자기 램 소자 및 그 구조체
TWI223259B (en) 2003-01-07 2004-11-01 Ind Tech Res Inst A reference mid-point current generator for a magnetic random access memory
US6775195B1 (en) * 2003-02-28 2004-08-10 Union Semiconductor Technology Center Apparatus and method for accessing a magnetoresistive random access memory array
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
JP2004280892A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体記憶装置及びその制御方法
NO320017B1 (no) * 2003-03-26 2005-10-10 Thin Film Electronics Asa Deteksjonsforsterkersystemer og matriseadresserbar minneinnretning med ±n av disse
US6954392B2 (en) * 2003-03-28 2005-10-11 Micron Technology, Inc. Method for reducing power consumption when sensing a resistive memory
US6873543B2 (en) * 2003-05-30 2005-03-29 Hewlett-Packard Development Company, L.P. Memory device
US6826094B1 (en) 2003-06-02 2004-11-30 Hewlett-Packard Development Company, L.P. Magnetic memory cell sensing with first and second currents
US7467264B2 (en) * 2003-06-27 2008-12-16 Hewlett-Packard Development Company, L.P. Methods and apparatuses for determining the state of a memory element
US6985383B2 (en) * 2003-10-20 2006-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reference generator for multilevel nonlinear resistivity memory storage elements
US7023753B2 (en) * 2003-11-30 2006-04-04 Union Semiconductor Technology Corporation Current controlled word and sense source
US7082050B2 (en) * 2003-11-30 2006-07-25 Union Semiconductor Technology Corporation Method to equalize word current circuitry
US7126844B2 (en) * 2003-11-30 2006-10-24 Union Semiconductor Technology Corporation Apparatus to improve stability of an MRAM over process and operational variations
US7054185B2 (en) * 2003-11-30 2006-05-30 Union Semiconductor Technology Corporation Optimized MRAM current sources
US7113422B2 (en) 2003-11-30 2006-09-26 Union Semiconductor Technology Corporation Method for optimizing MRAM circuit performance
KR100528341B1 (ko) * 2003-12-30 2005-11-15 삼성전자주식회사 자기 램 및 그 읽기방법
JP3845096B2 (ja) * 2004-02-12 2006-11-15 株式会社東芝 磁気記憶装置
US7079438B2 (en) * 2004-02-17 2006-07-18 Hewlett-Packard Development Company, L.P. Controlled temperature, thermal-assisted magnetic memory device
WO2005086170A1 (ja) * 2004-03-05 2005-09-15 Nec Corporation トグル型磁気ランダムアクセスメモリ
US7532203B2 (en) * 2004-04-26 2009-05-12 Samsung Electronic Co., Ltd. Data input device that utilizes a layer of magnetic particles to store non-volatile input data that is magnetically coupled to an underlying MRAM array
DE102004058132B3 (de) * 2004-12-02 2006-03-02 Infineon Technologies Ag Speicherschaltung sowie Verfahren zum Bewerten eines Speicherdatums einer CBRAM-Widerstandsspeicherzelle
CN1790543B (zh) * 2004-12-17 2010-05-05 电子科技大学 一种磁性随机存储器参考信号的产生方法
US7885131B2 (en) * 2005-02-08 2011-02-08 Nec Corporation Resistance change semiconductor memory device and method of reading data with a first and second switch circuit
CN100466105C (zh) * 2005-06-14 2009-03-04 旺宏电子股份有限公司 氮化硅只读存储单元的位的读取方法
WO2007043358A1 (ja) * 2005-10-07 2007-04-19 Konica Minolta Opto, Inc. セルロースエステルフィルムの製造方法、セルロースエステルフィルム、偏光板及び液晶表示装置
KR100735748B1 (ko) * 2005-11-09 2007-07-06 삼성전자주식회사 가변성 저항체들을 데이터 저장요소들로 채택하는 메모리셀들을 갖는 반도체 소자들, 이를 채택하는 시스템들 및 그구동방법들
KR100735750B1 (ko) * 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
US7286429B1 (en) * 2006-04-24 2007-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. High speed sensing amplifier for an MRAM cell
US8645793B2 (en) * 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
US7649793B1 (en) 2006-05-04 2010-01-19 Marvell International Ltd. Channel estimation for multi-level memories using pilot signals
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US7808834B1 (en) 2007-04-13 2010-10-05 Marvell International Ltd. Incremental memory refresh
US8031526B1 (en) 2007-08-23 2011-10-04 Marvell International Ltd. Write pre-compensation for nonvolatile memory
US8189381B1 (en) 2007-08-28 2012-05-29 Marvell International Ltd. System and method for reading flash memory cells
US8085605B2 (en) 2007-08-29 2011-12-27 Marvell World Trade Ltd. Sequence detection for flash memory with inter-cell interference
JP2008084533A (ja) * 2007-11-09 2008-04-10 Renesas Technology Corp 薄膜磁性体記憶装置
US8499229B2 (en) * 2007-11-21 2013-07-30 Micro Technology, Inc. Method and apparatus for reading data from flash memory
JP5086919B2 (ja) * 2008-06-30 2012-11-28 株式会社東芝 半導体記憶装置
JP5173706B2 (ja) * 2008-09-26 2013-04-03 株式会社東芝 不揮発性半導体記憶装置およびその読み出し方法
US7929334B2 (en) * 2009-01-29 2011-04-19 Qualcomm Incorporated In-situ resistance measurement for magnetic random access memory (MRAM)
JP5316114B2 (ja) * 2009-03-11 2013-10-16 富士通株式会社 半導体記憶装置及びその製造方法
EP2309514B1 (en) * 2009-10-05 2016-01-06 Crocus Technology Circuit for generating adjustable timing signals for sensing a self-referenced MRAM cell
US20110191129A1 (en) * 2010-02-04 2011-08-04 Netzer Moriya Random Number Generator Generating Random Numbers According to an Arbitrary Probability Density Function
US8675390B2 (en) 2011-10-21 2014-03-18 Qualcomm Incorporated System and method for MRAM having controlled averagable and isolatable voltage reference
JP5603895B2 (ja) * 2012-03-21 2014-10-08 株式会社東芝 半導体記憶装置の駆動方法および半導体記憶装置
US9064590B2 (en) 2012-03-02 2015-06-23 Kabushiki Kaisha Toshiba Driving method of semiconductor storage device and semiconductor storage device
US9183912B2 (en) 2012-05-17 2015-11-10 Everspin Technologies, Inc. Circuit and method for controlling MRAM cell bias voltages
US8917536B2 (en) 2012-10-25 2014-12-23 Headway Technologies, Inc. Adaptive reference scheme for magnetic memory applications
US8924824B1 (en) * 2013-03-12 2014-12-30 Western Digital Technologies, Inc. Soft-decision input generation for data storage systems
US9390779B2 (en) * 2013-03-15 2016-07-12 Qualcomm Incorporated System and method of sensing a memory cell
KR102189824B1 (ko) * 2014-08-04 2020-12-11 삼성전자주식회사 메모리 장치의 단위 어레이, 이를 포함하는 메모리 장치 및 메모리 시스템
FR3025647B1 (fr) 2014-09-09 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif et procede d'ecriture de donnees dans une memoire resistive
KR102476355B1 (ko) 2018-05-10 2022-12-09 삼성전자주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
US11854590B2 (en) * 2021-04-23 2023-12-26 Applied Materials, Inc. Reference generation for narrow-range sense amplifiers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296598A (ja) * 1985-06-21 1986-12-27 Mitsubishi Electric Corp Mosダイナミツクramのダミ−ワ−ド線駆動回路
JPH0682520B2 (ja) * 1987-07-31 1994-10-19 株式会社東芝 半導体メモリ
US5086412A (en) * 1990-11-21 1992-02-04 National Semiconductor Corporation Sense amplifier and method for ferroelectric memory
JP3397427B2 (ja) * 1994-02-02 2003-04-14 株式会社東芝 半導体記憶装置
JP3127953B2 (ja) * 1996-08-09 2001-01-29 日本電気株式会社 半導体記憶装置
KR100268444B1 (ko) * 1997-08-30 2000-10-16 윤종용 강유전체 랜덤 액세스 메모리 장치
US5852574A (en) * 1997-12-24 1998-12-22 Motorola, Inc. High density magnetoresistive random access memory device and operating method thereof
US6111781A (en) * 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
US5936906A (en) * 1998-10-29 1999-08-10 Winbond Electronics Corp. Multilevel sense device for a flash memory
US6055178A (en) * 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
US6128239A (en) * 1999-10-29 2000-10-03 Hewlett-Packard MRAM device including analog sense amplifiers
US6185143B1 (en) * 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers

Also Published As

Publication number Publication date
CN1188864C (zh) 2005-02-09
US6317376B1 (en) 2001-11-13
JP2002032983A (ja) 2002-01-31
US20010053104A1 (en) 2001-12-20
CN1337709A (zh) 2002-02-27
EP1168355A1 (en) 2002-01-02
KR20010114157A (ko) 2001-12-29
US6385111B2 (en) 2002-05-07

Similar Documents

Publication Publication Date Title
TW518593B (en) Reference signal generation for magnetic random access memory devices
TW497100B (en) Integrated memory with memory-cells with magnetoresistive memory-effect
US6185143B1 (en) Magnetic random access memory (MRAM) device including differential sense amplifiers
TW459227B (en) Magnetic random access memory with a reference memory array
TW561482B (en) Thin film magnetic memory device
US6404673B1 (en) Magnetic memory device and method of reading data in magnetic memory device
CN104008771B (zh) 具有去耦的读/写路径的存储元件
TW567491B (en) Semiconductor memory device
JP4071531B2 (ja) 薄膜磁性体記憶装置
JP2003208784A (ja) 不揮発性磁気記憶装置
JP2003151282A (ja) 混成抵抗性交点メモリセルアレイおよびその製造方法
TW200305878A (en) Resistive cross point memory arrays having a charge injection differential sense amplifier
US8027184B2 (en) Semiconductor storage device and operating method of the same
CN111724844B (zh) 存储器装置
KR20030051193A (ko) 레퍼런스셀 없이 데이터 판독을 실행하는 박막 자성체기억장치
JP2009158098A (ja) マグネチックランダムアクセスメモリ及びそのデータセンシング回路及びその方法
US4164791A (en) Semiconductor memory with equal word line and reference line voltage drop
TWI223259B (en) A reference mid-point current generator for a magnetic random access memory
US10984846B2 (en) Reference generation for voltage sensing in a resistive memory
WO2007124205A2 (en) Mram array with reference cell row and method of operation
TWI283867B (en) Two conductor thermally assisted magnetic memory
JP4067897B2 (ja) 読出し時間を短縮したメモリデバイス
US6980455B2 (en) Remote sensed pre-amplifier for cross-point arrays
US7079438B2 (en) Controlled temperature, thermal-assisted magnetic memory device
JP2008084533A (ja) 薄膜磁性体記憶装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees