CN1337709A - 磁随机存取存储器件的参考信号的产生 - Google Patents

磁随机存取存储器件的参考信号的产生 Download PDF

Info

Publication number
CN1337709A
CN1337709A CN01121930A CN01121930A CN1337709A CN 1337709 A CN1337709 A CN 1337709A CN 01121930 A CN01121930 A CN 01121930A CN 01121930 A CN01121930 A CN 01121930A CN 1337709 A CN1337709 A CN 1337709A
Authority
CN
China
Prior art keywords
memory cell
switch
reference unit
extra
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01121930A
Other languages
English (en)
Other versions
CN1188864C (zh
Inventor
L·T·特兰
K·J·埃尔德雷奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1337709A publication Critical patent/CN1337709A/zh
Application granted granted Critical
Publication of CN1188864C publication Critical patent/CN1188864C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

磁随机存取存储器(“MRAM”)器件(100)包括存储器单元(104)的阵列(102)。尽管由于制造公差和诸如阵列中的温度梯度、电磁干扰和老化之类的其他因素造成电阻的变化,但器件(100)仍然产生能够用来判断阵列中每个存储器单元的电阻态的参考信号。

Description

磁随机存取存储器件的参考信号的产生
本发明涉及到数据存储的随机存取存储器。更具体地说，本发明涉及到磁随机存取存储器件，它包含存储器单元阵列和用来读出存储器单元电阻态的电路。
磁随机存取存储器(“MRAM”)是一种非易失存储器，它正在被考虑用于长时间数据存储。在磁随机存取存储器件中执行读和写操作，比在诸如硬盘驱动器之类的常规长时间存储器件中进行读和写操作，要快几个数量级。此外，MRAM器件比硬盘驱动器和其他常规的长时间存储器件更加紧凑，且消耗的功率更少。
典型的MRAM器件包含存储器单元阵列。字线沿着存储器单元的行延伸，而位线沿着存储器单元的列延伸。每个存储器单元被放置在字线和位线的交叉点上。
存储器单元以磁化方向存储一位信息。在任何给定的时间，每个存储器单元的磁化表现为两个稳定方向即状态之一。这两个稳定方向，平行和反平行，可以代表逻辑值‘0’和‘1’。
磁化方向影响存储器单元的电阻。例如，如果磁化方向是平行的，则存储器单元的电阻值是第一数值R，而若磁化方向是反平行的，则存储器单元的电阻值是第二数值R＋ΔR。因此，选定的存储器单元的磁化方向和逻辑态，可以借助于读取存储器单元的电阻态而被读出。
借助于对与选定的存储器单元交叉的字线施加读出电压并读取与选定的存储器单元交叉的位线上的电流，可以读出该选定的存储器单元的电阻态。读出电流(Is)是读出电压(Vs)对选定的存储器单元的电阻(R或R＋ΔR)的比值。所以，读出电流应当大约等于Is0＝Vs/R或Is1＝Vs/(R＋ΔR)。读出电流可以被转换成电压。通过对数据电压与参考电压(Vref)进行比较，可以判断选定的存储器单元的电阻态。例如，如果数据电压比参考电压高(即，Vdata＞Vref)，则存储在选定的存储器单元中的逻辑值为逻辑‘0’，而如果数据电压比参考电压低(即，Vdata＜Vref)，则逻辑值为逻辑‘1’。
为大的交叉点电阻性MRAM阵列产生参考信号，是一件复杂的任务。存在着未被选定的存储器单元的加载效应。还存在电阻性阵列中的“潜通路”。而且，如果不适当控制制造公差，则整个阵列的各个存储器单元的电阻会有显著的不同。因此，用于一组存储器单元的参考信号，可能就不能用于另外的一组存储器单元。
随着器件几何尺寸减小，产生参考信号就变得越来越复杂。随着几何尺寸减小，控制制造误差越来越困难。然而器件制造者的目标就是要减小器件的几何尺寸。而且，电阻的变化可以来自阵列中的温度梯度、环境电磁噪声、以及诸如老化之类的物理效应。
对于为MRAM阵列的存储器单元建立可靠的参考信号，存在着需求。
本发明满足了这个需求。根据本发明的一个方面，存储器件包括存储器单元阵列；用来存储逻辑‘1’的第一存储器件；用来存储逻辑‘0’的第二存储器件；读出放大器；以及用来产生读出放大器的参考信号的电路。该电路借助于组合第一和第二存储器件的输出而产生参考信号。
从参照附图用举例方法阐述本发明原则的下列详细描述中，本发明的其他方面和优点将变得明显。
图1是根据本发明的MRAM器件的说明；
图2是图1所示器件的读操作的流程图；
图3是根据本发明的另一MRAM器件的说明；
图4是图3所示器件的读操作的流程图；
图5是根据本发明的又一MRAM器件的说明；
图6是图5所示器件的时间图；
图7是根据本发明的再一种MRAM器件的说明；以及
图8是图7所示器件的时间图。
如图所示，为了说明，本发明被体现在包含存储器单元阵列的MRAM器件中。尽管由于制造公差和诸如阵列中的温度梯度、电磁干扰和老化之类的其他因素，此电路仍能够产生可以被阵列中各个存储器单元使用的参考信号。下面将描述四种不同的MRAM器件。图1和3所示的第一和第二MRAM器件100和200包括用来产生参考信号的参考单元。图5和7所示的第三和第四MRAM器件300和400包括用来产生参考信号的电容器。
实施方案1
参考图1，第一MRAM器件100包括存储器单元104阵列。存储器单元104典型地被排列成行和列，其中的各个行沿x-方向延伸，而各个列沿y-方向延伸。该阵列可以具有任意数目的存储器单元行和列。
存储器单元104被组织成相邻的块102(1)-102(n)。图1较详细地示出了第一块102(1)。仅仅示出了存储器单元104的少数几行和列。第n块102(n)被示于虚线框中。未示出第一和第n块之间的块102(2)-102(n-1)。
字线106在存储器单元阵列102的一侧的平面内沿x-方向延伸。位线108在存储器单元阵列102的另一侧的平面内沿y方向延伸。每个存储器单元104被置于字线106和位线108的交叉点上。
每个存储器单元104有两个稳定的电阻态R0和R1，其中R0≠R1。例如，第一电阻态R0对应逻辑值‘0’，而第二电阻态R1对应逻辑值‘1’。借助于将选定的存储器单元暴露于外磁场，可以设置选定的存储器单元104的电阻态。借助于将写电流馈送到与选定的存储器单元104交叉的字线和位线106和108，可以产生外磁场。
每个块中的两列110和112被保存作为参考列。第一参考列110的每个参考单元104始终存储逻辑‘1’，而第二参考列112的每个参考单元104始终存储逻辑‘0’。每个块的其余各个列中的存储器单元104存储用户数据。每个字线106跨越存储用户数据的存储器单元104行，以及第一参考列110中的存储器单元104和第二参考列112中的存储器单元104。这样，每个字线106就跨越包括始终存储逻辑‘0’的存储器单元104、始终存储逻辑‘1’的存储器单元104、以及用来存储用户数据的多个存储器单元104的行。参考列110和112中的存储器单元104具有与存储用户数据的存储器单元104相同的结构。
尽管参考列110和112被示为第一块102(1)的第一和第二列，但它们不局限于此。参考列110和112可以占据存储器单元块102中的任何位置。
MRAM器件100还包括用来在读操作中选择字线106的行译码器116。通过给字线施加读出电压Vs，可以选择字线。读出电压可以由电压源114提供。
MRAM器件100还包含每个块102(j)的控制电路118和读出放大器120。多个位线108被连接到各个控制电路118。每个控制电路118包括一组开关，它们把选定的位线连接到读出放大器120的读出输入端。其他未被选中的位线被连接到地电位。读出放大器120的输出被馈送到第二放大器122，它又被耦合到MRAM器件100的I/O焊点124。
半增益放大器126也被提供给每个块102(j)。半增益放大器126的参考输入被连接到与第一参考列112的存储器单元104交叉的第一位线128。半增益放大器126的参考输入还被连接到与第二参考列114的存储器单元104交叉的第二位线130。
现在参考图2，它示出了说明由第一MRAM器件100进行读操作的流程图150。在读操作开始时，字线106和位线108被选定(块152)。字线和位线106和108的选定，导致读出电流Is流过选定的字线106和位线108。读出电流Is还流经选定的字线106和位线108交叉点上的存储器单元104。例如，行译码器116通过施加读出电压Vs给字线106，可以选定此字线106，而控制电路118通过施加虚拟地电位给位线108，可以选定此位线108。其他未被选中的位线被控制电路118连接到地电位。行译码器116和控制电路118响应于行和列地址而进行选择。
读出电流Is被馈送到读出放大器120的读出输入。读出电流的幅度反比于被选定的存储器单元104的电阻态(因而反比于逻辑态)。具有反馈电阻器(Rf)的读出放大器120，把读出电流Is转换成数据电压Vdata。读出放大器120的输出把数据电压Vdata提供给第二放大器122的输入。
施加读出电压Vs给选定的字线106，也使第一参考电流Ira流过跨越第一参考列110的选定字线106和位线128的交叉点上的存储器单元104。同样，施加读出电压Vs，引起第二参考电流Irb流过跨越第二参考列112的选定字线106和位线130的交叉点上的存储器单元104。这样，当字线106被选定时，就选定了参考列110和112中的参考单元104。因为第一参考列110中的参考单元104存储着逻辑‘1’(因此具有电阻R1)，所以第一参考电流Ira等于Vs/R1。因为第二参考列112中的参考单元104存储着逻辑‘0’(因此具有电阻R0)，所以第二参考电流Irb等于Vs/R0。
参考电流Ira和Irb被馈送到半增益放大器126的参考输入。半增益放大器126(块154)把参考电流Ira和Irb加起来，且半增益放大器126(块156)把总和减半并转化为参考电压Verf。于是，Vref＝(Ira＋Irb)Rf/2。半增益放大器126的输出提供了参考电压Vref。
第二放大器122对数据电压Vdata和参考电压Vref进行比较。此比较表明被选定的存储器单元104存储的是逻辑‘1’还是‘0’(块158)。
每个块中第一和第二参考列110和112的使用，是根据这样的假设，即各个存储器单元的电阻值的变化是跨越阵列的距离的函数。亦即，更靠近在一起的各个存储器单元104比距离较远的各个存储器单元104具有更小的电阻态变化。于是，每个存储器单元块102(j)(其中，1≤j≤n)的第一和第二列110和112被相对于存储用户数据的存储器单元104放置。而且，参考单元列110和112中的参考单元形成存储器单元块102(j)的一部分。所以，字线106中的任何变化即块102(j)内其他未被选定的存储器单元的加载效应，对同一个块102(j)中的各个参考单元具有相似的影响。因此，同一块102(j)的参考单元列110和112中的选定的存储器单元和参考单元倾向于互相寻找噪声和温度的更好的共模抑制。其结果是使被选存储器单元的电阻态的判断更加可靠。
实施方案2
图3示出了第二存储器件200，它与第一存储器件100类似。第二存储器件200包括存储器单元204阵列、与存储器单元204的行交叉的字线206、以及与存储器单元204的列交叉的位线208。存储器单元204被组织成块202(1)-202(n)。图3中只示出了一个块202(j)。
对于第二器件200的每个块202(j)，存在着第一对串联连接的参考单元251和252以及第二对串联连接的参考单元253和254。第一对参考单元251/252被并联连接到第二对参考单元253/254。第一对参考单元251/252始终分别存储逻辑‘0’和逻辑‘1’，并具有电阻R0a和R1a。第二对参考单元253/254始终分别存储逻辑‘0’和逻辑‘1’，并具有电阻R0b和R1b。所以，四个参考单元251、252、253、和254的Rref的组合电阻约为(R0a＋R1a)(R0b＋R1b)/(R0a＋R1a＋R0b＋R1b)。若R0＝R0a＝R0b和R1＝R1a＝R1b，则Rref＝(R0＋R1)/2，从而参考电阻Rref处于电阻R0和R1之间。
参考单元251、252、253、和254都是用同样的材料制成的，并都具有与它们相应的块202(j)中的存储器单元同样的尺寸。而且，参考单元251、252、253、和254被放置在它们相应的块202(j)附近。
参考单元对251/252和253/254被耦合在行译码器216和读出放大器256的参考输入之间。在块202(j)内的被选存储器单元上执行读操作的过程中，行译码器216将读出电压Vs施加到参考单元251、252、253、和254。控制电路218被耦合在位线208和读出放大器256的读输入之间。读出放大器的输出被耦合到I/O焊点224。
现参考图4，它示出了说明第二MRAM器件200中的读操作的流程图260。在读操作开始时，字线206和位线208(块262)被选定，从而行译码器216将读出电压Vs施加到被选字线206，且控制电路218把被选的位线208连接到读出放大器256，并把所有没有被选的位线连接到地。读出电流Is通过被选存储器单元和被选位线流到读出放大器256的读输入。同时，行译码器216也给参考单元对251/252和253/254(块264)施加读出电压Vs，从而参考电流Ir流到读出放大器256的参考输入。参考电流Ir等于Vs/Rref。
读出放大器256对读出信号Is与参考信号Ir进行比较。此比较表明被选存储器单元204存储的是逻辑‘1’还是逻辑‘0’(块266)。
实施方案3
图5示出了第三存储器件300，它包括存储器单元304阵列、与存储器单元304的行交叉的字线306、以及与存储器单元304的列交叉的位线308。图5中只示出了一个单一的存储器单元块302(j)。第三存储器件300还包含控制电路318、第一放大器319、读出(第二)放大器320、以及每个存储器单元块302(j)的取样和保存(“S/H”)321。
控制电路318把被选的位线耦合到第一放大器319的输入，它把存储器单元块302(j)的未被选中的位线耦合到地电位。S/H321包括第一电容器322(它的功能是作为数据信号存储器件)、第二电容器324(它的功能是作为第一参考信号存储器件)、和第三电容器326(它的功能是作为第二参考信号存储器件)。第一电容器322被第一开关328耦合到第一放大器319的输出。第二电容器324被第二和第三开关330和332耦合到第一放大器319。第三电容器326被第三开关332耦合到控制电路输出。第一电容器322被耦合到读出放大器320的读出输入。第二电容器322被耦合到读出放大器320的参考输入。
S/H321不一定局限于正在被读出的存储器单元。S/H321可以被制作在第三器件300的硅衬底上。
S/H321还包括开关328、330和332的控制逻辑334。如图6所示，在被选存储器单元上进行读操作的过程中，控制逻辑334控制着开关328、330和332。
第三器件300的每个块302(j)还包含写电路336。在被选存储器单元上进行写操作的过程中，写电路336将第一写电流施加到被选的字线，而第二写电流被施加到被选的位线。所有其他的线均不被连接。每个写电流在被选的存储器单元处产生磁场。组合的磁场把被选的存储器单元设置成低电阻态R0或高电阻态R1，这取决于在位线308上的写电流的方向。尽管读和写电路被示为分立的电路，但它们可以被集成。
现在参考图6。在时间TO，字线306和位线308被选定，从而读出信号流经被选存储器单元304。读出信号的幅度取决于被选存储器单元304的电阻态。在时间T0，所有的三个开关328、330和332均被打开。
紧跟时间T0，第一开关328被关闭，使第一放大器319把第一电容器322充电到电压Vdata。在时间T1，第一开关322被打开。T1时的电压Vdata表示了被选存储器单元304的电阻态。
在时间T1，逻辑‘0’被写进被选存储器单元304。因此，被选存储器单元304的电阻被设置成R0。
在时间T2，通过选择交叉的字线和位线306和308，被选的存储器单元304被再一次读取。因此，读出信号流经被选的存储器单元304。
在时间T2之后，第二和第三开关330和332被关闭，使第二和第三电容器324和326充电至电压V0。在T3时刻的电压V0表示存储在被选存储器单元104中的逻辑‘0’。
在时间T3，第二和第三开关330和332被打开，逻辑‘1’被写进被选存储器单元304。因此，被选存储器单元的电阻被设置成R1。
在时间T4，通过选择交叉的字线和位线306和308，被选的存储器单元304又一次被读取。因此，读出信号流经被选存储器单元304。
在时间T4之后，第三开关332被关闭，以便把第三电容器326充电到电压V1。在时间T5，第三开关332被打开。时间T5时的电压V1表示存储在被选存储器单元304中的逻辑‘1’。
在时间T5之后，第二开关330被关闭，从而允许对第二电容器324进行充电，并对第三电容器326进行充电，以便等于参考电压Vref。第二和第三电容器324和326之间的电荷转移可以非常快地发生。
在时间T6，参考电压Vref可作为读出放大器320的参考输入。第一电容器322上的电压Vdata被馈送到读出放大器320的读出输入。读出放大器320对电压Vdata与参考电压Vref进行比较，以判断存储在被选存储器单元中的是逻辑‘0’还是逻辑‘1’。
在时间T7，逻辑值被重新存储到被选存储器单元304。因此，如果读出了逻辑‘0’，则写电路336把逻辑‘0’写到被选存储器单元304。如果读出了逻辑‘1’，则写电路336把逻辑‘1’写到被选存储器单元304。
实施方案4
图7示出了第四存储器件400，除了S/H421外，它与第三存储器件300完全相同。第四器件400的S/H421包括第一电容器422(它的功能是作为数据存储器件)、第二电容器424(其功能是作为第一参考信号存储器件)、以及第三电容器426(其功能是作为第二参考信号存储器件)。
第一电容器422被第一开关428耦合到第一放大器的输出。第二电容器424被第二开关430耦合到第一放大器的输出。第三电容器426被第三开关432耦合到第一放大器的输出。第四开关434把第二电容器424耦合到第三电容器426。
第一电容器422被连接到读出放大器320的读出输入。第三电容器426被连接到读出放大器320的参考输入。
S/H421还包含用来在被选存储器单元304的读操作期间控制开关428、430、432、和434的控制逻辑436。图8说明了开关428、430、432、和434的控制。
现在参考图8。在时间T0，字线306和位线308被选定，从而读出信号流经被选的存储器单元304。读出信号的幅度取决于被选存储器单元304的电阻态。在时间T0，所有的四个开关428、430、432、和434均被打开。
紧跟时间T0。第一开关428被关闭，使读出电流能够把第一电容器422充电到电压Vdata。
在时间T1，第一开关428被打开。T1时的电压Vdata表示被选存储器单元304的电阻态。
同时，在时间T1，逻辑‘0’被写进选定的存储器单元304。于是，被选存储器单元304的电阻被设置成R0。
在时间T2，借助于选择交叉的字线和位线306和308，被选中的存储器单元304又一次被读取。因此，读出信号流经被选存储器单元304。
在时间T2之后，第二开关430被关闭，使第二电容器424充电至电压V0。
在时间T3，第二开关430被打开，逻辑‘1’被写进被选存储器单元304。于是，被选定的存储器单元304的电阻被设置成R1。
在时间T4，借助于选择交叉的字线和位线306和308，被选的存储器单元304再一次被读取。因此，读出信号流经被选的存储器单元304。
在时间T4之后，第三开关432被关闭，使第三电容器426充电到电压V1。在时间T5，第三开关432被打开。
在时间T5之后，第四开关434被关闭，从而使第二电容器424和第三电容器426充电到等于参考电压Vref。相等的电压Vref大约在V0和V1中间。即，Vref≈(V0＋V1)/2。此参考电压Vref被施加到读出放大器320的参考输入。
在时间T6，参考电压Vref可作为读出放大器320的参考输入。读出放大器320对第一电容器422上的电压Vdata与参考电压Vref进行比较，以确定被选存储器单元304存储的是逻辑‘0’还是逻辑‘1’。在时间T7，被选存储器单元的被读出的逻辑值被重新存储到被选的存储器单元。
尽管由于制造公差和诸如阵列中的温度梯度、电磁干扰和老化之类的其他因素造成电阻发生变化，但所公开的仍然是产生可用参考信号的MRAM器件。第一和第二器件能够比第三和第四器件更快地执行读操作。然而，第三和第四器件具有更健全得多的参考信号来判断被选存储器单元的逻辑态，这是因为参考信号来源于被选存储器单元。
图5和7中的信号存储器件不局限于电容器。例如，信号存储器件可以是数字计数器。
存储器单元不局限于任何特别类型。例如，存储器单元可以不受限制，可以是依赖自旋的隧穿(“SDT”)结型器件或者巨磁阻(“GMR”)器件。
读出放大器不局限于任何特别类型。在受让人2000年5月3日提交(代理人文档号为No.10990673-1)的美国在案专利申请no.09/564308和1999年10月29日提交的美国在案专利申请no.09/430611中，公开了示例性的读出放大器。
尽管已经描述和阐明了本发明的几个具体的实施方案，但本发明不局限于这样描述和阐明的元件的具体形式或安排。而是，本发明根据下面的权利要求来构成。

Claims (9)

1.一种存储器件(100)，包含：
存储器单元(104)组成的块(102)；
用来存储逻辑‘1’的第一存储器件(110)；
用来存储逻辑‘0’的第二存储器件(112)；
读出放大器(120)；以及
用来产生读出放大器的参考信号(Vref)的电路(126)，此电路借助于组合第一和第二存储器件的输出而产生参考信号。
2.权利要求1的器件，其特征在于，其中第一存储器件包括块中存储器单元的第一组(110)参考单元；其中第二存储器件包括存储器单元块的第二组(112)参考单元；且其中的电路借助于组合第一和第二参考单元组的输出而产生参考信号；第一和第二组局限于存储器单元块。
3.权利要求2的器件，其特征在于，其中第一组包括第一参考单元的第一列(110)，而第二组包括第二参考单元的第二列(112)；其中阵列中每个存储器单元与字线(106)交叉，每条字线还与第一参考单元组中的第一参考单元和第二参考单元列中的第二参考单元交叉；从而字线的选定导致相应的成对第一和第二参考单元被选定，被选参考单元对的输出被电路组合，从而产生参考信号。
4.权利要求3的器件，其特征在于，其中第一位线(128)与第一列中的第一参考单元交叉；其中第二位线(130)与第二列中的第二参考单元交叉；且其中的电路包括具有耦合到第一和第二位线的输入的半增益放大器(126)。
5.权利要求2的器件(200)，其特征在于，其中第一组包括用来存储逻辑‘1’的第一参考单元(252)，而第二组包括用来存储逻辑‘0’的第二参考单元(251)；其中第一和第二参考单元与轨线交叉；且其中的电路包括具有耦合到轨线的输入的放大器(256)。
6.权利要求5的器件，其特征在于，还包含用来存储逻辑‘1’的额外的第一参考单元(254)、用来存储逻辑‘0’的额外的第二参考单元(253)、以及与额外的参考单元交叉的额外的轨线；且其中额外的轨线也被耦合到放大器输入。
7.权利要求2的器件，其特征在于，还包含额外的第一参考单元组、额外的第二参考单元组、额外的电路、以及阵列中存储器单元的各个额外的块(102(2)-102(n))的额外的读出放大器，其中每个额外的第一参考单元组包括用来存储逻辑‘1’的第一参考单元，每个额外的第二参考单元组包括用来存储逻辑‘0’的第二参考单元，且每个额外的电路借助于组合相应的第一和第二参考单元组的输出而产生相应读出放大器的参考信号；且其中每个额外的参考单元组局限于它相应的存储器单元块。
8.权利要求1的器件(300)，其特征在于，还包含第三存储器件(322)；且其中电路(321)包括第一、第二和第三开关(328、330、和332)以及用来控制各个开关的控制逻辑(334)，控制逻辑使第一开关在第一时间间隔内把被选存储器单元连接到第三存储器件，控制逻辑使第二和第三开关在第二时间间隔内把第一和第二存储器件(326和324)连接到被选存储器单元，控制逻辑使第二开关在第三时间间隔内把被选存储器单元连接到第一存储器件，控制逻辑导致第三开关使存储在第一和第二存储器件中的信号相等，相等的信号是参考信号。
9.权利要求1的器件(400)，其特征在于，还包含用来存储阵列中被选存储器单元的逻辑值的第三存储器件(428)；且其中电路(421)包括第一、第二、第三、和第四开关(428、430、432、和434)以及用来控制各个开关的控制逻辑(436)，控制逻辑使第一开关(428)在第一时间间隔内把被选存储器单元连接到第三存储器件(422)，控制逻辑使第二开关(430)在第二时间间隔内把第一存储器件(424)连接到被选存储器单元，控制逻辑使第三开关(432)在第三时间间隔内把被选存储器单元连接到第二存储器件(424)，且控制逻辑使第四开关(434)在第四时间间隔内使存储在第一和第二存储器件中的信号相等，相等的信号是参考信号。
CNB011219300A 2000-06-20 2001-06-20 磁随机存取存储器件 Expired - Fee Related CN1188864C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/598,671 US6317376B1 (en) 2000-06-20 2000-06-20 Reference signal generation for magnetic random access memory devices
US09/598671 2000-06-20

Publications (2)

Publication Number Publication Date
CN1337709A true CN1337709A (zh) 2002-02-27
CN1188864C CN1188864C (zh) 2005-02-09

Family

ID=24396465

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011219300A Expired - Fee Related CN1188864C (zh) 2000-06-20 2001-06-20 磁随机存取存储器件

Country Status (6)

Country Link
US (2) US6317376B1 (zh)
EP (1) EP1168355A1 (zh)
JP (1) JP2002032983A (zh)
KR (1) KR20010114157A (zh)
CN (1) CN1188864C (zh)
TW (1) TW518593B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442384C (zh) * 2002-06-17 2008-12-10 三星电子株式会社 一种制备数据存储器件的方法
CN101064182B (zh) * 2006-04-24 2010-05-19 台湾积体电路制造股份有限公司 用以感测一存储单元阻态的电路及其方法
CN1658326B (zh) * 2004-02-17 2010-11-03 三星电子株式会社 温度受控、热辅助磁性存储器件
CN1717741B (zh) * 2002-06-28 2011-06-22 飞思卡尔半导体公司 用于至少具有两个不同电阻状态的存储器的读出放大器

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3985432B2 (ja) * 2000-06-19 2007-10-03 日本電気株式会社 磁気ランダムアクセスメモリ
US6563743B2 (en) * 2000-11-27 2003-05-13 Hitachi, Ltd. Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy
US6426907B1 (en) * 2001-01-24 2002-07-30 Infineon Technologies North America Corp. Reference for MRAM cell
US6552928B1 (en) 2001-02-23 2003-04-22 Read-Rite Corporation Read-write control circuit for magnetic tunnel junction MRAM
US6721203B1 (en) 2001-02-23 2004-04-13 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
US6687178B1 (en) 2001-02-23 2004-02-03 Western Digital (Fremont), Inc. Temperature dependent write current source for magnetic tunnel junction MRAM
US6803615B1 (en) 2001-02-23 2004-10-12 Western Digital (Fremont), Inc. Magnetic tunnel junction MRAM with improved stability
US6392923B1 (en) * 2001-02-27 2002-05-21 Motorola, Inc. Magnetoresistive midpoint generator and method
JP2002299575A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体記憶装置
JP5355666B2 (ja) * 2001-04-26 2013-11-27 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP5019681B2 (ja) * 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6404671B1 (en) * 2001-08-21 2002-06-11 International Business Machines Corporation Data-dependent field compensation for writing magnetic random access memories
US6829158B2 (en) * 2001-08-22 2004-12-07 Motorola, Inc. Magnetoresistive level generator and method
US6445612B1 (en) * 2001-08-27 2002-09-03 Motorola, Inc. MRAM with midpoint generator reference and method for readout
US6504750B1 (en) 2001-08-27 2003-01-07 Micron Technology, Inc. Resistive memory element sensing using averaging
US6577525B2 (en) 2001-08-28 2003-06-10 Micron Technology, Inc. Sensing method and apparatus for resistance memory device
US6501697B1 (en) * 2001-10-11 2002-12-31 Hewlett-Packard Company High density memory sense amplifier
JP3853199B2 (ja) * 2001-11-08 2006-12-06 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及び半導体記憶装置の読み出し方法
JP2003151260A (ja) * 2001-11-13 2003-05-23 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP4229607B2 (ja) * 2001-11-27 2009-02-25 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4052829B2 (ja) 2001-12-12 2008-02-27 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6839269B2 (en) * 2001-12-28 2005-01-04 Kabushiki Kaisha Toshiba Magnetic random access memory
US6798404B2 (en) * 2002-01-02 2004-09-28 Hewlett-Packard Development Company, L.P. Integrated digitizing tablet and display apparatus and method of operation
US6760016B2 (en) * 2002-01-02 2004-07-06 Hewlett-Packard Development Company, L.P. Integrated digitizing tablet and color display apparatus and method of operation
US6781578B2 (en) * 2002-01-02 2004-08-24 Hewlett-Packard Development Company, L.P. Stylus based input devices utilizing a magnetic random access momory array
US6512689B1 (en) * 2002-01-18 2003-01-28 Motorola, Inc. MRAM without isolation devices
JP4156248B2 (ja) * 2002-02-18 2008-09-24 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP3796457B2 (ja) * 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
JP4088954B2 (ja) 2002-03-04 2008-05-21 日本電気株式会社 半導体記憶装置の読み出し回路
KR100464536B1 (ko) * 2002-03-22 2005-01-03 주식회사 하이닉스반도체 자기 저항 램
JP4049604B2 (ja) * 2002-04-03 2008-02-20 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6574129B1 (en) * 2002-04-30 2003-06-03 Hewlett-Packard Development Company, L.P. Resistive cross point memory cell arrays having a cross-couple latch sense amplifier
US6826102B2 (en) * 2002-05-16 2004-11-30 Micron Technology, Inc. Noise resistant small signal sensing circuit for a memory device
US6757188B2 (en) * 2002-05-22 2004-06-29 Hewlett-Packard Development Company, L.P. Triple sample sensing for magnetic random access memory (MRAM) with series diodes
JP4084084B2 (ja) * 2002-05-23 2008-04-30 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4208498B2 (ja) 2002-06-21 2009-01-14 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4646485B2 (ja) * 2002-06-25 2011-03-09 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6813208B2 (en) 2002-07-09 2004-11-02 Micron Technology, Inc. System and method for sensing data stored in a resistive memory element using one bit of a digital count
KR100496858B1 (ko) * 2002-08-02 2005-06-22 삼성전자주식회사 비트라인 클램핑 전압에 상관없이 기준 셀로 일정 전류가흐르는 마그네틱 랜덤 억세스 메모리
US6791865B2 (en) * 2002-09-03 2004-09-14 Hewlett-Packard Development Company, L.P. Memory device capable of calibration and calibration methods therefor
JP4266297B2 (ja) * 2002-09-05 2009-05-20 株式会社ルネサステクノロジ 不揮発性記憶装置
JP2004103104A (ja) * 2002-09-09 2004-04-02 Renesas Technology Corp 薄膜磁性体記憶装置
US6538940B1 (en) * 2002-09-26 2003-03-25 Motorola, Inc. Method and circuitry for identifying weak bits in an MRAM
JP4212325B2 (ja) 2002-09-30 2009-01-21 株式会社ルネサステクノロジ 不揮発性記憶装置
KR100515053B1 (ko) * 2002-10-02 2005-09-14 삼성전자주식회사 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치
US6781906B2 (en) * 2002-11-19 2004-08-24 Hewlett-Packard Development Company, L.P. Memory cell sensing integrator
KR100506932B1 (ko) * 2002-12-10 2005-08-09 삼성전자주식회사 기준 셀들을 갖는 자기 램 소자 및 그 구조체
TWI223259B (en) 2003-01-07 2004-11-01 Ind Tech Res Inst A reference mid-point current generator for a magnetic random access memory
US6775195B1 (en) * 2003-02-28 2004-08-10 Union Semiconductor Technology Center Apparatus and method for accessing a magnetoresistive random access memory array
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
JP2004280892A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体記憶装置及びその制御方法
NO320017B1 (no) * 2003-03-26 2005-10-10 Thin Film Electronics Asa Deteksjonsforsterkersystemer og matriseadresserbar minneinnretning med ±n av disse
US6954392B2 (en) * 2003-03-28 2005-10-11 Micron Technology, Inc. Method for reducing power consumption when sensing a resistive memory
US6873543B2 (en) * 2003-05-30 2005-03-29 Hewlett-Packard Development Company, L.P. Memory device
US6826094B1 (en) 2003-06-02 2004-11-30 Hewlett-Packard Development Company, L.P. Magnetic memory cell sensing with first and second currents
US7467264B2 (en) * 2003-06-27 2008-12-16 Hewlett-Packard Development Company, L.P. Methods and apparatuses for determining the state of a memory element
US6985383B2 (en) * 2003-10-20 2006-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reference generator for multilevel nonlinear resistivity memory storage elements
US7023753B2 (en) * 2003-11-30 2006-04-04 Union Semiconductor Technology Corporation Current controlled word and sense source
US7082050B2 (en) * 2003-11-30 2006-07-25 Union Semiconductor Technology Corporation Method to equalize word current circuitry
US7126844B2 (en) * 2003-11-30 2006-10-24 Union Semiconductor Technology Corporation Apparatus to improve stability of an MRAM over process and operational variations
US7054185B2 (en) * 2003-11-30 2006-05-30 Union Semiconductor Technology Corporation Optimized MRAM current sources
US7113422B2 (en) 2003-11-30 2006-09-26 Union Semiconductor Technology Corporation Method for optimizing MRAM circuit performance
KR100528341B1 (ko) * 2003-12-30 2005-11-15 삼성전자주식회사 자기 램 및 그 읽기방법
JP3845096B2 (ja) * 2004-02-12 2006-11-15 株式会社東芝 磁気記憶装置
WO2005086170A1 (ja) * 2004-03-05 2005-09-15 Nec Corporation トグル型磁気ランダムアクセスメモリ
US7532203B2 (en) * 2004-04-26 2009-05-12 Samsung Electronic Co., Ltd. Data input device that utilizes a layer of magnetic particles to store non-volatile input data that is magnetically coupled to an underlying MRAM array
DE102004058132B3 (de) * 2004-12-02 2006-03-02 Infineon Technologies Ag Speicherschaltung sowie Verfahren zum Bewerten eines Speicherdatums einer CBRAM-Widerstandsspeicherzelle
CN1790543B (zh) * 2004-12-17 2010-05-05 电子科技大学 一种磁性随机存储器参考信号的产生方法
US7885131B2 (en) * 2005-02-08 2011-02-08 Nec Corporation Resistance change semiconductor memory device and method of reading data with a first and second switch circuit
CN100466105C (zh) * 2005-06-14 2009-03-04 旺宏电子股份有限公司 氮化硅只读存储单元的位的读取方法
WO2007043358A1 (ja) * 2005-10-07 2007-04-19 Konica Minolta Opto, Inc. セルロースエステルフィルムの製造方法、セルロースエステルフィルム、偏光板及び液晶表示装置
KR100735748B1 (ko) * 2005-11-09 2007-07-06 삼성전자주식회사 가변성 저항체들을 데이터 저장요소들로 채택하는 메모리셀들을 갖는 반도체 소자들, 이를 채택하는 시스템들 및 그구동방법들
KR100735750B1 (ko) * 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
US8645793B2 (en) * 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
US7649793B1 (en) 2006-05-04 2010-01-19 Marvell International Ltd. Channel estimation for multi-level memories using pilot signals
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US7808834B1 (en) 2007-04-13 2010-10-05 Marvell International Ltd. Incremental memory refresh
US8031526B1 (en) 2007-08-23 2011-10-04 Marvell International Ltd. Write pre-compensation for nonvolatile memory
US8189381B1 (en) 2007-08-28 2012-05-29 Marvell International Ltd. System and method for reading flash memory cells
US8085605B2 (en) 2007-08-29 2011-12-27 Marvell World Trade Ltd. Sequence detection for flash memory with inter-cell interference
JP2008084533A (ja) * 2007-11-09 2008-04-10 Renesas Technology Corp 薄膜磁性体記憶装置
US8499229B2 (en) * 2007-11-21 2013-07-30 Micro Technology, Inc. Method and apparatus for reading data from flash memory
JP5086919B2 (ja) * 2008-06-30 2012-11-28 株式会社東芝 半導体記憶装置
JP5173706B2 (ja) * 2008-09-26 2013-04-03 株式会社東芝 不揮発性半導体記憶装置およびその読み出し方法
US7929334B2 (en) * 2009-01-29 2011-04-19 Qualcomm Incorporated In-situ resistance measurement for magnetic random access memory (MRAM)
JP5316114B2 (ja) * 2009-03-11 2013-10-16 富士通株式会社 半導体記憶装置及びその製造方法
EP2309514B1 (en) * 2009-10-05 2016-01-06 Crocus Technology Circuit for generating adjustable timing signals for sensing a self-referenced MRAM cell
US20110191129A1 (en) * 2010-02-04 2011-08-04 Netzer Moriya Random Number Generator Generating Random Numbers According to an Arbitrary Probability Density Function
US8675390B2 (en) 2011-10-21 2014-03-18 Qualcomm Incorporated System and method for MRAM having controlled averagable and isolatable voltage reference
JP5603895B2 (ja) * 2012-03-21 2014-10-08 株式会社東芝 半導体記憶装置の駆動方法および半導体記憶装置
US9064590B2 (en) 2012-03-02 2015-06-23 Kabushiki Kaisha Toshiba Driving method of semiconductor storage device and semiconductor storage device
US9183912B2 (en) 2012-05-17 2015-11-10 Everspin Technologies, Inc. Circuit and method for controlling MRAM cell bias voltages
US8917536B2 (en) 2012-10-25 2014-12-23 Headway Technologies, Inc. Adaptive reference scheme for magnetic memory applications
US8924824B1 (en) * 2013-03-12 2014-12-30 Western Digital Technologies, Inc. Soft-decision input generation for data storage systems
US9390779B2 (en) * 2013-03-15 2016-07-12 Qualcomm Incorporated System and method of sensing a memory cell
KR102189824B1 (ko) * 2014-08-04 2020-12-11 삼성전자주식회사 메모리 장치의 단위 어레이, 이를 포함하는 메모리 장치 및 메모리 시스템
FR3025647B1 (fr) 2014-09-09 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif et procede d'ecriture de donnees dans une memoire resistive
KR102476355B1 (ko) 2018-05-10 2022-12-09 삼성전자주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
US11854590B2 (en) * 2021-04-23 2023-12-26 Applied Materials, Inc. Reference generation for narrow-range sense amplifiers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296598A (ja) * 1985-06-21 1986-12-27 Mitsubishi Electric Corp Ｍｏｓダイナミツクｒａｍのダミ−ワ−ド線駆動回路
JPH0682520B2 (ja) * 1987-07-31 1994-10-19 株式会社東芝 半導体メモリ
US5086412A (en) * 1990-11-21 1992-02-04 National Semiconductor Corporation Sense amplifier and method for ferroelectric memory
JP3397427B2 (ja) * 1994-02-02 2003-04-14 株式会社東芝 半導体記憶装置
JP3127953B2 (ja) * 1996-08-09 2001-01-29 日本電気株式会社 半導体記憶装置
KR100268444B1 (ko) * 1997-08-30 2000-10-16 윤종용 강유전체 랜덤 액세스 메모리 장치
US5852574A (en) * 1997-12-24 1998-12-22 Motorola, Inc. High density magnetoresistive random access memory device and operating method thereof
US6111781A (en) * 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
US5936906A (en) * 1998-10-29 1999-08-10 Winbond Electronics Corp. Multilevel sense device for a flash memory
US6055178A (en) * 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
US6128239A (en) * 1999-10-29 2000-10-03 Hewlett-Packard MRAM device including analog sense amplifiers
US6185143B1 (en) * 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442384C (zh) * 2002-06-17 2008-12-10 三星电子株式会社 一种制备数据存储器件的方法
CN1717741B (zh) * 2002-06-28 2011-06-22 飞思卡尔半导体公司 用于至少具有两个不同电阻状态的存储器的读出放大器
CN1658326B (zh) * 2004-02-17 2010-11-03 三星电子株式会社 温度受控、热辅助磁性存储器件
CN101064182B (zh) * 2006-04-24 2010-05-19 台湾积体电路制造股份有限公司 用以感测一存储单元阻态的电路及其方法

Also Published As

Publication number Publication date
CN1188864C (zh) 2005-02-09
US6317376B1 (en) 2001-11-13
JP2002032983A (ja) 2002-01-31
US20010053104A1 (en) 2001-12-20
EP1168355A1 (en) 2002-01-02
KR20010114157A (ko) 2001-12-29
US6385111B2 (en) 2002-05-07
TW518593B (en) 2003-01-21

Similar Documents

Publication Publication Date Title
CN1188864C (zh) 磁随机存取存储器件
US6128239A (en) MRAM device including analog sense amplifiers
US6765834B2 (en) System and method for sensing memory cells of an array of memory cells
JP4113033B2 (ja) 電荷注入差動センス増幅器を有する抵抗性クロスポイントメモリアレイ
Chevallier et al. A 0.13 µm 64Mb multi-layered conductive metal-oxide memory
US8395929B2 (en) Signal margin improvement for read operations in a cross-point memory array
US6185143B1 (en) Magnetic random access memory (MRAM) device including differential sense amplifiers
KR101514125B1 (ko) 분리된 판독/기록 경로를 갖는 메모리 셀
US7577019B2 (en) Magnetic memory cell with multiple-bit in stacked structure and magnetic memory device
US20090154232A1 (en) Disturb control circuits and methods to control memory disturbs among multiple layers of memory
CN1851823A (zh) 磁性随机处理存储器装置
JP6821776B2 (ja) セレクタ電圧補償を用いる磁気ランダムアクセスメモリ
KR101402205B1 (ko) 비휘발성 메모리의 계층적 교차 어레이
WO2004084226A1 (en) Simultaneous reading from and writing to different memory cells
US20230245692A1 (en) Midpoint sensing reference generation for stt-mram
DE102022113173A1 (de) Programmierbare ecc für mram-gemischtes-leseschema
DE102021115236A1 (de) Signalerhaltung im mram während des lesens
US6826094B1 (en) Magnetic memory cell sensing with first and second currents
US8363450B2 (en) Hierarchical cross-point array of non-volatile memory
US20220293156A1 (en) Signal amplification in mram during reading
US7304887B2 (en) Method and apparatus for multi-plane MRAM
CN108701478B (zh) 存储设备、信息处理装置和存储设备控制方法
DE102022113171A1 (de) Verbesserung der lesesicherheit bei crosspoint-speicherarrays durch ihold

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee