CN100466105C - 氮化硅只读存储单元的位的读取方法 - Google Patents

氮化硅只读存储单元的位的读取方法 Download PDF

Info

Publication number
CN100466105C
CN100466105C CNB2005100780593A CN200510078059A CN100466105C CN 100466105 C CN100466105 C CN 100466105C CN B2005100780593 A CNB2005100780593 A CN B2005100780593A CN 200510078059 A CN200510078059 A CN 200510078059A CN 100466105 C CN100466105 C CN 100466105C
Authority
CN
China
Prior art keywords
voltage
read
magnitude
memory unit
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100780593A
Other languages
English (en)
Other versions
CN1881472A (zh
Inventor
朱季龄
许献文
沈建元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNB2005100780593A priority Critical patent/CN100466105C/zh
Publication of CN1881472A publication Critical patent/CN1881472A/zh
Application granted granted Critical
Publication of CN100466105C publication Critical patent/CN100466105C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

一种读取氮化硅只读存储单元(nitride read-only memory cell)的位的方法。此方法包括以下步骤。首先，设定第一读取电压值为一存储器区段的字线读取电压值。接着，若此一存储器区段(sector)需要被抹除(erase)，则先抹除该存储器区段及一双位参考存储单元的一第一位及一第二位，并对第一位进行测量，以决定一第一临界值。然后，编程第二位，使第二位改变成逻辑0状态，并再对第一位进行测量，以决定一第二临界值。然后，依据第一临界值及第二临界值调整第一读取电压值为一第二读取电压值。接着，设定第二读取电压值为该一存储器区段的字线读取电压值，并施加在与存储器区段耦接的字线，以读取存储器区段内的氮化硅只读存储单元的位。

Description

氮化硅只读存储单元的位的读取方法
技术领域
本发明涉及一种读取方法，且特别涉及一种氮化硅只读存储单元(nitride read-only memory cell)的位的读取方法。
背景技术
闪存(flash memory)是一种非易失性(non-volatile)半导体存储元件，其具有体积小、容量高、功率消耗低及可重复读写等特性，因此已广泛地被应用于许多可携式的3C产品中，如PDA、移动电话、卡片阅读机、移动盘、转接卡等。
闪存是藉由存储单元(cell)阵列(array)来储存逻辑数据，且每一个存储单元内包括一个具有栅极(gate)、源极(source)及漏极(drain)的晶体管。其中，栅极是耦接至一字线(word line)。传统的存储单元是利用栅极中的多晶硅(polysi1icon)层来储存电子，由于多晶硅层为一导电层，因此电子可以在多晶硅层中自由地移动，所以每个传统的存储单元只能储存一个位的数据。另一方面，当读取储存在传统存储单元内的数据时，一般的作法是施加一个固定的读取电压值在字符在线，并藉由测量流经此存储单元的电流来判断其所储存的逻辑值。
为了获得高密度的存储元件，以色列的SAIFUN公司提出一种氮化硅只读存储单元。氮化硅只读存储单元的形态为一电子可抹除可写入只读存储器。氮化硅只读存储单元与传统存储单元最大的差别在于，氮化硅只读存储单元是利用非导体的氮化硅层来储存电子，并将电子储存在靠近漏极及源极的地方。如此，每个氮化硅只读存储单元都可以储存两个位的数据，有效地提高存储元件的密度。
然而，若是接近漏极部位已储存一位，则会在进行逆向读取(reverseread)时产生第二位效应(second-bit effect)，导致顺向读取的启始电压(thresho1d voltage)提高。如此一来，若仍是依照传统施加固定读取电压值的方法来读取储存在氮化硅只读存储单元内的逻辑值，将会降低读取结果的可靠度。
为了改善上述问题，传统的作法是将第二位效应考虑于读取‘1’的容许误差(read‘1’margin)中，亦即，在存储元件出厂前先预估因第二位效应而会增加的启始电压值，并将此预估的启始电压增加值预留在读取‘1’的容许误差中，以避免因第二位效应而降低了读取结果的可靠度。然而，此种作法是会提高预设在存储元件中的字线的读取电压值，进而提高读取干扰效应(read disturb effect)。
此外，在美国专利案号0208663中，揭露一种使用两个参考存储单元读取多位闪存的方法及其装置，其每一条字线是使用两个参考存储单元，分别用以代表此字符在线具有高启始电压的多个存储单元的启始电压的分布及具有低启始电压的多个存储单元的启始电压的分布，并藉由这两个参考存储单元来获得一平均的读取参考启始电压值。然而，在实际的操作情况下，这两个参考存储单元的启始电压并无法保证会位于高启始电压分布及低启始电压分布的中间。因此，利用此方法所得到的读取参考启始电压值只是一个理想条件下的读取参考启始电压值。
再者，在美国专利案号6,639,849中，揭露一种依据第一个参考存储单元的启始电压值来控制第二个参考存储单元的启始电压值，确保藉由第一个参考存储单元及第二个参考存储单元所获得的读取参考启始电压值能够位于高启始电压分布与低启始电压分布之间。然而，其是利用复杂的抹除(erase)程序(program)及验证程序于参考存储单元，不仅提高了电路设计的困难度，也增加了读取所需花费的时间。
发明内容
有鉴于此，本发明的目的就是在提供一种氮化硅只读存储单元的位的读取方法，当存储器区段(sector)需要被抹除时，只要藉由几个简单的步骤即能确实地调整字线的读取电压值，进而提高读取结果的可靠度。
根据本发明的目的，提出一种读取氮化硅只读存储单元的位的方法。此方法包括以下步骤。首先，设定第一读取电压值为一存储器区段的字线读取电压值。接着，若此一存储器区段不需要被抹除，则施加第一读取电压值在与存储器区段耦接的一字线，以读取存储器区段内的一氮化硅只读存储单元的一位，并结束本方法。
若需要被抹除，则先抹除该计忆体区段及一双位参考存储单元的一第一位及一第二位，并对第一位进行测量，以决定一第一临界值。然后，编程第二位，使第二位改变成逻辑0状态，并再对第一位进行测量，以决定一第二临界值。然后，依据第一临界值及第二临界值的差值，调整第一读取电压值为一第二读取电压值。最后，设定第二读取电压值为该一存储器区段的字线读取电压值，并施加在与存储器区段耦接的字线，以读取存储器区段内的氮化硅只读存储单元的位。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
附图说明
图1绘示依照本发明一较佳实施例的一种氮化硅只读存储单元的位的读取方法流程图。
具体实施方式
请参照图1，其绘示依照本发明一较佳实施例的一种氮化硅只读存储单元的位的读取方法流程图。首先，设定第一读取电压值V1，如步骤110所示。一般而言，字线的第一读取电压值V1是预先在存储元件出厂前设定，是在读取氮化硅只读存储单元时，施加在与此氮化硅只读存储单元耦接的字线。接着，检查存储器区段是否需要被抹除，如步骤120所示。存储器区段是包括多个氮化硅只读存储单元。举例而言，一个64Mbit的存储元件例如是具有64个存储器区段，亦即每个存储器区段用以储存1Mbit的逻辑数据。
若存储器区段不需要被抹除，则施加第一读取电压值V1在与存储器区段耦接的一字线，以读取存储器区段内的一氮化硅只读存储单元的一位的逻辑值，如步骤130所示，并结束本方法。
若存储器区段须要被抹除，则先抹除该存储器区段及双位参考存储单元发第一位及第二位，如步骤140所示，并对此双位参考存储单元发第一位进行测量，以决定第一临界值T1，如步骤150所示。其中，双位参考存储单元的与存储器区段内发氮化硅只读存储单元具有相似的物理特性。接着，编程此双位参考存储单元发第二位，使第二位改变成逻辑0状态，如步骤160所示。此时，第一位仍为逻辑1状态。接着，再对第一位进行测量，以决定第二临界值T2，如步骤170所示。受第二位效应的影向，步骤170所量得的第二临界值T2实质上大于第一临界值T1。接着，依据第一临界值T1及第二临界值T2计算读取电压调整值DT，如步骤180所示。其中读取电压调整值DT较佳地为第二临界值T2减第一临界值T1的差值。
接着，依据读取电压调整值DT将第一读取电压值V1调整为第二读取电压值V2，如步骤185所示。其中，第二读取电压值V2较佳值为第一读取电压值V1与读取电压调整值DT发和。最后，施加第二读取电压值V2小与存储器区段耦接发字线，以读取存储器区段内发氮化硅只读存储单元发一位的逻辑值，如步骤190所示。
也就是说，在读取存储器区段内的氮化硅只读存储单元的位时，该存储器区段的字线读取电压是由上述步骤所决定。每一次该存储器区段被抹除时均重新设定一第二读取电压作为该存储器区段的字线读取电压，以正确读取储存在氮化硅只读存储单元内的逻辑值。
由上述说明可知，由于双位参考存储单元与存储器区段内的氮化硅只读存储单元的物理特性相似，因此双位参考存储单元能够将一个存储器区段内的氮化硅只读存储单元受到第二位效应的影向程度确实地反应出来。所以，在读取的过程中，依照上述的方法来调整字线的读取电压值，能够消除第二位效应，进而延长存储元件的寿命。此外，当使用上述方法来调整字线的读取电压值时，在读取‘1’的容许误差中不必再顾虑第二位效应，因此，可以有效地降低字线的读取电压值，进而达到降低读取干扰效应的目的。
本发明上述实施例所揭露的读取氮化硅只读存储单元的位的方法，是藉由几个简单的步骤即能确实地调整字线的读取电压值，进而提高读取结果的可靠度。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明发精神和范围内，当可作各种发更动与润饰，因此本发明发保护范围当视后附发申请专利范围所界定者为准。

Claims (6)

1.一种读取氮化硅只读存储单元的位的方法，包括：
设定一字线的一第一读取电压值；
检查一存储器区段是否需要被抹除；
若不需被抹除，则施加该第一读取电压值在与该存储器区段耦接的一字线，以读取该存储器区段内的一氮化硅只读存储单元的一位，并结束本方法；以及
若需要被抹除，则执行以下步骤：
抹除该存储器区段及一双位参考存储单元的一第一位及一第二位，并对该双位参考存储单元的第一位进行测量，以决定一第一临界值；
编程该双位参考存储单元的第二位，使该第二位改变成逻辑0状态，并对该第一位进行测量，以决定一第二临界值；
依据该第一临界值及该第二临界值的差值，调整该第一读取电压值为一第二读取电压值；及
施加该第二读取电压值在与该存储器区段耦接的该字线，以读取该氮化硅只读存储单元的该位。
2.如权利要求1项所述的方法，其中，调整该字线的第一读取电压值为该字线的第二读取电压值的步骤包括：
计算一读取电压调整值，其中，该读取电压调整值是该第一临界值与该第二临界值的差；以及
依据该读取电压调整值调整该第一读取电压值为该第二读取电压值。
3.如权利要求2所述的方法，其中，该第二读取电压值实质上是该第一读取电压值与该读取电压调整值的和。
4.一种调整字线的读取电压值的方法，包括：
抹除一存储器区段及一双位参考存储单元的一第一位及一第二位，并对该双位参考存储单元的第一位进行测量，以决定一第一临界值；
编程该双位参考存储单元的第二位，使该第二位改变成逻辑0状态，并对该第一位进行测量，以决定一第二临界值；以及
依据该第一临界值及该第二临界值的差值，调整该字线的读取电压值，该字线的读取电压值是用以读取该存储器区段时，施加在与该存储器区段耦接的一字线。
5.如权利要求4所述的方法，其中，调整该字线的读取电压值的步骤包括：
计算一读取电压调整值，其中，该读取电压调整值是该第一临界值与该第二临界值的差；以及
依据该读取电压调整值调整该字线的读取电压值。
6.如权利要求4所述的方法，其中，该方法是应用于读取一氮化硅只读存储单元中。
CNB2005100780593A 2005-06-14 2005-06-14 氮化硅只读存储单元的位的读取方法 Expired - Fee Related CN100466105C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100780593A CN100466105C (zh) 2005-06-14 2005-06-14 氮化硅只读存储单元的位的读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100780593A CN100466105C (zh) 2005-06-14 2005-06-14 氮化硅只读存储单元的位的读取方法

Publications (2)

Publication Number Publication Date
CN1881472A CN1881472A (zh) 2006-12-20
CN100466105C true CN100466105C (zh) 2009-03-04

Family

ID=37519624

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100780593A Expired - Fee Related CN100466105C (zh) 2005-06-14 2005-06-14 氮化硅只读存储单元的位的读取方法

Country Status (1)

Country Link
CN (1) CN100466105C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891005B1 (ko) * 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
US9620233B1 (en) * 2016-06-30 2017-04-11 Sandisk Technologies Llc Word line ramping down scheme to purge residual electrons

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1339160A (zh) * 1999-02-01 2002-03-06 株式会社日立制作所 半导体集成电路和非易失性存储器元件
US6385111B2 (en) * 2000-06-20 2002-05-07 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
US6538922B1 (en) * 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells
US6639849B2 (en) * 2002-02-28 2003-10-28 Fujitsu Limited Nonvolatile semiconductor memory device programming second dynamic reference cell according to threshold value of first dynamic reference cell
CN1487530A (zh) * 2002-08-27 2004-04-07 ������������ʽ���� 非易失性存储装置
CN1619702A (zh) * 2003-10-10 2005-05-25 旺宏电子股份有限公司 内存元件的增进抹除并且避免过度抹除的方法及其结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1339160A (zh) * 1999-02-01 2002-03-06 株式会社日立制作所 半导体集成电路和非易失性存储器元件
US6385111B2 (en) * 2000-06-20 2002-05-07 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
US6538922B1 (en) * 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells
US6639849B2 (en) * 2002-02-28 2003-10-28 Fujitsu Limited Nonvolatile semiconductor memory device programming second dynamic reference cell according to threshold value of first dynamic reference cell
CN1487530A (zh) * 2002-08-27 2004-04-07 ������������ʽ���� 非易失性存储装置
CN1619702A (zh) * 2003-10-10 2005-05-25 旺宏电子股份有限公司 内存元件的增进抹除并且避免过度抹除的方法及其结构

Also Published As

Publication number Publication date
CN1881472A (zh) 2006-12-20

Similar Documents

Publication Publication Date Title
US9710325B2 (en) On chip dynamic read level scan and error detection for nonvolatile storage
KR101961975B1 (ko) 비휘발성 저장소자에 대한 온 칩 다이내믹 판독
TWI363345B (en) Erase algorithm for multi-level bit flash memory
US7184313B2 (en) Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
KR101565564B1 (ko) 비휘발성 저장장치를 위한 데이터 리프레시
CN101211659B (zh) 非易失性存储器件及其自补偿方法
TWI286755B (en) System and method for multi-bit flash reads using dual dynamic references
US7167395B1 (en) Non-volatile semiconductor memory
US10120593B2 (en) Method of controlling temperature of non-volatile storage device
US8107297B2 (en) Method of reading nonvolatile memory device and method of operating nonvolatile memory device
TWI313007B (en) Non-volatile semiconductor memory device and reference scheme for the same
TW201044405A (en) Two pass erase for non-volatile storage
TW200903505A (en) Measuring threshold voltage distribution in memory using an aggregate characteristic
TWI291699B (en) Method of reading the bits of nitride read-only memory cell
TW200929222A (en) Controlling a memory device responsive to degradation
TW200830322A (en) Method, apparatus and system relating to automatic cell threshold voltage measurement
TWI355662B (en) Reduction of leakage current and program disturbs
JP4938020B2 (ja) タイミング情報による逆結合効果
TW201025336A (en) Nonvolatile semiconductor storage device
US10636503B2 (en) Alteration of sensing time in memory cells
US9508397B1 (en) Non-volatile memory (NVM) with endurance control
KR20110089729A (ko) 불휘발성 메모리 장치 및 그것의 읽기 방법
KR100928735B1 (ko) 메모리 디바이스에서 소프트 프로그램 검증을 위한 방법및 장치
CN100466105C (zh) 氮化硅只读存储单元的位的读取方法
TWI569270B (zh) 記憶體操作方法及相關的記憶體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304

Termination date: 20210614