TW501347B - Delay locked loop with delay control unit for noise elimination - Google Patents

Delay locked loop with delay control unit for noise elimination Download PDF

Info

Publication number
TW501347B
TW501347B TW090103026A TW90103026A TW501347B TW 501347 B TW501347 B TW 501347B TW 090103026 A TW090103026 A TW 090103026A TW 90103026 A TW90103026 A TW 90103026A TW 501347 B TW501347 B TW 501347B
Authority
TW
Taiwan
Prior art keywords
signal
delay
reset
subtraction
time delay
Prior art date
Application number
TW090103026A
Other languages
English (en)
Inventor
Jong-Hee Han
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW501347B publication Critical patent/TW501347B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

501347 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1 ) 發明領域 本發明關於一種半導體記憶裝置，更特別的是關於一 種能夠大量消除雜訊之延遲閉鎖迴路。 習知技術之描述 通常，延遲閉鎖迴路（DLL)電路減少在時鐘信號及資 料或在外部時鐘及內部時鐘之間之歪斜，其係用來同步 化一同步記憶體之內部時鐘與外部時鐘而不產生任何誤 差。特別是，當外部時鐘係用於系統內部時，一計時延 遲會發生，且延遲閉鎖迴路控制計時延遲以同步化內部 時鐘至外部時鐘。 第1圖係傳統延遲閉鎖迴路之槪略方塊圖。 時鐘信號Clock_l輸入至一可控制之延遲修正單元 1 00，其延遲輸入信號一特定時間週期並產生一時間延 遲信號Delayed_clock至一比較器110。比較器110比較 時間延遲信號Delayed_clock與一參考信號Clock_ reference，並決定時間延遲是否應增加或減少，以產生 加法信號A d d - d e 1 a y或減法信號S u b t r a c t _ d e 1 a y。自比較 器110輸出之加法信號Addjelay或減法信號Subtract delay饋回可控制之延遲修正單元100。根據加法信號或 減法信號，可控制之延遲修正單元1 00修正時間延遲直 到參考信號Clock_reference及時間延遲信號Delayed_ clock爲相位同步。 如上述，習知技術被設計成比較器1 1 0而決定由可控 制之延遲修正單元1 00饋回之時間延遲是否應增加或減 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----·--------—----訂—------線· (請先閱讀背面之注意事項再填寫本頁) 501347 A7 ______ B7 五、發明說明（2 ) 少’並將結果送回可控制之延遲修正單元100，藉以允 計時間延遲被調整。 (請先閱讀背面之注意事項再填寫本頁) 然而，習知技術有一缺點：即是對電源雜訊、隨機雜 訊、輻射雜訊或其他不規則雜訊很敏感。即是，歸因於 此種雜訊之比較器11 〇之誤差決定使得欲饋回可控制之 延遲修正單元1 00之輸出信號是錯誤的。結果，可控制 之延遲修正單元1 0 0根據錯誤信號控制時間延遲，造成 不想要之問題。 發明槪捕： 因此，本發明之主要目的在於提供一種能減少或消除 電源雜訊、隨機雜訊或其他不規則雜訊之延遲閉鎖迴 路。 經濟部智慧財產局員工消費合作社印製 根據本發明之較佳實施例，提供一種延遲閉鎖迴路， 用於半導體記憶裝置，其包含：可控制之延遲修正單 元，用於延遲饋入之時鐘信號，以產生時間延遲信號； 比較器，用於比較修正單元之時間延遲信號及參考信 號，並根據比較結果決定時間延遲之加法或減法，以產 生對應之輸出信號；及延遲控制單元，用於計算對應之 輸出信號被啓動之次數，假使計算之値大於預定値，則 產生用於控制時間延遲之加法或減法之信號至可控制之 延遲修正單元。 圖式之簡蚩說明 第1圖顯示傳統延遲閉鎖迴路之槪略方塊圖； 第2圖係根據本發明之較佳實施例含有一延遲控制單 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 501347 A7 _________ B7 五、發明說明（） 元之延遲閉鎖迴路之槪略方塊圖； 第3圖係根據本發明之較佳實施例之延遲控制單元之 詳細方塊圖； 第4圖係根據本發明之另一較佳實施例之延遲控制單元 之詳細方塊圖； 第5圖係一連接圖，顯示根據本發明之較佳實施例， 經由使用雙向移位暫存器而實施加法/減法決定方塊之 計劃； 第6圖係一連接圖，顯示根據本發明之另一較佳實施 例，經由使用雙向移位暫存器而實施加法/減法決定方 塊之計劃； 第7圖係一根據本發明之另一較佳實施例之具有典型 計數器之加法/減法決定方塊之方塊圖。 較佳竇施例之詳細描沭 第2圖顯示根據本發明之較佳實施例含有一延遲控制 單元之延遲閉鎖迴路之槪略方塊圖。 在第2圖中，時鐘信號cl 〇ck_l輸入至可控制之延遲 修正單元200，其產生一時間延遲信號Delayed_cl〇ck至 一比較器210。比較器210比較分別經由終端IN_CL〇CK 及參考（REFERENCE)輸入之可控制之延遲修正單元200 之時間延遲信號delayed_clock及一參考信號 C1 〇 c k _ r e f e r e n c e，並決定時間延遲是否應增加或減少。 比較器2 1 0之輸出係一代表時間延遲之增加之加入信號 Adc^delayj或代表時間延遲之減少之減去信號 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 501347 A7 B7 五、發明說明（4)
Sub_delay_i，其傳送到延遲控制單元220。 (請先閱讀背面之注意事項再填寫本頁) 延遲控制單元2 2 0處理由電源或系統引入之雜訊引發 之錯誤延遲決定。特別是，延遲控制單元220祇有在至 少有時間延遲之兩個連續決定滿足一預定之情況時才控 制可控制之延遲修正單元2 0 0。符合條件時，延遲控制 單元220輸出自比較器210提供之加入信號Add_delay_i 或減去信號Sub_delay__i至可控制之延遲修正單元200。 因此，可控制延遲修正單元200根據延遲控制單元200 之信號增加或減少時間延遲.。 第3圖係根據本發明之較佳實施例之延遲控制單元之 詳細方塊圖。 經濟部智慧財產局員工消費合作社印製 根據本發明之較佳實施例之延遲控制單元包括加入/ 減去決定方塊300及重設信號產生方塊。自顯示於第2 圖之比較器2 1 0之加入信號A d d _ d e 1 a y _ i及減去信號 Sub-delay_i係被中繼至加入/減去決定方塊300，其計算 輸入信號以產生信號Add_delay或Sub-delay而調整時 間延遲。其中，A d d _ d e 1 a y代表時間延遲需要增加，而 Sub_delay代表時間延遲需要減少。信號AdcLdelay及 Sub_delay係中繼至重設信號產生區塊310，其產生一重 5$ fe 5虎以初始化加入/減去決定區塊3 0 0。 加入/減去決定區塊300可以一計數器來實施。特別 是，假使加入信號Add_delay_i輸入至加入/減去決定區 塊3 00，則加入/減去決定區塊300使計數器增加1。相 似地，假使減去信號S u b _ d e 1 a y — i被輸入，則加入/減去 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 501347 A7 B7 五、發明說明（5 ) 決定區塊300會使計數器減少1。因此，假使計數値達 到第一預定値，則加入/減去決定區塊3〇〇產生信號 Add__delay ;而假使計數値達到第二預定値，則加入/減 去決疋方塊300產生信號Sub_delay。 第4圖係根據本發明之另一較佳實施例之延遲控制單 元之詳細方塊圖。 根據本發明另一較佳實施例之延遲控制單元包括一加 入/減去決定區塊400及一重設信號產生區塊410。自示 於第2圖之比較器210<之加入信號Add_delay_i及減去 信號Subjel a y„i係輸入至加入/減去決定區塊400，其 §十算輸入信號以產生信號Add_delay或Sub_delay而調 整時間延遲。其中，AdcLdel ay代表需要增加時間延遲 而Sub — delay代表需要減少時間延遲。與第3圖中之延 遲控制單元相反的是，對第4圖中之重設信號產生區塊 4 1 0之輸入係自比較器2 1 0之信號Add_delay或 Sub_delay及自加入/減去決定區塊400之信號Add_delay 或Sub_delay。根據這些信號，重設信號產生區塊410產 生一' 重設偏號用於初始化加入/減去決定區塊400。 加入/減去決定區塊400可以以計數器實施。特別 是，假使輸入加入信號Add_delay_i至加入/減去決定區 塊400，則加入/減去決定區塊400使計數增加1。相似 的，假使輸入減去信號S u b _ d e 1 a y _ i，則加入/減去決定 區塊400使計數減1。因此，假使計數値達到第一預定 値，則加入/減去決定區塊400產生信號Add —delay，但 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂—----•線 (請先閱讀背面之注意事項再填寫本頁) 刈 1347 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 假使計數値達到第二預定値，則加入/減去決定區塊400 會產生信號Subjelay。 加入信號Add_delay —1及減去信號Sub_delay_i之輸入 係允許重設信號產生區域4 1 0在減去信號之前之加入信 號被輸入時重設加入/減去決定區塊4 0 0，反之亦然。特 別是’假使至重設信號產生區塊4 1 0之加入信號之連續 輸入數目超過第一預定値時，則重設信號產生成增加時 間延遲；而假使至重設信號產生區塊4 1 0之減去信號之 連續輸入數超過第二預定値，則重設信號被產生或減少 時間延遲。 第5圖係一連接圖，顯示根據本發明較佳實施例之經 由使用雙向移位暫存器實施加入/減去決定區塊之槪要。 在作業中，自示於第2圖之比較器2 1 0之加入信號 Add_delay_i及減去信號Sub_delay_i，及自重設信號產 生區塊3 1 0或4 1 0之重設信號係輸入至串聯之複數個移 位暫存器之每一個。複數個移位暫存器係分割成兩組 510 及 530。根據由輸入信號 Add_delay_i 及 Sub_delay__i 設定之計數値，移位暫存器之一組5 30產生一輸出信號 Add_delay_int而移位暫存器之第二組則產生一輸出信號 Sub_delay_int。串聯移位暫存器之重設產生一初始値1 或0。在第5圖中，具有初始値0之複數個移位暫存器 係在具有初始値1之移位暫存器之左右兩邊。假使重設 信號係輸入至移位暫存器，則每一個移位暫存器會根據 其形式而具有不同的初始値。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） l· —--------裝--------訂---------線"1^· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 501347 A7 B7 五、發明說明（） 在第5圖中，每一個稱爲重設反致能之第一組移位暫 存器5 1 0具有設爲低之初始値，而稱爲重設致能之移位 暫存器5 2 0具有設爲局之初始値。具有高狀態之移位暫 存器520之輸出在加入信號Add_delayj或減去信號 S u b - d e 1 a y _ i被啓動時向右或向左移動。此後，假使具有 高狀態之移位暫存器係置放在移位暫存器520之右邊 時，則信號A d d _ d e 1 a y _ 1 n t輸出以增加時間延遲。另— 方面，假使具有高狀態之移位暫存器係置放在移位暫存 器520之左邊時，則信號Sub_delay_int被輸出以減少時 間延遲。當輸入重設信號時，加入/減去決定區塊300或 400被初始化。 第6圖係連接圖，顯示根據本發明之另一較佳實施 例，經由使用雙向移位暫存器而實施加入/減去決定區 塊之槪要。 在作業中，自示於第2圖中之比較器2 1 0之加入信號 Add_delay_i及減去信號Sub_delay_i及自重設信號產生 區塊4 1 0之重設信號係輸入至串聯之複數個移位暫存器 之每一個。複數個移位暫存器係分成兩組6 1 0及620。 根據由輸入信號Sub_delay_i設定之計數 値，一組移位暫存器620產生一輸出信號 Add_delay_int，而第二組移位暫存器610則產生輸出信 號Sub_delay_int。串聯之移位暫存器之重設產生一高或 低之初始値。在第6圖中，每一個具有高初始値之複數 個移位暫存器係置放在第二組的_ ，而每個具有低初 -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----·—— ——---Φ裝--------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 501347 A7 _- _ B7 五、發明說明（） 始値之複數個移位暫存器6丨〇係置放在第一組的右邊。 示於第5圖之加入/減去決定區塊與示於第6圖者相 似’但是具有低初始値之第一組移位暫存器6 2 〇與具有 高初始値之第二組移位暫存器6丨〇爲串聯而不干擾其間 之任何單元。即是’通過低及高値至放置在右及左之移 位暫存器組會產生輸出信號Add_delay„int及 Sub_delay。因此，與第5圖比較起來，示於第6圖中之 加入/減去決定區塊具有減化之結構。 萊r 7 0係根據本發明之另--較佳實施例，具有-'典型 計數器之加入/減去決定區塊之方塊圖。 參考第7圖，本發明之加入/減去決定區塊包括一加 入延遲計數器710 ’ 一加入延遲解碼器730，一減去延 遲5十數益720’ 一減去延遲解碼器740，及一'第一‘及第 二 OR 閘 750 及 760。 加入延遲計數器7 1 0自示於第2圖之比較器2 1 0接收 加入信號Add„delay_i並計數接收信號啓動的次數以產 生一計數値。加入延遲解碼器730自加入延遲計數器 7 1 0接收計數値並決定計數値是否達到第一預定値。若 是’則加入延遲解碼器730輸出加入信號Add_delay_int 至不於第2圖之可控制之延遲修正單元200。第一〇R 閘750對自加入延遲解碼器730之加入信號 Add_delay_int及減去信號Sub_delay_i執行OR作業，藉 以產生第一重設信號，用於重設加入延遲計數器7 1 0。 減去延遲計數器720自示於第2圖之比較器210接收 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ——丨—丨#裝——丨丨丨訂---------線# (請先閱讀背面之注意事項再填寫本頁) 501347 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（9 ) 減去信號Sub_delay_i，並計數接收信號被啓動之次數以 產生一計數値。減去延遲解碼器74〇自減去延遲計數器 7 20接收計數値’並決定計數値是否達到第二預定値。 若是，則減去延遲解碼器7 4 0輸出最後輸出信號 Sub_delay_int至示於第2圖中之可控制之延遲修正單元 200。第二OR閘7 60對自減去延遲解碼器740之減去信 號Sub — delay —int與加入信號Add — delay_i執行一 OR作 業’藉以產生弟_^重5受柄號’用於重設減去延遲計數器 720 〇 重設加入延遲計數器7 1 0有兩種情況，如下：a)當減 去信號Sub_delay_i係在加入信號Add_delay_i之連續進 入時施加，及b)當連續的加入信號之計數値超過第一預 定値。相似地，重設減去延遲計數器720亦有兩種情 況’如F · a)皇加入fs 5虎A d d _ d e 1 a y _ i係在減去信號 Sub —delay_i連續進入期間施加，及b)當連續的減去信號 之計數値超過第二預定値。 如上述，本發明使用一延遲控制單元，能根據預定情 況，選擇性地對時間延遲執行一加入及減去功能，藉以 大大地減少至去除電源雜訊、隨機雜訊或其他不規則雜 訊。 雖然已爲說明的目的揭示了本發明之較佳實施例，但 熟悉本項技藝之人士應了解可在不偏離本發明之精神及 範疇內做出各種修改、添加或置換。 符號說明 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） « .—-------—訂---------線 (請先閱讀背面之注意事項再填寫本頁) 501347 經濟部智慧財產局員工消費合作社印製 A7 ___B7 五、發明說明（10 ) 100…可控制之延遲修正單元 1 10…比較器 200…可控制之延遲修正單元 210…比較器 220…延遲控制單元 300…加入/減去決定區塊 3 1 0…重設信號產生區塊 4 0 0…加入/減去決定區塊 4 1 0…重設信號產生區塊 5 10…移位暫存器 520/5 30…移位暫存器 610…移位暫存器 620…移位暫存器 7 1 0…加入延遲計數器 7 20…減去延遲計數器 7 30…加入延遲解碼器 740…減去延遲解碼器 750…第一〇R閘 760…第一*〇R鬧 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ,——---------------^ (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 501347 A8 B8 C8 ____ D8 _ 六、申請專利範圍 1 · 一種用於半導體記億裝置之延遲閉鎖迴路，包含： (請先閱讀背面之注意事項再填寫本頁) 延遲設備，用於延遲饋入之時鐘信號以產生時間延 遲信號； 比較設備，用於比較延遲設備之時間延遲信號及參 考信號，並根據比較結果決定時間延遲之加入或減 去，以產生對應之輸出信號；及 延遲控制設備，用於計數對應輸出信號啓動之次 數，並在計數値大於預定値時，產生用於控制時間延 遲之加入或減去之信號至延遲設備。 2. 如申請專利範圍第1項之延遲閉鎖迴路，其中延遲控 制設備包括： 加入/減去決定設備，用於回應自比較設備之輸出信 號，而輸出控制時間延遲之加入或減去之控制信號至 延遲設備；及 重設信號產生設備，用於在控制信號被啓動時，產 生重設信號以初始化加入/減去決定設備。 3. 如申請專利範圍第1項之延遲閉鎖迴路，其中延遲控 制設備包括： 經濟部智慧財產局員工消費合作社印製 加入/減去決定設備，用於回應比較設備之輸出信號 而輸出用於控制時間延遲之加入或減去之控制信號 至延遲設備；及 重設信號產生設備，用於自比較設備輸出接收輸出 信號及自加入/減去決定設備接收控制信號，並在控制 信號被啓動時或由減去信號之前之加入信號被輸入 -13- ^紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐）
    Μ、申請專利範圍 時或反之，產生重設信號以初始化加入/減去決定設 備。 4. 如申請專利範圍第2項之延遲閉鎖迴路，其中加入/ 減去決定設備包括： 第一組移位暫存器，用於自重設信號產生設備接收 重設信號，藉以使初始値爲高； 第二組移位暫存器，用於自重設信號產生設備接收 重設信號，藉以使初始値爲低；及 在第一及第二組之間之移位暫存器，若移位信號被 啓動時，則向右移位高之狀態値以輸出第一控制信 號，而允許第一組移位暫存器產生加入信號；若減去 信號被啓動，則向左移位低之狀態値以輸出第二控制 信號，而允許第二組移位暫存器產生減去信號。 5. 如申請專利範圍第2項之延遲閉鎖迴路，其中加入/ 減去決定設備包括： 第一組移位暫存器，用於自重設信號產生設備接收 重設信號，藉以使初始値成爲高； 第二組移位暫存器，用於自重設信號產生設備接收 重設信號，藉以使初始値成爲低； 其中若加入信號被啓動，則第一組移位暫存器向右 移位高之狀態値以輸出第一控制信號而允許時間延 遲增加；及 若減去信號被啓動，則第二組移位暫存器向左移位 低之狀態値以輸出第二控制信號而允許時間延遲減 -14- 本紙張尺度適用中國國家標準（CNS)A4規袼（210 X 297公f ) ί----------- (請先閱讀背面之注意事項再填寫本頁) 訂---------線. 經濟部智慧財產局員工消費合作社印制农 經濟部智慧財產局員工消費合作社印彻衣 501347 A8 B8 C8 D8 _ 六、申請專利範圍 少。 6.如申請專利範圍第1項之延遲閉鎖迴路，其中延遲控 制設備包括z 加入延遲計數器，用於自比較設備接收加入信號’ 並計數所接收之信號被啓動之次數以產生第一計數 値； 加入延遲解碼器，用於自加入延遲計數器接收計數 値，決定計數値是否達到第一預定値，並在達到時輸 出第一控制信號以允許時間延遲增加； 第一重設設備，用於對第一控制信號及減去信號執 行結合作業，藉以產生第一重設信號，以重設加入延 遲計數器； 減去延遲計數器，用於自比較設備接收減去信號， 並計數所接收之信號被啓動之次數以產生第二計數 値； 減去延遲解碼器，用於自減去延遲計數器接收計數 値，決定計數値是否達到第二預定値，若是，則輸出 第二控制信號以允許時間延遲被減少；及 第二重設設備，用於對第二控制信號及加入信號執 行結合作業，藉以產生第二重設信號而重設減去延遲 計數器。 7·如申請專利範圍第6項之延遲閉鎖迴路，其中第一及 第二重設設備分別包括一 0 R閘。 — -15- 本紙張尺度適用中國國家標準（CNS)aT規格(210 X 297公釐) (請先閱讀背面之注音？事項再填寫本頁)
TW090103026A 1999-12-30 2001-02-12 Delay locked loop with delay control unit for noise elimination TW501347B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0066913A KR100533984B1 (ko) 1999-12-30 1999-12-30 잡음 제거를 위해 딜레이제어기를 갖는 지연고정루프

Publications (1)

Publication Number Publication Date
TW501347B true TW501347B (en) 2002-09-01

Family

ID=19634045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090103026A TW501347B (en) 1999-12-30 2001-02-12 Delay locked loop with delay control unit for noise elimination

Country Status (4)

Country Link
US (1) US6489822B2 (zh)
JP (1) JP4411504B2 (zh)
KR (1) KR100533984B1 (zh)
TW (1) TW501347B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10121165B4 (de) * 2001-04-30 2011-02-03 Qimonda Ag Verfahren und Vorrichtung zum Initialisieren einer asynchronen Latch-Kette
KR100424175B1 (ko) * 2001-08-30 2004-03-24 주식회사 하이닉스반도체 컨트롤 신호 발생 회로
KR100424182B1 (ko) * 2001-12-21 2004-03-24 주식회사 하이닉스반도체 지터 특성을 개선한 지연 고정 루프 회로
JP4021693B2 (ja) * 2002-03-26 2007-12-12 富士通株式会社 半導体集積回路
KR100560297B1 (ko) * 2003-10-29 2006-03-10 주식회사 하이닉스반도체 지연고정루프용 전원 공급 회로를 구비한 반도체 소자
DE102004015868A1 (de) * 2004-03-31 2005-10-27 Micron Technology, Inc. Rekonstruktion der Signalzeitgebung in integrierten Schaltungen
JP5156932B2 (ja) * 2004-03-31 2013-03-06 ラウンド ロック リサーチ、エルエルシー 集積回路における信号タイミングの再構成
TWI251163B (en) * 2004-10-29 2006-03-11 Avision Inc Apparatus and method for adjusting a digital setting value at a variable speed
KR100706623B1 (ko) * 2005-01-14 2007-04-11 삼성전자주식회사 반도체 장치의 지연 조절회로 및 지연 조절방법
US7372341B2 (en) * 2006-04-25 2008-05-13 Sun Microsystems, Inc. Noise immunity circuitry for phase locked loops and delay locked loops
KR100884590B1 (ko) * 2007-11-02 2009-02-19 주식회사 하이닉스반도체 지연고정회로, 반도체 장치, 반도체 메모리 장치 및 그의 동작방법
US8677165B2 (en) 2007-12-12 2014-03-18 Hewlett-Packard Development Company, L.P. Variably delayed wakeup transition
KR100958811B1 (ko) * 2008-09-02 2010-05-24 주식회사 하이닉스반도체 지연고정루프회로
KR100968460B1 (ko) * 2008-11-11 2010-07-07 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 ｄｌｌ 회로의 업데이트 제어 장치
US8198927B2 (en) * 2010-02-01 2012-06-12 Analog Devices, Inc. High speed charge pump

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3729582B2 (ja) * 1996-08-13 2005-12-21 富士通株式会社 半導体装置、半導体装置システム及びディジタル遅延回路
JPH10117142A (ja) * 1996-10-11 1998-05-06 Fujitsu Ltd 位相同期ループ回路および半導体集積回路
JP3481065B2 (ja) * 1997-01-17 2003-12-22 富士通株式会社 位相比較回路および半導体集積回路
JP2954070B2 (ja) * 1997-03-26 1999-09-27 日本電気アイシーマイコンシステム株式会社 デジタルｐｌｌ回路
JP2996205B2 (ja) * 1997-05-09 1999-12-27 日本電気株式会社 Ｐｄｈ低速信号切替式ｄｐｌｌ
JP3955150B2 (ja) * 1998-01-08 2007-08-08 富士通株式会社 位相インターポレータ、タイミング信号発生回路、および、該タイミング信号発生回路が適用される半導体集積回路装置並びに半導体集積回路システム
JPH1165699A (ja) * 1997-06-13 1999-03-09 Toshiba Microelectron Corp 半導体集積回路装置
KR100269316B1 (ko) * 1997-12-02 2000-10-16 윤종용 동기지연회로가결합된지연동기루프(dll)및위상동기루프(pll)
US6002281A (en) * 1998-02-20 1999-12-14 Intel Corporation Delay locked loop
KR100305646B1 (ko) * 1998-05-29 2001-11-30 박종섭 클럭보정회로
US6137327A (en) * 1998-11-25 2000-10-24 Siemens Aktiengesellschaft Delay lock loop
JP2001060392A (ja) * 1999-08-24 2001-03-06 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
KR100533984B1 (ko) 2005-12-07
JP4411504B2 (ja) 2010-02-10
US6489822B2 (en) 2002-12-03
KR20010065899A (ko) 2001-07-11
US20010014048A1 (en) 2001-08-16
JP2001244796A (ja) 2001-09-07

Similar Documents

Publication Publication Date Title
TW501347B (en) Delay locked loop with delay control unit for noise elimination
TWI289974B (en) Apparatus for ensuring correct start-up and phase locking of delay locked loop
JP4444277B2 (ja) 高速ｄｒａｍにおいて所望の読出しレイテンシを確立し維持する方法及び装置
KR100283597B1 (ko) 내부클럭신호발생회로
JP4938217B2 (ja) 異なったモードにおけるクロックスキューを選択的に補正する位相ロックループ（ｐｌｌ）回路
JP2009278528A (ja) Ｄｌｌ回路、および半導体装置
TW561699B (en) Data recovery circuit and method thereof
TWI287359B (en) Delay locked loop
KR20070021559A (ko) 클럭 신호 드라이버 및 이를 구비하는 클럭 신호 제공 회로
US6897694B2 (en) Circuitry for reducing the skew between two signals
US20040085140A1 (en) Clock signal generating circuit
KR20080002590A (ko) 지연고정 루프회로
JP3397178B2 (ja) ５０％デューティ補償回路
KR100567527B1 (ko) 반도체 메모리 장치의 파이프 래치 제어회로 및 방법
JP3260483B2 (ja) 外部制御信号入力回路
US7139941B2 (en) Method for correcting data using temporally preceding data
JP2882373B2 (ja) シフトレジスタ回路
KR100223892B1 (ko) 클럭위상 조절 시스템
WO2022053521A1 (en) Clock domain crossing
JPS6235197B2 (zh)
TW550446B (en) Internal clock generation circuit
JPS6024667A (ja) バス転送回路
JPS62251932A (ja) 割込制御回路
JPH0265314A (ja) インクリメント・ディクリメント・パルス演算回路
JPH0326068A (ja) フレーム同期信号発生回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees