JPS6024667A - バス転送回路 - Google Patents
バス転送回路Info
- Publication number
- JPS6024667A JPS6024667A JP58132313A JP13231383A JPS6024667A JP S6024667 A JPS6024667 A JP S6024667A JP 58132313 A JP58132313 A JP 58132313A JP 13231383 A JP13231383 A JP 13231383A JP S6024667 A JPS6024667 A JP S6024667A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- bus
- output
- register
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はバス転送回路、特に信号をクロックに同期させ
てバスを経て送信受信するバス転送回路に関する。
てバスを経て送信受信するバス転送回路に関する。
従来のバス転送回路において、バスに接続された送信用
保持回路と受信用保持回路とは、周期的な単一のクロッ
クによシこれら保持回路を動作させていたが、送信用保
持回路から受信用保持回路までの最小遅延時間が、送信
用保持回路のホール、ド時間とクロックスキューの和よ
り小さいとレーシングをして、送信用保持回路から受信
用保持回路への信号の転送が行なわれず、特にバス間の
信号の転送時間の最小遅延時間が小さく、またりｐツク
周期に比べてスキューが大きいとレーシングを起こす欠
点があった。
保持回路と受信用保持回路とは、周期的な単一のクロッ
クによシこれら保持回路を動作させていたが、送信用保
持回路から受信用保持回路までの最小遅延時間が、送信
用保持回路のホール、ド時間とクロックスキューの和よ
り小さいとレーシングをして、送信用保持回路から受信
用保持回路への信号の転送が行なわれず、特にバス間の
信号の転送時間の最小遅延時間が小さく、またりｐツク
周期に比べてスキューが大きいとレーシングを起こす欠
点があった。
すなわち、従来例では第１図を診照すると、第１のレジ
スタ五に情報信号４がクロック８によシセットされ情報
信号５として出力されバス２に与えられて、バス２から
出力される情報信号６をりロック９によυレジスタ３に
セットし、レジスタ３は情報信号７を出力する。
スタ五に情報信号４がクロック８によシセットされ情報
信号５として出力されバス２に与えられて、バス２から
出力される情報信号６をりロック９によυレジスタ３に
セットし、レジスタ３は情報信号７を出力する。
この場合、クロック８及び９はサイクルタイムＴｃであ
るが、クロック９はクロック８と比べて±ΔＴｃのクロ
ックスキー−があるとすれば、保持回路３の入力である
信号６と、クロック９との間には、次の関係が満足され
ると、信号の転送が正常に行われる。
るが、クロック９はクロック８と比べて±ΔＴｃのクロ
ックスキー−があるとすれば、保持回路３の入力である
信号６と、クロック９との間には、次の関係が満足され
ると、信号の転送が正常に行われる。
ｔ ＩｐｄＭＩＮ ＋ ＴｄＭＩＮ ＞ΔＴｃ ＋ ｊ
２ｈｏｌｄ （１）ｔｉｐｄＭＡＸ ＋ ＴｄＭＡｘ（
Ｔ ｃ −ｊ２ｇｓｔｕｐ−ΔＴｃ（２）但し ’ｌｐｄＭＩＮ ＊ ｉｐｄＭＡＸ ；それぞれ第１の
レジスタｌのクロック８から情報信号５が出力されるま
での最小および最大遅延時間、 ’Ｉ’ｄＭＩＮ 、 ＴｄＭＡＸ ；バス２へ情報信号
５が与えられてから情報信号６が出力されるまでの最小
および最大遅延時間、 Ｉｌｌ ｃ、±ΔＴｃ ：それぞれクロック８，９のサ
イクル時間およびクロック８と９のタイミングスキュー
、 １２ｓｅｔｕｐ Ｈｊ２ｈａｌｄ ２それぞれ第２のレ
ジスタ３０セットアッズ時間およびホールド時間、第２
図は、式（１１、（２）の関係をクロック８，９゜情報
信号６について示したものであるが、クロックスキー−
±ΔＴｃが大きくなると、式（１）の示すホールド時間
がきびしくなることがわかる。
２ｈｏｌｄ （１）ｔｉｐｄＭＡＸ ＋ ＴｄＭＡｘ（
Ｔ ｃ −ｊ２ｇｓｔｕｐ−ΔＴｃ（２）但し ’ｌｐｄＭＩＮ ＊ ｉｐｄＭＡＸ ；それぞれ第１の
レジスタｌのクロック８から情報信号５が出力されるま
での最小および最大遅延時間、 ’Ｉ’ｄＭＩＮ 、 ＴｄＭＡＸ ；バス２へ情報信号
５が与えられてから情報信号６が出力されるまでの最小
および最大遅延時間、 Ｉｌｌ ｃ、±ΔＴｃ ：それぞれクロック８，９のサ
イクル時間およびクロック８と９のタイミングスキュー
、 １２ｓｅｔｕｐ Ｈｊ２ｈａｌｄ ２それぞれ第２のレ
ジスタ３０セットアッズ時間およびホールド時間、第２
図は、式（１１、（２）の関係をクロック８，９゜情報
信号６について示したものであるが、クロックスキー−
±ΔＴｃが大きくなると、式（１）の示すホールド時間
がきびしくなることがわかる。
本発明の目的は、従来のもののこのような欠点を除去し
バスを介した送信用保持回路と、受信用保持回路との間
で周期的なりロックに同期した情〔発明の構成］ 本発明は信号バスと、前記信号バスに接続され出力信号
を送信する保持回路と、前記信号バスに接続され入力信
号を受信する保持回路と、両保持回路をセットするため
の周期的なりロックを発生するクロック回路を含むバス
転送回路において、少なくとも受信または送信保持回路
のどちらか一方を２回路設けて前記周期的なりロックに
同期して発生されるクロックにより前記２回路の保持回
路のどちらか一方を交互にセットする手段と、これら２
回路の保持回路の出力を前記周期的なりロック又はこれ
に同期したクロックにより交互に出力する手段とを含ん
で構成される。
バスを介した送信用保持回路と、受信用保持回路との間
で周期的なりロックに同期した情〔発明の構成］ 本発明は信号バスと、前記信号バスに接続され出力信号
を送信する保持回路と、前記信号バスに接続され入力信
号を受信する保持回路と、両保持回路をセットするため
の周期的なりロックを発生するクロック回路を含むバス
転送回路において、少なくとも受信または送信保持回路
のどちらか一方を２回路設けて前記周期的なりロックに
同期して発生されるクロックにより前記２回路の保持回
路のどちらか一方を交互にセットする手段と、これら２
回路の保持回路の出力を前記周期的なりロック又はこれ
に同期したクロックにより交互に出力する手段とを含ん
で構成される。
以下本発明の実施例を図面を参照して説明する。
第３図は本発明の一実施例のブロック図、第４図はその
動作波形図を示し、ｌは第１のレジスタ、２はバス、４
，５．６は情報信号、８，９はクロック、ｌＯは情報信
号６と第２のフリップフロップ１５のコンブリメント出
力２３を入力とし、情報信号２５を出力とする第３のレ
ジスタ、１１は情報信号６および第２の７リツプフロツ
プ１５の出力２４を入力とし、情報信号２６を出力とす
る第４のレジスタ、１２は情報信号２５および２６なら
びに第１のフリップフロップ１４の出力２２を入力とし
、情報信号２７を出力とする選択回路、１３はクロック
９を入力とし、反転クロック２０を出力とする反転回路
、１４はクロック９およびを入力とし、出力２２および
コンブリメント出力２１を出力とする第１の７リツプ７
０ツグ、１５は反転クロック２０および自己の反転出力
２３ならびにリセット信号３０を入力とし、出力２４お
よびコンブリメント出力２３を出力とする第２のノリツ
ブフロッグでおる。
動作波形図を示し、ｌは第１のレジスタ、２はバス、４
，５．６は情報信号、８，９はクロック、ｌＯは情報信
号６と第２のフリップフロップ１５のコンブリメント出
力２３を入力とし、情報信号２５を出力とする第３のレ
ジスタ、１１は情報信号６および第２の７リツプフロツ
プ１５の出力２４を入力とし、情報信号２６を出力とす
る第４のレジスタ、１２は情報信号２５および２６なら
びに第１のフリップフロップ１４の出力２２を入力とし
、情報信号２７を出力とする選択回路、１３はクロック
９を入力とし、反転クロック２０を出力とする反転回路
、１４はクロック９およびを入力とし、出力２２および
コンブリメント出力２１を出力とする第１の７リツプ７
０ツグ、１５は反転クロック２０および自己の反転出力
２３ならびにリセット信号３０を入力とし、出力２４お
よびコンブリメント出力２３を出力とする第２のノリツ
ブフロッグでおる。
次に第３図および第４図を参照して本発明の実施例の動
作について説′明する。
作について説′明する。
先ず、第１の７リツプフロツプ１４および１５はリセッ
ト信号３０によシリセットしておく。次いで、クロック
８および９が第４図のクロック８゜９のように与えられ
ると、第３図の第１のレジスタｌは情報信号４をセット
した後、バス２を経て情報信号６を出力するが、−ブバ
クロック９の反転クロック２０は第２の７リツプフロヂ
グ１５に入力されて、出力２３を第２の７リツグフロノ
ブ１５のデータ入力とすることにより、出力２３および
２４を１クロツク毎に反転させ、出力２３および２４を
第４図に示すように出力する。この川を交互に第４のレ
ジスタ１１および第３のレジスタにセットし、情報信号
２６．２５を出力する。
ト信号３０によシリセットしておく。次いで、クロック
８および９が第４図のクロック８゜９のように与えられ
ると、第３図の第１のレジスタｌは情報信号４をセット
した後、バス２を経て情報信号６を出力するが、−ブバ
クロック９の反転クロック２０は第２の７リツプフロヂ
グ１５に入力されて、出力２３を第２の７リツグフロノ
ブ１５のデータ入力とすることにより、出力２３および
２４を１クロツク毎に反転させ、出力２３および２４を
第４図に示すように出力する。この川を交互に第４のレ
ジスタ１１および第３のレジスタにセットし、情報信号
２６．２５を出力する。
更にクロック９は第１のフリップフロップ１４に入力さ
れて、出力２１を第１の７リツプフロツプ１４のデータ
入力とすることによシ、出力２２を１クロツク毎に反転
させ、第４図の出力２２を出力し、この出力２２は選択
回路１２に与えられて、情報信号２７を第４図に示すよ
うに情報信号２６゜２５を交互に選択して出力する。
れて、出力２１を第１の７リツプフロツプ１４のデータ
入力とすることによシ、出力２２を１クロツク毎に反転
させ、第４図の出力２２を出力し、この出力２２は選択
回路１２に与えられて、情報信号２７を第４図に示すよ
うに情報信号２６゜２５を交互に選択して出力する。
この場合、第３のレジスタｌＯまたは第４のレジスタ１
１に情報信号６を正しくセットする条件は、次のように
なる。
１に情報信号６を正しくセットする条件は、次のように
なる。
？＋ｐｄＭｒＮ＋ＴｄＭＩＮ＋（ＴＣ−’ｒφ）−ΔＩ
ｌｌφ＞ Ｌ ｂｏｌｄ ｆｌ）’ｔ ｌｐｄＭＡＸ
＋ ｔａＭＡｘ（Ｔφ−ｔ ＠ｅ ｔｕｐ−Δ１１１φ
（２）′但し Ｔφ、±ΔＴφ ；それぞれ出力２３．２４のクロック
８からの遅延時間および出力２３．２４のスキュー、 Ｌｈｏｌｄ １ ｊｓｅｔｕｐ ：それぞれ第３．第４
のレジスタ１０．１１のセットアツプおよびホールド時
間、式（１） 、 （２）と式（１１’ 、 （２）’
を比べるとホールド時間に関しては Ｉｌｌ ｃＩｌｌ
φ〉０のため改善され、セントアップ時間に関しては、
Ｔｃ ＞ ”’φのため余裕がなくなるが、ホールド時
間に対して余裕のなイ受信用レジスタにおいては、動作
余裕が増加してレーシングが防げることがわかる。
ｌｌφ＞ Ｌ ｂｏｌｄ ｆｌ）’ｔ ｌｐｄＭＡＸ
＋ ｔａＭＡｘ（Ｔφ−ｔ ＠ｅ ｔｕｐ−Δ１１１φ
（２）′但し Ｔφ、±ΔＴφ ；それぞれ出力２３．２４のクロック
８からの遅延時間および出力２３．２４のスキュー、 Ｌｈｏｌｄ １ ｊｓｅｔｕｐ ：それぞれ第３．第４
のレジスタ１０．１１のセットアツプおよびホールド時
間、式（１） 、 （２）と式（１１’ 、 （２）’
を比べるとホールド時間に関しては Ｉｌｌ ｃＩｌｌ
φ〉０のため改善され、セントアップ時間に関しては、
Ｔｃ ＞ ”’φのため余裕がなくなるが、ホールド時
間に対して余裕のなイ受信用レジスタにおいては、動作
余裕が増加してレーシングが防げることがわかる。
以上の説明では、バス間の信号の転送時間が小さく、ま
たクロック周期に比べてクロックのスキ、−−が大きい
場合のバスの受信レジスタの改善回路を示したが、レジ
スタの代りにラッチのような保持回路を用いてもよくバ
スの遅延時間がクロック周期に比べて大きく、バスの受
信用保持回路でレーシングを起す場合には、同様に２つ
の保持回路を設けて、交互にｌクロック以上遅れて適当
な時間で保持回路をセットした後、その出力を選択回路
により交互に出力してやればよい。
たクロック周期に比べてクロックのスキ、−−が大きい
場合のバスの受信レジスタの改善回路を示したが、レジ
スタの代りにラッチのような保持回路を用いてもよくバ
スの遅延時間がクロック周期に比べて大きく、バスの受
信用保持回路でレーシングを起す場合には、同様に２つ
の保持回路を設けて、交互にｌクロック以上遅れて適当
な時間で保持回路をセットした後、その出力を選択回路
により交互に出力してやればよい。
更に本発明の実施例では、２組の保持回路をバスを介し
て受信回路側に設けたが、送信回路側に設けて、交互に
セットした後、選択回路を受信側の保持回路のクロック
でセットできるよう動作させて２組の保持回路出力をバ
スへ出力させてもよい。
て受信回路側に設けたが、送信回路側に設けて、交互に
セットした後、選択回路を受信側の保持回路のクロック
でセットできるよう動作させて２組の保持回路出力をバ
スへ出力させてもよい。
本発明は以上説明したように、バスを介して送信用保持
回路と受信用保持回路との間で周期的なりロックで同期
して情報信号を転送する場合に、レーシングを防ぐ効果
があり、また集積回路化に適した回路を提供するという
効果がある。
回路と受信用保持回路との間で周期的なりロックで同期
して情報信号を転送する場合に、レーシングを防ぐ効果
があり、また集積回路化に適した回路を提供するという
効果がある。
第１図は従来のものの１例のブロック図、第２図はその
動作を説明する図、第３図は本発明の一実施例のブロッ
ク図、第４図はその動作を説明する図である。 ｌ・・・・・・第１のレジスタ、２・・・・・・バス、
３・・・・・・第２のレジスタ、４，５，６，７，２５
．２６・・・・・・情報信号、８，９・・・・・・クロ
ック、ｌＯ・・・・・・第３のレジスタ、１１・・・・
・・第４のレジスタ、１２・・・・・・選択回路、１３
・・・・・・反転回路、１４・・・・・・第１のフリッ
プ７０ツグ、１５・・・・・・第２のフリップフロッグ
、２０・・・・・・反転クロック、２１・・・・・・第
１のフリソゲフロップコンブリメント出力、２２・・・
・・・第１のノリツブフロップ出力、２３・・・・・・
第２の７リツプフロツプコンブリメント出力、２４・・
・・・・第２のフリップフロップ出力。 Ｚ ／ 図 号 ２ 図 Ｊ〃 ｆＦ）、、３ 図
動作を説明する図、第３図は本発明の一実施例のブロッ
ク図、第４図はその動作を説明する図である。 ｌ・・・・・・第１のレジスタ、２・・・・・・バス、
３・・・・・・第２のレジスタ、４，５，６，７，２５
．２６・・・・・・情報信号、８，９・・・・・・クロ
ック、ｌＯ・・・・・・第３のレジスタ、１１・・・・
・・第４のレジスタ、１２・・・・・・選択回路、１３
・・・・・・反転回路、１４・・・・・・第１のフリッ
プ７０ツグ、１５・・・・・・第２のフリップフロッグ
、２０・・・・・・反転クロック、２１・・・・・・第
１のフリソゲフロップコンブリメント出力、２２・・・
・・・第１のノリツブフロップ出力、２３・・・・・・
第２の７リツプフロツプコンブリメント出力、２４・・
・・・・第２のフリップフロップ出力。 Ｚ ／ 図 号 ２ 図 Ｊ〃 ｆＦ）、、３ 図
Claims (1)
- 信号バスと、前記信号バスに接続され出力信号を送信す
る保持回路と、前記信号バスに接続され入力信号を受信
する保持回路と、両保持回路をセットするための周期的
なりロックを発生するクロック回路を含むバス転送回路
において、少なくとも受信又は送信保持回路のどちらか
一方を２回路設けて前記周期的なりロックに同期して発
生されるクロックによシ前記２回路の保持回路のどちら
か一方を交互にセットする手段と、これら２回路の保持
回路の出力を前記周期的なりロック又はこれに同期した
クロックによシ交互に出力する手段とを含むことを特徴
とするバス転送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58132313A JPS6024667A (ja) | 1983-07-20 | 1983-07-20 | バス転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58132313A JPS6024667A (ja) | 1983-07-20 | 1983-07-20 | バス転送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6024667A true JPS6024667A (ja) | 1985-02-07 |
| JPS6411980B2 JPS6411980B2 (ja) | 1989-02-28 |
Family
ID=15078391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58132313A Granted JPS6024667A (ja) | 1983-07-20 | 1983-07-20 | バス転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024667A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0331458U (ja) * | 1989-08-03 | 1991-03-27 | ||
| JPH0671255B2 (ja) * | 1988-04-01 | 1994-09-07 | ディジタル イクイプメント コーポレーション | 安定化データの転送方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258332A (en) * | 1975-11-10 | 1977-05-13 | Hitachi Ltd | Data transfer system |
| JPS5261445A (en) * | 1975-11-17 | 1977-05-20 | Yokogawa Hokushin Electric Corp | Input/output unit coupling circuit |
| JPS5852713A (ja) * | 1981-09-24 | 1983-03-29 | Fujitsu Ltd | デ−タ転送方式 |
-
1983
- 1983-07-20 JP JP58132313A patent/JPS6024667A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258332A (en) * | 1975-11-10 | 1977-05-13 | Hitachi Ltd | Data transfer system |
| JPS5261445A (en) * | 1975-11-17 | 1977-05-20 | Yokogawa Hokushin Electric Corp | Input/output unit coupling circuit |
| JPS5852713A (ja) * | 1981-09-24 | 1983-03-29 | Fujitsu Ltd | デ−タ転送方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0671255B2 (ja) * | 1988-04-01 | 1994-09-07 | ディジタル イクイプメント コーポレーション | 安定化データの転送方法 |
| JPH09238128A (ja) * | 1988-04-01 | 1997-09-09 | Digital Equip Corp <Dec> | データ転送が安定化されたディジタルシステム |
| JPH0331458U (ja) * | 1989-08-03 | 1991-03-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6411980B2 (ja) | 1989-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101089153B1 (ko) | 상이한 클록 도메인 간에서의 데이터 신호 전송 방법 및 집적 회로 | |
| JPH03237832A (ja) | データ・クロックのタイミング合わせ回路 | |
| JPH0578849B2 (ja) | ||
| JPH0198313A (ja) | 同期化回路 | |
| JPH09167134A (ja) | データ同期システム | |
| JPS6024667A (ja) | バス転送回路 | |
| JPH0629799A (ja) | パルス列発生回路 | |
| JPH04239816A (ja) | 双方向入出力信号分離回路 | |
| JPS62168415A (ja) | ラツチ間伝送方式 | |
| JPH0832420A (ja) | ノイズフィルタ装置 | |
| JP2646561B2 (ja) | クロック分配回路 | |
| JPH04233014A (ja) | コンピュータ・システム | |
| JPS6195648A (ja) | デ−タ転送方式 | |
| JPH02244844A (ja) | 通信ネットワーク局のための送受信同期化装置 | |
| JP2667671B2 (ja) | データ出力装置 | |
| JPH052016B2 (ja) | ||
| JP2567110B2 (ja) | Ｄ型フリップフロップ回路 | |
| JP2705174B2 (ja) | 発振回路 | |
| JPS62189811A (ja) | Ｃｍｏｓクロツク回路 | |
| JP2708061B2 (ja) | 同期回路装置 | |
| JPS63254827A (ja) | デコ−ド回路 | |
| JP2000068800A (ja) | ヒゲ防止方式及び回路 | |
| JPH05108196A (ja) | クロツクパルス切換回路 | |
| JPH04140912A (ja) | 論理回路 | |
| JPS59207724A (ja) | 入力回路 |