TW483178B - EL display device and electronic apparatus - Google Patents

EL display device and electronic apparatus Download PDF

Info

Publication number
TW483178B
TW483178B TW089123985A TW89123985A TW483178B TW 483178 B TW483178 B TW 483178B TW 089123985 A TW089123985 A TW 089123985A TW 89123985 A TW89123985 A TW 89123985A TW 483178 B TW483178 B TW 483178B
Authority
TW
Taiwan
Prior art keywords
gate
electro
display
tft
display device
Prior art date
Application number
TW089123985A
Other languages
English (en)
Inventor
Kazutaka Inukai
Jun Koyama
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TW483178B publication Critical patent/TW483178B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/22—Illumination; Arrangements for improving the visibility of characters on dials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

483178 A7 B7 五、發明說明（1 ) 發明背景 本發明有關一種基底上之半導體元件所形成的電致顯 示裝置’並有關一種作爲顯示器的電致顯示裝置。 習知技術 近年，在基底上形成T F T的技術已有大幅的進展.。 尤其，且陣列型顯示裝置的應用亦有相當的發展。尤其， 多晶矽薄膜的T F T具有高於習知非晶矽τ F T的場效移 動性，因此可達成高速的操作。 如圖3所示，主動陣列型電致顯示裝置的一般結構， 參考標號3 0 2代表作爲電致元件3 0 3之控制元件的 TFT，參考標號304代表電容器。開關TFT301 連接至閘極導線3 0 5及源極導線3 0 6。電流控制 T F T 3 0 2的汲極連接至電致元件3 0 3 ，且電流控制 T F T 3 0 2的源極連接至電源線3 0 7。 當選取閘極導線3 0 5時，開關T F T 3 0 1的閘極 開啓，且源極導線3 0 6的資料訊號儲存於電容3 0 4中 ，並將電流控制T F T 3 0 2的閘極開啓。當開關T F T 3 0 1的閘極關閉時，依據儲存於電容3 0 4中的電荷， 使電流控制T F T 3 0 2的閘極開啓，並在該期間內使電 致元件3 0 3發光。電致元件3 0 3的發光量隨電流量而 改;'變。 換句話說，流入電流控制T F T 3 0 2中的電流量， 由類比驅動階層顯示器之源極導線3 0 6輸入的資料訊號 (請先閱讀背面之注意事項再填寫本頁) -裝---- 訂---------線4 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4- 483178 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2 ) 來控制，並依此改變電致元件的發光量。 圖4 A顯示電流控制T F T 3 0 2的電晶體特性，且 參考標號4 0 1代表I d - V g特性。I d爲汲極電流， 且V g爲閘極電壓。此圖顯示任一閘極電壓下的電流量。 由點線4 0 2所顯示之I d - V g的特性區域，用以 驅動電致元件。圖4 B顯示區域4 0 2的放大圖。 圖4 B中的陰影部位稱爲次臨界區。實際的情形中， 此表示閘極電壓接近臨界電壓（V t h )或低於臨界電壓 的區域，且在此區域中汲極電流隨閘極電壓的指數而變化 。在此區域中’利用聞極電壓進行電流的控制。 當圖3之開關T F T 3 0 1開啓，先將輸入至像素中 的資料訊號儲存至電容3 0 4中，接著，訊號變成電流控 制T F T 3 0 2的閘極電壓。依據圖4 A之I d — V g特 性，利用與閘極電壓的一對一關係來決定汲極電流。亦即 ，反應資料訊號，將預定的電流流入電致元件3 0 3 ，且 電致元件3 0 3發射出對應致電流量的光量。 電致元件所發出的光量由輸入訊號所控制，並藉由控 制發光量來實施階層顯示。此種方法稱爲類比階層法，且 階層顯示是利用訊號的振幅來加以變化。 然而，T F T特性中的擴散情形對於上述的類比階層 法會造成極負面的效果。例如，I d - V g特性爲一種開 關T F T，並不同於顯示同一色階之鄰近像素的開關 T F T。換句話說，每一電致元件的電流不一，且因此， 發光量亦不同’而無法貫現相同的色階顯示。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5 - •---*--^1 ^-----裝--------訂---------· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483178 A7 ______B7__ 五、發明說明（3 ) 進一步的，即使假設將相同的閘極電壓施加至每一像 素的電流控制T F T，如果電流控制T F T的I d - V g 特性改變，則無法輸出相同的汲極電流。此外，若利用汲 極電流與閘極電壓呈指數變化的區域，則即使施加相同的 閛極電壓’當I d — V g特性間存在小的差異時，輸出的 電流量亦有相當大的差異，此情形可由圖4 A明顯的看出 。因而鄰近像素的發光量會有很大的差異。 在實用上，在開關T F T與電流控制T F T的擴散作 用上，會發生加乘效應，而使情況更爲嚴重。因而類比階 層法對T F T的特性變化極爲敏感，並使習知主動陣列型 電致顯示裝置的多色顯示出現問題。 發明總結 考慮上述的問題，本發明的目的在於提供一種電致顯 示裝置，可進行淸晰，多層次的顯示。此外，本發明的目 的在於提供一種高性能的電子裝置，其裝設有此種主動陣 列型電致顯示裝置。 本發明的申請人考量到爲了使像素結構不易受T F 丁 之擴散性的影響，當利用電流，控制電致元件的發光量時 ，數位驅動層級法較類比驅動層級法爲佳，在數位驅動層 級法中，使用電流控制T F T作爲簡單的電流開關元件。 亦即，在主動陣列型電致顯示裝置中，利用數位驅動 器實施層級顯示的分時法。 此外，當將視頻訊號輸入至源極驅動電路時，藉由分 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） · 6 - ^ n I IP I .^1 ·ϋ ϋ n > m**t. I ϋ ϋ I ϋ n 一一 ϋ ϋ ί ϋ ϋ ϋ ϋ I I (請先閱讀背面之注意事項再填寫本頁) 483178 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（4 ) _視頻線’並同時輸入多個資料，便可使顯示面板具有更 局的速度。此處的視頻訊號是指輸入至源極驅動電路的資 料訊號。 圖5 A至5 F顯示，當實施分時層級顯示時，寫入週 期及顯示期內之整個驅動器的時序。其中，此處使用6位 元驅動器實施6 4階的顯示。寫入週期是指將訊號寫至單 >框之所有像素所需的時間，且顯示週期是指顯示寫入訊 號的週期。 在寫入週期中，切斷電致元件的驅動電源，且像素中 的電致元件並未供給電壓。進一步的，在顯示期內，輸入 電致驅動器的電源，而將電壓施加至像素中的電致元件。 此時’當輸入開啓像素的資料訊號時，該像素便開啓。 在影像區中顯示完整影像所需的時稱爲一個框週期。 電致顯示的一般震動頻率爲6 Ο Η z ，亦即一秒鐘有6 0 個框。例如’當實施6位元的數位階層顯示時（6 4階） ’如果將框作1 6等分，且寫入週期與顯示週期的比爲6 1 0，則在寫入週期內，可實施6次（6 . 2 4 m s e c )的寫入動作，如圖5 Β所示。六個寫入操作1 - 6的順序爲從1至6。進一步的，對應至寫入週期的顯 示週期分別設成顯示1 - 6。 再者，設定顯示週期使得顯示1 :顯示2 :顯示3 : 顯示 4 :顯示 5 :顯示 6 = 1 : 1 / 2 : 1 / 4 : 1 / 8 :1 / 1 6 : 1 / 3 2。 圖5 C顯示當在一框中實施6個寫入操作時，每一顯 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .---·--，丨 ^-----裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁} 483178 Α7 Β7 五、發明說明（） 示週期相對於寫入週期具有上述的比率。圖5 C的下部顯 示寫入週期與顯示週期間的長度關係。 (請先閱讀背面之注意事項再填寫本頁) 特定的，當寫入週期爲6 3時，寫入週期1中的顯示 週期（顯示1 )爲3 2 0。此外，顯示2具有1 6 0的顯 示週期，顯示3具有8 0的顯示週期，顯示4具有4 0的 顯示週期，顯示5具有2 0的顯示週期，且顯示6具有 1 0的顯示週期。 一馬入週期以及一不週期稱爲一個欄。亦即’ Η 5 C存在6個欄，且每一欄具有相同的寫入週期及顯示週 期。爲了完成一個框，一開始顯示的第一個欄稱爲欄1 ( F 1 )，而依序顯示的欄稱爲欄2至6。 欄1 - 6可依任意的順序出現。藉由結合顯示週期， 可實施6 4階的階層顯示。 進一步的，實際上，如圖5 D所示，時序與六個具不 同顯示週期的欄相結合。 經濟部智慧財產局員工消費合作社印製 在圖5 D中，如果於顯示1的週期內開啓預定的像素 ，則進入寫入5 ，且當資料訊號輸入至所有的像素後，便 進入顯示5。接著’在寫入4中’將資料輸入至所有的像 素後，便進入顯示4。在寫入2 ，寫入3及寫入6中，按 個別的欄以類似的方式開啓個別的像素。 圖5 Ε顯示寫入資料的週期，其中在圖5 d的欄5中 ’利用從閘極電路所輸入的資料訊號來選取特定的閘極線 。圖5 Ε並顯示有顯示週期’其中將源極線的訊號輸入選 定的閘極線，而使像素進行顯示。 -8- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 483178 A7 B7 五、發明說明（6 ) 圖5A至5 E是依據V GA ( 6 4〇x.4 8〇）顯示面 板，因此共有4 8 0條閘極線，且選取所有閘極線的週期 即爲圖5 E的寫入期。 在寫入期內，從源極線輸入的訊號稱爲點資料。在圖 5 F的一個週期中，取樣單一閘極選取週期內，從源極驅 動電路所輸入的資料。此顯示寫入期內的寫入選取之閘極 資料的情形，並顯示寫入源極線之輸入訊號的情形。資料 取樣的週期爲4〇n s e c。 如圖5 F所示，自源極驅動電路輸入的訊號每4〇 n s e c輸出1 6個位元。 此外，如圖6所示，在一閘極選取週期內所選取的點 資料儲存於源極驅動電路的栓鎖1中，直到完成所有資料 的取樣。在完成所有的取樣後，從栓鎖線6 0 0 3輸入栓 鎖資料，並一此將所有資料移至栓鎖2 ( 6 0 0 2 )。平 移暫存器6 0 0 4依據時脈線6 0 0 5的時脈訊號，選取 從視頻線6 0 0 6輸入的視頻訊號。 除了取樣週期外，圖5 F中的線資料栓鎖期是指由栓 鎖1將資料移至栓鎖2之栓鎖訊號的輸入週期。 主動陣列型電致顯示裝置的像素結構顯示於圖7中。 圖7中的參考標號7 0 1代表作爲開關元件的T F T，參 考標號7 0 2代表電流控制T F T，用以控制供應至電致 元件7 0 3的電流，且參考標號7 0 4代表電容，開關 T F T 7 0 1連接至閘極線7 0 5及源極線7 0 6。進~ 步的，電致驅動器T F T 7 0 2的汲極連接至電致元件 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -9 - *---*---^-----裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 483178 A7 _____ B7 五、發明說明（7) 7 0 3 ’且電致驅動器丁 F τ 7 0 2的源極連接至電流源 7 0 7° 當選取閘極線7 0 5時，開關T F T 7 0 1的閘極開 啓，並將來自源極線7 0 6的資料訊號儲存於電容7〇4 中，且開啓電流控制丁 F T的閘極。接著，依據儲存於電 容7 0 4中的電荷’當開關τ F T 7 0 1的閘極關閉後， 電流控制T F T 7 0 2的閛極依然開啓，並使電致元件發 出光線。電致元件的7 0 3發光量隨電流量而改變。 換句話說，電流控制T F T 7 0 2的閘極，依數位驅 動階層顯示器之源極線7 0 6所輸入的訊號而開閉，且當 電致驅動益的電源開啓時，則流入電流’並使電致兀件發 光。 像素之電流控制T F T的功能在於控制對應像素的開 (顯示）/閉（不顯示）。利用透過F P C端子供應至右 側面板的電源來進行顯示週期與寫入週期間的切換。 進一步的，在寫入週期中，電源呈〇F F狀態，且將 資料訊號輸入至每一像素。 當資料輸入至所有的像素，且完成寫入週期後，電源 便開啓（圖7中的參考標號7 0 9 )，並同時進行顯示週 期。在顯示1至顯示6的任一週其中，電致元件發光，並 開啓像素。 在出現六個欄後，便完成一個框。此時’藉由上加顯 示週期，便可控制像素的階層顯示。例如’當選取顯示1 及顯示2時，可表現7 6%的亮度（全亮度爲1 〇 0%) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- (請先閱讀背面之注意事項再填寫本頁) --------訂---------· 經濟部智慧財產局員工消費合作社印製 483178 Α7 Β7 五、發明說明（） ，且當選取顯示週期3及顯示週期5時，可表現1 6%的 亮度。 (請先閱讀背面之注意事項再填寫本頁) 雖然以上描述顯示6 4個階層的情形，但亦能實施其 他的階層顯示。 假設實施N個位元的顯示，則將第一框分成對應至N 位元階層的N個圖場（F 1 ，F 2 ，F 3 ，...，F ( η - 1 ) ，F ( η ))。隨著階層數的增加，便可增加一框的 分割數目，同時需以更高的頻率來驅動電路。 此外，將每個圖場分成寫入週期（T a )及顯示週期 (T s )。 處理N個欄的顯示週期（對應至F 1 ，F 2 ，F 3 ， …，F ( η — 1 ) ，F ( η )的顯示週期由丁 s 1 ， T s 2 ，T s 3 ，…，丁 s ( η — 1 ) ，T s ( η )所表 示），使得 丁 s 1 : T s 2 ·· 丁 s 3 ··…：T s ( η — 1 ):T s ( η ) = 2 0 ·· 2 1 : 2 2 :…：2 — ( 11 2 ): 2 ( 11 1 ]。 經濟部智慧財產局員工消費合作社印製 在此狀態下，依順序選取任一欄中的像素（嚴格說來 ’選取每一像素的開關丁 F Τ )，並將預定的閘極電壓施 加至電流控制丁 F Τ的閘極。利用上述的方式，便完成所 需的電致元件，其中輸入資料訊號以開啓分配到各攔之顯 示週期的像素。 對Ν個欄重複此操作，並藉由上加顯示週期，以控制 一框之每一像素的階層顯示。因此，當把焦點放在任一像 素上時’可依據每一欄的像素發光時間，來控制像素的階 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐）_ ]]- 經濟部智慧財產局員工消費合作社印製 A7 ^ ^--------B7____ 五、發明說明（9 ) 層顯示。 Θ此’本發明之最重要的觀點在於於主動陣列型電致 顯示裝置中使用數位驅動分時階層法，藉此可在不影響到 T F τ特性的情況下’來達成階層顯示。 ®示的簡單描述 圖1 A及1 B顯示電致顯示裝置的結構。 圖2顯示電致顯示裝置的剖面結構。 圖3顯示習知電致顯示裝置之像素部位的結構。 圖4 A及4 B說明利用類比.階層法之丁 f T的特徵。 圖5 A至5 F說明分時階層法之操作模式。 圖6顯示電致顯示裝置的源極驅動電路。 圖7顯示電致顯示裝置之像素部位的像素結構。 圖8說明分時階層法的操作模式。 圖9爲電致顯示裝置面板的上視圖。 圖1 0爲F P C輸入部位的保護電路。 圖1 1爲電致顯示裝置之閘極驅動電路。 圖1 2爲電致顯示裝置之源極驅動電路。 圖1 3爲電致顯示裝置之源極驅動電路的輸出訊號時 序圖。 圖1 4爲電致顯示裝置之源極驅動電路的輸出訊號時 序圖。 圖1 5爲電致顯示裝置之閘極驅動電路的輸出訊號時 序圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12 - f---·---^-----^^^裝---- (請先閱讀背面之注意事項再填寫本頁) 訂---------^9—. 483178 A7
五、發明說明（1〇) 圖1 6爲電致顯示裝置之閘極驅動電路的輸出訊號時 序圖。 圖1 7 A至1 7 E顯示電致顯示裝置的製造程序。 圖1 8 A至1 8 D顯示電致顯示裝置的製造程序。 圖1 9 A至1 9 D顯示電致顯示裝置的製造程序。 圖2 Ο A至2 0 C顯示電致顯示裝置的製造程序。 圖2 1顯示電致模組的外部。 圖2 2 A及2 2 B顯示電致模組的外部。 圖2 3 A至2 3 C顯示接觸結構的製造程序。 圖2 4 A至2 4 B顯示電致顯示裝置之像素部位的上 部結構。 圖2 5顯示電致顯示裝置的剖面圖。 圖2 6顯示電致顯示裝置之源極驅動電路。 圖2 7 A及2 7 B顯示本發明之電致顯示裝置的照片 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 圖圖圖圖圖圖圖圖 3 構 結 的 件 元 。 致性 電特 示的 顯件 B 元 8 致 2 電 及示 A 顯 8 9 例例 定定 特特 4^--7^、一 rnp r^o 置置 裝裝 子子 電電 示示 顯顯 F C ο 1 3 3 至至 A A ο 1 4 性性性性 特特特特 勺 r^/\J'^、一 ύΜ 白 白 件 件件件 元元元元 致致致致 電電電電 示示示示 顯顯顯顯 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -13- 483178 A7 B7 五、發明說明（11 ) 主要元件對照表 12 絕緣薄膜 4 6 源極區 汲極區 至1 5 d 分離區 L D D區 7 a 及 1 7 b 通道形成區 18 19 2〇 2 1 閘極絕緣薄膜 a 及 1 9 b 閘極電極 (請先閱讀背面之注意事項再填寫本頁) 7 2 0 2 經濟部智慧財產局員工消費合作社印製 4 7 8 第一內層絕緣薄膜 源極線 汲極線 源極區 汲極區 通道形成區 閘極電極 源極線 汲極線 源極區 汲極區 L D D區 通道形成區 閘極電極 源極區 r ·!· a···· IMM· MUM · am· I ΙΗΗ ΙΙΗΒ ΜΜΗ Μ··· ΜΗΜ · * 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14- 483178 經濟部智慧財產局員工消費合作社印製 A7 _B7_五、發明說明（12) 4 1 汲極區 4 2 通道形成區 43 閘極電極 4 4及4 5 源極線 4 6 汲極線 47 第一惰性薄膜 4 8 第二內層絕緣薄膜 49 像素電極 5 0 第三內層絕緣薄膜 5 1 電致層 5 2 陰極 53 保護電極 5 4 第二惰性薄膜 61 像素電極 6 2 第三內層絕緣薄膜 6 3 電致層 6 5 陽極 10 1 像素部位 1 0 2 源極驅動電路 102a 平移暫存器 10 2b 栓鎖（1 ) 10 2c 栓鎖（2 ) 1〇3 閘極驅動電路 10 4 像素 (請先閱讀背面之注意事項再填寫本頁) 一裝---- 訂-------- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15- 483178 A7 B7 五、發明說明（ 10 5 10 6 1〇7 1〇8 1〇9 1 1〇 13, 經濟部智慧財產局員工消費合作社印製 2〇1 2 0 2 2 0 4 2 0 5 3 0 1 3 0 2 3 0 3 3 0 4 3 0 5 3 0 6 3 0 7 5 0 1 5 0 2 5 0 3 5 0 4 開關T F T 閘極線 源極線 電流控制T F 丁 電致元件 電源線 電源 電容 分時階層資料訊號產生電路 開關T F 丁 流控制T F T N通道T F T p通道T F T 開關T F T 電流控制T F T 電致元件 電容器 閘極導線 源極導線 電源線 基底 非結晶矽薄膜 及5〇3 b 開口 保護膜 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -16- 483178 A7 B7 14 五、發明說明（ 5 0 7 多晶矽薄膜 5〇8a及5〇8b 磷附加區 5 0 9 多晶矽薄膜 5 1〇至5 1 3 作動層 514 絕緣薄膜 515a及515b 光阻 5 1 6至5 1 8 雜質區 5 2 0 η型雜質區 5 2 1至5 2 4 閘極電極 5 2 3 a與5 2 3 b 閘極電極 525至532 雜質區 528至53〇 η型雜質區 533a至533d 光罩 534至538 雜質區 5 3 9 光罩 4〇至5 4 雜質區 (請先閱讀背面之注意事項再填寫本頁) ru^yv · 1· ϋ aBai MKt immm ϋ* I ·ϋ ·ϋ i_i a·— tat emmt I · 4 4 第一內層絕緣薄膜 經濟部智慧財產局員工消費合作社印製 5 4 5 至 5 4 8 5 4 9 至 5 5 1 源極導線 汲極導線 汲極導線 第一惰性薄膜 第二內層絕緣薄膜 第三內層絕緣薄膜 電致層 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -17- 483178 A7 B7 五、發明說明（ 5 5 7 5 5 8 15, 陰極 保護電極 第二惰性薄膜 (請先閱讀背面之注意事項再填寫本頁) -裝--------訂---------· 經濟部智慧財產局員工消費合作社印製 6 〇 1 玻 璃 基 底 6 〇 2 像 素 部 位 6 〇 3 閘 極 側 驅 動 電 路 6 〇 4 源 極 側 驅 動 電 路 6 〇 5 開 關 T F T 6 〇 6 閘 極 導 線 6 〇 7 汲 極 導 線 6 〇 8 電 流 控 制 T F T 6 〇 9 電 源 線 6 1 〇 電 致 元 件 輸入/輸出導線 6 1 2 及 6 1 3 6 1 4 輸 入 / 輸 出 導 線 7 〇 1 開 關 T F T 7 〇 2 電 流 控 制 T F T 7 〇 3 電 致 元 件 7 〇 4 電 容 7 〇 5 閘 極 線 7 〇 6 源 極 線 7 〇 7 電 流 源 9 〇 3 閘 極 驅 動 電 路 9 〇 4 F P C 輸 入 部 位 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18- 483178 A7 B7 五、發明說明（ 12 0 0 12 0 1 12 0 2 12 0 3 12 0 4 12 0 5 12 0 6 12 0 7 12 0 9 12 10 13 0 2 3 3 0 1 3 3 0 2 3 3 0 3 16 基底 像素部位 源極驅動電路 閘極驅動電路 封裝材料 黏著齊ί] 開口 保護電極 連接導線 輸入/輸出導線 開口部位 顯不框 支撐板 顯示部位 本體 顯不區 聲音輸入區 操作開關 電池 影像接收區 本體 訊號線 頭帶 光學系統 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -19 - 483178 A7 B7 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁)
五、發明說明（ 3 3 2 6
3 3 4 1 3 3 4 2 3 3 4 2 3 3 4 3
3 3 5 3 3 3 5 4 3 4 0 1 3 4 0 2 3 4 0 3 3 4 0 4 3 4 0 5 3 4 0 6 3 4 11 3 4 12 3 4 13 顯示部位 本體 記錄媒體 操作開關 顯示部位（a ) 顯示部位（b ) 本體 顯不區 顯不區 臂部 本體 框架 顯不區 顯不區 鍵盤 本體 聲首輸出區 聲音輸入區 顯不區 操作開關 天線 本體 顯示部位 操作開關 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20- 483178 A7 B7 五、發明說明（ 18) 3 5 〇 1 本 體 3 5 〇 2 顯 示 區 ( A ) 3 5 〇 3 透 鏡 3 5 〇 4 操 作 開 關 3 5 〇 5 題 示 區 ( B ) 6 〇 〇 1 栓 鎖 1 6 0 〇 2 栓 鎖 2 6 0 0 3 栓 鎖 線 6 〇 〇 4 平 移 暫 存 器 6 0 〇 5 時 脈 線 6 〇 〇 6 視 頻 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 110 0 1 平移暫存器 較佳實施例的詳細描述 圖1 A爲本發明之主動陣列型電致顯示裝置的方塊圖 。圖1 A及1 B的主動陣列型電致顯示裝置由像素部位 1〇1及配置於像素部位週邊之源極驅動電路1 0 2及閘 極驅動電路1 0 3所形成。進一步的，參考標號1 1 3代 表分時階層資料訊號產生電路（S P C，串列到平行轉換 電路）。 源極驅動電路1 0 2具有平移暫存器1 0 2 a ，栓鎖 (1)102b及栓鎖（2)102c。此外，其亦具有 緩衝器（圖中未顯示）。 在本實施例之主動陣列型電致顯示裝置中，僅形成有 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 - 483178 A7 B7 ΛΟ 五、發明說明（） 源極驅動電路，但可形成兩個源極驅動電路，以便上下夾 疊像素部位。 進一步的，閘極驅動電路1 0 3具有如平移暫存器及 緩衝器的電路（圖中未顯示）。 像素部位101具有64〇χ480 (垂直x水平）像 素。在每一像素中，開關T F T與電流控制T F T對齊.。 開關T F 丁 1 0 5連接於閘極線1 0 6及源極線1 0 7。 進一步的，電流控制T F T 1 〇 8的汲極連接至電致元件 1 0 9，且電流控制T F T 1 〇 8的源極連接至電源線 1 1〇。 當選取閘極線1 0 6時，開啓開關T F T 1 〇 5的閘 極，將源極線1 0 7的資料訊號儲存至電容1 1 2，並開 啓電流控制T F T 1 〇 8的閘極。換句話說，由於資料訊 號從源極線1 0 7輸入，因此電流流至電流控制 T F T 1 0 8，並使電致元件發光。 以下說明本實施例之主動陣列型電致顯示裝置的操作 及訊號流。 首先說明源極驅動電路1 0 2的操作。源極驅動電路 1 0 2基本上包含平移暫存器1 0 2 a ，栓鎖（1 ) 1 0 2 b及栓鎖（2 ) 1 0 2 c。時脈訊號（C K )及起 始脈波（S P)輸入至平移暫存器1 0 2 a。平移暫存器 1 0 2 a依據時脈訊號（C K )及起始脈波（S P )產生 時序訊號，並將時序訊號通過緩衝器而輸出至下一個電路 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22 - (請先閱讀背面之注意事項再填寫本頁) · n ϋ ϋ ϋ ·1· ϋ 一-°J n ϋ ϋ n ·ϋ ι__1 ϋ 1 . 經濟部智慧財產局員工消費合作社印製 483178 A7 B7 五、發明說明（2Q) (請先閱讀背面之注意事項再填寫本頁) 平移暫存器1 0 2 a的輸出時序訊號被緩衝器緩衝並 放大。由於連接有許多電路及元件，因此源極線中的電容 負載很大。此外，形成緩衝器電路，以防止大負載電容所 造成之時序訊號的遲緩。 由放大器所緩衝放大的時序訊號接著供應至栓鎖（1 )1 0 2 b。栓鎖（1 ) 1 〇 2 b具有處理六位元數位訊 號的栓鎖。當輸入上述的時序訊號時，栓鎖（1 ) 1 0 2 b從分時階層資料訊號產生電路1 1 3取得六位元 的數位資料訊號。 將數位資料訊號寫入栓鎖（1 ) 1 0 2 b所花的所有 時間稱爲寫入週期。換句話說，從寫入栓鎖（1 ) 1〇2 b之最左段到寫入栓鎖（1 ) 1 〇 2 b之最右段所 花的時間。進一步的，上述的寫入時間亦稱爲線時間。 當完成寫入週期後，依據平移暫存器1 0 2 a的操作 時序將栓鎖訊號供應至栓鎖（2 ) 1 0 2 c。此時，將寫
入並儲存於栓鎖（2 ) 1 0 2 c中的數位資料訊號同時輸 出至栓鎖（2 ) 1〇2 c ，並儲存於栓鎖（2 ) 1〇2 c 中〇 經濟部智慧財產局員工消費合作社印製 接著，當數位資料已傳送至栓鎖（2 ) 1 0 2 C後， 依照栓鎖（2 ) 1 0 2 c所輸出的時序訊號，再次將分時 階層資料訊號產生電路1 1 3所供應的數位資料訊號寫入 〇 進一步的，將栓鎖訊號輸出至栓鎖（2 ) 1 0 2 C。 來自平移暫存器的時序訊號供應至閘極驅動電路 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483178 A7 B7 五、發明說明（21) 1 〇 3，並供應至對應的閘極線。 參考標號1 1 3代表分時階層資料訊號產生電路。其 用以將外部輸入之數位訊號的頻率減成1 / m。藉由分割 #部輸入的數位訊號，操作驅動電路所需的訊號頻率亦降 爲 1 / 1ΊΊ。 輸入至像素部位的資料訊號爲數位訊號，且不同於液 晶顯示裝置，本發明不爲電壓階層顯示，因此將、、〇 〃或 '' 1 〃的數位資料輸入至像素部位。 多個像素1 0 4以陣列的型式配置於像素部位1 〇 1 。圖1 B爲像素1 〇 4的放大圖。參考標號1 〇 5代表圖 1 B中的開關丁 F T 1 〇 5 ，且開關T F 丁 1 〇 5連接至 閘極線1 0 6以輸入閘極訊號，且連接至源極線1 〇 7以 輸出視頻訊號。 進一步的，參考標號1 〇 8爲電流控制T F T，且其 閘極連接至開關T F T 1 0 5的汲極。電流控制 T F T 1 〇 8的汲極連接至電致元件1 0 9 ，且其源極連 接至電流源線1 1 0。電致元件1 0 9包括連接至電流控 制丁 F T 1 〇 8的陽極，以及相對於陽極的陰極，且兩者 間夾有電致層，並將陰極連接至預定的電源1 1 1。 開關TFT1 05可爲η通道丁 FT，並可爲p通道 TFT。 電流控制T F T的結構使當電流控制T F T 1 〇 8爲 η通道T F T時，電流控制T F T 1 〇 8的汲極連接至電 致元件1 0 9的陰極，且當電流控制丁 F Τ 1 〇 8爲Ρ通 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） -24 _ (請先閱讀背面之注意事項再填寫本頁) 訂---------· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 483178 A7 B7 99 五、發明說明（） 道T F T時，電流控制T F T 1 〇 8的汲極連接至電致元 件1 0 9的陽極。 進一步的，形成有電容1 1 2 ，當開關T F T 1 〇 5 爲未選取的狀態時，用以儲存電流控制T F T 1 0 8的閘 極電壓。電容1 1 2連接至開關T F T 1 0 5的汲極，並 連接至至電流源線1 1〇。 上述輸出至像素部位的數位資料訊號是由分時階層資 料訊號產生電路1 1 3所產生。此電路用以將數位視頻訊 號轉換成類比資料訊號，以作分時階層處理，並產生實施 分時階層顯示所需的時脈。 典型的，在分時階層資料訊號產生電路1 1 3中包含 將一個框分成多個N位元欄的機構，選取多個欄之寫入週 期及顯示週期的機構，及將顯示週期設成T s 1 : T s 2 :丁 s 3 : · · : T s ( η - 1 ) : 丁 s ( η ) ： - 2 0 : 2 _ 1 : 2 2 : ... ·· 2 ( η 2 ) : 2 ( η 1 )的機構。 分時階層資料訊號產生電路1 1 3可形成於本發明之 電致顯示裝置的外部，或可整合地形成。當形成電致顯示 裝置的外部電路時，需要使外部的數位資料訊號輸入至電 致顯示裝置中。 接著，圖2顯示本發明之主動陣列型電致顯示裝置的 剖面圖。 參考標號1 1代表基底，且參考標號1 2代表成爲圖 2基部的絕緣薄膜。基底1 1可爲玻璃’石英’玻璃陶瓷 ，或結晶玻璃的透光基底。所使用的基底必須能承受最高 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -25- 經濟部智慧財產局員工消費合作社印製 483178 A7 B7 五、發明說明（23) 的處理溫度。 進一步的，當基底含有移動離子或基底具有導電性時 ，絕緣薄膜1 2特別有效。含矽的絕緣薄膜可作爲絕緣薄 膜1 2的材料。、'含矽的絕緣薄膜〃是指含特定比例之矽 ’氧及氮的氧化砂薄膜，氮化砂薄膜及氮氧化砂薄膜。 參考標號2 0 1代表開關T F T 2 0 1 ，其由η通道 TFT所形成，但亦可爲ρ通道TFT。參考標號2 0 2 代表電流控制T F 丁 2 0 2 ，且圖2顯示電流控制T F 丁 2 0 2由p通道T F T所形成。換句話說，電流控制 T F T的汲極連接至電致元件的陽極。然而，當電流控制 T F T由n通道T F T所形成時，電流控制T F T連接至 電致元件的陰極。 Ν通道T F Τ的場校移動性大於ρ通道T F Τ的場校 移動性，因此可高速的流通大電流。進一步的，即使流過 相同大小的電流，η通道T F Τ的尺寸可做得較小。 需知，在本發明中無須將開關丁 F Τ及電流控制 TFT限定爲η通道TFT，而可利用ρ通道丁 FT作爲 開關T F T及電流控制T F T。 開關T F T 2 0 1具有：含源極區1 3的作動層；汲 極區14; LDD區15a至15d;分離區16;及通 道形成區1 7 a及1 7 b ;閘極絕緣薄膜1 8 ;閘極電極 1 9 a及1 9 b ;第一內層絕緣薄膜2 0 ;源極線2 1 ; 汲極線2 2。依據電路或元件，閘極絕緣薄膜1 8或第一 內層絕緣薄膜2 0可共用基底上的T F T或不共用。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -26- (請先閱讀背面之注意事項再填寫本頁) --------訂---------. 483178 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（24) 圖2 A中的開關T F T 2 0 1具有電性連接的閘極電 極1 9 a及1 9 b ，並成爲所謂的雙閘極結構。當然，除 了雙閘極結構外，亦可使用多閘極結構。 對於低的電流値，多鬧極結構特別有效，且藉由夠低 之開關TFT的關閉電流，可降低圖1 b之電容1 1 2戶斤 需的電容値。亦即，可使電容1 1 2的外表面區變小，因 此多閘極結構在增加電致元件1 0 9之發光表面積上特別 有效。 此外，開關TFT2 0 1中的LDD區1 5 a至 1 5 d夾疊閘極絕緣薄膜1 8 ，且不與通道形成區1 7 a 及1 7 b重疊。此種結構特別能減低關閉電流値。進一步 的，LDD區1 5a至1 5d的長度可爲〇 · 5至3 . 5 μ m，較佳的是2 · 0至2 · 5 μ m。 在降低關閉電流方面，於通道形成區及L D D區間形 成平移區特別有效。進一步的，當使用具兩個或多個閘極 的多閘極結構時，在通道形成區間形成分離區1 6特別有 效。 接著，電流控制T F T 2 0 2具有：源極區2 6 ;汲 極區2 7 ;通道形成區2 9 ;閘極絕緣薄膜1 8 ;閘極電 極3 0 ;第一內層絕緣薄膜2 0 ;源極線3 1及汲極線 3 2。閘極電極3 0具有單閘極結構，但亦可使用多閘極 結構。 如圖1 B所示，開關T F T 2 0 1電子地連接至電流 控制T F T 2 0 2。尤其，電流控制T F T 2 0 2的閘極 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -27 - ▼裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 483178 A7 B7 五、發明說明（） 電極3 0經由汲極線2 2連接至開關T F 丁 2 0 1的汲極 區1 4。進一步的’源極線3 1連接至圖1 B中的電流源 線1 1〇。 (請先閱讀背面之注意事項再填寫本頁) 再者，從增加電流量的觀點，亦可增加作動層（尤其 ，通道形成區）的膜厚（較佳的是5 0至1 0 〇 n m，更 佳的是6 0及8 0 n m )。相反的，從降低開關 丁 F T 2 0 1之關閉電流的觀點，可減少作動層（尤其， 通道形成區）的膜厚（較佳的是2 0至5 0 n m，更佳的 是 25 及 4〇nm)。 以上，已說明在像素區中形成T F T結構的情形，但 同時亦形成驅動電路。圖2顯示形成驅動電路基本單元的 C Μ〇S電路。 在圖2中，CMOS電路的η通道TFT盡可能地使 用能降低熱載體注射效應，且不降低操作速度之T F T結 構。此處的驅動電路是指圖1 A中的源極驅動電路1 0 2 及閘極驅動電路1 0 3。當然可形成其他的訊號處理電路 (如位準平移器，A / D轉換器或訊號分割器）。 經濟部智慧財產局員工消費合作社印製 N通道T F T 2 0 4的作動層包含··源極區3 5 ;汲 極區36; LDD區37;及通道形成區38 ，且LDD 區3 7與閘極電極3 9重疊，並疊夾閘極絕緣薄膜1 8。 在本說明書中，LDD區37是指Lov區。
爲了不降低操作速度，因此僅在汲極區側形成L D D 區。進一步的，無須太關心N通道T F T 2 0 4的關閉電 流値，而應將重點放在操作速度上。因此，最好使L D D 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -28 - 483178 A7 B7 五、發明說明（26) 區3 7與聞極電極完全地重疊，盡可能的降低阻抗的成分 。換句話說，最好能消除偏移量。 (請先閱讀背面之注意事項再填寫本頁) 熱載體注射對CMOS電路之p通道TFT2 0 5的 負面影響幾乎可加以忽略，尤其，不需形成L D D區。因 此，作動層含有源極區4 0 ;汲極區4 1 ;通道形成區 4 2 ，且閘極絕緣薄膜1 8與閘極電極4 3重疊。當然’ 可藉由形成類似於N通道T F T 2 0 4的L D D區，來抵 抗熱載體。 進一步的，N通道TFT2 0 4及p通道 T F T 2 0 5皆覆有第一內層絕緣薄膜2 0，並形成源極 線4 4及4 5。此外，兩者由汲極線4 6電子地連接。 接著，參考標號4 7代表第一惰性薄膜，且其膜厚可 設成1 0 n m至1 μ m (最好是2 0 0及5 0 〇 n m )。可 使用含矽的絕緣薄膜作爲惰性薄膜的材料。惰性薄膜4 7 可保護T F T不與鹼金屬及濕氣作用。在T F T上部的最 後一道電致層中含有鹼金屬，如鈉。換句話說，惰性薄膜 4 7亦可作爲保護層，使得這些鹼金屬不會穿透至T F T 。然而，此保護層爲非必要的。 經濟部智慧財產局員工消費合作社印製 進一步的，參考標號4 8代表第二內層絕緣薄膜，其 具有平坦化的功能。較佳的，可利用有機樹脂薄膜作爲第 二內層絕緣薄膜4 8 ，並可使用聚硫亞氨，聚氨基化合物 ，丙烯酸及B C B作爲第二內層絕緣薄膜4 8。電致層對 不平坦的表面相當的敏感，因此最好在所有的T F T步驟 中加入第二內層絕緣薄膜4 8。此外，最好使低介電常數 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -29 - 經濟部智慧財產局員工消費合作社印製 483178 A7 B7 五、發明說明（27) 的材料具有較大的厚度，以降低閘極線，或資料線及電致 元件陰極間的寄生電容。因此，厚度最好爲0 · 5至5 μ m (較佳的是介於1 · 5至2 · 5 μ m )。 進一步的，參考標號4 9代表透明導電薄膜所形成的 像素電極。當在第二內層絕緣薄膜4 8及惰性薄膜4 7開 出一接觸孔時，形成像素電極4 9以連接至電流控制 T F T 2 0 2的汲極線3 2。如果直接連接像素電極4 9 及汲極區2 7 ，如圖2所示，則可防止電致層的鹼金屬經 由像素電極進入作動層。 第三內層絕緣薄膜5 0形成於像素電極4 9上，其可 含氧化矽薄膜，但氧化矽薄膜或有機樹脂薄膜，且厚度從 〇· 3至1 μ m。利用鈾刻，在像素電極4 9上的第三內層 絕緣薄膜5 0上形成開口，並蝕刻開口的邊緣而形成錐狀 。錐狀的傾斜角可設成1 〇至6 0。（較佳的是3 0至 5 0 0 )。 電致層5 1形成在第三內層絕緣薄膜5 〇上。電致層 5 1可使用單層結構或多層結構，但多層結構具有較佳的 發光性。通常，依序在電極上形成孔注射層，孔傳輸層， 發射層及電子傳輸層，但亦可使用含孔傳輸層，發射層及 電子傳輸層或含孔注射層，孔傳輸層，發射層及電子注射 層的結構。本發明可使用任何已知的結構，亦可在電致層 中摻雜螢光劑。 有機電致材料可使用習知的材料，如以下美國專利及 日本專利所揭露的材料：美國專利第4，3 5 6 ，4 9 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） -30- (請先閱讀背面之注意事項再填寫本頁) -裝--------訂---------
483178 A7 B7 五、發明說明（28) 號；美國專利第4，5 3 9 ，5 0 7號；美國專利第 4 ，720 ，432 號；美國專利第 4 ，769 ，292 號；美國專利第4，8 8 5，2 1 1號；美國專利第 4 ，95〇，950號；美國專利第5 ，〇59 ，861 號；美國專利第5 ，〇 4 7，6 8 7號；美國專利第 5 ，〇73 ，446號，，美國專利第5 ，〇59 ，862 號；美國專利第5，〇 6 1 ，6 1 7號；美國專利第 5 ，151 ，629 號；美國專利第 5 , 294，869 ^虎，美國專利第5 ，294 ’ 87 〇號；日本專利公開第 H e 1 8 — 2 4 1 〇 4 8號；及日本專利公開第
Hei 8- 78159 號。 fe 4福不置可分成四種彩色顯示方法：形成r，◦ ，B三色之電致元件的方法；結合白光電致元件及濾色器 的方法；結合藍或藍綠電致元件及螢光物（螢光色變化層 ’ C C Μ )的方法；及利用透明電極作爲陰極，並與R， G，B三色之電致元件重疊的方法。 圖2的結構顯示形成r，G，B三色之電致元件的例 子。雖然圖2中僅顯示1個像素，實際上則形成對應至r ，G，B三色的像素以提供彩色影像。 本發明可使用上述四種方法中的任一方法來實施。然 而，與電致相較，螢光物的反應速度較慢，且有殘影，因 此最好不使用螢光物。進一步的，亦可不使用濾色器，因 爲其降低發光的亮度。 在電致層5 1上形成電致元件的陰極5 2。可使用含 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -31 - (請先閱讀背面之注意事項再填寫本頁) |裝--------訂--------- 經濟部智慧財產局員工消費合作社印製 483178 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（29) 低工作砂數的材料，如鎢，鋰或鈣作爲陰極5 2的材料。 較ί土的是’使用MgAg (Mg :Ag=10 : 1)所製 成的陰極。此外，亦可使用M g A g A 1電極，L 1 A 1 電極及L i F A 1電極。 在形成電致層5 1後，最好連續地形成陰極5 2 ，而 不與外界接觸。此係因陰極5 2及電致層5 1的介面狀態 對電致元件的發光效應會造成相當大的影響。在本說明書 中’像素電極（陽極），電致層，及陰極所形成的發光元 件即爲電致元件。 在每一像素中，由電致層5 1及陰極5 2所形成的層 狀物必須分開地形成，但電致層5 1抗濕氣的能力相當差 ，因此無法使用一般的顯影技術。因而，最好使用如金屬 的光罩，並利用真空蒸著，漸鍍或電漿C V D等氣相法選 擇性的形成層狀物。 亦可使用噴墨印刷或遮蔽印刷法選擇性的形成電致層 。然而，在這些方法中，無法連續地形成陰極，因此最好 使用上述的其他方法。 進一步的，參考標號5 3代表保護電極，其用以防止 陰極5 2與外部的濕氣接觸，並連接至每像素的電極。保 護電極5 3最好使用含鋁，銅，銀之低阻抗材料。保護電 極5 3亦可具有熱輻射性，以釋放電致元件所產生的熱。 此外，最好在形成上述之電致層5 1及陰極5 2後，連續 地形成保護電極5 3而不與外界接觸。 進一步的，參考標號5 4代表第二惰性薄膜，且膜厚 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -32 - ▼裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 483178 A7 -------- B7 _ 五、發明說明（3〇) (請先閱讀背面之注意事項再填寫本頁) 可爲l〇nm至Ιμηι (較佳的是2〇〇及5〇〇nm)。 形成第二惰性薄膜5 4的目的在於防止電致層與濕氣接觸 ’但亦可提供散熱的功效。上述電致層的抗熱性不高，因 此最好在低溫下進行薄膜的沉積（從室溫到1 2 0 °C的範 圍）。因此，電漿C V D，濺鍍，真空蒸著爲沉積薄膜的 較佳方法。然而，第二惰性薄膜5 4的形成爲非必要的。 本發明的主要目的在於改善T F T特性的分散問題， 在主動陣列型電致顯示裝置中將類比驅動階層顯示，變換 成數位驅動分時階層顯示時，便會出現此種問題。因此， 本發明不限於圖2結構的電致顯示裝置，且圖2的結構僅 爲較佳的實施例。 上述利用多晶矽薄膜的T F T具有高的操作速度，但 因熱載體的注射而容易出現退化的情形。因此，如圖2所 示，使像素中的T F T隨其功能有不同的結構（開關 T F T具夠低的關閉電流，電流控制T F T具抗熱載體的 能力），可提高其可靠度。 實例1 經濟部智慧財產局員工消費合作社印製 圖9至1 6，以及表1至4說明本發明的實施例。 以下說明本發明的像素部位，形成於像素週邊之驅動 器的電路結構及規格，及其輸入訊號° 圖9顯示顯示面板的平面圖。此圖顯示面板的底面。 圖9中的參考標號9 0 1代表像素部位’ 9 0 2代表源極 驅動電路，9 0 3代表閘極驅動電路’ 9 〇 4代表彈性印 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公_ 33 483178 A7 五、發明說明（31 ) 刷電路的輸入部位9 0 4 (以下稱作F P C )。實施例1 中的F P C輸入部位9 0 4具有5 0個節距爲3 〇 〇 Μ m的 端子。 圖9中的F P C輸入部位9 0 4具有保護F P C輸入 部位的電路，如圖1 0所示。視頻訊號輸入端子（在端子 1至5 0中’附於F P C輸入部位9 〇 4上部的端子5至 2〇，27至42)不具電阻（R1)。 在具有保護電路之F P C的輸入端1至5 0中，除了 1 ，2 ，21 ，22 ，43 ，44，49 及 5〇外，接附 於圖9之F P C輸入部位9 0 4的上部。 此外，表1顯示實施例1之F P C輸入端的規格。表 1中的''號碼〃對應至圖9之F P C輸入部位9 0 4的端 子。 •i.--------#裝—— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 表1 端子號碼 端子符號 訊號型態 電壓範圍 附註(訊號明等） NC 僅有接腳 1 EL 一 CATH 未平衡 4(0.0 〜9.0)/9 電致驅動器D.C.電源(陰極） 2 EL—ANOD 電源 9 電致驅動器D.C.電源(陽極） 3 S-LATb 未平衡 0.0/9.0 源極驅動器電路栓鎖反向訊號 4 S 一 LAT 未平衡 0.0/9.0 源極驅動器電路栓鎖訊號 5 VD_16 未平衡 0.0/9.0 數位視頻訊號16 6 VD 一 15 未平衡 0.0/9.0 數位視頻訊號15 7 VD 一 14 未平衡 0.0/9.0 數位視頻訊號14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -34 - 483178 五、發明說明（32)
7 7 A B 經濟部智慧財產局員工消費合作社印製 8 VD.13 未平衡 0.0/9.0 數位視頻訊號13 9 VD.12 未平衡 0.0/9.0 數位視頻訊號12 10 VD一 11 未平衡 0.0/9.0 數位視頻訊號11 11 VD 一 10 未平衡 0.0/9.0 數位視頻訊號10 12 VD—09 未平衡 0.0/9.0 數位視頻訊號9 13 VD—08 未平衡 0.0/9.0 數位視頻訊號8 14 VD_07 未平衡 0.0/9.0 數位視頻訊號7 15 VD_06 未平衡 0.0/9.0 數位視頻訊號6 16 VD 一 05 未平衡 0.0/9.0 數位視頻訊號5 17 VD—04 未平衡 0.0/9.0 數位視頻訊號4 18 VD 一 03 未平衡 0.0/9.0 數位視頻訊號3 19 VD 一 02 未平衡 0.0/9.0 數位視頻訊號2 20 VD—01 未平衡 0.0/9.0 數位視頻訊號1 21 S—GND 電源 0 源極驅動電路負電源 22 S 一 VDD 電源 9 源極驅動電路負電源 23 S一LEFT 電源 0·0 或 9.0 源極驅動電路掃描方向選擇器 (0.0:右掃描，9.0:左掃描） 24 S 一 SP 未平衡 0.0/9.0 源極驅動電路啓動脈波訊號 25 S—CKb 平衡 0.0/9.0 源極驅動電路時脈反向訊號 26 S 一 CK 平衡 0.0/9.0 源極驅動電路時脈訊號 27 VD 一01 未平衡 0.0/9.0 數位視頻訊號1 28 VD—02 未平衡 0.0/9.0 數位視頻訊號2 29 VD 一 03 未平衡 0.0/9.0 數位視頻訊號3 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -35- 483178 A7B7 五、發明說明（33) 經濟部智慧財產局員工消費合作社印製 30 VD—04 未平衡 0.0/9.0 數位視頻訊號4 31 VD 一 05 未平衡 0.0/9.0 數位視頻訊號5 32 VD_06 未平衡 0.0/9.〇 數位視頻訊號6 33 VD一07 未平衡 0.0/9.0 數位視頻訊號7 34 VD 一 08 未平衡 0.0/9.0 數位視頻訊號8 35 VD_09 未平衡 0.0/9.0 數位視頻訊號9 36 VD—10 未平衡 0.0/9.0 數位視頻訊號10 37 VDJ1 未平衡 0.0/9.0 數位視頻訊號11 38 VD 一 12 未平衡 0.0/9.0 數位視頻訊號12 39 VD—13 未平衡 0.0/9.0 數位視頻訊號13 40 VD_14 未平衡 0.0/9.〇 數位視頻訊號14 41 VD—15 未平衡 0.0/9.0 數位視頻訊號15 42 VD—16 未平衡 0.0/9.0 數位視頻訊號16 43 G_GND 電源 0.0/9.0 閘極驅動電路負電源 44 G_VDD 電源 0 閘極驅動電路正電源 45 G_UP 電源 10 源極驅動電路掃描方向選擇器 (0·0:下掃描,9.0:上掃描） 46 G.CKb 平衡 0·0 或 10.0 閘極驅動電路時脈反向訊號 47 G 一 CK 平衡 0.0/10.0 閘極驅動電路時脈訊號 48 G—SP 未平衡 0.0/10.0 源極驅動電路啓動脈波訊號 49 EL一AN〇D 未平衡 0.0/10.0 電致驅動器D.C.電源(陽極） 50 EL 一 CATH 平衡 9 電致驅動器D.C.電源(陰極） NC 4(0.0 〜9.0)/9 僅有接腳 (請先閱讀背面之注意事項再填寫本頁) ^ HI —Bi ·ϋ ϋ ϋ 1 一 ον I I mmm§ 11 amamm 1 1 l^i I · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -36- 483178 經濟部智慧財產局員工消費合作社印製 A7 —— ___B7 五、發明說明（34) 接著，圖1 1顯示圖9之閘極驅動電路9 0 3的詳細 電路圖。閘極驅動電路的正電源電壓爲1 0 V ’且負電源 電壓爲0 V。輸入至閘極驅動電路之操作時脈頻率爲 2 3 2 k Η z。進一步的，閘極驅動電路具有在掃描方向 上作切換的功能。 圖1 1中的符號g_chsw_a爲掃描方向開關，g_sftr_b ，g_sftr__c及g_sftr_d爲平移暫存器的部位，符號g_nand_e 爲NAND電路，且符號g_buff_f爲緩衝器。 圖1 1中由虛線所包圍的部位，亦即由g_chsw_a， g-sfu二b，g_sftr_c及g_sftr_d所包圍的部位即爲實施例1 的平移暫存器11001。 表3顯示構成實施例1之閘極驅動電路之平移暫存器 的T F T大小，N A N D電路及緩衝器。 P型TFT及η型TFT使用於平移暫存器， N A N D電路及緩衝器中，因此針對每一 T F T顯示其値 。表2中的大小對應至圖1 〇中的符號。再者，表中的符 號L ( μ m )代表T F T的通道長度，符號W ( μ m )代表 TFT的通道寬度。L ον區包含於η型TFT的通道長 度內。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------^---------^ i^w— (請先閱讀背面之注意事項再填寫本頁) -37- 經濟部智慧財產局員工消費合作社印製 483178 A7 B7 五、發明說明（35) 表 2 __________1 Pch-TFT L(μm) W ( μτη) Nch-TFT ί(μιη) Lc ν(μιη) σ chsw_a 4.5 20 g_chsw—a 5 0.5 10 2 — sftr 一 b 4.5 16 g_sftr_b 5 0.5 8_一 g 一 sftr — c 4.5 40 g一sftr一c 5 0.5 20 — s_sftr^d 4.5 10 g —sftr_d 5 0.5 5 g_nand_e 4.5 22 g_nand一e 5 0.5 22 Lbuff 一 f 4.5 50 g—buff_f 5 0.5 25 接著，圖1 2描述圖9源極驅動電路9 0 2的詳細電 路圖。源極驅動電路的正電源電壓爲9 V，且負電源電壓 爲〇 V。輸入至源極驅動電路的操作時脈頻率爲1 2 · 5 Μ Η z ，且源極驅動電路可切換掃描方向。 圖1 2中的符號s_chsw_a爲掃描方向開關，符號 s__sftr_b，s_sftr__c ’ s_sftr — d爲平移暫存益部位’符號 s-nand_„e 爲 NAND 電路’符號 s_buff_f ’ s_buff_g， s__buff_h ， s_buff_i皆爲緩衝器。進一步的’符號s_latl」 ，s_latl—k，s_latl—m ’ s_latl—η 爲第一列的栓鎖，符號 sjat2__p，s —lat2_r，s_lat2_r，s_lat2_s 爲第二列的栓鎖。 圖1 2虛線所包圍的部位，亦即s_chsw_a，符號 s_sfti二b ， s_sftr_c ’ s —sftr_d指實施例1中的平移暫存器 12 0 0 1° 表3顯不構成貫施例1之源極驅動電路之平移暫存器 的T F T大小，N A N D電路及緩衝器。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 訂·-------線 (請先間讀背面之注意事項再填寫本頁) -38- 483178 經濟部智慧財產局員工消費合作社印？衣 A7 B7 五、發明說明（36) P型TF T及η型TF T使用於平移暫存器， N A N D電路及緩衝器中，因此針對每一 丁 F τ顯示其値 。表3中的大小對應至圖1 2中的符號。再者，表中的符 號L (μιη)代表TFT的通道長度，符號W(Mm)代表 TFT的通道寬度。L〇v區包含於η型TFT的通道長 度內。 --------^---------^ —^wi (請先閱讀背面之注意事項再填寫本頁) 表
Pch-TFT L(μm) Ψ(μιη) Nch-TFT ί(μιη) Lov( μιη) Ψ(μπι) g_chs w__a 4.5 60 g—chsw_a 5 0.5 40 g —sftr —b 4.5 50 g_sftr_b 5 0.5 25 g_sftr_c 4.5 100 g_sftr_c 5 0.5 50 g_sftr_d 4.5 30 g_sftr_d 5 0.5 15 g_nand_e 4.5 50 g_nand_e 5 0.5 50 g_bufl_f 4.5 100 g_bufl_f 5 0.5 50 g_buf1一g 4.5 100 g_bufl_g 5 0.5 50 g_buf1—h 4.5 300 g_buf1_h 5 0.5 150 g一buf1—1 4.5 400 g.buf1_I 5 0.5 200 g一lat lj 4.5 16 g — latl」 5 0.5 8 g_lat1_k 4.5 16 g_lat l_k 5 0.5 8 g_lat 1 _m 4.5 4 g —lat l_m 5 0.5 2 g —lat2一n 4.5 30 g —lat2一n 5 0.5 15 gjat2 — p 4.5 16 g_lat2_p 5 0.5 8 g_l at2_r 4.5 16 g_lat2一r 5 0.5 8 g_buf3_s 4.5 4 g_buf3__s 5 0.5 2 g_sftr_t 4.5 30 g_sftr 一 t 5 0.5 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -39- 483178 A7 B7 五、發明說明（37) 經濟部智慧財產局員工消費合作社印製 3 且 的 Η 電電的的 訊訊 訊爲掃 及，號符， 1， 入 Τ 動動路路 □的的 之 5 左 路中符，號 圖形 輸 Α 驅驅電電 如出線 入 1 向 電號，號訊 於情 所 C 極極動動 ，輸極L·0輸圖爲 動訊號訊的 示的 路 | 閘閘驅驅 1 所閘 1 所且 6 驅的訊鎖向 顯線 電 L 換至極極 _ 器至 W 路，1 極入鎖栓方 圖極 動 E 切入閘閘^1存入 的電號圖 閘輸栓向描 序閘 ^ 驅號/爲輸至至 U 暫輸 中動訊而 由 C 的反掃 時取fff極符 P 爲入入iJA移表11驅描， 及 P 路的之 的選 J 閘，UK 輸輸iTf平代11極掃形 以 F 電路路 號向la及中 1C 爲爲 D 從 1 至源的情 C 由動電電 訊方ilc 號 GlbpB5表 ο 應由向的。P 在驅動動 之描 WP 訊號 GKS r 代 ο 對示方素形 F。 極驅驅 Λ掃射 F 的符號 C Γ ㈣號 I - 顯平像㈣由號源極極 輸下選從入，符 一 Gtil符 E ^ 6 水欄的示訊至源源 所沿向示輸源，G 號r^t的 N 爲m_ 顯的入至換 路爲方顯所電號號符ώΓΙΙφδ及皆第像 6 入輸入切 電 3 描 4CC 訊符且 在 OL 45 者入ffifl 輸爲輸爲 動 1 掃 1PD 的 ，，。，0 1 11 兩寫m圖所 丁爲丁 驅圖上及 F 的向號號號的 IG 及圖。以第及路 AbF 極。沿 3 由致方訊訊訊步R號 3， 圖，入 5 電 LTE 閘中爲 1 在電描脈脈波一 S 符 1 著序描寫 1 動 IAL 由 44 圖。動掃時時脈進 ο 且 圖接時掃以圖驅 SL I 11 號驅之的向動 I，。 的右， 極號 1S 及圖 訊爲路路反啓 G 號號 號向描 源符 S 號 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -40- 483178 A7 ______ B7 五、發明說明（38) (請先閱讀背面之注意事項再填寫本頁) 符號S _ c K爲輸入至源極驅動電路的時脈訊號，符號 S_CKb爲輸入至源極驅動電路的反向時脈訊號，符號 S — s P爲輸入至源極驅動電路的反向脈波訊號，且符號 v D _ 0 1爲從第一視頻訊號線輸入至源極驅動電路的視 頻訊號。 進一步的，在由源極驅動電路所輸入的訊號中，符號 s —〇s R — 0 0 1代表從連接至第一源極線之栓鎖1所 輸出的訊號。符號S _ S Μ P — 0 1代表從從連接至第一 源極線之取樣電路所輸出的訊號。符號G _ L I Ν Ε代表 輸入至m號閘極線的訊號。 圖1 5及1 6中的訊號對應至圖1 2中的符號。 實施例1之面板內側的每一像素具有圖7之參考標號 7 1的結構。電致驅動器T F T 7 0 2爲p型（L = 5 μ m 5 W - 2 μ m )，且像素切換TFT爲η型（l = 2.5T ’ W = Ιμιη)。進一步的’補充電谷7 Ο 4之表面積S從 0 · 0 5 至 0 . 1 1 m m 2。 實施例1之顯示面板的規格顯示於表4中。 經濟部智慧財產局員工消費合作社印制农 -41 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483178
7 7 A B 五、發明說明（39) 表4 螢幕大小 〇.7吋 像素數目 640x480 像素空間 2 2 . 5 μ m 階層 6 4 ( 6位元） 孔隙比 3 8 % 源極驅動電路中的操作時脈頻率 12.5MHz 閘極驅動電路中的操作時脈頻率 2 3 2 kHz 驅動電路的電壓 9 V 顯示部位的電壓 7 V 負荷率 6 2,5% 顏色 單色 (請先閱讀背面之注意事項再填寫本頁) 實施例1之面板的尺寸爲5 0 m m X 5 0 m m，且螢幕 的尺寸爲1 4 . 4 m m χ 1 Ο · 8 m m (對角線〇 · 7吋） 。像素的尺寸爲1 2 · 5 μ m χ 1 2 · 5 μ m，像素陣列爲 條形，且孔率比將進3 8 %。 經濟部智慧財產局員工消費合作社印製 再者，每一螢幕的像素數目由（d2+640+d2 )x(d2 + 48〇 + d2)所求得，其等於307 ， 2〇〇+ (d) 4496像素（d代表dummy )。 實施例1的面板規格爲6 4 0 X 4 8 0 V G A，且爲單 色顯示。再者，共有6 4個階（6位元），且負荷比爲 6 2.5%。 實施例1之源極驅動電路的部分顯示於圖2 6中。參 -42- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483178 A7 B7 五、發明說明（） 考標號2 6 0 1代表平移暫存器，且參考標號2 6 0 2代 表栓鎖（1 ) 2 6 0 2。 (請先閱讀背面之注意事項再填寫本頁) 此外，圖2 7顯示電致顯示裝置之靜態影像的照片° 實施例2 在顯示其內，將電壓施加至電致元件的電源開關 7 0 9開啓，且在實施例1的寫入期內，電源開關爲開啓 的。如果使用此種方法，則當進入顯示期時，電開關同時 開啓。此時，會使電流突然增大，而超過整個面板負載之 電源的電荷充電能力。 在實施例2中，藉由使電源開關在顯示期內一直維持 開啓的狀態，便可避免寫入期及顯示期間的電流增加° 然而，當使用此種方法時，於寫入期內實施顯示’且 當顯示期較寫入期爲短時，如圖4 C中的寫入4 ’寫入5 及寫入6，則將無法實施顯示4，顯示5及顯示6 ° 經濟部智慧財產局員工消費合作社印製 換句話說，當實施實施例2時，需考量下述幾點：1 )像素數目減少，且寫入期變短；2 )驅動器電路之 T F T的性能增加，且操作速度亦增加；3 )驅動電路附 於面板的外部’且增加操作速度。 實施例3 以下將參考圖1 7至2 0說明本發明的實施例。此處 ，將描述同時製造像素部位T F T及驅動電路部位τ F T 的方法。在驅動電路方面’圖中顯示作爲基本電路的 -43- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） 483178 A7 B7 五、發明說明（41) C Μ〇S電路。 首先，備至表面沉積有薄膜的基底5 0 1 ，如圖1 7 (A )所示。在此實施例中，在結晶玻璃上層疊一 1〇〇 n m與另一 2 0 〇 n m的氮氧化砂薄膜，以作爲基膜。此 時，較佳的是使結晶玻璃薄膜中的氮濃度維持在1 〇 一 2 5w t %。如此可直接在石英基底上形成元件，而無須 形成任何基膜。 其後’將4 5 n m厚的非結晶矽薄膜5 0 2以習知的 薄膜形成法，形成在基底5 0 1上。無須限定於使用非結 晶矽薄膜。替代的，此處亦可使用具非結晶結構的半導體 薄膜，如鍺化矽非結晶薄膜。 參考由此處到圖1 7 ( c )的步驟，可完成本發明人 所申請之日本專利公開第1 〇 - 2 4 7 7 3 5號所揭露的 內容。此公告專利揭露一種將半導體薄膜結晶化的技術， 其中利用N 1元素作爲觸媒。 首先，形成具有開口 5 0 3 a及5 0 3 b的保護膜 5 0 4。在此實施例中，使用厚1 5 0 n m的氧化矽薄膜 。含N :層5 0 5利用旋轉被覆法形成在保護膜5 0 4上 〇 形成含N i層的方法可參考上述的公告專利。 接著，如圖1 7 ( B )所示，在惰性氣體中以5 4〇 °C加熱1 4小時，並將非結晶砂薄膜5 〇 2結晶化。此時 ，結晶化的程序大致上由與N 1接觸的區域5 〇 6 a及 5〇6 b開始。結果’形成具有桿狀結晶結構的多晶矽薄 r---------- (請先閱讀背面之注意事項再填寫本頁) 訂-------- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -44 - 483178 A7
經濟部智慧財產局員工消費合作社印製 膜5 Ο 7。依據電子束的繞射圖像，本發明的申請人發現 ’繞射點出現在面ί 1 1 〇丨上，如圖1 2 ( A )所示7 其後’如圖1 7 ( C )所示，將丨5族的元素加至含 N i區5 0 6 a及5 0 6 b中，並保留保護膜以作爲光罩 5 0 4。因而形成含局濃度磷的區域5 〇 8 a及5 〇 §匕 〇 接著，在惰性氣體中以6 0 0 °C加熱1 2小時，如圖 1 7 ( C )所示。利用加熱程序移除多晶矽薄膜5 〇 7中 的N i ，且幾乎所有的N i皆由磷附加區5 0 8 a及 5 0 8 b所捕捉。此現象來自於磷的金屬收集效應。 利用此程序，依據S I M S的量測値，多晶矽薄膜 5〇9中的！^丄濃度降至2><1〇173 1:〇111/(：1113。雖 然N i會對半導體的壽命造成負面的影響，但當降至此一 程度時，對T F T的特性並不會造成負面的影響。此外， 由於此濃度爲S I M S的量測下限，因此實際的濃度可能 低於 2 χ 1 〇 1 7 a t 〇 m / c m 3 。 可利用觸媒形成此種多晶矽薄膜5 Ο 9 ，且觸媒量控 制在一定的程度以下而不影響到T F Τ的操作。接著’利 用圖樣化程序’形成僅使用多晶矽薄膜5 0 9的作動層 5 1 0 — 5 1 3。此時，應利用上述的多晶矽薄膜（圖 17(D))，形成圖樣化所需的標記。 接著，利用電漿C V D形成5 Ο n m的氮氧化砂薄膜 ，如圖1 7 ( E )所示’接著在氧化的環境中以9 5 0 °c 實施1小時的加熱程序。氧化環境可爲氧氣的環境或加入 --------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適时_&家鮮（CNS)A4規格（210 x 297公釐) 45 經濟部智慧財產局員工消費合作社印製 483178 A7 B7____ 五、發明說明（43) 鹵素的其他氧化環境。 在此熱氧化處理中，在作動層及氮氧化薄膜的介面間 進行氧化程序’且1 5 n m的多晶矽薄膜發生氧化，而形 成3 〇 n m的氧化砂薄膜。亦即，形成8 0 n m之聞極絕 緣薄膜5 1 4，其中層疊3 0 n m的氧化矽及5 0 n m的 氮氧化矽薄膜。利用熱氧化程序使作動層5 1 0 - 5 1 3 的薄膜厚度成爲3 0 n m。 接著，如圖1 8 ( A )所示，形成光阻5 1 5 a及 5 1 5 b ，並加入雜質元素，此雜質元素是透過閘極絕緣 薄膜5 1 4加入P型元素而形成。p型雜質元素可使用 1 3族的元素，如硼或鎵。此程序可用以控制τ F T的臨 界電壓。 在此實施例中，利用離子摻雜法來加入硼元素，其中 實施電漿激化法，而不發生B 2 Η 6的質量分離。當然，亦 可使用實施質量分離的離子植入法。依據此程序，形成雜 質區516至518 ，其含有1x1〇15至ΙχΙΟ18 a t ◦ m / c m 3的硼元素。（代表濃度爲5 χ 1 0 1 6至 5 x 1 0 1 1 a t o m / c m 3 )。 接著，形成光阻5 1 9 a及5 1 9 b ，如圖1 8 ( B )所示，並加入η型雜質元素。N型雜質元素可使用1 5 族的元素，如磷或砷。在此實施例中，實施使電漿激化的 電漿摻雜法，而不發生（p Η 3 )的質量分離。加入的磷濃 度爲1 X 1 0 1 8 a t 〇 m / c. m 3。當然，亦可使用實施質 量分離的離子植入法。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-46 - -------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483178 A7 B7 五、發明說明（） 調整摻雜量，使得n型雜質區5 2 0之η型雜質元素 的濃度爲2 X 1 0 1 6至5 χ 1 0 1 9 a t 〇 ni / c m 3的硼元 素。（代表濃度爲δχΙΟ1’至5x10i8atom/ cm3)。 其後，將加入的η型雜質元素及p型雜質元素活化， 如圖1 8 ( C )所示。活化的機制並無限制’但由於沉積 有閘極絕緣薄膜5 1 4，可使用電熱爐的退火程序。此外 ，較佳的是以盡可能高的溫度來進行加熱程序，由於在圖 1 8 ( A )的製程中，作動層與閘極絕緣薄膜間的介面可 能已損壞。 由於在此實施例中使用高抗熱性的結晶化玻璃，因此 以8 0 0 t，1小時的電爐退火來實施結晶化程序。可在 氧化環境中，進行熱氧化程序，或在惰性氣體中進行加熱 程序。 此製程可使η型雜質區5 2 〇的邊緣，亦即，η型雜 質區5 2 0及其周圍區域的邊界（未加入1Ί型雜質），變 得更爲明確。此表示當完成T F Τ後，L DD區與通道形 成區可形成優良的接合。 接著’形成厚200 - 400^111的導電薄膜，並實 施圖樣化以形成閘極電極5 2 1 — 5 2 4。閘極電極可由 單層的導電薄膜所形成，且當需要時可以雙層或多層的薄 膜來形成。可利用習知的導電材料作爲閘極材料。 特定的，可使用由下元素製成的薄膜：T a ，τ i ，
Mo’W’Cr ，A1 ’Cu，An· c·寸 十二丰々
Ag，Si或上述兀素之 本紐尺度刺中國國家標準（CNS)A4規格（210 X 29GJ7 -47- -----------------線 (請先閱讀背面之注意事項再填寫本頁) 483178 A7 B7 五、發明說明（45) 氮化物所製成的薄膜，結合上述元素的合金薄膜（如Μ ◦ 一 W，Μ 〇 - T a合金），及上述元素矽化物（如矽化鎢 ，矽化鈦薄膜）。當然可使用單層或多層的結構。 (請先閱讀背面之注意事項再填寫本頁) 在此實施例中，使用厚度5 0 n m的氮化鎢及厚度 3 5 0 n m的鎢。可利用濺鍍的方法形成該薄膜。當在濺 鍍氣體中加入鈍氣X e ，N e時，可防止應力造成的薄膜 剝離。 此時形成閘極電極5 2 2以覆蓋部分的η型雜質區 5 2 0 ，而夾疊閘極薄膜5 1 4。接著此層重疊部位成爲 覆蓋閘極電極的L D D區。依據剖面圖，閘極電極 5 2 3 a與5 2 3 b相互分離，但實際上彼此電性地連接 〇 接著，利用閘極5 2 1 - 5 2 4作爲光罩，以自我對 齊的方式來摻雜η型雜質元素。此時，調整雜質區5 2 5 一 5 3 2的磷摻入量，使得磷濃度與η型雜質區5 2 0的 磷濃度相當。具體的磷濃度爲1χ1 016至5χ1 018原子 / c m 3，典型値爲3 X 1〇1 7至3 X 1 0 1 8原子/ c m 3 〇 經濟部智慧財產局員工消費合作社印製 接著形成光罩5 3 3 a至5 3 3 d以覆蓋閘極電極， 如圖19 (B)所示，並藉由加入η型雜質元素而形成含 高濃度磷的雜質區5 3 4至5 3 8。再次利用氫化磷來實 施摻雜，使磷濃度成爲1 X 1 0 2 13至1 X 1 0 2 1原子/ cm3 (典型値2x1 02〇至5x1〇21原子/ cm3)。 N通道型T F T的源極區以及汲極區利用此程序來形 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -48 - 483178 A7 B7 五、發明說明（46) 成，且在開關T F T中，留下部份以圖1 9 ( A )製成所 形成的η型雜質區5 2 8至5 3 0。這些剩餘的區域對應 至圖2開關T F Τ的L D D區1 5 a至1 5 d。 接著，如圖19 (C)所示，移除光罩533a至 533d，並形成新的光罩539。接著加入p型雜質元 素以形成含高濃度硼的雜質區5 4 0及5 4 3。此處利用 氫化硼的摻雜，加入硼元素以形成濃度3 X 1 0 2 Q至 3x1〇21原子/ cm3 (典型値5x1〇2 ◦至1x1 〇21 原子/ c m 3 )的雜質區。 加入雜質區5 4 0至5 4 3的磷濃度爲lxl 〇2。至 1 X 1 0 2 1原子/ c m 3。而此處所加入的硼濃度爲磷濃度 的三倍。因此，先前形成的η型雜質區完全變成p型，並 具有Ρ型雜質區的功能。 因此’如圖19 (D)所示，將光罩539移除，並 接著形成第一內層絕緣薄膜5 4 4。可使用單層結構或多 層結構的絕緣薄膜作爲第一內層絕緣薄膜5 4 4。其膜厚 可爲4〇0 n m - 1 . 5 μ m。在此實施例中，將8〇〇 n m之氧化矽薄膜疊層在2 0 0 n m之但氧化矽薄膜上。 接著，活化每一濃度的η型雜質元素及ρ型雜質元素 。活化的方法以熱爐退火爲佳。在此實施例中，在氮氣環 境的電熱爐內，以5 5 0 ° C實施4小時的熱處理。 在3 — 10 0%的氫氣環境中，以300 — 450 °C 進行1 2小時的加熱，以實施氫化。此程序利用加熱激化 的氫氣，使半導體薄膜的懸鍵形成氫原子端。此外’可實 :------------裝 (請先閱讀背面之注意事項再填寫本頁) ----訂---------. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -49 - 483178 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（48) 5 5 3主要用以使表面平坦化，因此以丙烯酸薄膜的性質 爲佳。在此實施例中，丙烯酸薄膜的厚度爲2 . 5 μ m ◦ 其後，在第二內絕緣層5 5 3及第一惰性薄膜5 5 2 中形成接觸孔，並使接觸孔到達汲極導線5 5 1 。在此實 施例中，形成厚度1 1 0 n m的氧化錫銦（I T〇），並 實施圖樣化，以形成像素電極。替換的’亦可使用透明的 氧化銦薄膜，且其中混合有2至2 0 %的氧化鋅。像素電 極成爲電致元件的陽極。 接著，形成5 0 0 n m之含矽的絕緣薄膜，且在對應 至像素電極5 5 4的位置形成開口，並形成第三內層絕緣 薄膜5 5 5。當形成開口後，可簡單第利用濕式鈾刻法形 成錐狀的側壁。如果開口的側壁不夠傾斜，則水平差異所 造成之電致層的退化，將會導致相當嚴重的問題。 其後，利用真空沉積法連續地形成電致層5 5 6及陰 極5 5 7。較佳的是形成8 0 0 - 2 0 0 m厚的電致層 5 5 6及1 8〇一3〇〇n m厚的陰極5 5 7 。 在此程序中，依序針對紅，綠，監像素形成電致層及 陰極。然而，由於電致層易於溶解，因此必須在無顯影技 術的情形下，單獨地形成每種顏色的電致層。因此，較佳 的是利用金屬光罩，消除期望電極外的電極，並選擇性地 形成期望陰極的電致層。 細言之，先安裝光罩以消除紅色像素外的像素，並利 用光罩選擇性地形成紅色的電致層及陰極。其後，安裝光 罩以消除綠色像素外的像素，並利用光罩選擇性地形成綠 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -51 - »n ϋ «1— n ϋ ϋ ϋ ^1 n I ϋ 1·1 ϋ ϋ —i a— ai· amm— 一 口V a .^1 11 I- n n ^1· I · (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483178 A7 _ B7 五、發明說明（49) 色的電致層及陰極。接著’安裝光罩以消除藍色像素外的 像素’並利用光罩選擇性地形成藍色的電致層及陰極。此 時’對不同的顏色使用不同的光罩。替代的，可使用同一 光罩。較佳的是，在不中斷真空的前提下，進行處理直到 形成所有像素的電致層及陰極。 電致層5 5 6可使用習知的材料。當考慮驅動電壓.時 ’最好使用有基材料。例如，電致層可具有四層結構，包 括孔注射層，正孔傳輸層，發光層及電子注射層。進一步 的’使用M g A g作爲電致元件的陰極。亦可使用其他習 知的材料Y b。 進一步的，可使用以鋁爲主成分的導電薄膜作爲保護 電極5 5 8。保護電極5 5 8可藉由蒸鍍法而形成，且所 使用的光罩不同於形成電致層及陰極時的光罩。再者，較 佳的是在形成電致層及陰極後，連續地形成保護電極。 最後，以氮氧化矽薄膜形成3 0 0 n m的第二惰性薄 膜5 5 9。此外，形成第二惰性薄膜5 5 9可提升電致元 件的可靠性。 依此方式，完成如圖2 0 ( C )之主動陣列形液晶顯 示裝置。實用上，以高氣密材料及陶瓷密封的外殼加以包 裝’以使完成的液晶顯不裝置與外界的空氣隔離。在此狀 態下’藉由在外殼內部保持惰性環境或置入吸濕性的材料 ，可改善電致層的穩定性。 利用封裝形成氣密環境後，接上一連接器，以連接由 內部基底電路拉出的端子以及外部的訊號端子，並完成製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -52- .--------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 483178 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（49) 色的電致層及陰極。接著，安裝光罩以消除藍色像素外的 像素，並利用光罩選擇性地形成藍色的電致層及陰極。此 時’對不同的顏色使用不同的光罩。替代的，可使用同一 光罩。較佳的是’在不中斷真空的前提下，進行處理直到 形成所有像素的電致層及陰極。 電致層5 5 6可使用習知的材料。當考慮驅動電壓.時 ’最好使用有基材料。例如，電致層可具有四層結構，包 括孔注射層，正孔傳輸層，發光層及電子注射層。進一步 的’使用M g A g作爲電致元件的陰極。亦可使用其他習 知的材料γ b。 進一步的，可使用以鋁爲主成分的導電薄膜作爲保護 電極5 5 8。保護電極5 5 8可藉由蒸鍍法而形成，且所 使用的光罩不同於形成電致層及陰極時的光罩。再者，較 佳的是在形成電致層及陰極後，連續地形成保護電極。 最後，以氮氧化矽薄膜形成3 0 0 n m的第二惰性薄 膜5 5 9。此外，形成第二惰性薄膜5 5 9可提升電致元 件的可靠性。 依此方式，完成如圖2 0 ( C )之主動陣列形液晶顯 示裝置。實用上，以高氣密材料及陶瓷密封的外殼加以包 裝，以使完成的液晶顯示裝置與外界的空氣隔離。在此狀 態下，藉由在外殼內部保持惰性環境或置入吸濕性的材料 ，可改善電致層的穩定性。 利用封裝形成氣密環境後，接上一連接器，以連接由 內部基底電路拉出的端子以及外部的訊號端子，並完成製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -52 - --------訂---------線0^ (請先閱讀背面之注意事項再填寫本頁) 483178 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（5Q) 品。在本說明書中，以此方式形成的電致裝置稱爲電致模 組。 以下將參考圖2 1說明主動陣列型電致顯示裝置的結 構。本實施例的主動陣列型電致顯示裝置形成於玻璃基底 6 0 1上，包括像素部位6 〇 2，閘極側驅動電路6 0 3 ’源極側驅動電路6 0 4。像素部位的開關τ F T 6〇5 爲η通道型T F T，並配置於連接至閘極側驅動電路 6 0 3之閘極導線6 0 6 ’與連接至汲極側驅動電路 6 0 4之汲極導線6 0 7的交點處。開關τ F Τ 6 0 5的 汲極連接至電流控制T F Τ 6 0 8的閘極。 進一步的，電流控制T F Τ 6 0 8的源極側連接至電 源線6 0 9。在依據本發明的結構中，電流控制 T F Τ 6 0 8的汲極連接至電致元件6 1 0 ，且預定的電 壓供應至電致元件6 1 0的陰極。 接者’連接至電源線6 0 9的輸入及輸出導線6 1 2 及6 1 3，以及輸入/輸出導線6 1 4形成於 F P C 6 1 1中’並形成外部輸入及輸出端子，以將訊號 傳送至驅動電路。 圖2 2 ( A )及2 2 ( Β )顯示本發明之電致模組， 其包括有外殼材料。當需要時，可使用圖2 1中的光罩。 在基底1 2 0 〇上形成像素部位1 2 0 1 ，源極驅動 電路1 2 0 2及閘極驅動電路1 2 0 3。各驅動電路的導 線經由F P C 6 1 1 ，並通過輸入及輸出導線6 1 2至 6 1 4連接至外部電路。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -53- ^--------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) Β7 Η /δ 五、發明說明（51 ) 動-衣材枓1 2 〇 4至少包覆像素部位’且最好包覆驅 動：=素部位。封裝材料"“具有不規則的形狀 利用Γ 大於電致裝置的外部尺寸，或具薄片狀，並 =者劑1205固定在基底上，以形成氣密 工間。此時’電致元件被上述的氣密空間完全地包覆， 並與外部環境完全隔絕。此外，可同時形成多個封裝材料 12〇4。 、衣材料1 2 〇 4最好使用如玻璃或聚合物的絕緣物 質1下爲封裝材料1 2 〇 4的例子··非結晶玻璃；陶瓷 玻璃，有機樹脂，及砂樹脂。此外，亦可形成陶瓷。進— 步的，假設黏著劑1 2 〇 5爲絕緣材料，亦可使用如不鏽 鋼合金的金屬材料。 黏著劑1 2 0 5的材料也可爲環氧樹脂或丙烯酸樹脂 。此外，需盡可能的使用能防止氧氣或溼氣滲入的材料。 再者，較佳的是在封裝材料及基底1 2 〇 〇間的開口 1 2 0 6中充入惰性氣體。充入的氣體並無限制，且亦可 使用惰性液體。惰性液體可使用日本專利公開第 一 7 8 5 1 9號所揭露者。 最好能在開口 1 2 0 6中形成乾燥劑。乾燥劑的材料 可使用日本專利公開第H e〗 9 一 1 4 8 0 6 6號所揭 露者。典型的材料爲氧化鋇。 如圖2 2 ( B )所示，在像素部位中形成多個具有隔 離電致元件的像素，且所有的像素具有共同電極的保護電 極1 2 0 7。在此實施例中，最好在與外界隔離的狀態下 (請先閱讀背面之注意事項再填寫本頁) 訂---------線4 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -54- 483178 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） ’依次地形成電致層，陰極及保護電極。利用相同的光罩 材料形成電致層與陰極，並假設僅有保護電極是由分離的 光罩材料所形成，如此便形成圖2 2 ( B )的結構。 電致層及陰極可僅形成在像素部位上，且無須將此二 者形成在驅動電路上。當然，若形成在驅動電路上亦不會 有任何問題，但因電致層內含有鹼金屬，因而最好不在驅 動電路上形成。 在區域1 2 0 8中，保護電極1 2 0 7經由連接導線 1 2 0 9連接至輸入/輸出導線1 2 1 0。輸入/輸出導 線1 2 1 0用以將預定的電壓（本實施例爲地線電壓， 〇V )供應至保護電極1 2 0 7，並經由導電的膏狀 1211連接至FPC611。 圖2 3說明在區域1 2 0 8中形成接觸結構的製程。 首先，依據本實施例的製程獲得圖2 0 ( A )的狀態 。此時，從基底的邊緣處移除第一內絕緣層5 4 4及閘極 絕緣薄膜5 1 4，並在此區域上形成輸入/輸出導線 1 2 1 0。當然同時連接圖2 0 ( A )的源極導線與汲極 導線（參考圖2 3 ( A ))。
接著，在圖2 0 ( B )中，當飩刻第二內絕緣層 5 5 3及第一惰性薄膜5 5 2時，移除區域1 3 0 1 ，並 形成開口部位1 3 0 2。接著，同時形成連接圖2 0 ( B )的導線1 2 0 9及像素電極5 5 4 (參考圖2 3 ( B ) )0 在此狀態下在像素部位中實施形成電致元件（第三內 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -55- •--------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483178 A7 __ B7 五、發明說明（53) 層絕緣薄膜，電致層及陰極形成步驟）的程序。此時，在 圖1 3的區域中，使用光罩等，使得在此區域內部形成第 三內層絕緣薄膜及電致元件。在形成陰極5 5 7後，利用 分離的光罩材料形成保護電極5 5 8。藉此，保護電極 5 5 8及輸入/輸出導線1 2 1 〇便經由連接導線 1 2 0 9而連接。進一步的，形成第二惰性薄膜5 5 9 ， 並獲得圖2 3 ( C )的狀態。 利用上述的步驟，實現圖2 2 ( B )之區域1 2 〇 8 的接觸結構。接著，經由封裝材料1 2 0 4與基底 1 2 0 0間的開口將輸入/輸出導線1 2 1 0連接至 F P C 6 1 1。此處說明連接輸入/輸出導線1 2 1 〇的 情形，而其他的輸出導線6 1 2至6 1 4亦通過封裝材半斗 1 2 0 4的下部而連接至F P C 6 1 1。 實施例4 在實施例4中，描述依據實施例3所製作之主動型電 致顯示裝置的像素結構。利用圖2 4 A及2 4 B來加以說 明。爲了方便起見，對應至圖1 A及1 B，以及圖2的部 位以相同的符號來表示。 進一步的，圖2 4 A顯示沉積第二導線前的像素結構 ，而圖2 4 B顯示形成電致元件前的結構。 在圖2 4中，參考標號2 0 1代表開關T F T ’包含 有源極區2 6 ，汲極區2 7及閘極區3 0。此外’電流控 制T F T 2 0 2及像素電極4 9透過汲極線3 2而連接。 ----------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -56 - 483178 A7 B7 五、發明說明（54) (請先閱讀背面之注意事項再填寫本頁) 電流控制T F T 2 0 2的汲極導線2 2利用接觸部位 1 6 〇 1連接至電流控制τ F T 2 0 2的閘極3 0。進一 步的，閘極區3 0在與電流供應線1 1 0重疊的部位形成 儲存電容1 1 2 a 。藉由對齊電流供應線1 1 0而與閘極 區3 〇重疊，可在部將低像素孔徑率的情況下增加儲存電 容1 1 2 a的電容値。 進一步的，藉由接觸部位8 0連接至電流供應線 1 1 〇的半導體薄膜8 1與閘極區3 0重疊，並形成儲存 電容（B ) 1 1 2 b。此時的介電質爲同層的絕緣薄膜， 並作爲間極絕緣薄膜。 儲存電容（A) 112a及儲存電容（B) 112b 在圖2 4A及2 4 B中平行的連接，並作爲儲存電容 112° 電流控制T F T 2 0 2的源極區2 6與半導體薄膜 8 1利用分離的接觸部位連接至電流供應線1 1 0。接著 ，說明該情形。將磷摻入半導體薄膜8 1中，半導體薄膜 8 1成爲儲存電容（B ) 1 1 2 b的底側電極，且因是p 經濟部智慧財產局員工消費合作社印製 通道T F T，因而將硼摻入電流控制T F T 2 0 2的作動 層。換句話說，摻入磷的半導體區及摻入硼的半導體區相 鄰，且因形成p — η接合，因而產生整流的效果。此時， 電流控制丁 F Τ 2 0 2的源極區2 6與半導體薄膜8 1電 子地連接至電流供應線1 1 0。 實施例4之圖2 4 Α及2 4 Β的結構並未對本發明加 入任何的限制，而僅爲較佳的例子。操作員可適當的設計 -57- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483178 A7 B7
RR 五、發明說明（） 而將開關T F T，電流控制τ F T及儲存電容形成在任一 位置。可自由地結合實施例1至3的構造來達成實施例4 〇 (請先閱讀背面之注意事項再填寫本頁) 當影像顯示區的表面積變大時，實施例4的結構尤爲 有效。其理由說明如下。 本發明的電致顯示裝置將一個框分成多個攔並進行分 割，因此用以驅動像素部位的負載變大。較佳的是盡可能 的降低像素部位的負載，以減少負擔。 加入T F T寫入之資料導線及閘極導線中的寄生電容 大量的形成在電致元件的陰極間。由於低介電常數的有機 樹脂薄膜僅具有1 . 5至2 . 5 μ m的厚度，因此此寄生電 容幾乎可以忽略。 在實施本發明之大面積電致元件時，最大的阻礙在於 資料導線及閘極導線的導線阻抗。當然，可將源極驅動電 路分成多個電路，且實施平行處理，並使源極驅動電路及 閘極驅動電路夾疊像素部位，而雙向地傳送訊號，藉此有 效地減少驅動電路的操作頻率。然而，會發生其他個別的 問題，如增加驅動電路的多餘面積。 經濟部智慧財產局員工消費合作社印製 因此，在本發明中，利用實施例4的結構盡可能地降 低閘極導線的阻抗將相當有效。圖2 4 A及2 4 B的像素 結構並未對本發明加入任何的限制，而僅爲較佳的例子。 進一步的，可自由地結合實施例1至3來達成實施例4。 實施例5 -58- 本紙張尺度適用中國國家標準（CNS)A4規格mo X 297公釐） 483178 A7 _B7 五、發明說明（） 利用圖2 5 ’說明在實施例5中形成像素部位的情形 。圖2 5中’由第二內層絕緣薄膜4 8所覆蓋的電流控制 T F T 2 0 6的結構不同於圖2者。 (請先閱讀背面之注意事項再填寫本頁) 進一步的’圖2 5的電致顯示裝置具有形成於汲極區 2 7及通道形成區2 9間的1^00區2 8，並具有100 區2 8夾疊閘極絕緣薄膜1 8且覆蓋閘極區3 0的區域， 以及爲覆蓋的區域。 實施例5之開關T F T可由ρ通道T F T或η通道 T F Τ所形成，但較佳的是利用η通道T F Τ形成電流控 制 T F Τ。 將較大的電流導入電流控制T F Τ 2 0 6中，以使電 致元件2 0 3發光，因此最好採取能防止因熱載體注入所 導致之退化的步驟。進一步的，當顯示黑色時，電流控制 T F Τ 2 0 6呈關閉的狀態，但若關閉電流過大，則無法 顯示完全的黑色，而降低反差。因此需抑制此種關閉電流 〇 經濟部智慧財產局員工消費合作社印製 當考慮熱載體注射所產生的退化時’將L D D區與閘 極電極重疊的結構相當有效。然而’如果將整個L D D區 重疊，則會增加關閉電流，因而’除了上述的結構外，本 案申請人串列地形成L D D區而不與閘極重疊，而同時解 決熱載體駐入及關閉電流的問題° 與閘極重疊之L D D區的長度可爲〇 · 1至3 μ m (較 佳的是0 · 3至1 · 5 μ m )。進一步的’不與極重疊之 L D D區的長度可爲1 · 0至3 · 5 μ m (較佳的是1 · 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f 「59 _ 經濟部智慧財產局員工消費合作社印製 483178 A7 B7
RJ 五、發明說明（） 至2 · Ο μ ηι )。如果重疊的部分過長，則無法流過足夠的 電流，且若太短，則關閉電流的降低效應變差。此外’可 省去不與閘極重疊的L D D區，而僅形成與閘極重疊的 L D D 區。 進一步的，在上述結構中，L D D區與閘極重疊部位 的附近會產生寄生電容，因而最好不在源極區2 6與通道 形成區2 9間形成該區域。電流控制T F T的載體（電子 )流動方向一値保持固定，因此可僅在汲極區側形成 L D D 區。 另一方面，利用L D D區與閘極重疊部位旁所形成的 寄生電容，使其具有相同於圖1 A及1 B之儲存電容 1 1 2的功能。此時，可結合儲存電容來加以使用，或可 替代儲存電容，而省略儲存電容。若省去儲存電容，則能 大大地增加孔徑率。 在第5實施例中，當於第二內層絕緣薄膜4 8及第一 惰性薄膜4 7中形成接觸孔時，形成作爲陰極的像素電極 6 1 。在第5實施例中，形成2 0 0 n m的鋁合金薄膜來 作爲像素電極6 1。高反射率的金屬皆可作爲像素電極。 接著在從3 0 0 n m的氧化矽薄膜，於像素電極6 1 上形成第三內層絕緣薄膜6 2 ，並接著形成電致層6 3 ， 4 0 n m的發光層，3 0 n m的電洞傳輸層。需要使電致 層6 3具有大於像素電極6 1的圖樣。藉此，可於其後防 止像素電極6 1與陽極6 5間的短路。 在電子傳輸層中可使用如B C P或A 1 q 3的材料，來 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -60 - ：--------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 483178 58 ’ A 1 q 3 及 A7 B7 五、發明說明（一） 作爲形成電致層的電致材料。 進一步的，CBP及I r (ppy) B e B Q可作爲電致材料。 此外，除了 E u複合物（e u ( D C Μ ) 3 ( p h u 6 Π ))外，可使用摻入D C M - 1的A 1 Q 3作爲發光材料。 進一步的，可使用DPVBi ，末端介電質，在llgand中 具有a ζ 〇 m e t h i n e的鑛鋅化合物，或摻入p e r I i 11丨n的 D P V B i作爲發光材料。 接著，電洞傳輸層的材料可使用芳香胺MTDΑΤΑ， TPAC ’ PDA及TPD的a— NPD化合物，主鍵及 側鏈結合P V K或T P D的聚合化合物。 利用多腔真空蒸著裝置，在與外界隔離的情況下連續 地形成像素電極6 1及電致層6 3。在實施例5中加入形 成第二內層絕緣薄膜6 2的步驟，且當以圖樣化形成像素 電極6 1及第三內層絕緣薄膜6 2後，將像素電極6 1上 的氧化薄膜充分地移除，並利用金屬光罩形成發出紅光的 電致層。接著，精確地控制金屬光罩的移動，而依次地形 成發出綠光及發出藍光的電致層。 可利用上述的方法輕易地將第二光罩平移，其中 R G B像素排成一列。然而，爲了實現具有△配置的像素結 構，可分開地使用形成綠光及形成藍光的金屬光罩。 在形成電致層6 3後，於電致層6 3上形成1 1 0 n m的透明導電薄膜（在實施例5的I T〇薄膜中，含有 1 0 w t %的氧化鋅薄膜），以作爲陽極6 5。藉此，便 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -61 - --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483178 經濟部智慧財產局員工消費合作社印製 A7 __B7 五、發明說明（59) 广 形成電致2 0 6元件，並假設第二惰性薄膜6 6由氮氧化 矽薄膜所形成，並完成圖2 5的像素結構。 在此例中，陰極與陽極具有與圖2相反的位置。 當使用實施例5的結構時’以紅光’藍光’綠光照射 形成T F T之基底的相對側。因而，幾乎所有的像素區’ 亦即形成T F T的區域，可作爲有效的發光區。因而’像 素區的有效發光表面大幅地增加，且影像亮度及反差亦增 加。 可自由地結合實施例1至4的結構來達成實施例5的 結構。 實施例6 在實施例1的圖2結構中，可使用具高放熱效能的材 料做爲作動層與基底間的基膜1 2。尤其，由於電流控制 T F T中流入大量的電流，因此容易產生熱，並出現因自 發熱所造成的退化問題。利用實施例6具有放熱效應的基 膜，可有效地防止T F T的熱衰退。 具有放熱效應的透光材料可選自B ，c , N元素中的 至少一元素，以及A 1 ，S i及P中的至少一元素。 例如’可使用氮化鋁化合物（A 1 x N y )，碳化5夕化 合物（S 1 C '，） ’氮化砂化合物（S i χ n y )，氮化硼 化合物（B χ N y )或磷酸硼化合物（B x p 〇 。進一步的 ，氧化鋁（A 1 χ〇 >，）具有較高的透光性，並具有2 〇 W m 1 K 1的導熱性，因此爲較佳的材料。其中，χ及y 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂--------- 經濟部智慧財產局員工消費合作社印製 483178 A7 ____Β7________ 五、發明說明（6Q) 爲任意的整數。 上述的化合物亦可與其他的元素結合。例如，可使用 硝酸鋁（A 1 N X〇 >.)。此種材料不但具有放熱性，並可 有效地防止濕氣及鹼金屬的穿透。其中，X及y爲任意的 整數。 進一步的，亦可使用日本專利公開第 s h 0 6 2 - 9 0 2 6 0號所揭露的材料。亦即，可使 用含S i ，A 1 ，N，〇及Μ的絕緣薄膜，（其中M爲稀 有元素，且包括Ce ，Yb，Sm，Er ，Y，La ， G d ，D y及N d )。這些材料不僅具放熱性，並可有效 地防止濕氣及鹼金屬的穿透。 進一步的，亦可使用如鑽石薄膜，或非結晶碳薄膜。 這些材料具有相當高的導熱性，並可有效地作爲放射層。 如果薄膜厚度變大’則會出現褐色帶而使透光性降低，因 此最好使用薄的薄膜（以5至1 0 0 n m爲佳）。 再者’可直接使用上述具有放熱性的薄膜，但亦可層 豐該溥I吴或具有砍的絕緣薄膜。 可自由地結合實施例1至5的結構來達成實施例6的 結構。 實施例7 在第3實施例中，較佳的是使用有機電致材料作爲電 致層’但本發明亦可使用無機電致材料。然而，由於目前 的無機電致材料需要相當大的驅動電壓，因此必須使用能 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
483178 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（61) 承受驅動電壓的T F T。 替代的’如果外來發展出具有低驅動電壓的T F T， 則可將其應用至本發明。 可自由地結合實施例1至6的結構來達成實施例7的 結構。 實施例8 圖2 8 A及2 8 B顯示本發明之電致元件的結構。圖 2 8 A使用低分子量的電致材料，且於基底上形成I τ〇 電極後，在陽極緩衝層中使用C u P c ，在電洞傳輸層中 使用a — N P D，且在發光層中使用a 1 q。薄膜沉積法 爲真空蒸著，並依次地在基底的I TO上形成薄膜。蒸著 時的壓力小於等於2 X 1 0 6 丁 〇 r r。 圖2 8 B顯示使用高分子量電致材料的元件結構。 I T 0電極形成於基底上，以旋轉被覆法形成聚合物，並 利用蒸著形成陰極。實施蒸著時的壓力小於等於 4 X 1 0 6 Τ 〇 r r 。在實施例8中，所有的像素共用發 光層，並製作出單色的面板。此外，當利用蒸著技術形成 陰極時，使用金屬罩，且僅將材料沉積於期望的區域。進 一步的，利用樹隻將製造元件密封。 進一步的’可自由地結合實施例1至7的結構來達成 實施例8的結構。 實施例9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -64 - *--------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
483178 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（62) 圖2 9顯示實施例8之電致元件的特性。此爲供應固 定電壓時，所測得的電流密度及亮度。結果顯示，在丄〇 m A / c m 2下’低分子量及高分子量的電致元件具有幾百 燭光’並足以用於電致顯示的相關應用上。 實施例1〇 依據本發明的電致顯示裝置爲一種自發光型的顯示裝 置’因此相較於液晶顯示裝置有更佳的影像辨別性。進一 步的’電致顯示裝置具有更大的視角。依此，電致顯示裝 置可應用至各種裝置的顯示部位。例如，爲了在大尺寸的 畫面上顯示T V節目，可使用依據本發明電致顯示裝置作 爲顯示部位（如3 0吋或4 0吋的電致顯示裝置）。 電致顯示裝置可應用至所有顯示資訊的裝置，如個人 電腦，接收電視廣播節目的顯示器，及廣告顯示幕等。再 者’依據本發明的電致顯示裝置可用於其他不同裝置的顯 示部位。 此電子裝置包括視頻攝影機；數位相機，投影機，投 影T V s ，凸眼式顯示器，導航系統，筆記型電腦，遊戲 機，可攜式資訊終端（如行動電腦，可攜式電話，可攜式 遊戲機或電子記事簿），具紀錄媒體的影像再生裝置等。 尤其在可攜式資訊終端的應用中，由於常需以較大的視角 觀看螢幕，因此最好使用能提供大視角的電致顯示裝置。 這些電子裝置的例子顯示於圖3 Ο A至3 0 F，以及 3 1 A 至 3 1 C 。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 65 I --------------------訂---------線01^1- (請先閱讀背面之注意事項再填寫本頁)
483178 五、發明說明（63) 圖3 Ο A的電致顯示裝置包括顯示框3 3 〇 1 ，支撐 板3 3 0 2 ，顯示部位3 3 0 3等。本發明應用至顯示部 位。由於電致顯示爲自發光型，因此不需背光。且顯示部 位的厚度可較液晶顯示裝置者爲薄。 圖3 Ο B爲視頻照相機，其包括本體3 3 1 1 ，顯示 區3312 ’聲音輸入區3313 ，操作開關3314， 電池3 3 1 5及影像接收區3 3 1 6。本發明的光電裝置 可應用至顯不區3 3 1 2。 圖3 0 C爲頭帽式電致顯示器，其包括本體3 3 2 1 ’訊號線3 3 2 2，頭帶3 3 ·2 3，顯示部位3 3 2 4 , 光學系統3 3 2 5及顯示部位3 3 2 6等。本發明可應用 至電致顯示裝置3 3 2 6。 圖3 0 D爲包括記錄媒體的影像再生裝置（更定的是 指DVD再生裝置）。其包括本體3 3 3 1 ，記錄媒體 3 3 3 2 ( C D ，L D，D V D 等），操作開關 3 3 3 3 ’顯示部位3 3 3 4 ( a )，顯示部位（b ) 3 3 3 5等 。威不部位（a )用以顯示影像資訊，而顯示部位（b ) 用以顯示字元資訊。依據本發明的電致顯示裝置可應用於 這些部位（a )及（b )。包括記錄媒體的影像再生裝置 亦包括家用遊戲機。 圖3 Ο E爲圖眼式顯示裝置，其包括本體3 3 4 1 ， 顯示區3 3 4 2及臂部3 3 4 3。本發明的電致顯示裝置 可應用至威不區3 3 4 2。 圖30F爲個人電腦，其包括本體3351 ，框架 I紙張尺度適用中國國家標準（CNS)A4規格（21G X 297公爱)7〇〇Ζ----- I--------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483178 A7 B7 五、發明說明（） 3352 ’顯示區3353 ，及鍵盤33.5 4。本發明的 電致顯示裝置可應用至顯示區3 3 5 3。 (請先閱讀背面之注咅？事項再填寫本頁) 當未來電致材料能發出更亮的光時，依據本發明的電 致顯示裝置將可應用至前式及後式投影機。 進一步的’前述的裝置常需顯示透過通訊路徑所傳送 的資訊，如C A T V，並經常顯示動態的資訊。由於電致 顯示裝置具有相當高的反應速度，因此極適於顯示動態的 影像。 由於電致顯示裝置的發光部位會消耗功率，因此可僅 可能地減小發光部位。依此，當電致顯示裝置應用於顯示 字元資訊的顯示部位時，如可攜式資訊終端，手機或汽車 音響設備的顯示部位時，最好是使字元部位由發光部位所 形成而非發光部位對應至背景。 圖3 1A爲可攜式電話，其包括本體340 1 ，聲音 輸出區3402 ’聲音輸入區3403 ，顯示區3404 ，操作開關3 4 0 5 ，及天線3 4 0 6等。依據本發明的 電致顯示裝置應用於顯示部位3 4 0 4。藉由在黑色的背 景上顯示白光的字元可降低可攜式電話的功率消耗。 經濟部智慧財產局員工消費合作社印製 圖3 1 B爲汽車音響設備，包括本體34 11 ，顯示 部位3 4 1 2 ，及操作開關3 4 1 3及3 4 1 4。依據本 發明的電致顯示裝置應用於顯示部位3 4 1 2。藉由在黑 色的背景上顯示白光的字元可降低顯示部位3 4 1 4的功 率消耗。 圖3 1 C爲數位像機，包括本體3 5 0 1 ，顯示區 -67- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） 483178 A7 五、發明說明（ (A ) 3 5 0 2 ，透鏡3 5〇3 ，操作開關3 5〇4 ，顯 不區（B) 3505。本發明的電致顯示裝置可應用至顯 示區（A ) 3 5 〇 2及顯示區（B ) 3 5 〇 5。進一步的 ，當使用顯示區（B ) 3 5 0 5作爲操作面板時，可藉由 在黑色的背景上顯示白光的字元來降低功率消耗。 進一步的’當本發明應用於實施例1 〇之可攜式電子 裝置時，可藉由感測週遭的亮度，而在暗處降低顯示部位 亮度，以減少功率的消耗。 本發明的應用範圍相當廣’可將本發明應用至所有領 域的電子裝置。進一步的，可結合實施例丨至8任一項來 實現實施例1〇。 實施例1 1 圖1 1顯示依據本發明，電致顯示裝置之功率消耗的 量測結果。其中，依據數位驅動的分時級等來實施面板的 顯示。此處所使用的量測面板具有相同於表4的規格，且 表5顯示寫入期的特定時間分布及單一框的顯示期。 •r----------φ-i — (請先閱讀背面之注意事項再填寫本頁) 訂·· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -68 - 483178 A7 B7 五、發明說明（66) 表5 _ 期 …— 時間（m s ) 1顯示場 16.67 寫入 1.04 顯示1 5^21 顯示2 2-60 顯示3 1.30 顯示4 0.65 顯示5 0.33 顯示6 0.16 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 進一步的，藉由在I T〇（陽極）上疊層2 0 n m的 C u P c (孔注射層），2 0 n m的MTDATA (孔傳輸層 )，1 〇 n m的a — N P D (孔傳輸層），5〇n m的 A 1 q 3 (發光層），及4 0 0 n m的Y b (陰極），並在 I T〇（陽極）上疊層2 0 n m的C u P c (孔注射層） ，4 0 n m的a — N P D (孔傳輸層），2 0 n m的 I r (ppy)3 + CBP (發光層），l〇nm 的 BCP (電子傳輸層），4 0 n m的A 1 q 3 (發光層），及 4 0 0 n m的Y b (陰極）來形成作爲實施例1 i之自發 光裝置的電致元件。 在利用激發能量的電致中’藉由重新結合電洞及電子 以發出光線’利用單激態能量的發光材料A丨Q :3稱作單譜 線化合物，且利用三激態能量的化合物丨R f n n p^ 丄、v P μ y j 3 稱 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 69 483178 Α7 Β7 五、發明說明（6) 作三譜線化合物。 (請先閱讀背面之注意事項再填寫本頁) 表6顯示具單譜線及三譜線化合物之電致元件的照 及功率銷耗的情形。 表6 驅動電壓（V ) 照度（c d / m 2 ) 功率消耗（m W) 單激態 6 3〇 6 三激態 6 117 5 當再同樣的照度下做比較時，三譜線化合物的功率消 耗量爲單譜線化合物的一半。 接著，量測具三譜線化合物之電致元件的電壓響應時 間。 以任一功率供應D C電源，並以D C電流作〇N， 〇F F的切換來進行量測。Ο N代表施加電壓的選取周間 。且〇F F代表未施加電壓的Ο V周期。且所有的週期均 爲 2 5 Ο μ s。 經濟部智慧財產局員工消費合作社印製 在顯微鏡中安裝光學多工器，並利用光學多工器的輸 出値來進行評估，而再由示波器加以讀取。 進一步的，將由〇F F切換至〇Ν的操作稱爲啓動操 作，且由〇Ν切換至〇F F的操作稱爲關閉操作。當電壓 從〇F F切換成〇Ν時，達到9 0 %照度需所需的時間稱 之爲啓動反應時間。進一步的，當電壓從Ο Ν切換成 〇F F時，降至1 〇 %照度所需的時間稱之爲關閉反應時 -70- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 483178 A7 B7 五、發明說明（68 ) 間。 圖3 2顯示量測的結果。 由於圖3 2之電壓範圍的反應時間相當高，可在一般 的數位驅動器中正常的使用電致元件。 此外’當利用電致元件量測6 4階的照度時，結果顯 示於圖3 3中。從發光強度的差異可看出，電致元件具有 足夠的顯示階層。 實施例1 2 圖3 4及3 5分別顯不利用低分子量化合物及高分子 量化合物作爲電致元件之電洞注入層的情形。 在此處所使用的電致層中，電致層A是在I TO上疊 層4 0 n m的α - N P D (電洞傳輸層），2 0 n m的 1 r (PPy)3+CBP (發光層），l〇nm 的 BCP (電子傳輸層），4 0 n m的A 1 q 3 (發光層），及 4 0 0 n m的Y b (陰極）而加以形成。將形成於電致層 A之I T〇與4 0 n m之α — N P D (電洞傳輸層）間的 2 0 n m C u P c (孔注射層）作爲電致層B ，此外，將 形成於電致層A之I T〇與4 0 n m之α — NPD (電洞傳 輸層）間的2 0 n m P E D 0 Τ (孔傳輸層）作爲電致層 C。 圖3 4顯示將不同電壓施加至電致層所量得之電流密 度的比較結果。此外，圖3 5顯示將不同電壓施加至電致 層所量得之照度的比較結果。在電洞層中使用高分子量化 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） -71 - --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 483178 A7 B7 五、發明說明（69 ) 合物P E D〇T的電致層C可獲得最高的電流密度，此外 ，發光體亦能獲得超初始化的特性。 藉由實施本發明，可獲得畫質淸晰，多色階且不受 T F T擴散特性影響的電致顯示裝置。尤其，利用數位訊 號代替習知的類比訊號來實施分階顯示，可消除電流控制 T F T之擴散效應所產生的色階缺陷，因此可獲得高解析 度的影像。 進一步的，藉由配置具有最佳結構的T F T，其中 T F T之每一電路及元件具有均一的功能，便可達成具有 高可靠度的主動陣列型電致顯示裝置。 利用此種電致顯示裝置作爲顯示器，可製造出高品質 及高可靠度的電子裝置。 ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -72-

Claims (1)

  1. 483178 Λ 8 Β8 C8 DK 六、申請專利範圍 1 · 一種電致顯示裝置，具有位於基.底上的像素部位 ，該像素部位包括： 開關T F T，具有未與閘極重疊的L D D區，且在 L D D區與閘極間內置有閘極絕緣薄膜；及 電流控制T F T，具有與閘極重疊的L D D區，且在 L D D區與閘極間內置有閘極絕緣薄膜。 2 · —種電致顯示裝置，具有位於基底上的像素部位 ，源極驅動電路及閘極驅動電路，該像素部位包括： 開關T F T，具有未與閘極重疊的L D D區，且在 L D D區與閘極間內置有閘極絕緣薄膜；及 電流控制T F T，具有與閘極重疊的L D D區，且在 L D D區與閘極間內置有閘極絕緣薄膜。 3 · —種電致顯示裝置，具有位於基底上的像素部位 ，該像素部位包括： 開關丁 F T，具有未與閘極重疊的L D D區，且在 L D D區與閘極間內置有閘極絕緣薄膜；及 電流控制T F T，具有與閘極重疊的L D D區，且在 L D D區與閘極間內置有閘極絕緣薄膜， 其中該開關TFT包括p通道TFT或η通道TFT 的其中之一， 其中該電流控制T F T包括P通道T F T，且 其中該電流控制T F T的汲極區與電致元件的陽極電 子地連接。 4 · 一種電致顯示裝置，具有位於基底上的像素部位 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 0— f->K〕M;f:>v'\'':J-c注悉夢項再填寫本頁) 經旖部智慧財4(工消費合作社印製 -----1T------線----Γ -73- 483178 Λ 6 Β8 C8 六、申請專利範圍 ，源極驅動電路及閘極驅動電路，該像素部位包括： 開關TFT，具有未與聞極重疊的LDD區，且在 L D D區與閘極間內置有閘極絕緣薄膜；及 電流控制T F T，具有與閘極重疊的L D D區，且在 L D D區與閘極間內置有閘極絕緣薄膜， 其中該開關T F T包括p通道T F T或η通道τ F T 的其中之一， 其中該電流控制T F Τ包括ρ通道丁 F Τ，且 其中該電流控制T F Τ的汲極區與電致元件的陽極電 子地連接。 5 · —種電致顯示裝置，具有位於基底上的像素部位 ，該像素部位包括： 開關T F Τ，具有未與閘極重疊的L D D區，且在 L D D區與閘極間內置有閘極絕緣薄膜；及 電流控制T F Τ，具有與閘極重疊的L D D區，且在 L D D區與閘極間內置有閘極絕緣薄膜， 經減部智慧財4局诗工消費合作社印製 其中該開關T F Τ包括ρ通道T F Τ或η通道T F Τ 的其中之一， 其中該電流控制T F Τ包括ρ通道T F Τ，且 其中該電流控制T F Τ的汲極區與電致元件的陰極電 子地連接。 6 . —種電致顯示裝置，具有位於基底上的像素部位 ’源極驅動電路及閘極驅動電路，該像素部位包括： 開關丁 F 丁，具有未與閘極重疊的L D D區，且在 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -74- 483178 Λ is Β8 C8 D8 i--~_____ ____________— ---- I六、申請專利範圍 ! j I L D D區與閘極間內置有閘極絕緣薄膜；及 | 電流控制T F T，具有與閘極重疊的L D D區，且在 | L D D區與閘極間內置有閘極絕緣薄膜， ; 其中該開關TFT包括p通道TFT或n通道TFT ^的其中之一， 其中該電流控制T F T包括p通道T F T ’且 其中該電流控制T F T的汲極區與讜致元件的陰極電 子地連接。 7 ·如申請專利範圍第1至第6項任一項之電致顯示 裝置，其中該電致顯示裝置安裝於以下的電子裝置中··攝 影機’數位相機，凸眼式顯示裝置，導航系統，音頻撥放 裝置’筆記型個人電腦，遊戲裝置，可攜式資訊中端及影 像撥放裝置。 8 ·如申請專利範圍第1至第6項任一項之電致顯示 裝置’其中該電致顯示裝置利用分時階層法來操作。
    7「乞^請背1-;;-1注&事項再填寫本頁)
    經濟部智慧工消費合作社印製 線----.I!-----7II 本紙張认㈣τ國國家標準（CNS) A4規格（：1 Gχ 291公聲） -75-
TW089123985A 1999-11-29 2000-11-13 EL display device and electronic apparatus TW483178B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33884599 1999-11-29
JP2000302979A JP4727029B2 (ja) 1999-11-29 2000-10-02 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板

Publications (1)

Publication Number Publication Date
TW483178B true TW483178B (en) 2002-04-11

Family

ID=26576236

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089123985A TW483178B (en) 1999-11-29 2000-11-13 EL display device and electronic apparatus

Country Status (6)

Country Link
US (2) US6680577B1 (zh)
EP (2) EP2256718A2 (zh)
JP (1) JP4727029B2 (zh)
KR (1) KR100693767B1 (zh)
CN (1) CN1252665C (zh)
TW (1) TW483178B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401638B (zh) * 2004-05-22 2013-07-11 Semiconductor Energy Lab 顯示裝置和電子裝置

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
JP4906145B2 (ja) * 1999-11-29 2012-03-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置
TW536836B (en) * 2000-05-22 2003-06-11 Semiconductor Energy Lab Light emitting device and electrical appliance
JP4683766B2 (ja) * 2000-05-22 2011-05-18 株式会社半導体エネルギー研究所 アクティブマトリクス型発光装置
JP3892650B2 (ja) 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
JP4766628B2 (ja) * 2000-07-31 2011-09-07 株式会社半導体エネルギー研究所 表示装置および表示装置の製造方法
JP3628997B2 (ja) 2000-11-27 2005-03-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
US6720198B2 (en) * 2001-02-19 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7301279B2 (en) * 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
KR100437765B1 (ko) * 2001-06-15 2004-06-26 엘지전자 주식회사 고온용 기판을 이용한 박막트랜지스터 제조방법과 이를 이용한 표시장치의 제조방법
US7211828B2 (en) * 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP2003022057A (ja) * 2001-07-09 2003-01-24 Alps Electric Co Ltd 画像信号駆動回路および画像信号駆動回路を備えた表示装置
TWI221268B (en) * 2001-09-07 2004-09-21 Semiconductor Energy Lab Light emitting device and method of driving the same
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP3810725B2 (ja) * 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP2003173163A (ja) * 2001-09-27 2003-06-20 Sharp Corp 表示装置
US6777885B2 (en) * 2001-10-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Drive circuit, display device using the drive circuit and electronic apparatus using the display device
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
CN101009322B (zh) * 2001-11-09 2012-06-27 株式会社半导体能源研究所 发光器件
US8153184B2 (en) 2001-11-26 2012-04-10 Samsung Mobile Display Co., Ltd. Organic EL display device and method of manufacturing the same
KR100656490B1 (ko) * 2001-11-26 2006-12-12 삼성에스디아이 주식회사 풀칼라 유기전계 발광표시소자 및 그의 제조방법
US6734457B2 (en) * 2001-11-27 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP4265210B2 (ja) * 2001-12-17 2009-05-20 セイコーエプソン株式会社 有機ｅｌ装置及び電子機器
CN1209662C (zh) * 2001-12-17 2005-07-06 精工爱普生株式会社 显示装置及电子机器
US7038377B2 (en) * 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
TWI280532B (en) * 2002-01-18 2007-05-01 Semiconductor Energy Lab Light-emitting device
JP3723507B2 (ja) * 2002-01-29 2005-12-07 三洋電機株式会社 駆動回路
JP4027103B2 (ja) * 2002-01-31 2007-12-26 三洋電機株式会社 デジタル駆動型表示装置
JP2003308030A (ja) * 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
TWI286044B (en) 2002-02-22 2007-08-21 Semiconductor Energy Lab Light-emitting device and method of manufacturing the same, and method of operating manufacturing apparatus
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP4530083B2 (ja) * 2002-06-07 2010-08-25 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4128045B2 (ja) * 2002-07-26 2008-07-30 三洋電機株式会社 有機ｅｌパネル
GB0218172D0 (en) * 2002-08-06 2002-09-11 Koninkl Philips Electronics Nv Electroluminescent display device
KR101016164B1 (ko) 2002-10-09 2011-02-17 이데미쓰 고산 가부시키가이샤 유기 전기발광 소자
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
JP4566528B2 (ja) * 2002-12-05 2010-10-20 シャープ株式会社 表示装置
AU2003284470A1 (en) * 2002-12-10 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and its fabricating method
CA2419704A1 (en) * 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
US7235920B2 (en) * 2003-02-24 2007-06-26 Osram Opto Semiconductors Gmbh Display device and method of its manufacture
JP2004264634A (ja) * 2003-03-03 2004-09-24 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US7057208B2 (en) * 2003-03-25 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
JP2005004183A (ja) * 2003-05-20 2005-01-06 Advanced Lcd Technologies Development Center Co Ltd 発光型表示装置
US7291967B2 (en) * 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
US7492090B2 (en) 2003-09-19 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
US7205716B2 (en) * 2003-10-20 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7902747B2 (en) * 2003-10-21 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having a thin insulating film made of nitrogen and silicon and an electrode made of conductive transparent oxide and silicon dioxide
JP4841831B2 (ja) * 2003-12-02 2011-12-21 株式会社半導体エネルギー研究所 表示装置及びその駆動方法
US7825021B2 (en) * 2004-01-16 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR100573149B1 (ko) 2004-05-29 2006-04-24 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
US8194006B2 (en) 2004-08-23 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the same, and electronic device comprising monitoring elements
JP2006091860A (ja) * 2004-08-23 2006-04-06 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法並びに電子機器
US8148895B2 (en) * 2004-10-01 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR101107252B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100639007B1 (ko) * 2005-05-26 2006-10-25 삼성에스디아이 주식회사 발광표시장치 및 발광 표시장치 구동방법
JP2007184467A (ja) * 2006-01-10 2007-07-19 Fujifilm Corp 固体撮像素子
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20090006198A (ko) 2006-04-19 2009-01-14 이그니스 이노베이션 인크. 능동형 디스플레이를 위한 안정적 구동 방식
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
KR101844080B1 (ko) * 2009-10-16 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
CN105869575B (zh) 2011-05-17 2018-09-21 伊格尼斯创新公司 操作显示器的方法
JP6176110B2 (ja) 2011-07-25 2017-08-09 日産化学工業株式会社 水素化処理方法
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
WO2014140992A1 (en) 2013-03-15 2014-09-18 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an amoled display
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CN104952884B (zh) * 2015-05-13 2019-11-26 深圳市华星光电技术有限公司 Amoled背板结构及其制作方法
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
CN108028214B (zh) * 2015-12-30 2022-04-08 玛特森技术公司 用于毫秒退火系统的气体流动控制
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356429A (en) 1980-07-17 1982-10-26 Eastman Kodak Company Organic electroluminescent cell
US4539507A (en) 1983-03-25 1985-09-03 Eastman Kodak Company Organic electroluminescent devices having improved power conversion efficiencies
JPS6290260A (ja) 1985-10-16 1987-04-24 Tdk Corp サ−マルヘツド用耐摩耗性保護膜
US4885211A (en) 1987-02-11 1989-12-05 Eastman Kodak Company Electroluminescent device with improved cathode
US4720432A (en) 1987-02-11 1988-01-19 Eastman Kodak Company Electroluminescent device with organic luminescent medium
US4769292A (en) 1987-03-02 1988-09-06 Eastman Kodak Company Electroluminescent device with modified thin film luminescent zone
JP2524827B2 (ja) 1988-11-29 1996-08-14 財団法人生産開発科学研究所 積層薄膜体及びその製造法
US4950950A (en) 1989-05-18 1990-08-21 Eastman Kodak Company Electroluminescent device with silazane-containing luminescent zone
US5059861A (en) 1990-07-26 1991-10-22 Eastman Kodak Company Organic electroluminescent device with stabilizing cathode capping layer
US5047687A (en) 1990-07-26 1991-09-10 Eastman Kodak Company Organic electroluminescent device with stabilized cathode
US5059862A (en) 1990-07-26 1991-10-22 Eastman Kodak Company Electroluminescent device with improved cathode
US5073446A (en) 1990-07-26 1991-12-17 Eastman Kodak Company Organic electroluminescent device with stabilizing fused metal particle cathode
US5061617A (en) 1990-12-07 1991-10-29 Eastman Kodak Company Process for the preparation of high chloride tabular grain emulsions
JPH04279033A (ja) * 1991-03-07 1992-10-05 Sharp Corp 薄膜トランジスタの製造方法
US5151629A (en) 1991-08-01 1992-09-29 Eastman Kodak Company Blue emitting internal junction organic electroluminescent device (I)
US5294869A (en) 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
US5294870A (en) 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
JP3128939B2 (ja) * 1992-03-27 2001-01-29 ソニー株式会社 薄膜トランジスタ
JP3173135B2 (ja) * 1992-06-24 2001-06-04 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法
WO1994000882A1 (en) * 1992-06-24 1994-01-06 Seiko Epson Corporation Thin film transistor, solid-state device, display device, and method for manufacturing thin film transistor
JP3338481B2 (ja) * 1992-09-08 2002-10-28 ソニー株式会社 液晶表示装置
EP0635890B1 (en) * 1993-02-10 2002-05-29 Seiko Epson Corporation Active matrix substrate and thin film transistor, and method of its manufacture
JP2949404B2 (ja) * 1993-05-20 1999-09-13 エルジイ・セミコン・カンパニイ・リミテッド 薄膜トランジスタ及びその製造方法
US6773971B1 (en) * 1994-07-14 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions
JP2639355B2 (ja) 1994-09-01 1997-08-13 日本電気株式会社 半導体装置およびその製造方法
JP3254335B2 (ja) 1994-09-08 2002-02-04 出光興産株式会社 有機ｅｌ素子の封止方法および有機ｅｌ素子
DE69535970D1 (de) 1994-12-14 2009-08-06 Eastman Kodak Co Elektrolumineszente Vorrichtung mit einer organischen elektrolumineszenten Schicht
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
JPH0945930A (ja) * 1995-07-28 1997-02-14 Sony Corp 薄膜トランジスタ及びその製造方法
JP3834086B2 (ja) * 1995-11-06 2006-10-18 シャープ株式会社 マトリックス型表示装置およびその駆動方法
JPH09148066A (ja) 1995-11-24 1997-06-06 Pioneer Electron Corp 有機ｅｌ素子
US5814834A (en) * 1995-12-04 1998-09-29 Semiconductor Energy Laboratory Co. Thin film semiconductor device
KR100219117B1 (ko) * 1996-08-24 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
JP3555141B2 (ja) * 1996-09-26 2004-08-18 セイコーエプソン株式会社 表示装置
JP3457819B2 (ja) * 1996-11-28 2003-10-20 カシオ計算機株式会社 表示装置
KR100226548B1 (ko) 1996-12-24 1999-10-15 김영환 웨이퍼 습식 처리 장치
JPH10200125A (ja) * 1997-01-10 1998-07-31 Sony Corp 薄膜トランジスタ及びその製造方法
JPH10200121A (ja) * 1997-01-10 1998-07-31 Toshiba Corp 薄膜トランジスタ基板の製造方法
TW386238B (en) * 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3777706B2 (ja) * 1997-02-21 2006-05-24 ソニー株式会社 表示装置
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3032801B2 (ja) 1997-03-03 2000-04-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE29706768U1 (de) * 1997-04-15 1997-11-13 EMTEC Magnetics GmbH, 67059 Ludwigshafen Vorrichtung zur Bearbeitung von Magnetbändern
JP3541625B2 (ja) * 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JPH11224604A (ja) * 1998-02-04 1999-08-17 Ise Electronics Corp 蛍光表示装置およびその製造方法
JPH11231805A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
JP3282582B2 (ja) * 1998-04-21 2002-05-13 日本電気株式会社 トップゲート型薄膜トランジスタ及びその製造方法
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6489952B1 (en) * 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
TW540251B (en) * 1999-09-24 2003-07-01 Semiconductor Energy Lab EL display device and method for driving the same
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401638B (zh) * 2004-05-22 2013-07-11 Semiconductor Energy Lab 顯示裝置和電子裝置

Also Published As

Publication number Publication date
JP2001222240A (ja) 2001-08-17
US20040164684A1 (en) 2004-08-26
US7061186B2 (en) 2006-06-13
KR100693767B1 (ko) 2007-03-12
EP2256718A2 (en) 2010-12-01
KR20010052008A (ko) 2001-06-25
US6680577B1 (en) 2004-01-20
CN1298168A (zh) 2001-06-06
CN1252665C (zh) 2006-04-19
JP4727029B2 (ja) 2011-07-20
EP1103947A3 (en) 2007-10-31
EP1103947A2 (en) 2001-05-30

Similar Documents

Publication Publication Date Title
TW483178B (en) EL display device and electronic apparatus
TW591584B (en) Active matrix type display device
TW493282B (en) Self-luminous device and electric machine using the same
TW540251B (en) EL display device and method for driving the same
TWI814595B (zh) 半導體裝置、顯示裝置、及電子裝置
TW484117B (en) Electronic device
TW483287B (en) EL display device, driving method thereof, and electronic equipment provided with the EL display device
TW510147B (en) Electro-optical device
TW512304B (en) Display device
JP2020074460A (ja) 発光装置
TWI363574B (en) Electronic apparatus
TW493152B (en) Electronic device
TW587239B (en) Electric device
CN101051439B (zh) 半导体器件、显示装置、以及电子设备
TWI242391B (en) Light emitting device
CN102592534B (zh) 电子设备、显示装置、以及半导体装置和其驱动方法
JP7491990B2 (ja) 表示装置
JP2019070806A (ja) 表示装置および携帯情報端末
TWI570681B (zh) 移位暫存器電路
TW201128820A (en) Light-emitting device and method for manufacturing the same
KR20020027435A (ko) 액티브 매트릭스 tft 구동형 유기 el 표시장치
CN111279408B (zh) 显示装置、显示装置的驱动方法以及电子设备
JP2001290457A (ja) カラー画像表示装置とその駆動方法、および、電子機器
JP4906145B2 (ja) Ｅｌ表示装置
TWI354259B (en) Package structure

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees