TW471180B - Thin film transistor, its manufacturing method, circuit and liquid crystal display apparatus using thin film transistor - Google Patents
Thin film transistor, its manufacturing method, circuit and liquid crystal display apparatus using thin film transistor Download PDFInfo
- Publication number
- TW471180B TW471180B TW086109058A TW86109058A TW471180B TW 471180 B TW471180 B TW 471180B TW 086109058 A TW086109058 A TW 086109058A TW 86109058 A TW86109058 A TW 86109058A TW 471180 B TW471180 B TW 471180B
- Authority
- TW
- Taiwan
- Prior art keywords
- thin film
- field
- film transistor
- channel
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 183
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000012535 impurity Substances 0.000 claims abstract description 78
- 239000010408 film Substances 0.000 claims description 179
- 238000000034 method Methods 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 75
- 230000008569 process Effects 0.000 claims description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 57
- 230000005684 electric field Effects 0.000 claims description 35
- 229920005591 polysilicon Polymers 0.000 claims description 35
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 25
- 230000002079 cooperative effect Effects 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 5
- 239000004576 sand Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000007246 mechanism Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims 1
- 238000009434 installation Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 50
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 94
- 238000010586 diagram Methods 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 150000002500 ions Chemical class 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 239000011521 glass Substances 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000009467 reduction Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- YBYIRNPNPLQARY-UHFFFAOYSA-N 1H-indene Chemical compound C1=CC=C2CC=CC2=C1 YBYIRNPNPLQARY-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 235000015170 shellfish Nutrition 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
471180 Α7 Β7 五、發明説明（1 ) 〔技術領域〕 本發明係關於一種薄膜電'晶體及其製造方法\以及使 用該薄膜之電路及液晶顯示裝置。 〔背景技術〕 以低處理溫度可形成之多結晶矽薄膜電晶體（ Polycrystalline Silicon Thin Film Transistor)，所 謂「低溫處理聚矽TFT」，係作爲在大型玻璃基板上可 形成内藏驅動器之高精細液晶顯示器之元件而被注目。 第3 8 A圖，第3 8 B圖所示，在玻璃基板1上形成 有矽氧化膜所成之緩衝層2，而聚矽薄膜3形成於其上面 。又，形成有覆蓋聚矽薄膜3之矽氧化膜所成的閘極絕緣 膜4，形成有钽氮化膜，鋁膜所成的閘極5。又，在聚.砂 薄膜3中除了閘極正下方部分以外，形成有N型不純物導 入領域之源極領域6，汲極領域7。又，形成有矽氧化膜 所成之層間絕緣膜8，而且接觸孔9，9被開口，形成有 源極1 0，汲極1 1。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 然而，在一般之半導體元件之領域中，爲了元件之更 高速化，低耗電化，高功能之目的，近年來，與元件之微 細化一起採用S Ο I (Silicon On Insulator)構造極受 注目。所謂S 0 I構造，係在例如矽基板之表面隔著矽氧 化膜形成單結晶矽層。然而，SOI構造係具有上述之優 點，相反地，因電晶體形成領域與支撐基板之間電氣式地 絕緣，因此基板浮游效果之影響成爲顯著。此時，藉由基 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -4 - 471180 A7 ____B7 五、發明説明（2 ) 板浮游效果產生之問題點，係降低例如源極與汲極間之耐 壓。該結構係在汲極領域近旁之高電場領域所產生之電洞 儲存在通道下部，而上昇通道部之電位，因此，將源極， 通道，汲極領域分別導通作爲射極，基極，集極之寄生雙 極電晶體。 一方面，將如第3 8A圖及第3 8B圖所示之構成之 聚矽T F T使用作爲液晶顯示元件時，將信號電壓施加於 源極1 0 —汲極1 1間，並將掃描電壓施加閘極5，惟此 時，在上述S 0 I構成爲問題之基板浮游效果產生同樣之 特性劣化成爲顯著。 又，在TFT顯著之劣化也成爲顯然。因TFT之通 路部係被圍在絕緣膜，因此，成爲熱不易逃逸之構造。因 此，藉操作時所產生之T F T本體之熱產生劣化。這種劣 化係在大通道寬度的T F T特別顯著。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 又，多結晶矽之T F T係與矽單結晶之電晶體相比較 ，斷開時漏電流（斷開電流）大，且電流量之參差大。該 趨勢，係在依低溫處理所產生之T F T比依高溫處理所形 成之TFT更顯著。 例如，像素部之TFT之漏電流（斷開電流）大時則 顯示畫面之亮度變動變大，漏電流（斷開電流）有參差時 ’ TFT之設計成爲困難。 本發明係爲了解決上述課題而創作者，其&的係在於 提供一種減低特性之劣化，且減低T F T之漏電流（斷開 電流），而且具有抑制漏電流（斷開電流）之參差之構造 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 5 _ 經濟部中央標準局員工消費合作社印製 471180 A7 _B7 五、發明説明（3 ) 的薄膜電晶體及其製造方法，以及使用該薄膜電晶體之電 路及液晶顯示裝置。 〔發明之揭示〕 爲了達成上述目的，本發明之薄膜電晶體，其特徵爲 具有：形成於基板上之非單紘晶矽薄膜的通道領域，及在 該非單結晶矽薄膜隔著該通道領域隔離地所形成_之第1導 電型所成的第1領域與第2領域，及流進與上述第1領域 或第2領域近旁之高電場領域所產生之上述第Γ導電型相 反之導電型之載子的載子注入領域。 依照本發明，由於沒有流進在電場領域所產生之熱載 子的載子注入領域，因此，與以往之薄膜電晶體相比較， 熱載子對於第1領域或第2領域之注入量變少，可大幅度 減低特性劣化。 本發明之薄膜電晶體，其特徵爲具有：形成於基板上 之非單結晶矽薄膜的通道領域，及在該非單結晶矽薄膜隔 著該通道領域隔離地所形成之第1導電型所成的第1領域 與第2領域，及與形成在這些第1領域與第2領域之間之 上述非單結晶矽薄膜之上述第1導電型相反之導電型所成 之至少一方的第3領域。 在本發明，複數之上述第3領域形成在上述非單結晶 矽薄膜上也可以。 上述第3領域係形成在上述第1領域及第2領域之至 少一方與上述通道領域之間的上述非單結晶矽薄膜也可以 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）~: — ---------------IT------φ— (請先閱讀背面之注意事項再填寫本頁) 471180 A7 B7 五、發明説明（4 ) 〇 上述第3領域係形成於上述通道領域內之至少一部分 也可以。 上述第1導電型係N型也可以。 上述非單結晶砂薄膜係多結晶砂薄膜也可以。 —具有上述通道領域，第1領域及第2領域之多結晶矽 薄膜係以低溫處理所形成也可以。 入 本發明之薄膜電晶體，其特徵爲具有：形成於基板上 之非單結晶矽薄膜的逋道領域，及在該非單結晶矽薄膜隔 著該通道領域隔離地所形成之第1導電型所成的第1領域 與第2領域； 上述非單結晶矽薄膜之至少上述通道領域之寬度，比 上述第1領域及第2領域之最小寬度大者。 上述通道領域之寬度係5 0 //m以上較理想。 上述通道領域之寬度係1 0 0 以上較理想。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 本發明之薄膜電晶體，其特徵爲具有：交叉於閘極而 形成於基板上之複數非單結晶矽薄膜，及形成於上述各非 單結晶矽薄膜隔著該通結晶矽薄膜的通道領域，及在該通 道領域隔離地所形成之第1導電型所成的第1領域與第2 領域， 上述複數非單結晶矽薄膜之第1領域彼此間及第2領 域彼此間分別連接於共通之電極者。 上述各非單結晶矽薄膜之通道寬度係1 0 //m以下較 理想。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐^~:、一 471180 A7 B7 五、發明説明（5 ) 上述複數非單結晶矽薄膜之最外邊間的尺寸係 50wm以上較理想。 上述通道領域之長度係4 以下較理想。 本發明之薄膜電晶體，係屬於具有：設於基板上之半 導體薄膜模墊片，及將不純物選擇性地導入於該半導體薄 膜模墊片所形成之源極層與汲極層，及經由絕緣膜相對向 設於上述半導體薄膜模墊片之閘極層的薄膜電晶體，其特 徵爲： 上述源層或汲層之至少一層，係從上述半導體薄膜模 墊片之外緣隔距所定距離形成於內側。 TFT之漏電流（斷開電流）較大，一般乃起因於「 結晶之品質」者。但是，本案發明人經銳意檢討結果獲知 ，「形成薄膜模墊片之外緣（外周）之一部分的高濃度源 極層或汲極層之邊緣，及閘極之間的電場」，對於TFT 之漏電流（斷開電流）有重要影響。 亦即，施加於源極層或汲極層之電場增大時，可知 TFT之漏電流（斷開電流）也變大。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 如此，將高濃度之源極層或汲極層設於薄膜模墊片之 內側，而藉在外緣部設置「間隔件」，俾緩和該間隔件施 加於源極層，汲極層之上述電場。故可達成減低漏電流（ 斷開電流）以及抑制其參差。 避開上述源極層及汲極層之領域，具有與上述半導體 薄膜模墊片之外緣部之至少上述閘極重疊的部分，係形成 未導入不純物之本質層也可以。 表紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐）一 R ~~一 471180 A7 ____B7 五、發明説明（6 ) 「間隔件」部分明確化爲本質層者，在本質層容易延 長乏層，而該乏層吸收電場。故，減少施加於高濃度之源 極層，汲極層之電場，減少TFT之漏電流（斷開電流） ，參差也被抑制。 避開上述源極層及汲極層之領域，具有與上述半導體 薄膜模墊片之外緣部之至少上述閘極重疊的茚分係由導入 有與上述源極層及汲極層相反導電型之不純物的不純物層 ，及相連於該不純物層之本質層所構成也可以。 例如，在NMO S電晶體時，薄膜模墊子之外緣部中 具有至少與閘極重疊之部分具有P層與i層（本質層）。 此時，也與申請專利範圍第2項之情形同樣地，可得到電 場緩和之效果，得到減低漏電流（斷開電流）或抑制參差 〇 從上述半導體薄膜模墊子之外緣至上述源極或汲極爲 止之上述所定距離，係1 #πι以上5 以下較理想。 從半導體薄膜模墊子之外緣至源極（汲極）爲止之距 離未滿1 ，則難實行現實之加工，又，若大於5从m 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) ，結果，半導體薄膜模墊子之尺寸變大，無法滿足設計規 格。故，l#m以上5#m以下較理想。 上述半導體薄膜模墊片，係由退火非結晶矽所作成之 聚矽所構成也可以。 依低溫處理的聚矽T F T係因未施以高溫處理而結晶 損壞之回復力較弱，TFT之漏電流（斷開電流）也容易 變大。故，本發明之適用極有效果。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）~一 Q 一 471180 A7 _____B7 五、發明説明（7 ) 薄膜電晶體係在上述閘極與上述汲極層之間的相對性 位置關係，具有偏移也可以。 所謂「偏移構造」係由於閘極與汲極未具有重疊而在 減低漏電流（漏電流）較有效，惟另一方面，偏移量大時 ，則會產生減低導通電流，增大臨界值電壓。因此，難調 整偏移量。 ' _ 將本發明適用於偏移構造之MOS電晶體，不需要增 大偏移量成那種程度，也可有效地減低漏電流（斷開電流 )，又，參差被抑制，故，導通電流之確保或設計成爲容 薄膜電晶體係具有互相平行地配設兩條閘極的雙閘極 構造也可以。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 雙閘極構造之MOSFET係形成串聯連接兩個 MO S電晶體之構成。藉由採用本發明之電場緩和構造。 使各MOSFET之漏電流減低，將一MOSFET之減 低率（適用本發明後之漏電流量/適用前之漏電流量）作 爲「F (<1)」時，兩個整個MOSFET之漏電流之 減低率係成爲「FXF」，比一MOSFET時，更減低 漏電流量。 本發明之薄膜電晶體，其特徵爲具有： 設於基板上之半導體薄膜模墊片，及 將不純-物選擇性地導入於上述半導體薄膜模墊片所形 成之源極層與汲極層，及 具有僅與上述半導體薄膜模墊片之外緣部重疊所設置 本紙張尺度適用中國國家標準（CNS)A4規格（ 210 X297公釐）„ 1〇 _ 471180 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（8 ) 之第1絕緣膜，及 覆蓋上述半導體薄膜模墊子之表面與上述第1絕緣膜 所形成之第2絕緣膜，及 設於上述第2絕緣膜上之閘極電極層。 在本發明，係爲了緩和閘極與源極，汲極之間的電場 ，將第1絕緣膜設成重疊於薄膜模墊子之外緣部，俾僅該 第1絕緣膜之厚度份量增大至閘極邊緣之距離、由此，緩 和施加於源極，汲極之電場，而減少TFT之漏電流（斷 開電流），也抑制參差。 本發明之電路係具有上述薄膜電晶體。 本發明之液晶顯示裝置，係屬於驅動電路內藏型者， 具有上述薄膜電晶體。 藉由使用本發明之薄膜電晶體，可實現減少電路之誤 動作等之發生，具有良好畫質之液晶顯示裝置。 在上述液晶顯示裝置中，上述薄膜電晶體係使用在電 路部較理想。 在上述液晶顯示裝置中，上述薄膜電晶體係使用作爲 上述電路部之類比開關機開較理想。 本發明之液晶顯示裝置，係將上述薄膜電晶體具有於 像素部。 像素部之TFT漏電流（斷開電流）被減低，顯示畫 面之亮度變動會減少。又，TFT之漏電流（斷開電流） 之參差被抑制而主動矩陣基板之設計也容易。因此可實現 高性能之液晶顯示裝置。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 471180 A7 ___B7_ 五、發明説明（9 ) 本發明之液晶顯示裝置，係使用上述薄膜電晶體所構 成。 以本發明之T F T構成液晶驅動電路等之周邊電路時 ，可形成高性能之電路。也可容易將該電路形成在主動矩 陣基板上。因此可實現高性能之液晶顯示裝置。 本發明之薄膜電晶體之製造方法，係屬於具有形成於 基板上之非單結晶矽薄膜的通道領域，及在該非單結晶矽 薄膜隔著該通道領域隔離地所形成之第1導電型所成的第 1領域與第2領域，及與形成在上述第1領域與上述通道 領域之間及上述第2領域與上述通道領域之間的雙方的上 述第1導電型相反之導電型所成的第3領域；的薄膜電晶 體之製造方法，其特徵爲：具有 將非單結晶矽薄膜形成在基板上的矽薄膜形成過程， 及 藉將與第1導電型相反之導電型之不純物離子注入於 該非單結晶矽薄膜之一部分以形成上述第3領域的第3領 域形成過程，及 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注_意事項再填寫本頁) 在上述非單結晶矽薄膜之第3領域上經由閘極絕緣膜 形成閘極的閘極形成過程，及 使用比上述第3領域形成過程之離子注入時之劑量少 之劑量，藉離子注入第1導電型之不純物形成上述第1領 域與第2領域的第1 ，第2領域形成過程。 本發明之薄膜電晶體之製造方法，係屬於具有形成於 基板上之非單結晶矽薄膜的通道領域，及在該非單結晶矽 本紙張又度適用中國國家標準（CNS ) A4規格（210X297公釐）_】9 _ 471180 A7 _____B7 五、發明説明（10) 薄膜隔著該通道領域隔離地所形成之第1導電型所成的第 1領域與第2領域，及與形成在上述第1領域與上述通道 領域之間及上述第2領域與上述通道領域之間的雙方的上 述第1導電型相反之導電型所成的第3領域的薄膜電晶體 之製造方法，其特徵爲：具有 將非單結晶矽薄膜形成在基板上的矽薄膜形成過程， 及 ： 在該非單結晶矽薄膜上經由閘極絕緣膜形成閘極的閘 極形成過程，及 將該閘極使用作爲掩蔽而且使用覆蓋上述第1領域與 第2領域之掩蔽材而藉離子注入與第1導電型相反之導電 型不純物，在鄰接於上述通道領域之領域形成第3領域的 第3領域形成過程，及 使用比該第3領域過程之離子注入時劑量少之劑量， 藉離子注入第1導電型之不純物在鄰接於上述非單結晶政 薄膜之第3領域之領域形成上述第1領域與第2領域的第 1 ，第2領域形成過程。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 本發明之薄膜電晶體之製造方法，係屬使用具有合併 持有P型，N型互補型薄膜電晶體之液晶顯示裝置，具有 :形成於基板上之非單結晶矽薄膜的通道領域，及在該非 單結晶矽薄膜隔著該通道領域隔離地所形成之第1導電型 所成的第1領域與第2領域，及與形成在這些第1領域與 第2領域之間的上述非單結晶矽薄膜之上述第1導電型相 反之導電型所成的第3領域的薄膜電晶體之製造方法，其 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 13 _ 471180 A7 B7 _____ i ---------- -- -- - ------- _ 1 五、發明説明（11 ) 特徵爲具有： 將上述第3領域之形成與上述第1導電型相反之導電 型所成之電晶體的第1領域及第2領域之形成同時地實行 〇 本發明之薄膜電晶體之製造方法，其特徵爲具有： 在基板上堆積非晶質矽之薄膜的過程，及 在該非晶質矽之薄膜照射雷射光，得到結晶化之聚矽 薄膜的過程，及 將藉由雷射照射所得到之上述聚矽薄膜予以圖案形成 俾形成聚矽模墊子，在該聚矽模墊子上形成閘極絕緣膜， 而在該閘極絕緣膜上形成閘極的過程，及 形成覆蓋上述聚矽模墊子之外緣部之至少一部分之絕 緣層的過程，及 將上述閘極與上述絕緣層作爲掩蔽而在上述聚矽模墊 子導入不純物，形成源極層與汲極層的過程，及 形成源極與汲極的過程。 將閘極與絕緣層使用作爲掩蔽使之自調整，可將源極 經濟部中央標準局員工消費合作社印裝 側 內 更 緣 外 之 子 墊 模 膜 薄 比 在 成 形 層 極 汲 或 層 態 形 三 最 之 } 用態 所形 明施 發實 施 1 實第 明 發 本 明 說 圖 D 3 第 至 圖 A 1 第 照 參 下 以 形 施 實 態 14 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 471180 A7 B7 五、發明説明（l2 ) 第1 A圖及第1 B圖係表示本實施形態之薄膜電晶體 1 6之圖式寧膜電晶體1 6係使用作爲例如液晶顯示 器之類比開關睁T F T。 第1 A圖係薄體16之平面圖。如該圖所示， 薄膜電晶體1 6係均具有N型（第1導電型）不純擴散領 域之源極領域1 7 (第1領域）及汲極領域1 8 (第2領 域），及閘極19，閘極19正下方成爲通道領域3 _0。 又，薄膜電晶體1 6之通道長L與通道寬W之比，係 例如約5em/l〇〇从m。又，在源極領域17〆汲極 領域1 8，經複數接觸孔2 0，2 0 .........，分別連接有 源極2 1 ，汲極2 2。汲極領域1 8，通道領域3 0，及 源極領域17全面地連續所形成之P型不純物擴散領域 2 3 (載子注入領域，與第1導電型相反之導電型所成的 第3領域），隔著所定間隔形成在複數部位。例如，P型 不純物擴散領域2 3之寬度係約5 ，而P型不純物擴 散領域2 3彼此間之間隔係約5 β m。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 第1 B圖係表示沿著第1 A圖之I 一 I線的剖面圖。 如該圖所示，在玻璃基板2 4上，依次形成有矽氧化膜所 成之底子絕緣膜25，形成有源極，汲極領域17，18 及P型不純物擴散領域2 3的多結晶矽薄膜2 6。在其上 面經由閘極絕緣膜2 7形成有閘極1 9。又，在其上面形 成有矽氧化膜所成之層間絕-緣膜2 8，同時貫穿層間絕緣 膜2 8而開口有連通於源極領域1 7，汲極領域1 8之接 觸孔20，20，並形成有源極21，汲極22。 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐）_ 15 471180 A/ B7 五、發明説明（I3 ) 請 先 閲 讀 背 面 之 注 意 事 /項 再 填 寫 本 頁 以下，使用第2 A圖至第3 D圖說明上述構成之薄膜 電晶體之製造方法。以下所述之製造方法，係例如閘極絕 緣膜之形成並不是使用熱氧化法’而是使用CVD法者， 對於所有處理在4 5 0 °以下之低處理溫度加以製造者。 由此，作爲基板之材料可使用玻璃。 首先，如第2A圖所示，在全面玻璃基板2 4上，使 用CVD法形成膜厚約1 0 0〜5 0 0 nm之矽氧化膜成 爲底子絕緣膜25。以下，全面底子絕緣膜25上，使用 以二矽烷（S i2He)或單矽烷（S i H4)作爲原料之 CVD法形成膜厚約5 0 nm之非晶質矽薄膜之後，藉由 實行Xe c 1等受激准分子雷射退火使之多結晶化。之後 ，使用周知之光刻印蝕刻技術實行多結晶矽薄膜2 6之圖 案形成（矽薄膜形成過程）。 經濟部中央標準局員工消費合作社印製 然後，如第2 B圖所示，僅欲形成P型不純物擴散領 域之領域形成開口之光阻圖案2 9之後，藉由實行使用 B2H6/H2之離子摻雜而形成P型不純物擴散領域2 3 (第3領域形成過程）。又，離子摻雜時之劑量係作爲例 如約〇x15a t oms/cm2。然後，除去光阻圖 案2 9之後，使用£011—(3¥0(£16(：1：1*〇11 Cyclotron Resonance Chemical Vapor Deposition)法 等，形成膜厚約1 2 0 nm之矽氧化膜所成之閘極絕緣膜 2 7 然後，藉由濺散法全面地堆積膜厚約6 0 0〜8 0 0 之鉅膜，如第3 A圖所示，藉將此施以圖案形成俾形 本紙張尺度適用中國國家標準（CNS)A4規格（210X297公釐）_ 16 _ 471180 A7 ____ B7 五、發明説明（14 ) 成閘極1 9 (閘極形成過程）。然後，如第3 B圖所示， 將該閘極1 9作爲掩蔽藉實行使用Ρ Η 3/ Η 2之離子摻雜 ，以形成Ν型不純物擴散領域的源極領域1 7，汲極領域 18 (第1 ，第2領域形成過程）。又’離子摻雜時之劑 量係約1〜l〇xl015a t oms/cm2即哥以，惟 設定成比第2 B圖之離子摻雜過程之B2H Η 2之劑量 少。此時，在通道領域30與源極/，汲極領域17，18 間的領域2 3 a成爲導入有Ρ型不純物，Ν型不純物之雙 方，惟將劑量設成如上所述而領域2 3 a仍成爲p型。然 後，實行3 0 0 °C，兩小時之N 2退火。 之後，如第3 C圖所示，藉由CVD法形成膜厚約 5 0 0〜1 0 0 0 nm之矽氧化膜所成之層間絕緣膜2 8 。最後，如第3 D圖所示，貫穿層間絕緣膜2 8而開口連 逋於多結晶矽薄膜2 6上之源極領域1 7，汲極領域1 8 的接觸孔20，20之後，全面地形成Aj? — Si — Cu 膜，藉將此施行圖案形成，俾形成源極2 1與汲極2 2。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 在本實施形態之薄膜電晶體1 6，當導通類比開關時 ，將電壓施加於源極2 1 —汲極2 2間時，則電子從源極 領域1 7注入向汲極領域1 8，惟該電子在汲極領域1 8 近旁之高電場領域被加速，藉由衝擊離子化產生熱載子（ 一對電子，電洞）。此時，在本實施形態之薄膜電晶體 1 6 ，與以往之薄膜電晶體不相同，因在汲極領域1 8內 設有P型不純物擴散領域2 3，因此所發生之電洞之一部 分流進低電位之P型不純物擴散領域2 3內。結果，與以 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐）„ _ 471180 A7 ____B7 五、發明説明（l5 ) 往之薄膜電晶體相比較，因電洞注入源極領域1 7之注入 量顯著減少。因此，可大幅減低Vgs—Ids特性曲線 移向減少側之特性劣化。 又，依照本實施形態之構造，因不僅將P型不純物擴 散領域2 3設在一處，而是均等地設於複數處，因此，發 生在汲極領域18內之任一處之電洞也均容易流進P犁不 純物擴散領减2 3，可提高減低特性劣化之效果。 又，在本實施形態中，成爲P型不純物擴散領域2 3 與源極領域1 7，汲極領域1 8相連之構造，惟P型不純 物擴散領域係獨立地形成在通道領域之內部之構造也可以 〇 (第2實施形態） 以下，參照第4A圖至第7D圖說明本發明之第2實 施形態。 經濟部中央標準局員工消費合作社印裝 第4 Α圖及第4 Β圖係表示本實施形態之薄膜電晶體 3 1的圖式；第4B圖係表示第4A圖之I V — I V線剖 面圖。又，因本實施形態之薄膜電晶體3 1與第1實施形 態之薄膜電晶體不同處，係僅在P型不純物擴散領域之構 造，因此，在第4A圖及第4B圖中與第1 A圖及第1 B 圖共通之構成元件附與相同之記號，而省略其詳述。 如第4A圖，第4B圖所示，該薄膜電晶體31係均 由N型不純物擴散領域（第1導型）之源極領域1 7 (第 1領域）及汲極領域1 8 (第2領域），及閘極1 9，閘 一 18 - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇χ297公釐） 471180 A7 B7 五、發明説明（le) 極1 9正下方成爲通道領域30。又，在源極領域1 7， 汲極領域1 8，經複數接觸孔2 0，2 0分別連接有源極 2 1，汲極2 2。與第1實施形態不同，複數之P型不純 物擴散領域3 2，3 2 ........·(載子注入領域，第3領域 )，除了通道領域30分別形成於汲極領域18內及源極 領域1 7內，形成被分割成JI些兩種領域之構成。 以下，使用第5A圖至第6 C圖說明本實施形態的薄 膜電晶體之製造方法。 首先，如第5A圖所示，在玻璃基板2 4’上全面，使 用CVD法之離子摻雜，因閘極1 9與光阻圖案2 9成爲 掩蔽材而注入離子，因此，僅在相鄰接於通道領域3 0之 部分形成P型不純物擴散領域3 2 (第3領域形成過程） 。又，離子摻雜時之劑量係例如約1〜l〇x l〇a t oms/cm2。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 之後，除去光阻圖案2 9後，如第6 A圖所示，藉將 閘極1 9作爲掩蔽而實行使用Ρ Η 3/ Η 2之離子摻雜，形 成Ν型不純物擴散領域之源極領域1 7，汲極領域1 8 ( 第1 ，第2領域形成過程）。又，離子摻雜時之劑量係約 1〜10><10153尤〇1113/(：1112即可以，惟設成比 第5 C圖之離子摻雜過程之Β2Η6/Η2之劑量少。此時 ，在通道領域30與源極，汲極領域17 ’ 18間之領域 3 2成爲導入Ρ型不純物，Ν型不純物之雙方，惟如上所 述地設定劑量，領域3 2係仍成爲Ρ型者。然後施行 3 0 0 °C，兩小時之Ν 2退火。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 19 - 471180 A7 B7 _____ 五、發明説明（l7 ) 之後，如第6 B圖所示，藉由CVD法形成膜厚約 5 0 0〜1 〇 〇 〇 nm2较氧化膜所成的層間絕緣膜2 8 。最後，如第6 C圖’貫穿層間絕緣膜2 8而開口連通於 多結晶矽薄膜2 6上之源極領域1 7，汲極領域1 8的接 觸孔20，20之後’全面地堆積A$ — S i - Cu膜’ 藉&將此圖案形成，俾形成源極2 1與汲極2 2。 以上，說明N通道TF T單獨時之製造方法’惟具有 合併持有P通道TFT，N通道TFT之互補型（ CMO S型）TF T的液晶顯示裝置時，也可將N通道 TFT的薄膜電晶體3 1之P型不純物擴散領域3 2之形 成與P通道T F T之源極，汲極領域之形成同時地實行。 以下，使用第7A至第7D圖說明該例子。 首先，如第7Α圖所示，在玻璃基板2 4上全面，使 用CVD法形成膜厚約1 〇 0〜5 0 0 nm之矽氧化膜。 作爲底子絕緣膜25。之後，在全面底子絕緣膜25上， 使用以次矽烷或單矽烷作爲原料之CVD法，形成膜厚約 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 5 0 nm之非晶質矽薄膜之後，實行X e c 1等之受激准 分子雷射退火施以多結晶化。之後使用周知之光刻蝕刻技 術，實行多結晶矽薄膜之圖案形成俾形成多結晶矽薄膜2 6 (矽薄膜形成適程）。 然後，如第7 B圖所示，在多結晶矽薄膜2 6及底子 絕緣膜25表面，使用ECR—CVD法形成膜厚約 1 2 0 nm之矽氧化膜所成之閘極絕緣膜2 7。然後，藉 濺散法全面地堆積膜厚約6 0 0〜8 0 0 nm之鉬膜，藉 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐厂―20 - — 471180 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（is) 將此施以圖案形成俾形成閘極19 (閘極形成過程）。在 以上爲止之過程，係N通道T F T側，P通道T F T側， 均實行同樣之處理。 然後，如第7 C圖所示，形成欲形成N通道TF T側 之P型不純物擴散領域之法形成膜厚約1 0 0〜 500nm之矽氧化膜成爲底子絕緣膜25。之後，在全 面底子絕緣膜2 5上，使用以次矽烷或單矽烷作爲原料之 CVD法，形成膜厚約5 0 nm之非晶質矽薄膜之後，實 行X e c 1等之受激准分子雷射退火施以多結晶化。之後 使用周知之光刻蝕刻技術，實行多結晶矽薄膜之圖案形成 俾形成多結晶矽薄膜2 6 (矽薄膜形成過程）。 然後，如第5 B圖所示，使用E C R — C VD法形成 膜厚約1 2 0 nm之矽氧化膜所成之閘極絕緣膜2 7。然 後，藉濺散法全面地堆積膜厚約6'0 0〜8 0 0 nm之钽 膜，藉將此施以圖案形成俾形成閘極1 9 (閘極形成過程 )° 然後，如第5 C圖所示，形成欲形成P型不純物擴散 領域3 2之領域與形成閘極1 9之領域所開口的光阻圖案 2 9之後，實行使用B2H6/H2領域與P通道TFT側 之所有領域開口之光阻圖案2 9 a之後實行使用B2H6/ Η 2之離子摻雜。如此，在N通道TF T側，因光阻圖案 2 9 a與閘極1 9成爲掩蔽而注入離子，因此，在閘極 1 9正下方之通道領域3 0側方形成P型不純物擴散領域 32 (第3領域形成過程）。一方面，在P通道TFT側 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------^一衣-- (請先閱讀背面之注意事項再填寫本頁) 訂 471180 A7 ____B7_ 五、發明説明（！9) ，因閘極1 9成爲掩蔽而注入離子，因此，隔著閘極1 9 正下方領域4 8形成有源極領域4 9 (第1領域）’汲極
領域50 (第2領域）。如此，可同時地形成N通道TF T之P型不純物擴散領域3 2與P通道TFT之源極，汲 極領域49，50。又，離子摻雜時之劑量係例如約1〜 10xl015atoms/cm2。 之後，除去光阻圖案2 9 a後，如第7 D圖所示，形 成覆蓋P通道TFT側之所有領域的光阻圖案2 9b，將
此作爲掩蔽實行使用Ρ Η 3/ Η 2之離子^雜。如此，在P 通道TFT側未注入離子，而在Ν通道TFT形成有Ν型 不純物擴散領域之源極領域1 7與汲極領域1 8 (第1， 第2領域形成過程）。又，離子摻雜時之劑量係約1〜 10xl015atoms/cm2即可以，惟設成比第 7 C圖之離子摻雜過程之B2H6/H2之劑量少。此時， 在通道領域3 0與源極，汲極領域1 7，1 8間之領域 3 2導入P型不純物，N型不純物之雙方，惟如上所述地 設定劑量，領域3 2係仍成爲P型者。 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 以下係與第1實施形態之製造方法同樣，依次實行層 間絕緣膜之形成，接觸孔之開口，源極，汲極之形成。又 ’在本方法，係先形成N通道T F T之p型不純物擴散領 域32與P通道TFT之源極，汲極領域49，5〇，之 後才形成N通道TFT之源極，汲極領域17，18，惟 與此相反地，先形成N通道TF T之源極，汲極領域1 7 ’ 18 ’之後才形成N通道TFT之p型不純物擴散領域 本紙張大=度適用中國國家標準（CNS ) A4規格（210 X 297公釐了 一 ^ 471180 A7 B7 五、發明説明（20 ) 32與P通道TFT之源極，汲極領域49，50也可以 (將第7C圖與第7D圖之順序成爲相反也可以）^ 具有CMO S — TFT時，使用該方法，因以一次之 光刻過程與P型離子注入過程可同時地形成N通道TFT 之P型不純物擴散領域3 2與P通道TF T之源極，汲極 領域49，50，因此，不會增加過程數，可製作具有用 以防止特性劣化之不純物擴散領域的薄膜電晶體。/ 在本實施形態之薄膜電晶體3 1，因產生之電洞流進 P型不純物擴散領域3 2內之結果，也減少電洞被注入於 汲極領域1之量，因此，具有與可減少移動向Vg s — I d s性曲線之減少側之特性劣化的第1實施形態同樣之 效果。 經濟部中央標準局員工消費合作社印製 (請先閲讀背取之注意事項再填寫本頁) 又，在上述第1，第2實施形態，係表示P型不純物 擴散領域形成從閘極下之通道領域向外側溢出狀之例子， 惟例如表示於第8A圖及同圖之VI I I — VI I I線剖 面圖之第8B圖，採用如表示於第9A圖及同圖之I X — I X線剖面圖之第9 B圖，通道領域3 0中之通道長方向 之一部分採用作爲P型不純物擴散領域7 2之構造也可以 。又，在第8A圖至第9B圖中，對於與第1A圖及第 1 B圖以及第4 A圖及第4 B圖共通之構成元件，附與相 同之記號。 又，在上述第1 ，第2實施形態之薄膜電晶體中，源 極領域側也設置P型不純物擴散領域；惟產生電洞一貫在 汲極領域近旁，因此，不一定必須將P型不純物擴散領域 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -23 - 471180 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（21 ) 設在源極領域側，至少設在汲極領域側即可以。 - - ^ (第3實施形態） 以下’參照第1 0A圖及第1 〇 B圖說明本發明之第 3實施形態。 第1 Ο A圖及第1 〇 B圖係表示本實施形態之薄膜電 晶體3 4的圖式，在第l·，第2實施形態之薄膜電晶體設 有P型不純物擴散領域，惟本實施形態之薄膜電晶體3 4 係未具有P型不純物擴散領域，而是對源極，汲極領域及 通道領域之平面形狀下功夫者。 第1 Ο A圖係表示本實施形態之薄膜電晶體3 4的平 面圖。如該圖所示，薄膜電晶體3 4係均具有N型不純物 擴散領域之源極領域3 5與汲極領域3 6及閘極3 7，閘 極3 7正下方成爲通道領域3 8。又，與源極，汲極領域 35，36之閘極37相反側，亦即，與源極39，汲極 4 0連接之一邊的端部係寬度狹窄，閘極3 7側係其寬度 在一邊廣約1 0 而成爲向外側（圖中之上下方向）鼓 出之鼓出部35a ，36a (載子注入領域）。在本實施 形態，例如通道長度L爲5 ，源極，汲極領域之狹窄 側之寬度W1 (最小寬度）爲約1〇〇 //m，通道領域之 寬度W2係成爲比狹窄部分之寬度W1大約2 0 。如 此，在源極領域3 5，汲極領域3 6，經複數接觸孔4 1 ，4 1 .........分別連接於有源極3 9，汲極4 0。 第1 0B圖係表示沿著第1 0A之X — X線的剖面圖 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------,___— (請先閱讀背面之注意事項再填寫本頁) 訂 471180 A7 ____B7_ 五、發明説明（22 ) 。如該圖所示在玻璃基板4 2上，依次形成有矽氧化膜所 成之底子絕緣膜43，源極，汲極領域35，36及成爲 通道領域3 8的多結晶矽薄膜4 4。在其上面經由閘極絕 緣膜4 5形成有钽膜所成之閘極3 7。又，在其上面形成 有矽氧化膜所成之層間絕緣膜4 6，而且貫穿層間絕緣膜 4 6開口有連通於源極領域3 5，汲極頜嫡3 6的接觸孔 /4 1，41，形成有源極39及汲極40。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 然而，一般在載子（電子或電洞）之移動機構有漂移 與擴散。漂移係藉由電場移動之載子流動，而擴散係藉濃 度坡度移動之載子流動。在本實施形態之薄膜電晶體3 4 中，在汲極領域3 6近旁所發生之電洞的流動，也有藉由 漂移向源極領域3 5流動之成分與藉由擴散向任意方向流 動之成分，因此，擴散成分之一部分係向鼓出部3 5 a， 36a之一方流動。另一方面，從源極，汲極39，40 施加電壓而產生電場，而作爲電晶體實際上功能之領域， 係源極，汲極領域3 5，3 6及通道領域3 8中之寬度狹 窄部分之領域。因此，流進鼓出部35a，36a之電洞 係成爲不會影響電晶體特性，結果，與以往之薄膜電晶體 相比較，因有效地注入源極領域3 5之電洞之比率變低， 因此，可減低特性劣化。 (第4實施形態） 以下，參照第1 1 A圖及第1 1 B圖說明本發明之第 4實施形態。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐)_ 25 - 471180 A7 B7 五、發明説明（23 ) 第1 1 A圖及第1 1 B圖係表示本實施形態之薄膜電 晶體5 1的圖式’本實施形態之薄膜電晶體5 1 ’也與第 3實施形態相同未具有P型不純物擴散領域’而是並聯地 連接通道寬度小之複數個電晶體之形態者°又’在第 1 1A圖及第1 1 B圖中’與第1 0A圖及第1 OB圖相 同之構成元件附與相同之記號。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第1 1 A圖係表示本實施形態之薄膜電晶體5 1的平 面圖。如該圖所示’薄膜電晶體5 1係複數（本實施形態 時爲4個）之多結晶矽薄膜5 2形成分別交叉於一件閘極 37之狀態。又，在多結晶矽薄膜52 ’形成有隔著閘極 3 7下方之通道領域3 8的N型不純物擴散領域之源極領 域53 (第1領域）及汲極領域54 (第2領域）。在各 多結晶矽薄膜5 2之源極領域5 3及汲極領域5 4形成有 接觸孔4 1，而源極領域5 3彼此間，汲極領域5 4彼此 間分別連接於共通之源極3 9 ’汲極4 0。又’在本實施 形態中，作爲尺寸之一例’通道長度L爲5 μιη ’各通道 領域3 8之寬度W1爲1 0 /zm，而複數之多結晶矽薄膜 5 2之最外邊間的尺寸W係成爲7 0 am。又，W1係 1 〇 //m以下，而W2係5 0 μτη以上者較理想。 第1 1 Β圖表示沿著1 1Α圖之X I — X I線的剖面 圖。如該圖所示，在玻璃基板42上，依次形成有：矽氧 化膜所成底子絕緣膜43，源極，汲極領域5 3，54及 成爲通道領域3 8之多結晶矽薄膜5 3 β在其上面經由閘 極絕緣膜4 5形成有鉅膜所成之閘極3 7。又，在其上面 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -26 - 471180 A7 ____B7_ 五、發明説明（24 ) 形成有矽氧化膜所成之層間絕緣膜4 6，而且貫穿層間絕 緣膜4 6開口有連通於源極領域3，汲極領域5 4的接 觸孔41，41，形成有源極39及汲極40。 通道寬度愈大之T F T，則動作時之溫度愈高。此乃 由於通道寬度大時，則在通道之中央部附近所產生之熱散_ 熱之方向只有上下方向，而不易向橫方向之散熱。因此， 通道寬度愈大之TF T，則愈降低可靠性。由此觀點，由 於在本實施形態中，並聯地連接寬度小之複數個電晶體， 因此可有效率地發散動作時之熱，而可確保充分之可靠性 (第5實施形態） 以下，參照第12圖說明本發明之第5實施形態。 本實施形態係表示使用本發明P型不純物擴散領域之 液晶顯示裝置，而第1 2圖係表示該液晶顯示裝置之構成 的方塊圖。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 如第1 2圖所示，該液晶顯示裝置5 5係內藏驅動電 路者；由源極線驅動電路56，閘極線驅動電路57 *像 素矩陣5 8之各部分所構成。源極線驅動電路5 6係具有 移位暫存器59，視頻信號匯流排60a，60b， 60c ，類比開關61a ，61b，61C，又，閘極線 驅動電路5 7係具有移位暫存器6 2，緩衝器6 3等，構 成此等驅動電路5 6，5 7之電晶體（省略圖示）之構成 係均爲CM〇 S型。一方面，像素矩陣5 8係各像素6 4 本紙張尺度適用中國國家標準（CNS)A4規格(210X297公釐7 _ 2了 - 經濟部中央標準局貝工消費合作社印製 471180 A7 __B7 五、發明説明（25 ) 矩陣狀地排列者；各像素係以像素 66，對向電極67所構成。對於 電晶體6 5從源極線驅動電路5 6 68b，68c，而對於像素矩陣 6 5從閘極線驅動電路5 7延伸閘 在該液晶顯示裝置中，在源極 動電路等之電路部，類比開關，像 部分適用本發明之薄膜電晶體。由 動作較少，可實現具有良質之 以下，說明有關於在^% T F 流）之機構的考察。 丨. ιί^ί 如第1 3A圖所示，㈣ρ矽T F M〇SFET)M1之漏電流（斷 定義爲：將閘極（G)電位爲OV 與汲極（D)之間給與所定電壓時 ，汲極電位>0)流動之電流。 在第14圖表示由低溫處理所 極與源極間電壓（Vcs)及汲極與 關係的一例子。可知漏電流（斷開 差之寬度（Q)也較廣。 與單結晶之MOSFET相比 Μ 0 S F E T之-漏電流（斷開電流 矽之F Ε Τ獨自的漏電流之機構所 明藉由本案發明人所施行之考察。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐 電晶體6 5，液晶格 像素矩陣5 8之各像素 延伸源極線68a， 5 8之各像素電晶體 極線69a，69b。 線驅動電路，閘極線驅 素電晶體之各部分或一 該構成，發生電路之誤 液晶顯示裝置。 T產生漏電流（斷開電 τ (η通道之增強型 開電流）「ID」，係 以下，而在源極（S ) (汲極電位>源極電位 製作之聚矽T F T之閘 源極間電流（T DS)之 電流）係相當大，且參 J6 & 較’聚砂薄膜之 )較|_，乃爲存在有聚 致。使用第15圖，說 (請先閱讀背面之注意事項再填寫本頁) -28 - 471180 A7 ___ B7 五、發明説明（26 ) 第1 5圖係表示N型MOSFET之儲存狀態（將閘 極成爲逆偏壓之狀態）的能帶圖。受到負閘電壓之影響， 能帶係呈傾斜。又；E i係表示本質位準，Εν係表示價 電子帶之上限位準’ E c係表示傳導帶之下限位準。 例如，藉由對於聚矽MO S F Ε Τ之光之照射或雜訊 所產生之激勵，在價電子帶產生《子，電洞組。 在聚矽存有有各種局部準位J 1，J 2，J 3〜J η ，因此，若有電場之幫助，則新產生之電子係經由局部準 位J 1，J 2，J 3等可達到高位準之局部準位j η。在 該位準之禁帶與傳導帶之寬度「d」，藉由能帶之彎曲而 短至電子波長，則藉由隧道效果，電子係可貫穿禁帶而移 至傳導體。由此，產生漏電流（斷開電流）。 如此，聚矽之MOSFET的「電場」，係經由電子 之局部位準產生激勵或能帶之陡峻彎曲。亦即，「電場」 係對T F T之漏電流給與重要之影響。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 依照本發明人之檢討，如第1 3 B圖所示，在基板 9 3 0上使用聚矽模墊片所構成之MOSFET中，在模 墊片之外緣部（外周部）與閘極2 2重疊之部分與源極 1 3 2及汲極142相接觸的4個邊緣部（a)〜（d) ，有強電場施加於源極，汲極，可知此乃成爲增大漏電流 之要因。 在四個邊緣部（a)-〜（d)，電場較強乃起因於模 墊片之厚度，而在玻璃基板9 3 0與模墊片之間產生段差 ，在該部分使閘極絕緣膜之膜厚較薄，及由於模墊片之邊 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 29 _ 471180 A7 ___B7_ 五、發明説明（27 ) 緣呈銳角而容易產生電場集中所致。 (第6實施形態） 第1 6圖係本發明之第6實施形態之MO S F E T的 平面圖。 該:Μ 0 S F E T之特徵係在聚矽模墊子之外緣部設有 本質層（一層）110，亦即，與第13Β圖不相同。聚 矽模墊片之外緣（外周）源極層1 3 0及汲極層1 4 0之 外緣不一致，源極層13 0及汲極層1 4 0係設於模墊片 內側。又，第1 6圖中，參照號碼1 2 0係閘極層，參照 號碼9 3 0係絕緣性基板。 第17圖係表示沿著第16圖之XVI I_XVI I 線之元件的剖面圖，第1 8Α圖係表示沿著第1 6圖之 XVI I I—XVI I I線之元件的剖面圖。在第17圖 ，第1 8Α圖，參照號碼1 5 0係閘極絕緣膜（S i 02 膜）。 如第18A圖所示，在聚矽模墊片之邊緣部（a)， 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) (b )，藉由起因於模墊片之厚度所產生之段差使閘極絕 緣膜之厚度L 1，L 2與其他平坦部分之厚度變薄，且模 墊片之邊緣在銳角容易產生電場集中，因而電場較強。 但是，在第1 8A圖之構造，緩和本質層（i層） -1.1 0施加於源極層1 3 0之電場。亦即，如第1 8 B圖 所示，施加電場E時’則在本質層（i )層1 1 0內伸展 乏層，而吸收其電場，故，施加於源極層1 3 0之電場變 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐）_ 3〇 _ 471180 A7 __B7 五、發明説明（28 ) 小。如上所述，因電場係對漏電流（斷開電流）之發生有 影響，因此，電場變小，則該分量減少漏電流（斷開電流 )，又也可抑制參差。 在第1 9圖及第2 0圖，表示對於藉由本發明人所測 定之由低溫處理所製作之聚矽TF T ( η型MQ S F E T )之閘極，源極間電（V )的汲極，源極間電流（ ~IDS)之數值。第1 9圖係表示不適用本發明之情形，而 第2 0圖係表示適用本發明之情形（第1 6圖之構造的情 ‘形），均對於1 2個之樣品實測漏電流量。在第1 9圖， Vcs=- 1 OV 時，最大爲 Ir>s= 1 Ο—10A，惟第 2 0 圖之情形，在相同條件下，最大爲I DS = 1 0 -1 Q A，而 漏電流量減低一位數。 又，第19圖時，Vgs=-10V時，Ids之參差範 圍爲「1 Ο-11〜1 013(A)」之次序，惟第2 0圖時 ，在相同條件下，I 1>3之參差範圍成爲「1 Ο—11〜 1 0_12(A)」之次序，而參差也減低一位數。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 如上所述，依照第1 6圖之構成，可減低漏電流（斷 開電流）量，並可抑制該漏電流之參差。 在第1 6圖，係考慮爲了形成源極層，汲極層的掩蔽 圖案之方便上，設置本質層（i層）110成爲圍繞聚矽 模墊片之狀態，惟基本上，只要在與閘極層1 2 0重疊部 分.，尤其是在第16圖之（a) ，( b ) ，( c ) ，( d )部分設有本質層（i層）即可以β 又，在第1 6圖，爲了方便說明，對於源極S與汲極 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 471180 A7 _____B7 五、發明説明（29 ) D之雙方介設本質層（i層），惟基本上，本質層（i層 )介設在汲極口部可以。 但是，例如液晶顯示裝置之像素部的TFT時，電位 有變動，而無法特定源極與汲極。此種情形，則必須成爲 在形成源極（或汲極）之兩層不純物層雙方，介設本質層 (i層）之構造。 ^ (第7實施形態） 第2 1圖係表示本發明之第7實施形態之元件的剖面 圖（沿著第16圖之XVI I I— XVI I I線的剖面圖 在本實施形態係在電場強之（a)部及（b)，於聚 砂模墊片之外緣部，設有P層1 6 0，及相連於該p層之 本質層（i層）162者。 依照本發明人之實驗，此時也可得到與上述實施形態 同樣之效果。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) (第8實施形態） 第2 2圖係表示本發明之第8實施形態之元件之剖面 構造（上方）及平面構造（下方）的圖式。 本實施形態之特徵係設置絕緣膜（S i 02膜） 1 7 Ό成爲重疊在聚矽模墊片之外緣部之狀態，俾增大邊 緣部之絕緣膜之厚度，由此，緩和電場。 如第2 2圖之上方圖所示，在聚矽模墊片之邊緣部中 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -32 _ 471180 A7 ______B7 ___ 五、發明説明（3〇) ，在該邊緣部與閘極層1 2 0之間，重疊存有絕緣膜（ 5主02膜）170 (厚度L3a，L3b)與閘極絕緣 膜150 (厚度L4a，L4b)。由此，緩和施加於 η +層（源極或汲極）之電場。 (第9實施形態）' 第2 3 Α圖係表示本發明之第9實施形態之元件的平 面構造，第2 3 B圖係表示其等值電路❹ 本發明之特徵係將第16圖之構造適用於雙閘極型之 Μ 〇 S F E T。 雙閘極型之MOSFET係如第2 3Β圖所示，將兩 個MOS電晶體ΜΙ ，M2串聯地連接之構成。又，在第 23A圖中，參照號碼120係第1閘極，參照號碼 2 2係第2閘極，參照號碼1 8 0係源極層。 又，藉將依表示於第1 6圖之本質層的電場緩和構造 ，至少採用於表示於第2 3A圖之（a )〜（b )之各部 ，可減低各MO S F ET之漏電流。 經濟部中央標準局負工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 將對於一個MO S F E T之漏電流之減低率適用（本 發明後之漏電流量/適用前之漏電流量）作爲「F (< 1 )」時，則整體兩個MOSFET之漏電流之減低率係成 爲「FXF」，比一個MOSFET時，更減低漏電流量 。又，也減低韻電流之參.差。 (第1 0實施形態） 本紙張尺度適用中國國家標準（CNS) A4規^( 210X297公釐）_犯- " 471180 A7 ___B7_ 五、發明説明（31 ) 第2 4圖係表示本發明之第1 〇實施形態之元件之平 面構造（上方）及剖面構造（下方）的圖式。 本實施形態之特徵係將第1 6圖之構造適用於所謂「 偏移MOSFET」者。 偏移MO S F E T係對於閘極，具有至少將汲極層配 成具有偏移之構造（亦即，在相對性位置關係中具有偏移 )的電晶體。又，在第2 4圖，係在汲極層1 4/2之外， 在源極層13 2也設置偏移。 偏移構造係由於未具有重疊閘極與汲極而減低漏電流 (斷開電流）有效，惟另一方，若偏移量大則導致導通電 流減少，而增大臨界值電壓。因此，很難調整偏移量。 將第1 6圖之構成適用於偏移構造之MO S電晶體， 即使並不增大偏移量；也可效果地減低漏電流（斷開電流 )，又，也可抑制參差。故成爲容易確保或設計導通電流 〇 經濟部中央標準局員工消費合作社印製 (請先閲讀背¾之注意事項再填寫本頁) 例如，未適用本發明時，爲了將漏電流（斷開電流） 減低成所期望之位準，需要2 μπι之偏移量，藉由採用本 實施形態之構造，例如，以偏移量1 /zm即可以，成爲更 容易設計。 (第1 1實施形態） .將採用第16圖之構造的CMOS構造之TFT之製 造方法的一例表示於第2 5圖至第3 1圖。 (過程1)，如第25圖所示，對於玻璃基板930 本紙張尺度適用中國國家標準（CNS)A4規格（210X297公釐）_別_ 471180 A7 B7 五、發明説明（32 ) 上之藉由L P CVD法所堆積之非晶質矽薄膜（或聚矽薄 膜）2 0 〇，實行依受激准分子雷射之雷射照射，藉由退 火將聚矽薄膜予以再結晶化。 (過程2)，然後，如第26圖所示’施以圖案形成 ，俾形成模墊片2 1 0 a ，2 1 0忧。 (過程3)，如第27圖所示’形成覆蓋模墊片 210a ，210b 之/閘極絕緣膜 300a，300b。 (過程4)，如第28圖所示，形成由，Cr ， Ta等所成之閘極400a，400b。 (過程5)，如第29圖所示，形成聚醯亞胺等所成 之掩蔽層450a，450b，將閘極400a及掩蔽層 450a，450b使用作爲掩蔽，以自調整，實行例如 硼（B)之離子注入。由此，形成有P+層500a， 500b。又，隨著此，自動地形成本質層510a ， 5 1 0 b 〇 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) (過程6)，如第30圖所示，形成聚醯亞胺等所成 之掩蔽層460a，460b，將閘極400b及掩蔽層 460a ，460b使用作爲掩蔽，以自調整，實行例如 磷（P)之離子注入。由此，形成有n+層600a ， 600b。又，隨著此，自動地形成本質層610a， 6 1 0 b 〇 (過程7)，如第31圖所示，形成層間絕緣膜 700，選擇地形成接觸孔後，形成電極810，820 ，8 3 0。 本紙張尺度適用中國國家標準（CNS〉A4規格（ 210X297公釐）—35 — 471180 A7 _B7____ 五、發明説明（33 ) 如此，依照本實施形態，將閘極與絕緣層使用作爲掩 蔽，以自調整，可將源極層或汲極層形成於比聚矽模墊片 之外緣較內側。亦即，以自調整，可將本質層（i層）自 動地形成於聚矽模墊片之外緣部。 (第1 2之實施形態） ' 在第3 2圖及第3 3圖，表示適用本發明之第1至第 1 1實施形態之液晶顯示裝置的概要。 液晶顯示裝置，例如，如第3 2圖所示，具備主動矩 陣部（像素部）10 1，及資料線驅動器110 ’及掃描 線驅動器1 0 2。又，第3 2圖中，參照號碼1 〇 3係定 時控制器，參照號碼1 0 4係影像信號放大電路’參照號 碼105係影像信號發生裝置。 在本實施形態，將主動矩陣部（像素部）101之 TFT，及構成資料線驅動器1 1 0及掃描線驅動器 1 02之TFT，均作爲表示於第1 6圖或第22圖至第 24圖之任何構造。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 又，如第33圖所示，不只像素部100，而且還將 構成資料線驅動器1 1 0及掃描線驅動器1 〇 2之TFT 以相同之製造步驟形成於主動矩陣基板9 4 0上。亦即， 使用搭載型之主動矩陣基板9 4 0構成液晶顯示裝置。 液晶顯示裝置係如第3 3圓所示，由後照光9 0 0， 偏轉板920，主動矩陣基板940，液晶950，濾色 基板（對向基板）950，及偏轉970所構成。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 36 - 471180 A7 ______B7____ 五、發明説明（34 ) 在本實施形態之液晶顯示裝置，像素部之τ F T的漏 電流（斷開電流）被減低，因而減少顯示畫面之亮度變動 。又，TF T之漏電流（斷開電流）之參差被抑制，因此 ’也容易設計主動矩陣基板。又，因搭載使用本發明之 T F T所構成的高性能之液晶驅動電路，因此成爲高性能 〇 ’ 經濟部中央標準局員工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁) 使用上述實施形態之液晶顯"示裝置所構成之電子機器 ，係包括表示於第3 4圖之顯示資訊輸出源1 〇 〇，顯示 資訊處理電路11 02，顯示驅動電路1 〇 〇 4，液晶面 板等之顯示面板1006，時鐘脈衝產生電路1008及 電源電路1 0 1 0。顯示資訊輸出源1 00 0，係包括： ROM，RAM等之記億體，同步電視信號所輸出之同步 電路所構成；依照來自時鐘脈衝發生電路1 〇 〇 8之時鐘 脈衝，輸出視頻信號等之顯示資訊，顯示資訊處理電路 1 002，係依照來自時鐘脈衝發生電路1〇〇8之時鐘 脈衝處理顯示資訊並予以輸出。該顯示資訊處理電路 1 0 0 2係可包括例如放大，極性反轉電路，相展開電路 ，旋轉電路，r修正電路或箝位電路等。顯示驅動電路 1 0 0 4係包括掃描側驅動電路及資料側驅動電路所構成 ，顯示驅動液晶面板1 0 06。電源電路1 〇 1 〇係將電 力供應於上述各電路β .作爲這種構成之電子機器，可例舉如表示於第35圖 之液晶投影機，表示於第3 6圖之對應多媒體之個人電腦 (PC)及工程工作站（EWS)，表示於第37圖之讀 本紙張尺度適用中國國家標準（cns)a4規格（2ΐ〇χ：297公釐）一 37 = 471180 A7 ___B7 _ 五、發明説明（35 ) 頁器，或攜帶電路，文字處理器，電視，取景器型或監視 器直視型攝錄放影機，電子手冊，電子桌上計算機’車輛 導航裝置，POS終端裝置，具備觸模板之裝置等。 表示於第3 5圖之液晶投影機，係將透過型液晶面板 使用作爲光閥的投影型投影機，例如使用3枚稜鏡方式之 光學系統。 在第35圖中，投影機1100係從泊色光源之燈單 元1102所射出之投影光在光導件1104之內部，藉 由複數鏡1 106及兩枚二向色鏡1 108被分成R，G ，已之三原色，而被引導至顯示各該色之畫像的三枚液晶 面板1110R，1110G及1110B。之後，藉由 各該液晶面板1 1 10R，1 1 10G及1 1 10B被調 變之光，係從三方向入射至二向色稜鏡1 1 1 2。在二向 色稜鏡1112，因紅R及藍B之光被扭彎90° ，而綠 G之光係直進，故各色之畫像被合成，經投影透鏡 1 1 1 4而彩色畫像被投影至螢幕等^ 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 表示於第36圖之個人電腦1200，係具有：具有 鍵盤1202之本體部1204，及液晶顯示畫面 1 2 0 6。 表示於第3 7圖之讀頁機1 3 0 0係在金屬製框架 1302內，具有：液晶顯示基板1304，具備後照光 1 3 06a之光導件1306，電路基板1308，第1 ，第2之遮蔽板1 3 1 0，1 3 1 2，兩件彈性導電體 1314，1316，及薄膜載帶1318。兩件彈性導 本紙張尺度適用中國國家標準（CNS )~A4規格（210X297公釐）_抑_ '— 471180 A7 _B7___ 五、發明説明（36 ) 電體1314，1316及薄膜載帶1318，係連接液 晶顯示基板1 3 0 4與電路基板1 3 0 8者。 液晶顯示基板1 3 0 4 ’係將液晶封入兩枚透明基板 1304a ，1304b之間者，由此，至少構成點矩陣 型之液晶顯示面板。在其中一方之透明基板形成表示於驅 動電路1 0 0 4，或該電路以外還可形成顯示資訊處理m 路1 0 0 2。未搭載於液晶顯示基板1 3 0 4之電路係作 爲液晶顯示基板之外附設電路，在第3 7圖可搭載於電路 基板1 3 0 8。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 由於第3 7圖係表示讀頁機之構成者。故成爲在液晶 顯示基板1 303以外須要箄路基板1 308，惟作爲電 子機器用之一零件使用液晶顯示裝置之情形’而在透明基 板搭載有顯示驅動電路等時，則該液晶顯示裝置之最小單 位爲液晶顯示基板1 3 0 4。或是，將固定於將液晶顯示 基板1 3 0 4作爲框體之金屬框架1 3 0 2者，也可使用 作爲電子機器用之一零件的液晶顯示裝置。又，在後照光 式時，在金屬製框架1 3 0 2內裝進液晶顯示基板 1 304，及具備後照光1 306 a之光導件1 306， 即可構成液晶顯示裝置。代替這些，如第2 4圖所示，在 構成液晶顯示基板1 304之兩枚透明基板1 304a ， 1304b之其中一方。將實裝IC晶片1324之 T.C P (Tape Carrier Pakage) 1 3 2 0 連接於形成有 金屬導電膜之聚醯亞胺帶1 3 2 2，也可使用作爲電子機 器用之一零件的液晶顯示裝置。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）:39 - 經濟部中央標準局員工消費合作社印製 471180 A7 ___B7_ 五、發明説明（37 ) 又，本發明係並不被限定於上述實施形態者。例如， 本發明係並不被限定於適用在上述各種液晶面板之驅動者 ，也可適用於電子發光，電漿顯示裝置。
又，本發明係也可適用於LDD構造之MO S F ET 〇 又，在上述第1至第4*施形態，係說明N通道 T F T之例子，惟依熱載子之特性劣化之問題/係雖在N 通道TFT不顯著，也在P通道TFT會產生之問題。因 此，也可將本發明適用在P通道TFT，此時〃代替第1 ，第2實施形態之P型不純物擴散領域，而形成N型不純 物擴散領域即可以。又，作爲形成通道領域或源極，汲極 領域之矽薄膜，並不被限定於多結晶矽薄膜，也可以使用 非晶質矽薄膜。 又，對於第1，第2實施形態之P型不純物擴散領域 之尺寸或形成P型不純物擴散領域之數，或第3實施形態 之鼓出部之尺寸，第4實施形態之各通道領域之寬度或整 體寬度等之具體性數值，可適當地設計。又，在液晶顯示 裝置，並不是將本發明之薄膜電晶體限定在像素電晶體或 類比開關，可適用各種電路構成元件。又在上述實施形態 中例舉頂閘極型薄膜電晶體之例子，惟也可將本發明適用 在底閘極型薄膜電晶體。 〔圖式之簡單說明〕 第1A圖及第1B圖係表示本發明之第1實施形態之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 40 - (請先閲讀背面之注意事項再填寫本頁) 參.
經濟部中央標準局員工消費合作社印製 471180 A7 B7 五、發明説明（38 ) 薄膜電晶體的圖式。 第2 A圖至第2 C圖係依次表示薄膜電晶體之製造過 程的處理流程圖。 第3 A圖至第3 D圖係依次表示薄膜電晶體之製造過 程的處理流程圖。 '第4 A圖及第4 B圖係表示本發明之第2實施形態之 薄膜電晶體的圖式。 第5 A圖至第5 C圖係依次表示薄膜電晶體之製造過 程的處理流程圖。 第6 A圖至第6 C圖係依次表示薄膜電晶體之製造過 程的處理流程圖。 第7 A圖至第7 D圖係依次表示薄膜電晶體之其他製 造過程的處理流程圖。 第8 A圖及第8 B圖係表示P型不純物擴散領域之形 狀不同之其他實施形態之薄膜電晶體的圖式。 第9 A圖及第9 B圖係表示P型不純物擴散領域之形 狀不同之又一實施形態之薄膜電晶體的圖式。 第1 Ο A圖及第1 OB圖係表示本發明之第3實施形 態之薄膜電晶體的圖式。 第1 1 A圖茇第1 1 B圖係表示本發明之第4實施形 態之薄膜電晶體的圖式。 第12圖係表示作爲本發明之第5實施形態之液晶顯 示裝置之構成的方塊圖。 第1 3A圖係表示用以說明TFT (η型 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐）_ 41 - ----------- (請先閲讀背面之注意事項再填寫本頁) 訂
471180 A7 __B7 五、發明説明（39 ) MOSFET)之漏電流（斷開電流）所用的圖式。 第1 3B圖係表示TFT (η型MOSFET)之平 面構造的圖式。 第14圖係表示聚矽TFT之電壓-電流特性的圖式 〇 第1 5圖係表示用以說明在聚矽TFT產生漏電流（ 斷開電流）之一因所用的圖式、 第16圖係表示本發明之第6實施形態之 MOSFET的平面圖。 第1 7圖係表示沿著第1 6圖之元件之XV I I — XVII線之MOSFET的剖面圖。 第18A圖係表示沿著第16圖之元件之XVI I I —XVIII線之MOSFET的剖面圖。 第1 8 B圖係表示用以說明緩和電場之效果所用的圖 式。 第1 9圖係表示比較例之閘極，源極間電壓（V cs ) 與汲極，源極間電流（IDS)之關係的圖式。 經濟部中央標準局員工消費合作社印製 第2 0圖係表示於本發明之MO S F E T之閘極，源 極間電壓（V cs)與源極，源極間電流（I DS)之關係的 圖式。 第21圖係表示本發明之第7實施形態之元件的剖面 圖（沿著第16圖之XVI I I— XVI I I線的剖面圖 )° 第2 2圖係表示本發明之第8實施形態之元件的剖面 -42 - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 47H8〇 A 7 〜一 _^_ i、發明説明（40 ) 構造（上方）及平面構造（下方）的圖式。 第2 3 A圖係表示本發明之第9實施形態之元件之平 面構造的圖式。 第2 3 B圖係表示其等值電路的圖式。 第2 4圖係表示本發明之第1 〇實施形態之元件之平 面構造（上方）及剖面構造（下方）的圓式 第2 5圖係表示用以製造本發明之CMOS (TFT )所用之第1過程的圖式。 第2 6圖係表示用以製造本發明之CMOS (TFT )所用之第2過程的圖式。 第2 7圖係表示用以製造本發明之CMOS (TFT )所用之第3過程的圖式。 第28圖係表示用以製造本發明之CMOS(TFT )所用之第4過程的圖式。 第29圖係表示用以製造本發明之CMOS (TFT )所用之第5過程的圖式。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第3 0圖係表示用以製造本發明之CMOS (TFT )所用之第6過程的圖式。 第3 1圖係表示用以製造本發明之CMOS (TFT )所用之第7過程的圖式。 第3 2圖係表示液晶顯示裝置之構成的方塊圖。 第3 3圖係表示液晶顯示裝置之構成的圖式。 第3 4圖係表示使用實施形態之液晶顯示裝置之電子 機器的圖式。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 -43 - 471180 A7 B7 五、發明説明（41 ) 第3 5圖係表示使用實施形態之液晶顯示裝置之液晶 投影機的圖式。 第3 6圖係表示使用實施形態之液晶顯示裝置之個人 電腦的圖式。 第3 7圖係表示使用實施形態之液晶顯示裝置之讀頁 機的圖式。 \ 第3 8 A圖及第3 8 B圖係表示以往之薄膜電晶體之 一例子的圖式。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -44 -
Claims (1)
- 471180六、申請專利範圍 ~ 附件1 a : (請先閱讀背面之注意事項再填寫本頁) 第861G9G58號專利申請案 中文申請專利範圍修正本 民國9 0年1月修正 1 . 一種薄膜電晶體，係具有：形成於基板上之非單 結晶矽薄膜的通道領域，及在該非單結晶矽薄膜隔著該通 道領域隔離地所形成之第1導電型的第1領域與第2領域 ，及流進與上述第1領域或第2領域近旁之高電場領域所 產生之上述第1導電型相反之導電型之載子的複數載子注 入領域的薄膜電晶體，其特徵爲： 上述複數載子注入領域係沿著閘極互相隔離地配置， 上述通道領域藉著上述複數載子注入領域被區分成複數領 域。 經濟部智慧財產局員工消費合作社印製 2. —種薄膜電晶體，係包含：形成於基板上之非單 結晶矽薄膜的通道領域，及在該非單結晶矽薄膜隔著該通 道領域隔離地所形成之第1導電型的第1領域與第2領域 ，及與形成在上述第1領域與第2領域之間之上述非單結 晶矽薄膜之上述第1導電型相反之導電型的複數第3領域 的薄膜電晶體，其特徵爲： 上述複數第3領域係沿著閘極互相隔離地配置，上述 通道領域藉著上述複數第3領域被區分成複數頜域。 3 .如申請專利範圍第2項所述之薄膜電晶體，其中 ，複數之上述第3領域形成在上述非單結晶矽薄膜上者。 4.如申請專利範圍第2項所述之薄膜電晶體，其中 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 -1 一 經濟部智慧財產局員工消費合作社印製 471180 A8 B8 CS _ D8 六、申請專利範圍 ’上述第3領域係形成在上述第1領域及第2領域之至少 一方與上述通道領域之間的上述非單結晶矽薄膜者。 5，如申請專利範圍第2項所述之薄膜電晶體，其中 ’上述第3領域係形成於上述通道領域內之至少一部分者 〇 6 .如申請專利範圍第1項所述之薄膜電晶體，其中 ’上述第1導電型係N型者。 7 .如申請專利範圍第1項所述之薄膜電晶體，其中 ，上述非單結晶矽薄膜係多結晶矽薄膜者。 8. 如申請專利範圍第7項所述之薄膜電晶體，其中 ，具有上述通道領域，第1領域及第2領域之多結晶矽薄 膜係以低溫處理所形成者。 9. 一種薄膜電晶體，其特徵爲具有：形成於基板上 之非單結晶矽薄膜的通道領域，及在該非單結晶矽薄膜隔 著該通道領域隔離地所形成之第1導電型所成的第1領域 與第2領域； 上述非單結晶矽薄膜之至少上述通道領域之寬度，比 上述第1領域及第2領域之最小寬度大者。 1 〇 .如申請專利範圍第9項所述之薄膜電晶體，其 中，上述通道領域之寬度係5 0 以上者。 1 1 .如申請專利範圍第9項所述之薄膜電晶體，其 中，上述通道領域之寬度係1 0 0 vm以上者。 12. —種薄膜電晶體，係包含：交叉於一閘極而設 於基板上之複數非單結晶矽薄膜，及設於上述各非單結晶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閲讀背面之注意事項再填寫本頁) -2 - 471180 A8 B8 C8 __ D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 石夕薄膜的通道領域’及在非單結晶矽薄膜隔著該通道領域 隔離地所設置之第1導電型半導體所構成的第1領域與第 2領域的薄膜電晶體，其特徵爲： 上述複數非單結晶矽薄膜之上述第1領域之間及上述 第2領域之間分別連接於共通電極，上述複數非單結晶矽 薄膜之最外邊間的尺寸係5 0 μτη以上者。 1 3 .如申請專利範圍第1 2項所述之薄膜電晶體， 其中’上述各非單結晶矽薄膜之通道寬度係1 〇 //m以下 者。 14· 一種薄膜電晶體，係包含：交叉於一閘極而設 於基板上之複數非單結晶矽薄膜，及設於上述各非單結晶 矽薄膜的通道領域，及在非單結晶矽薄膜隔著該通道領域 隔離地所設置之第1導電型半導體所構成的第1領域與第 2領域的薄膜電晶體，其特徵爲： 上述複數非單結晶矽薄膜之上述第1領域之間及上述 第2領域之間分別連接於共通電極，該非單結晶矽薄膜之 該通道領域之寬度係1 0 以下者。 經濟部智慧財產局員工消費合作社印製 1 5 .如申請專利範圍第1項至第1 4項中任何一項 所述之薄膜電晶體，其中，上述通道領域之長度係4 以下者。 16. —種薄膜電晶體，係屬於具有：設於基板上之 半導體薄膜模墊片，及將不純物選擇性地導入於該半導體 薄膜模墊片所形成之源極層與汲極層，及經由絕緣膜相對 向設於上述半導體薄膜模墊片之閘極層的薄膜電晶體’其 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐) ' ~ .-3 " 471180 A8 B8 C8 D8 六、申請專利範圍 特徵爲： (請先閱讀背面之注意事項再填寫本頁) 上述源極層或汲極層之至少一層，係從上述半導體薄 膜模墊片之外緣隔距所定距離形成於內側。 1 7 .如申請專利範圍第1 6項所述之薄膜電晶體’ 其中，避開上述源極層及汲極層之領域，具有與上述半導 體薄膜模墊片之外緣部之至少上述閘極重疊的部分，係形 成未導入不純物之本質層者。 1 8 .如申請專利範圍第1 6項所述之薄膜電晶體， 其中，避開上述源極層及汲極層之領域，具有與上述半導 體薄膜模墊片之外綠部之至少上述閘極重疊的部分係由導 入有與上述源極層及汲極層相反導電型之不純物的不純物 層，及相連於該不純物層之本質層所構成者。 1 9 .如申請專利範圍第1 6項所述之薄膜電晶體， 其中，從上述半導體薄膜模墊子之外緣至上述源極或汲極 爲止之上述所定距離，係1 以上5 以下者。 2 0 .如申請專利範圍第1 6項至第1 9項中任何一 經濟部智慧財產局員工消費合作社印製 項所述之薄膜電晶體，其中，上述半導體薄膜模墊片，係 由退火非結晶矽所作成之聚矽所構成者。 21.如申請專利範圍第16項至第19項中任何一 項所述之薄膜電晶體，其中，薄膜電晶體係在上述閘極與 上述汲極層之間的相對性位置關係，具有偏移者。 2 2 .如申請專利範圍第1 6項至第1 9項中任何一 項所述之薄膜電晶體，其中，薄膜電晶體係具有互相平行 地配設兩條閘極的雙閘極構造者。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 471180 A8 B8 C8 D8 六、申請專利範圍 23. —種薄膜電晶體，其特徵爲具有： 設於基板上之半導體薄膜模墊片，及 將不純物選擇性地導入於上述半導體薄膜模墊片所形 成之源極層與汲極層，及 具有僅與上述半導體薄膜模墊片之外緣部重疊所設置 之第1絕緣膜，及 覆蓋上述半導體薄膜模墊子之表面與上述第1絕緣膜 所形成之第2絕緣膜，及 設於上述第2絕緣膜上之閘極層。 24. —種電路，其特徵爲具有：申請專利範圍第1 項至第14項中任何一項所述之薄膜電晶體。 2 5 . —種驅動電路內藏型液晶顯示裝置，其特徵爲 具有：申請專利範圍第1項至第14項中任何一項所述之 薄膜電晶體。 2 6 .如申請專利範圍第2 5項所述之液晶顯示裝置 ，其中，上述薄膜電晶體係使用在電路者。 2 7 .如申請專利範圍第2 6項所述之液晶顯示裝置 ，其中，上述薄膜電晶體係使用作爲上述電路部之類比開 關機構者。 28. —種液晶顯示裝置，其特徵爲具有：申請專利 範圍第1 6項或第2 3項所述之液晶顯τκ裝置，係具有像 素部者。 29. —種液晶顯示裝置，其特徵爲具有：使用申請 專利範圍第1 6項或2 3項所述之薄膜電晶體所構成的液 本^張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ' .-5 - -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 經濟部智慧財產局員工消費合作社印製 471180 A8 B8 C8 ______ D8 六、申請專利範圍 晶驅動電路。 3 0 —種薄膜電晶體之製造方法，係屬於具有形成 於基板上之非單結晶砂薄膜的通道領域，及在該非單結晶 矽薄膜福著該通道領域隔離地所形成之第1導電型所成的 第1領域與第2領域，及與形成在上述第1領域與上述通 道領域之間及上述第2領域與上述通道領域之間的雙方的 上述第1導電型相反之導電型所成的第3領域；上述通道 領域與上述第1導電型相反之導電型所成的薄膜電晶體之 製造方法，其特徵爲：具有 將非單結晶矽薄膜形成在基板上的矽薄膜形成過程， 及 藉將與第1導電型相反之導電型之不純物離子注入於 該非單結晶矽薄膜之一部分以形成上述第3領域的第3領 域形成過程，及 在上述非單結晶矽薄膜之第3領域上經由閘極絕緣膜 形成閘極的閘極形成過程，及 使用比上述第3領域形成過程之離子注入時之劑量少 之劑量，藉離子注入第1導電型之不純物形成上述第1領 域與第2領域的第1 ，第2領域形成過程。 31. —種薄膜電晶體之製造方法’係屬於具有形成 於基板上之非單結晶矽薄膜的通道領域’及在該非單結晶 矽薄膜隔著該通道領域隔離地所形成之第1導電型所成的 第1領域與第2領域，及與形成在上述第1領域與上述通 道領域之間及上述第2領域與上述通道領域之間的雙方的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公愛） ------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 471180 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 上述第1導電型相反之導電型所成的第3領域的薄膜電晶 體之製造方法，其特徵爲：具有 將非單結晶矽薄膜形成在基板上的矽薄膜形成過程’ 及 在該非單結晶矽薄膜上經由閘極絕緣膜形成閘極的閘 極形成過程，及 將該閘極使用作爲掩蔽而且使用覆蓋上述第1領域與 第2領域之掩蔽材而藉離子注入與第1導電型相反之導電 型不純物，在鄰接於上述通道領域之領域形成第3領域的 第3領域形成過程，及 使用比該第3領域過程之離子注入時劑量少之劑量’ 藉離子注入第1導電型之不純物在鄰接於上述非單結晶矽 薄膜之第3領域之領域形成上述第1領域與第2領域的第 1 ，第2領域形成過程。 3 2 . —種薄膜電晶體之製造方法，係屬使用具有合 併持有P型，N型互補型薄膜電晶體之液晶顯示裝置’具 有：形成於基板上之非單結晶矽薄膜的通道領域，及在該 非單結晶矽薄膜隔著該通道領域隔離地所形成之第1導電 型所成的第1領域與第2頜域，及與形成在這些第1領^ 與第2領域之間的上述非單結晶矽薄膜之上述第1導電型 相反之導電型所成的第3領域的薄膜電晶體之製造方法’ 其特徵爲具有： 將上述第3領域之形成與上述第1導電型相反之導電 型所成之電晶體的第1領域及第2領域之形成同時地實行 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂---------. (請先閱讀背面之注意事項再填寫本頁) .一 Ί 一 471180 A8 B8 C8 D8 六、申請專利範圍 〇 33. —種薄膜電晶體之製造方法’其特徵爲具有： 在基板上堆積非晶質矽之薄膜的過程’及 在該非晶質矽之薄膜照射雷射光’得到結晶化之聚石夕 薄膜的過程，及 將藉由雷射照射所得到之上述聚矽薄膜予以圖案形成 俾形成聚矽模墊子’在該聚矽模墊子上形成閘極絕緣膜’ 而在該閘極絕緣膜上形成閘極的過程’及 形成覆蓋上述聚矽模墊子之外緣部之至少一部分之絕 緣層的過程，及 將上述閘極與上述絕緣層作爲掩蔽而在上述聚砂模墊 子導入不純物，形成源極層與汲極層的過程’及 形成源極與汲極的過程。 (請先閱讀背面之注意事項再填寫本頁) 峰- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 8 -
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17046496 | 1996-06-28 | ||
| JP21190496 | 1996-07-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW471180B true TW471180B (en) | 2002-01-01 |
Family
ID=26493448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW086109058A TW471180B (en) | 1996-06-28 | 1997-06-27 | Thin film transistor, its manufacturing method, circuit and liquid crystal display apparatus using thin film transistor |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6084248A (zh) |
| KR (2) | KR100392967B1 (zh) |
| CN (3) | CN100502047C (zh) |
| TW (1) | TW471180B (zh) |
| WO (1) | WO1998000870A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7944539B2 (en) | 2003-01-30 | 2011-05-17 | Samsung Electronics Co., Ltd. | Liquid crystal display device |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965123B1 (en) | 1997-07-29 | 2005-11-15 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
| US6031263A (en) | 1997-07-29 | 2000-02-29 | Micron Technology, Inc. | DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate |
| US6746893B1 (en) | 1997-07-29 | 2004-06-08 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
| US7196929B1 (en) * | 1997-07-29 | 2007-03-27 | Micron Technology Inc | Method for operating a memory device having an amorphous silicon carbide gate insulator |
| US6794255B1 (en) * | 1997-07-29 | 2004-09-21 | Micron Technology, Inc. | Carburized silicon gate insulators for integrated circuits |
| US7154153B1 (en) | 1997-07-29 | 2006-12-26 | Micron Technology, Inc. | Memory device |
| US6936849B1 (en) | 1997-07-29 | 2005-08-30 | Micron Technology, Inc. | Silicon carbide gate transistor |
| JPH1184418A (ja) * | 1997-09-08 | 1999-03-26 | Sanyo Electric Co Ltd | 表示装置 |
| JPH11338439A (ja) * | 1998-03-27 | 1999-12-10 | Semiconductor Energy Lab Co Ltd | 半導体表示装置の駆動回路および半導体表示装置 |
| US6291325B1 (en) * | 1998-11-18 | 2001-09-18 | Sharp Laboratories Of America, Inc. | Asymmetric MOS channel structure with drain extension and method for same |
| JP4066574B2 (ja) * | 1999-03-04 | 2008-03-26 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| JP2000259097A (ja) * | 1999-03-10 | 2000-09-22 | Hitachi Ltd | 画像表示装置 |
| US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| KR20010056980A (ko) * | 1999-12-17 | 2001-07-04 | 이인환 | 폴리실리콘 박막트랜지스터의 불균일도 개선을 위한트랜스터 슬라이싱 |
| TW565939B (en) * | 2000-04-07 | 2003-12-11 | Koninkl Philips Electronics Nv | Electronic device manufacture |
| US6521492B2 (en) * | 2000-06-12 | 2003-02-18 | Seiko Epson Corporation | Thin-film semiconductor device fabrication method |
| US7217977B2 (en) * | 2004-04-19 | 2007-05-15 | Hrl Laboratories, Llc | Covert transformation of transistor properties as a circuit protection method |
| KR100396696B1 (ko) * | 2000-11-13 | 2003-09-02 | 엘지.필립스 엘시디 주식회사 | 저저항 배선을 갖는 액정 디스플레이 패널 |
| KR100554763B1 (ko) * | 2001-01-29 | 2006-02-22 | 세이코 엡슨 가부시키가이샤 | 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기 |
| JP4790166B2 (ja) * | 2001-07-05 | 2011-10-12 | Ｏｋｉセミコンダクタ株式会社 | 保護トランジスタ |
| JP4190798B2 (ja) * | 2002-05-08 | 2008-12-03 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタ及びその製造方法 |
| JP2003332578A (ja) * | 2002-05-09 | 2003-11-21 | Sharp Corp | 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 |
| US7049667B2 (en) | 2002-09-27 | 2006-05-23 | Hrl Laboratories, Llc | Conductive channel pseudo block process and circuit to inhibit reverse engineering |
| AU2003293540A1 (en) * | 2002-12-13 | 2004-07-09 | Raytheon Company | Integrated circuit modification using well implants |
| CN1316632C (zh) * | 2003-03-18 | 2007-05-16 | 统宝光电股份有限公司 | 具有基体接触的薄膜晶体管组件 |
| JP2005183408A (ja) * | 2003-12-15 | 2005-07-07 | Seiko Epson Corp | 電気光学装置、その駆動回路および電子機器 |
| US7304354B2 (en) * | 2004-02-17 | 2007-12-04 | Silicon Space Technology Corp. | Buried guard ring and radiation hardened isolation structures and fabrication methods |
| US7242063B1 (en) | 2004-06-29 | 2007-07-10 | Hrl Laboratories, Llc | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable |
| KR101112549B1 (ko) * | 2005-01-31 | 2012-06-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| CN100368911C (zh) * | 2005-02-03 | 2008-02-13 | 广辉电子股份有限公司 | 液晶显示装置 |
| CN100368912C (zh) * | 2005-02-03 | 2008-02-13 | 广辉电子股份有限公司 | 液晶显示装置的制造方法 |
| KR20070025845A (ko) | 2005-09-05 | 2007-03-08 | 엘지.필립스 엘시디 주식회사 | 빠른 응답특성을 갖는 전계발광 표시장치 |
| US8278719B2 (en) * | 2005-10-14 | 2012-10-02 | Silicon Space Technology Corp. | Radiation hardened isolation structures and fabrication methods |
| EP2924498A1 (en) | 2006-04-06 | 2015-09-30 | Semiconductor Energy Laboratory Co, Ltd. | Liquid crystal desplay device, semiconductor device, and electronic appliance |
| TWI641897B (zh) | 2006-05-16 | 2018-11-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| US7605413B2 (en) * | 2006-06-16 | 2009-10-20 | Taiwan Seminconductor Manufacturing Co., Ltd. | High voltage devices |
| US7977752B2 (en) * | 2006-06-26 | 2011-07-12 | Advanced Lcd Technologies Development Center Co., Ltd. | Thin-film semiconductor device, lateral bipolar thin-film transistor, hybrid thin-film transistor, MOS thin-film transistor, and method of fabricating thin-film transistor |
| WO2008019329A2 (en) * | 2006-08-04 | 2008-02-14 | Silicon Space Technology Corporation | Improved radiation immunity of integrated circuits using backside die contact and electrically conductive layers |
| US8168487B2 (en) | 2006-09-28 | 2012-05-01 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
| CN101960607B (zh) * | 2008-03-31 | 2013-06-26 | 夏普株式会社 | 半导体装置、其制造方法以及显示装置 |
| JP2010056169A (ja) * | 2008-08-26 | 2010-03-11 | Toshiba Mobile Display Co Ltd | 薄膜トランジスタ及びこれを用いた表示装置 |
| RU2486557C2 (ru) * | 2009-04-09 | 2013-06-27 | Шарп Кабусики Кайся | Устройство отображения |
| MX2012009755A (es) | 2010-02-26 | 2012-09-12 | Novo Nordisk As | Composiciones que contienen anticuerpo estable. |
| WO2011147921A1 (en) | 2010-05-28 | 2011-12-01 | Novo Nordisk A/S | Stable multi-dose compositions comprising an antibody and a preservative |
| CN103730514B (zh) * | 2014-01-23 | 2019-07-19 | 苏州大学 | 薄膜晶体管 |
| CN103811559B (zh) * | 2014-02-21 | 2018-07-06 | 苏州大学 | 一种具有双极型工作特性的薄膜晶体管 |
| EP2960943B1 (en) * | 2014-06-27 | 2019-08-07 | LG Display Co., Ltd. | Thin film transistor of display apparatus |
| CN104952880A (zh) * | 2015-05-06 | 2015-09-30 | 深圳市华星光电技术有限公司 | 双栅极tft基板的制作方法及其结构 |
| CN105097667B (zh) * | 2015-06-24 | 2018-03-30 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板结构的制作方法及低温多晶硅tft基板结构 |
| CN105428240A (zh) * | 2015-12-16 | 2016-03-23 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及制备方法 |
| US10424672B2 (en) * | 2016-02-19 | 2019-09-24 | Silicon Display Technology | Oxide semiconductor transistor |
| US10038058B2 (en) | 2016-05-07 | 2018-07-31 | Silicon Space Technology Corporation | FinFET device structure and method for forming same |
| CN110098262B (zh) * | 2019-05-15 | 2021-10-26 | 云谷（固安）科技有限公司 | 一种薄膜晶体管、显示面板和显示装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731179A (en) * | 1980-07-31 | 1982-02-19 | Sharp Corp | Formation of thin-film transistor |
| JP2642423B2 (ja) * | 1988-07-01 | 1997-08-20 | 株式会社リコー | 半導体装置の製造方法 |
| JP2941816B2 (ja) * | 1988-09-09 | 1999-08-30 | ソニー株式会社 | Ｍｏｓ型トランジスタ |
| JPH02214165A (ja) * | 1989-02-14 | 1990-08-27 | Toshiba Corp | 半導体装置 |
| US5266825A (en) * | 1989-10-18 | 1993-11-30 | Hitachi, Ltd. | Thin-film device |
| JP3190057B2 (ja) * | 1990-07-02 | 2001-07-16 | 株式会社東芝 | 複合集積回路装置 |
| JPH0475387A (ja) * | 1990-07-18 | 1992-03-10 | Sony Corp | Ｍｉｓ型半導体装置 |
| JP2717739B2 (ja) * | 1991-03-01 | 1998-02-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH0685258A (ja) * | 1992-09-03 | 1994-03-25 | Fuji Xerox Co Ltd | 薄膜トランジスタとその製造方法 |
| JPH06123896A (ja) * | 1992-10-13 | 1994-05-06 | Toshiba Corp | 液晶表示装置 |
| JPH07115205A (ja) * | 1993-08-24 | 1995-05-02 | Fujitsu Ltd | 多結晶ＳｉＴＦＴの製造方法 |
| JPH0794744A (ja) * | 1993-09-20 | 1995-04-07 | Hitachi Ltd | Ｍｉｓトランジスタ |
| JPH07147411A (ja) * | 1993-11-24 | 1995-06-06 | Sony Corp | 表示素子基板用半導体装置 |
| US5616935A (en) * | 1994-02-08 | 1997-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit having N-channel and P-channel transistors |
| JP3171764B2 (ja) * | 1994-12-19 | 2001-06-04 | シャープ株式会社 | 半導体装置の製造方法 |
| JPH08330596A (ja) * | 1995-05-31 | 1996-12-13 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法 |
| JP3514002B2 (ja) * | 1995-09-04 | 2004-03-31 | カシオ計算機株式会社 | 表示駆動装置 |
| US5847422A (en) * | 1997-05-19 | 1998-12-08 | Foveonics, Inc. | MOS-based active pixel sensor cell that utilizes the parasitic bipolar action of the cell to output image data |
-
1997
- 1997-06-27 CN CNB2005100544158A patent/CN100502047C/zh not_active Expired - Fee Related
- 1997-06-27 US US09/011,998 patent/US6084248A/en not_active Expired - Lifetime
- 1997-06-27 KR KR10-2002-7006955A patent/KR100392967B1/ko not_active IP Right Cessation
- 1997-06-27 TW TW086109058A patent/TW471180B/zh not_active IP Right Cessation
- 1997-06-27 CN CN97190821A patent/CN1196832A/zh active Pending
- 1997-06-27 CN CNB031077498A patent/CN1270389C/zh not_active Expired - Fee Related
- 1997-06-27 WO PCT/JP1997/002233 patent/WO1998000870A1/ja active IP Right Grant
- 1997-06-27 KR KR10-1998-0701445A patent/KR100374737B1/ko not_active IP Right Cessation
-
2000
- 2000-01-19 US US09/488,038 patent/US6333520B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7944539B2 (en) | 2003-01-30 | 2011-05-17 | Samsung Electronics Co., Ltd. | Liquid crystal display device |
| US8867009B2 (en) | 2003-01-30 | 2014-10-21 | Samsung Display Co., Ltd. | Liquid crystal display device |
| US8958045B2 (en) | 2003-01-30 | 2015-02-17 | Samsung Display Co., Ltd. | Liquid crystal display device |
| US9785024B2 (en) | 2003-01-30 | 2017-10-10 | Samsung Display Co., Ltd. | Liquid crystal display device |
| US10031386B2 (en) | 2003-01-30 | 2018-07-24 | Samsung Display Co., Ltd. | Liquid crystal display device |
| US10416510B2 (en) | 2003-01-30 | 2019-09-17 | Samsung Display Co., Ltd. | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1444288A (zh) | 2003-09-24 |
| US6333520B1 (en) | 2001-12-25 |
| CN1196832A (zh) | 1998-10-21 |
| WO1998000870A1 (fr) | 1998-01-08 |
| CN100502047C (zh) | 2009-06-17 |
| US6084248A (en) | 2000-07-04 |
| KR19990044209A (ko) | 1999-06-25 |
| CN1652353A (zh) | 2005-08-10 |
| KR100392967B1 (ko) | 2003-07-31 |
| CN1270389C (zh) | 2006-08-16 |
| KR100374737B1 (ko) | 2003-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW471180B (en) | Thin film transistor, its manufacturing method, circuit and liquid crystal display apparatus using thin film transistor | |
| US6677609B2 (en) | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor | |
| TW469484B (en) | A method for manufacturing an electrooptical device | |
| JP5323604B2 (ja) | 表示装置及びその製造方法 | |
| KR100831881B1 (ko) | 박막 반도체 장치 | |
| JP4126156B2 (ja) | 液晶表示装置 | |
| JP2003273361A (ja) | 半導体装置およびその製造方法 | |
| JPH10144929A (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
| TWI301907B (en) | Semiconductor device, liquid crystal display device and manfacturing method thereof | |
| US7195960B2 (en) | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor | |
| JP2000349298A (ja) | 電気光学装置およびその作製方法 | |
| KR102586938B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP6291015B2 (ja) | 半導体装置 | |
| JP2005057242A (ja) | 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器 | |
| JP4850763B2 (ja) | 半導体装置の作製方法 | |
| JP2007306011A (ja) | 装置及び電気機器 | |
| JP5577384B2 (ja) | 半導体装置の作製方法 | |
| JP4257482B2 (ja) | 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置 | |
| JP4986347B2 (ja) | 半導体装置の作製方法 | |
| JP4238155B2 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 | |
| JP2008010882A (ja) | 半導体装置 | |
| JP3949650B2 (ja) | アクティブマトリクス型表示装置の作製方法 | |
| JP2005064049A (ja) | 薄膜トランジスタ及びその形成方法及びこの薄膜トランジスタを用いて構成される回路及び表示装置 | |
| KR101338994B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2000091586A (ja) | アクティブマトリックス基板及び液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |