JP2000259097A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP2000259097A JP2000259097A JP11062679A JP6267999A JP2000259097A JP 2000259097 A JP2000259097 A JP 2000259097A JP 11062679 A JP11062679 A JP 11062679A JP 6267999 A JP6267999 A JP 6267999A JP 2000259097 A JP2000259097 A JP 2000259097A
- Authority
- JP
- Japan
- Prior art keywords
- region
- display device
- image display
- drain
- polycrystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000004973 liquid crystal related substance Substances 0.000 claims description 37
- 239000010408 film Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 238000010030 laminating Methods 0.000 abstract 1
- 238000005070 sampling Methods 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 9
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 ドレイン電流の増加現象を抑えた構造のＴＦ
Ｔで構成された出力バッファを有する画像表示装置を提
供する。 【解決手段】 出力バッファのドライバＴＦＴを、それ
よりドレイン側に存在する第１の領域よりしきい値電圧
が高い第２の領域が存在する構造にする。 【効果】 線形性の良い出力バッファを有する高品位の
画像表示装置を実現できる。
Ｔで構成された出力バッファを有する画像表示装置を提
供する。 【解決手段】 出力バッファのドライバＴＦＴを、それ
よりドレイン側に存在する第１の領域よりしきい値電圧
が高い第２の領域が存在する構造にする。 【効果】 線形性の良い出力バッファを有する高品位の
画像表示装置を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は特に多結晶電界効果
トランジスタで構成され、利得が大きく高性能な電圧増
幅回路を含む画像表示装置に関する。
トランジスタで構成され、利得が大きく高性能な電圧増
幅回路を含む画像表示装置に関する。
【０００２】
【従来の技術】図１０、図１１及び図１２を用いて従来
技術におけるＴＦＴ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓ
ｉｓｔｏｒ）液晶表示装置を説明する。図１０は透明絶
縁基板（図示せず）上に設けられたＴＦＴ液晶表示装置
の回路構成図である。画素は液晶容量２０２と多結晶半
導体薄膜トランジスタで構成された画素スイッチ２０１
とから構成されている。画素スイッチ２０１のゲートは
ゲート線２０４を介してゲート線走査レジスタ２０５に
よって駆動される。画素スイッチ２０１のドレインは信
号線２０３を介して出力バッファ２０６に接続されてい
る。一方、アナログ信号入力線２１２は信号サンプリン
グスイッチ２１１を経て信号サンプリング容量２１０に
接続されており、更に信号ホールドスイッチ２０８、信
号ホールド容量２０７を介して、出力バッファ２０６に
入力している。ここで、信号サンプリングスイッチ２１
１は信号サンプリングレジスタ２１３により制御され
る。また、信号ホールドスイッチ２０８と出力バッファ
２０６は信号ホールド線２０９により制御される。
技術におけるＴＦＴ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓ
ｉｓｔｏｒ）液晶表示装置を説明する。図１０は透明絶
縁基板（図示せず）上に設けられたＴＦＴ液晶表示装置
の回路構成図である。画素は液晶容量２０２と多結晶半
導体薄膜トランジスタで構成された画素スイッチ２０１
とから構成されている。画素スイッチ２０１のゲートは
ゲート線２０４を介してゲート線走査レジスタ２０５に
よって駆動される。画素スイッチ２０１のドレインは信
号線２０３を介して出力バッファ２０６に接続されてい
る。一方、アナログ信号入力線２１２は信号サンプリン
グスイッチ２１１を経て信号サンプリング容量２１０に
接続されており、更に信号ホールドスイッチ２０８、信
号ホールド容量２０７を介して、出力バッファ２０６に
入力している。ここで、信号サンプリングスイッチ２１
１は信号サンプリングレジスタ２１３により制御され
る。また、信号ホールドスイッチ２０８と出力バッファ
２０６は信号ホールド線２０９により制御される。
【０００３】次に本従来技術の動作を説明する。アナロ
グ信号入力線２１２から入力されたアナログ画像信号
は、信号サンプリングレジスタ２１３により順次走査さ
れる信号サンプリングスイッチ２１１を介して、信号サ
ンプリング容量２１０に記憶される。一行分の画素信号
が信号サンプリング容量２１０に記憶された後、これら
の画像信号は、水平ブランキング期間内に信号ホールド
線２０９のクロックにより、信号ホールドスイッチ２０
８を介して信号ホールド容量２０７に転送され、出力バ
ッファ２０６に入力される。出力バッファ２０６は入力
された信号に応じた出力を信号線２０３に供給する。こ
の時、ゲート線走査レジスタ２０５が駆動され、所定の
ゲート線２０４が選択されて一行分の画素スイッチ２０
１が導通状態となる。その結果、信号線２０３に供給さ
れた出力信号は液晶容量２０２に書き込まれる。
グ信号入力線２１２から入力されたアナログ画像信号
は、信号サンプリングレジスタ２１３により順次走査さ
れる信号サンプリングスイッチ２１１を介して、信号サ
ンプリング容量２１０に記憶される。一行分の画素信号
が信号サンプリング容量２１０に記憶された後、これら
の画像信号は、水平ブランキング期間内に信号ホールド
線２０９のクロックにより、信号ホールドスイッチ２０
８を介して信号ホールド容量２０７に転送され、出力バ
ッファ２０６に入力される。出力バッファ２０６は入力
された信号に応じた出力を信号線２０３に供給する。こ
の時、ゲート線走査レジスタ２０５が駆動され、所定の
ゲート線２０４が選択されて一行分の画素スイッチ２０
１が導通状態となる。その結果、信号線２０３に供給さ
れた出力信号は液晶容量２０２に書き込まれる。
【０００４】図１１は画素スイッチ２０１の断面構造図
である。ｉ領域２２４、ｎ−領域２２５、ｉ領域２２６
でチャネル領域が構成され、その両側のｐ＋領域でソー
ス２２３、ドレイン２２７が構成されている。これらは
多結晶半導体膜で形成されている。チャネル領域上には
絶縁膜２２２を介してゲート電極２２１が設けられてい
る。本従来技術の画素スイッチ２０１は、チャネル領域
にｎ−領域２２５を設けることによってドレインとの間
にｉ層を挟んだ逆方向ｐｉｎ接合を形成し、オフ状態に
おけるリーク電流の低減を図っている。このような従来
技術は特開平８−３２０６９号公報に詳しく開示されて
いる。
である。ｉ領域２２４、ｎ−領域２２５、ｉ領域２２６
でチャネル領域が構成され、その両側のｐ＋領域でソー
ス２２３、ドレイン２２７が構成されている。これらは
多結晶半導体膜で形成されている。チャネル領域上には
絶縁膜２２２を介してゲート電極２２１が設けられてい
る。本従来技術の画素スイッチ２０１は、チャネル領域
にｎ−領域２２５を設けることによってドレインとの間
にｉ層を挟んだ逆方向ｐｉｎ接合を形成し、オフ状態に
おけるリーク電流の低減を図っている。このような従来
技術は特開平８−３２０６９号公報に詳しく開示されて
いる。
【０００５】また、特開平８−３２０６９号公報には、
周辺回路である出力バッファ２０６を多結晶半導体薄膜
トランジスタで構成する技術も開示されている。図１２
にこのトランジスタの断面構造を示す。このトランジス
タはＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ−Ｄｒａｉ
ｎ）構造で構成されている。上述の画素スイッチ２０１
のトランジスタと構造が異なっている理由は、このトラ
ンジスタは低いリーク電流よりも高速動作が要求される
為である。 ｉ領域２３５でチャネル領域が構成され、
その両側のｎ＋領域とｎ−領域の２つの領域でソース２
３３、２３４、ドレイン２３７、２３６が構成されてい
る。これらは多結晶半導体膜で形成されている。チャネ
ル領域上には絶縁膜２３２を介してゲート電極２３１が
設けられている。
周辺回路である出力バッファ２０６を多結晶半導体薄膜
トランジスタで構成する技術も開示されている。図１２
にこのトランジスタの断面構造を示す。このトランジス
タはＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ−Ｄｒａｉ
ｎ）構造で構成されている。上述の画素スイッチ２０１
のトランジスタと構造が異なっている理由は、このトラ
ンジスタは低いリーク電流よりも高速動作が要求される
為である。 ｉ領域２３５でチャネル領域が構成され、
その両側のｎ＋領域とｎ−領域の２つの領域でソース２
３３、２３４、ドレイン２３７、２３６が構成されてい
る。これらは多結晶半導体膜で形成されている。チャネ
ル領域上には絶縁膜２３２を介してゲート電極２３１が
設けられている。
【０００６】
【発明が解決しようとする課題】しかしながら、出力バ
ッファ２０６を多結晶半導体薄膜トランジスタで構成し
た場合、このトランジスタの電流電圧特性を示す図１３
から明らかなように、ドレイン電圧Ｖｄｓがピンチオフ
電圧ＶＡを越えたとき、ドレイン電流Ｉｄｓの実際の値
２４１は本来の飽和特性値２４２とはならず、これに比
べてかなり大きくなってしまうというドレイン電流の増
加現象が生じることが明らかとなった。
ッファ２０６を多結晶半導体薄膜トランジスタで構成し
た場合、このトランジスタの電流電圧特性を示す図１３
から明らかなように、ドレイン電圧Ｖｄｓがピンチオフ
電圧ＶＡを越えたとき、ドレイン電流Ｉｄｓの実際の値
２４１は本来の飽和特性値２４２とはならず、これに比
べてかなり大きくなってしまうというドレイン電流の増
加現象が生じることが明らかとなった。
【０００７】この現象の発生原因としては次のことが考
えられる。 図１２におけるｉ領域２３５とｎ−領域２
３６との境界には比較的大きな電界が印可されるため、
この境界領域においてインパクトイオン化に起因する電
子・正孔対が発生する。発生した正孔はチャネル内で電
子と対消滅しつつソース２３４に向かって流れるが、こ
の過程でドレイン２３６近傍のチャネル内における正孔
の密度が上昇し、この部分のチャネルポテンシャルが引
き下がる。この結果、ドレイン電圧を上げると、ドレイ
ン２３６近傍の見かけ上のしきい値電圧Ｖｔｈが小さく
なり、ドレイン電流は上記の正孔起因の電流成分だけ増
大する。
えられる。 図１２におけるｉ領域２３５とｎ−領域２
３６との境界には比較的大きな電界が印可されるため、
この境界領域においてインパクトイオン化に起因する電
子・正孔対が発生する。発生した正孔はチャネル内で電
子と対消滅しつつソース２３４に向かって流れるが、こ
の過程でドレイン２３６近傍のチャネル内における正孔
の密度が上昇し、この部分のチャネルポテンシャルが引
き下がる。この結果、ドレイン電圧を上げると、ドレイ
ン２３６近傍の見かけ上のしきい値電圧Ｖｔｈが小さく
なり、ドレイン電流は上記の正孔起因の電流成分だけ増
大する。
【０００８】このドレイン電流の増加現象は、一般に負
帰還増幅器で構成される出力バッファ２０６に影響を与
える。すなわち、出力バッファの線形性を確保するため
に、増幅器の利得を十分に大きく設計しなくてはならな
い。しかしながらこの現象が生じると、ドレインコンダ
クタンスが異常に大きくなり、増幅器の高利得設計が極
めて困難になってしまう。
帰還増幅器で構成される出力バッファ２０６に影響を与
える。すなわち、出力バッファの線形性を確保するため
に、増幅器の利得を十分に大きく設計しなくてはならな
い。しかしながらこの現象が生じると、ドレインコンダ
クタンスが異常に大きくなり、増幅器の高利得設計が極
めて困難になってしまう。
【０００９】本発明の目的は、ドレイン電流の増加現象
を抑えた構造のＴＦＴで構成された出力バッファ等の電
圧増幅回路を有する画像表示装置を提供することにあ
る。
を抑えた構造のＴＦＴで構成された出力バッファ等の電
圧増幅回路を有する画像表示装置を提供することにあ
る。
【００１０】
【課題を解決するための手段】上記目的は、 画素マト
リクスが形成された絶縁基板と、この絶縁基板と対向す
る基板との間に液晶層が設けられた画像表示部を有する
画像表示装置において、絶縁基板上の上記液晶層側に、
信号線群と、この信号線群を介して画素マトリクスを駆
動する駆動回路と、駆動回路と信号線群との間に設けら
れた多結晶半導体薄膜トランジスタにより構成された電
圧増幅回路を形成し、この多結晶半導体薄膜トランジス
タのチャネル、ソースおよびドレインを多結晶半導体膜
で構成し、この多結晶半導体膜上にゲート絶縁膜および
ゲート電極をこの順序で積層形成し、かつそれよりドレ
イン側に存在する第１の領域よりしきい値電圧が高い第
２の領域が存在するように成すことにより達成できる。
リクスが形成された絶縁基板と、この絶縁基板と対向す
る基板との間に液晶層が設けられた画像表示部を有する
画像表示装置において、絶縁基板上の上記液晶層側に、
信号線群と、この信号線群を介して画素マトリクスを駆
動する駆動回路と、駆動回路と信号線群との間に設けら
れた多結晶半導体薄膜トランジスタにより構成された電
圧増幅回路を形成し、この多結晶半導体薄膜トランジス
タのチャネル、ソースおよびドレインを多結晶半導体膜
で構成し、この多結晶半導体膜上にゲート絶縁膜および
ゲート電極をこの順序で積層形成し、かつそれよりドレ
イン側に存在する第１の領域よりしきい値電圧が高い第
２の領域が存在するように成すことにより達成できる。
【００１１】
【発明の実施の形態】実施例１ 図１から図４を用いて、本発明の実施例１のＴＦＴ液晶
表示装置を説明する。図１は透明絶縁基板（図示せず）
上に設けられたＴＦＴ液晶表示装置の回路構成図であ
る。画素は液晶容量２と多結晶薄膜トランジスタで構成
された画素スイッチ１とから構成されている。画素スイ
ッチ１のゲートはゲート線４を介してゲート線走査レジ
スタ５によって駆動される。画素スイッチ１のドレイン
は信号線３を介して出力バッファ６に接続されている。
一方、デジタル信号入力線１４は信号サンプリングスイ
ッチ１３を経て信号サンプリング容量１２に接続されて
おり、更に信号ホールドスイッチ１０、信号ホールド容
量９を介して、６４階調選択方式ＤＡ変換器７に入力し
ている。６４階調選択方式ＤＡ変換器７の出力は出力バ
ッファ６に入力している。さらに、６４階調選択方式Ｄ
Ａ変換器７には、別に６４階調基準信号線８が入力して
いる。ここで、信号サンプリングスイッチ１３は信号サ
ンプリングレジスタ１５により制御される。また、信号
ホールドスイッチ１０と出力バッファ６は信号ホールド
線１１により制御される。ここで、デジタル信号入力線
１４は６ビット分の６本存在する。従って、信号サンプ
リングスイッチ１３、信号サンプリング容量１２、信号
ホールドスイッチ１０、信号ホールド容量９もそれぞれ
各列毎に６個ずつ存在するが、ここでは図示していな
い。液晶容量２に関しても、液晶や対向基板等は簡略化
のため図示していない。
表示装置を説明する。図１は透明絶縁基板（図示せず）
上に設けられたＴＦＴ液晶表示装置の回路構成図であ
る。画素は液晶容量２と多結晶薄膜トランジスタで構成
された画素スイッチ１とから構成されている。画素スイ
ッチ１のゲートはゲート線４を介してゲート線走査レジ
スタ５によって駆動される。画素スイッチ１のドレイン
は信号線３を介して出力バッファ６に接続されている。
一方、デジタル信号入力線１４は信号サンプリングスイ
ッチ１３を経て信号サンプリング容量１２に接続されて
おり、更に信号ホールドスイッチ１０、信号ホールド容
量９を介して、６４階調選択方式ＤＡ変換器７に入力し
ている。６４階調選択方式ＤＡ変換器７の出力は出力バ
ッファ６に入力している。さらに、６４階調選択方式Ｄ
Ａ変換器７には、別に６４階調基準信号線８が入力して
いる。ここで、信号サンプリングスイッチ１３は信号サ
ンプリングレジスタ１５により制御される。また、信号
ホールドスイッチ１０と出力バッファ６は信号ホールド
線１１により制御される。ここで、デジタル信号入力線
１４は６ビット分の６本存在する。従って、信号サンプ
リングスイッチ１３、信号サンプリング容量１２、信号
ホールドスイッチ１０、信号ホールド容量９もそれぞれ
各列毎に６個ずつ存在するが、ここでは図示していな
い。液晶容量２に関しても、液晶や対向基板等は簡略化
のため図示していない。
【００１２】次に本実施例の動作を説明する。デジタル
信号入力線１４から入力されたデジタル画像信号は、信
号サンプリングレジスタ１５により順次走査される信号
サンプリングスイッチ１３を介して、信号サンプリング
容量１２に記憶される。一行分の画素信号が信号サンプ
リング容量１２に記憶された後、これらの画像信号は、
水平ブランキング期間内に信号ホールド線１１のクロッ
クにより、信号ホールドスイッチ１０を介して信号ホー
ルド容量９に転送され、６４階調選択方式ＤＡ変換器７
に入力される。６４階調選択方式ＤＡ変換器７は一種の
マルチプレクサとして動作し、入力された６ビット信号
に対応する出力電圧信号を、６４階調基準信号線から選
択し、この出力電圧信号は出力バッファ６に入力され
る。出力バッファ６は入力された信号に応じた出力を信
号線３に供給する。この時、ゲート線走査レジスタ５が
駆動され、所定のゲート線４が選択されて一行分の画素
スイッチ１が導通状態となる。その結果、信号線３に供
給された出力信号は液晶容量２に書き込まれる。
信号入力線１４から入力されたデジタル画像信号は、信
号サンプリングレジスタ１５により順次走査される信号
サンプリングスイッチ１３を介して、信号サンプリング
容量１２に記憶される。一行分の画素信号が信号サンプ
リング容量１２に記憶された後、これらの画像信号は、
水平ブランキング期間内に信号ホールド線１１のクロッ
クにより、信号ホールドスイッチ１０を介して信号ホー
ルド容量９に転送され、６４階調選択方式ＤＡ変換器７
に入力される。６４階調選択方式ＤＡ変換器７は一種の
マルチプレクサとして動作し、入力された６ビット信号
に対応する出力電圧信号を、６４階調基準信号線から選
択し、この出力電圧信号は出力バッファ６に入力され
る。出力バッファ６は入力された信号に応じた出力を信
号線３に供給する。この時、ゲート線走査レジスタ５が
駆動され、所定のゲート線４が選択されて一行分の画素
スイッチ１が導通状態となる。その結果、信号線３に供
給された出力信号は液晶容量２に書き込まれる。
【００１３】出力バッファ６は差動増幅器で構成されて
おり、図２に示すように、ドライバＴＦＴ２１，２４、
負荷ＴＦＴ２２，２５、電流源ＴＦＴ２３より構成され
ている。ドライバＴＦＴ２１，２４の断面構造図を図３
に示す。 ｐ−領域３４、ｉ領域３５でチャネル領域が
構成され、その両側のｎ＋領域でソース３３、ドレイン
３６が構成されている。これらは多結晶Ｓｉ半導体膜で
形成されている。チャネル領域上には絶縁膜３２を介し
てゲート電極３１が設けられている。
おり、図２に示すように、ドライバＴＦＴ２１，２４、
負荷ＴＦＴ２２，２５、電流源ＴＦＴ２３より構成され
ている。ドライバＴＦＴ２１，２４の断面構造図を図３
に示す。 ｐ−領域３４、ｉ領域３５でチャネル領域が
構成され、その両側のｎ＋領域でソース３３、ドレイン
３６が構成されている。これらは多結晶Ｓｉ半導体膜で
形成されている。チャネル領域上には絶縁膜３２を介し
てゲート電極３１が設けられている。
【００１４】図４にソース３３を接地した場合のドライ
バＴＦＴ２１，２４単体の電流電圧特性を示す。
バＴＦＴ２１，２４単体の電流電圧特性を示す。
【００１５】図から明らかなように、ドレイン電圧Ｖｄ
ｓがピンチオフ電圧ＶＡを越えても、ドレイン電流Ｉｄ
ｓの実際の値３８は本来の飽和特性値３９のままであ
る。 そしてＶＢを越えて初めてドレイン電流が増加し
始める。
ｓがピンチオフ電圧ＶＡを越えても、ドレイン電流Ｉｄ
ｓの実際の値３８は本来の飽和特性値３９のままであ
る。 そしてＶＢを越えて初めてドレイン電流が増加し
始める。
【００１６】このように、ピンチオフ電圧ＶＡを越えて
も、ドレイン電流Ｉｄｓの実際の値３８が本来の飽和特
性値３９のまま一定値を保つ理由としては次のことが考
えられる。ドライバＴＦＴ２１，２４のｉ領域３５とド
レイン３６との境界には比較的大きな電界が印可される
ため、この境界領域においてはインパクトイオン化に起
因する電子・正孔対が発生する。発生した正孔はチャネ
ル内で電子と対消滅しつつソース３３に向かって流れる
が、この過程でドレイン３６近傍のチャネル内における
正孔の密度が上昇し、この部分のチャネルポテンシャル
が引き下げる。ここまでは従来技術における説明と同じ
である。しかしながら本実施例においては、チャネル領
域のソース３３側にｉ領域３５よりしきい値電圧Ｖｔｈ
が大きいｐ−領域３４が設けられているため、ドレイン
電流特性はｐ−領域３４で規定される。即ち、本ＴＦＴ
の実効的チャネルを構成するのはｐ−領域３４であり、
ｉ領域３５は付加的に設けられているにすぎない。この
結果、 正孔の密度上昇によりｉ領域３５のＶｔｈが見
かけ上いくら小さくなっても、ドレイン電流Ｉｄｓの実
際の値３８は増加せず、本来の飽和特性値３９のまま一
定値を保つ。 そしてインパクトイオン化によって生じ
た正孔がｐ−領域３４にまで拡散し始める電圧すなわち
図４中でＶＢで示した電圧を越えて初めてドレイン電流
が増加し始める。
も、ドレイン電流Ｉｄｓの実際の値３８が本来の飽和特
性値３９のまま一定値を保つ理由としては次のことが考
えられる。ドライバＴＦＴ２１，２４のｉ領域３５とド
レイン３６との境界には比較的大きな電界が印可される
ため、この境界領域においてはインパクトイオン化に起
因する電子・正孔対が発生する。発生した正孔はチャネ
ル内で電子と対消滅しつつソース３３に向かって流れる
が、この過程でドレイン３６近傍のチャネル内における
正孔の密度が上昇し、この部分のチャネルポテンシャル
が引き下げる。ここまでは従来技術における説明と同じ
である。しかしながら本実施例においては、チャネル領
域のソース３３側にｉ領域３５よりしきい値電圧Ｖｔｈ
が大きいｐ−領域３４が設けられているため、ドレイン
電流特性はｐ−領域３４で規定される。即ち、本ＴＦＴ
の実効的チャネルを構成するのはｐ−領域３４であり、
ｉ領域３５は付加的に設けられているにすぎない。この
結果、 正孔の密度上昇によりｉ領域３５のＶｔｈが見
かけ上いくら小さくなっても、ドレイン電流Ｉｄｓの実
際の値３８は増加せず、本来の飽和特性値３９のまま一
定値を保つ。 そしてインパクトイオン化によって生じ
た正孔がｐ−領域３４にまで拡散し始める電圧すなわち
図４中でＶＢで示した電圧を越えて初めてドレイン電流
が増加し始める。
【００１７】このように、本実施例のＴＦＴでは、従来
技術のＴＦＴに現れる、ドレイン電流の増加現象が現れ
ない。この結果、差動増幅器のドライバＴＦＴ２１，２
４のドレインコンダクタンスは極めて低い値に設計する
ことが可能となり、（相互コンダクタンス）／（ドレイ
ンコンダクタンス）の値で近似できる差動増幅器の利得
を十分に確保することが可能となる。
技術のＴＦＴに現れる、ドレイン電流の増加現象が現れ
ない。この結果、差動増幅器のドライバＴＦＴ２１，２
４のドレインコンダクタンスは極めて低い値に設計する
ことが可能となり、（相互コンダクタンス）／（ドレイ
ンコンダクタンス）の値で近似できる差動増幅器の利得
を十分に確保することが可能となる。
【００１８】なお、図２において、電流源ＴＦＴ２３に
も図３と同様な構造を採用することが好ましい。また、
負荷ＴＦＴ２２，２５にも図３とはｐとｎを逆極性にし
た構造を採用することが好ましい。また、これらのＴＦ
Ｔのうちの一部に本実施例の構造を採用しても一定の効
果がある。
も図３と同様な構造を採用することが好ましい。また、
負荷ＴＦＴ２２，２５にも図３とはｐとｎを逆極性にし
た構造を採用することが好ましい。また、これらのＴＦ
Ｔのうちの一部に本実施例の構造を採用しても一定の効
果がある。
【００１９】本実施例では、ドライバＴＦＴ２１，２４
をｎチャネルとしたが、ｐとｎを逆にすることも設計の
自由度として可能である。また、コプレーナ構造のＴＦ
Ｔを用いたが、逆スタガ等、変形構造を用いることも本
発明の趣旨を外れない限り可能である。またｐ−領域３
４はソース３３と接していなくとも、両者の間に例えば
新たなｉ領域が設けてあっても、本発明の効果が得られ
ることは原理的に明らかである。
をｎチャネルとしたが、ｐとｎを逆にすることも設計の
自由度として可能である。また、コプレーナ構造のＴＦ
Ｔを用いたが、逆スタガ等、変形構造を用いることも本
発明の趣旨を外れない限り可能である。またｐ−領域３
４はソース３３と接していなくとも、両者の間に例えば
新たなｉ領域が設けてあっても、本発明の効果が得られ
ることは原理的に明らかである。
【００２０】また本実施例においては、液晶表示部の構
造には本質的には制限はない。すなわち反射型、透過型
いずれのタイプでも良く、ＴＮ（Ｔｗｉｓｔ−Ｎｅｍａ
ｔｉｃ）、ＧＨ（Ｇｕｅｓｔ−Ｈｏｓｔ）等、様々な液
晶に適用可能である。
造には本質的には制限はない。すなわち反射型、透過型
いずれのタイプでも良く、ＴＮ（Ｔｗｉｓｔ−Ｎｅｍａ
ｔｉｃ）、ＧＨ（Ｇｕｅｓｔ−Ｈｏｓｔ）等、様々な液
晶に適用可能である。
【００２１】本実施例においては、 ＴＦＴのドレイン
コンダクタンスを低下させることが可能であるが、 ｐ
−領域３４がソース３３と接しているため、ＴＦＴのソ
ースとドレインの接続を反転させた場合、本発明の効果
は無くなり、ドレインコンダクタンスはより大きくなっ
てしまう。また、より低電圧でソースからドレインへの
パンチスルーが生じるようになる。従って本実施例にお
いては、ソースとドレインの方向性は大切であり、差動
増幅器として用いる限り、動作中にソースとドレインの
極性反転を行うことは好ましくない。
コンダクタンスを低下させることが可能であるが、 ｐ
−領域３４がソース３３と接しているため、ＴＦＴのソ
ースとドレインの接続を反転させた場合、本発明の効果
は無くなり、ドレインコンダクタンスはより大きくなっ
てしまう。また、より低電圧でソースからドレインへの
パンチスルーが生じるようになる。従って本実施例にお
いては、ソースとドレインの方向性は大切であり、差動
増幅器として用いる限り、動作中にソースとドレインの
極性反転を行うことは好ましくない。
【００２２】実施例２ 本実施例は実施例１のＴＦＴ液晶表示装置における差動
増幅器を構成するＴＦＴの構造を変えたものである。そ
の断面構造を図５に示す。
増幅器を構成するＴＦＴの構造を変えたものである。そ
の断面構造を図５に示す。
【００２３】小結晶粒領域４４、大結晶粒領域４５でチ
ャネル領域が構成され、その両側のｎ＋領域でソース４
３、ドレイン４６が構成されている。これらは多結晶Ｓ
ｉ半導体膜で形成されている。チャネル領域上にはゲー
ト絶縁膜４２を介してゲート電極４１が設けられてい
る。
ャネル領域が構成され、その両側のｎ＋領域でソース４
３、ドレイン４６が構成されている。これらは多結晶Ｓ
ｉ半導体膜で形成されている。チャネル領域上にはゲー
ト絶縁膜４２を介してゲート電極４１が設けられてい
る。
【００２４】本実施例においては、チャネル領域におけ
る結晶粒のサイズをドレイン４６側よりソース４３側を
小さくすることによって、ソース４３側のチャネルのし
きい値電圧Ｖｔｈの方を大きくしている。これは、結晶
粒界に多く存在するキャリア捕獲準位によってＴＦＴの
Ｖｔｈが増加するという事実を利用し、チャネル領域の
ソース４３側を結晶粒界の多い小結晶粒領域４４とした
ものである。
る結晶粒のサイズをドレイン４６側よりソース４３側を
小さくすることによって、ソース４３側のチャネルのし
きい値電圧Ｖｔｈの方を大きくしている。これは、結晶
粒界に多く存在するキャリア捕獲準位によってＴＦＴの
Ｖｔｈが増加するという事実を利用し、チャネル領域の
ソース４３側を結晶粒界の多い小結晶粒領域４４とした
ものである。
【００２５】したがって、本実施例のＴＦＴ構造によっ
ても、原理的に実施例１と同様にインパクトイオン化の
よるドレインコンダクタンス増加を抑制することができ
る。
ても、原理的に実施例１と同様にインパクトイオン化の
よるドレインコンダクタンス増加を抑制することができ
る。
【００２６】本実施例は、不純物のチャネルへの導入が
不要であること、ドレイン端の粒界欠陥準位が少ないこ
とによってインパクトイオン化そのものを少なくするこ
とができること、等の利点がある。
不要であること、ドレイン端の粒界欠陥準位が少ないこ
とによってインパクトイオン化そのものを少なくするこ
とができること、等の利点がある。
【００２７】なお、本実施例においても実施例１で述べ
た種々の変形が可能である。
た種々の変形が可能である。
【００２８】実施例３ 本実施例は実施例１のＴＦＴ液晶表示装置における差動
増幅器を構成するＴＦＴの構造を変えたものである。そ
の断面構造を図６に示す。
増幅器を構成するＴＦＴの構造を変えたものである。そ
の断面構造を図６に示す。
【００２９】ｉ領域５５でチャネル領域が構成され、そ
の両側のｎ＋領域でソース５３、ドレイン５６が構成さ
れている。これらは多結晶Ｓｉ半導体膜で形成されてい
る。チャネル領域上にはゲート絶縁膜５２を介してゲー
ト電極５１が設けられている。ゲート絶縁膜５２の膜厚
はドレイン５６側よりソース５３側の方が厚い。
の両側のｎ＋領域でソース５３、ドレイン５６が構成さ
れている。これらは多結晶Ｓｉ半導体膜で形成されてい
る。チャネル領域上にはゲート絶縁膜５２を介してゲー
ト電極５１が設けられている。ゲート絶縁膜５２の膜厚
はドレイン５６側よりソース５３側の方が厚い。
【００３０】本実施例においては、ゲート絶縁膜５２の
膜厚をドレイン５６側よりソース５３側を厚くすること
によって、ソース５３側のチャネルのしきい値電圧Ｖｔ
ｈの方を大きくしている。
膜厚をドレイン５６側よりソース５３側を厚くすること
によって、ソース５３側のチャネルのしきい値電圧Ｖｔ
ｈの方を大きくしている。
【００３１】したがって、本実施例のＴＦＴ構造によっ
ても、原理的に実施例１と同様にインパクトイオン化の
よるドレインコンダクタンス増加を抑制することができ
る。
ても、原理的に実施例１と同様にインパクトイオン化の
よるドレインコンダクタンス増加を抑制することができ
る。
【００３２】本実施例は、不純物のチャネルへの導入が
不要であること、チャネル膜に何らの加工も不要である
こと等の利点がある。
不要であること、チャネル膜に何らの加工も不要である
こと等の利点がある。
【００３３】なお、本実施例においても実施例１で述べ
た種々の変形が可能である。
た種々の変形が可能である。
【００３４】実施例４ 本実施例は実施例１のＴＦＴ液晶表示装置における差動
増幅器を構成するＴＦＴの構造を変えたものである。そ
の断面構造を図７に示す。
増幅器を構成するＴＦＴの構造を変えたものである。そ
の断面構造を図７に示す。
【００３５】ｉ領域６５でチャネル領域が構成され、そ
の両側のｎ＋領域でソース６３、ドレイン６６が構成さ
れている。これらは多結晶Ｓｉ半導体膜で形成されてい
る。チャネル領域上にはゲート絶縁膜６２を介してゲー
ト電極６１が設けられている。ｉ領域６５の膜厚はドレ
イン６６側よりソース６３側の方が厚い。
の両側のｎ＋領域でソース６３、ドレイン６６が構成さ
れている。これらは多結晶Ｓｉ半導体膜で形成されてい
る。チャネル領域上にはゲート絶縁膜６２を介してゲー
ト電極６１が設けられている。ｉ領域６５の膜厚はドレ
イン６６側よりソース６３側の方が厚い。
【００３６】本実施例においては、 ｉ領域６５の膜厚
をドレイン６６側よりソース６３側を厚くすることによ
って、ソース６３側のチャネルのしきい値電圧Ｖｔｈの
方を大きくしている。これは、チャネル膜厚が厚くなれ
ば単位面積当たりのキャリア捕獲準位密度が大きくなり
ＴＦＴのＶｔｈが増加するという事実を利用し、チャネ
ル領域のソース６３側をドレイン６６側より膜厚を厚く
したものである。
をドレイン６６側よりソース６３側を厚くすることによ
って、ソース６３側のチャネルのしきい値電圧Ｖｔｈの
方を大きくしている。これは、チャネル膜厚が厚くなれ
ば単位面積当たりのキャリア捕獲準位密度が大きくなり
ＴＦＴのＶｔｈが増加するという事実を利用し、チャネ
ル領域のソース６３側をドレイン６６側より膜厚を厚く
したものである。
【００３７】したがって、本実施例のＴＦＴ構造によっ
ても、原理的に実施例１と同様にインパクトイオン化の
よるドレインコンダクタンス増加を抑制することができ
る。
ても、原理的に実施例１と同様にインパクトイオン化の
よるドレインコンダクタンス増加を抑制することができ
る。
【００３８】本実施例は、不純物のチャネルへの導入が
不要であること、ドレイン端のチャネル領域の膜厚が薄
い分、インパクトイオン化の発生量が小さくなること等
の利点がある。
不要であること、ドレイン端のチャネル領域の膜厚が薄
い分、インパクトイオン化の発生量が小さくなること等
の利点がある。
【００３９】なお、本実施例においても実施例１で述べ
た種々の変形が可能である。
た種々の変形が可能である。
【００４０】実施例５ 本実施例は実施例１のＴＦＴ液晶表示装置における差動
増幅器を構成するＴＦＴの構造を変えたものである。そ
の断面構造を図８に示す。
増幅器を構成するＴＦＴの構造を変えたものである。そ
の断面構造を図８に示す。
【００４１】ｉ領域７５でチャネル領域が構成され、そ
の両側のｎ＋領域でソース７３、ドレイン７６が構成さ
れている。これらは多結晶Ｓｉ半導体膜で形成されてい
る。チャネル領域上にはゲート絶縁膜７２を介してゲー
ト電極７１、７７が設けられている。ここで、ソース７
３側のゲート電極７１の仕事関数の方が、ドレイン７６
側のゲート電極７７の仕事関数より大きい材料で構成さ
れている。
の両側のｎ＋領域でソース７３、ドレイン７６が構成さ
れている。これらは多結晶Ｓｉ半導体膜で形成されてい
る。チャネル領域上にはゲート絶縁膜７２を介してゲー
ト電極７１、７７が設けられている。ここで、ソース７
３側のゲート電極７１の仕事関数の方が、ドレイン７６
側のゲート電極７７の仕事関数より大きい材料で構成さ
れている。
【００４２】本実施例においては、 ゲート電極の仕事
関数をドレイン７６側よりソース７３側を大きくするこ
とによって、ソース７３側のチャネルのしきい値電圧Ｖ
ｔｈの方を大きくしている。
関数をドレイン７６側よりソース７３側を大きくするこ
とによって、ソース７３側のチャネルのしきい値電圧Ｖ
ｔｈの方を大きくしている。
【００４３】したがって、本実施例のＴＦＴ構造によっ
ても、原理的に実施例１と同様にインパクトイオン化の
よるドレインコンダクタンス増加を抑制することができ
る。
ても、原理的に実施例１と同様にインパクトイオン化の
よるドレインコンダクタンス増加を抑制することができ
る。
【００４４】本実施例は、不純物のチャネルへの導入が
不要であることの利点がある。ゲート電極７１と７７は
電気的には接続されているため、一方に比較的抵抗が大
きい材料を用いたとしても、全体としては問題は生じな
い。
不要であることの利点がある。ゲート電極７１と７７は
電気的には接続されているため、一方に比較的抵抗が大
きい材料を用いたとしても、全体としては問題は生じな
い。
【００４５】なお、本実施例においても実施例１で述べ
た種々の変形が可能である。
た種々の変形が可能である。
【００４６】実施例６ 本発明の他のＴＦＴ液晶表示装置の実施例を図９の回路
構成図を用いて説明する。 画素表示領域８１を走査す
るゲート線走査レジスタ８２、画素表示領域８１に画像
信号を入力する信号入力回路８４および出力バッファ８
３、外部から入力される画像データ８９およびユーザの
リクエスト９０を画像信号に変換し出力するインタフェ
ース回路群８５、画像信号の一部を蓄える記憶回路８７
等が一枚の透明絶縁基板８８上にＴＦＴ回路で構成され
ている。
構成図を用いて説明する。 画素表示領域８１を走査す
るゲート線走査レジスタ８２、画素表示領域８１に画像
信号を入力する信号入力回路８４および出力バッファ８
３、外部から入力される画像データ８９およびユーザの
リクエスト９０を画像信号に変換し出力するインタフェ
ース回路群８５、画像信号の一部を蓄える記憶回路８７
等が一枚の透明絶縁基板８８上にＴＦＴ回路で構成され
ている。
【００４７】画像データはＩＭＴ−２０００、ＩｒＤ
Ａ、ＩＥＥＥ１３９４等に準拠した無線、或いは有線の
形態でインタフェース回路群８５に入力される。ユーザ
のリクエストにはユーザ命令とユーザからの書込み情報
がある。ユーザからのリクエストが入ると、外部からの
画像データ、記憶回路８７に画像信号の形態で蓄えられ
ていた画像データ、あるいはユーザからの書込み情報が
画素表示領域８１に表示される。画素表示領域８１、ゲ
ート線走査レジスタ８２、信号入力回路８４、出力バッ
ファ８３に関しては、構成及び動作とも既に述べた実施
例１と同じである。
Ａ、ＩＥＥＥ１３９４等に準拠した無線、或いは有線の
形態でインタフェース回路群８５に入力される。ユーザ
のリクエストにはユーザ命令とユーザからの書込み情報
がある。ユーザからのリクエストが入ると、外部からの
画像データ、記憶回路８７に画像信号の形態で蓄えられ
ていた画像データ、あるいはユーザからの書込み情報が
画素表示領域８１に表示される。画素表示領域８１、ゲ
ート線走査レジスタ８２、信号入力回路８４、出力バッ
ファ８３に関しては、構成及び動作とも既に述べた実施
例１と同じである。
【００４８】このように、本実施例によれば、高性能な
出力バッファによって、いつでもユーザのリクエストに
応じた高品位な映像情報を画素表示領域８１上に表示で
きる。
出力バッファによって、いつでもユーザのリクエストに
応じた高品位な映像情報を画素表示領域８１上に表示で
きる。
【００４９】
【発明の効果】本発明によれば、線形性の良い出力バッ
ファを有する高品位の画像表示装置を実現できる。
ファを有する高品位の画像表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施例１のＴＦＴ液晶表示装置の回路
構成図である。
構成図である。
【図２】本発明の実施例１のＴＦＴ液晶表示装置の出力
バッファを構成する差動増幅器の構成図である。
バッファを構成する差動増幅器の構成図である。
【図３】本発明の実施例１のＴＦＴ液晶表示装置の差動
増幅器のドライバＴＦＴの断面構造図である。
増幅器のドライバＴＦＴの断面構造図である。
【図４】本発明の実施例１のＴＦＴ液晶表示装置の差動
増幅器のドライバＴＦＴの電流電圧特性図である。
増幅器のドライバＴＦＴの電流電圧特性図である。
【図５】本発明の実施例２のＴＦＴ液晶表示装置の出力
バッファを構成する差動増幅器のドライバＴＦＴの断面
構造図である。
バッファを構成する差動増幅器のドライバＴＦＴの断面
構造図である。
【図６】本発明の実施例３のＴＦＴ液晶表示装置の出力
バッファを構成する差動増幅器のドライバＴＦＴの断面
構造図である。
バッファを構成する差動増幅器のドライバＴＦＴの断面
構造図である。
【図７】本発明の実施例４のＴＦＴ液晶表示装置の出力
バッファを構成する差動増幅器のドライバＴＦＴの断面
構造図である。
バッファを構成する差動増幅器のドライバＴＦＴの断面
構造図である。
【図８】本発明の実施例５のＴＦＴ液晶表示装置の出力
バッファを構成する差動増幅器のドライバＴＦＴの断面
構造図である。
バッファを構成する差動増幅器のドライバＴＦＴの断面
構造図である。
【図９】本発明の実施例６のＴＦＴ液晶表示装置の回路
構成図である。
構成図である。
【図１０】従来技術のＴＦＴ液晶表示装置の回路構成図
である。
である。
【図１１】従来技術のＴＦＴ液晶表示装置の画素スイッ
チを構成するＴＦＴの断面構造図である。
チを構成するＴＦＴの断面構造図である。
【図１２】従来例の出力バッファを構成する多結晶薄膜
トランジスタの断面構造図。
トランジスタの断面構造図。
【図１３】従来技術のＴＦＴ液晶表示装置の出力バッフ
ァを構成するＴＦＴの電流電圧特性図である。
ァを構成するＴＦＴの電流電圧特性図である。
１、２０１…画素スイッチ、２、２０２…液晶容量、
３、２０３…信号線、４、２０４…ゲート線、５、８
２、２０５…ゲート線走査レジスタ、６、８３、２０６
…出力バッファ、７…６４階調選択方式ＤＡ変換器、８
…６４階調基準信号線、９、２０７…信号ホールド容
量、１０、２０８…信号ホールドスイッチ、１１、２０
９…信号ホールド線、１２、２１０…信号サンプリング
容量、１３、２１１…信号サンプリングスイッチ、１４
…デジタル信号入力線、１５、２１３…信号サンプリン
グレジスタ、２１，２４…ドライバＴＦＴ、２２，２５
…負荷ＴＦＴ、２３…電流源ＴＦＴ、３１、４１、５
１、６１、７１、７７、２２１、２３１…ゲート電極、
３２、４２、５２、６２、７２、２２２、２３２…ゲー
ト絶縁膜、３３、４３、５３、６３、７３、２２３…ソ
ース、３４…ｐ−チャネル領域、３５、５５、６５、７
５、２３５…ｉチャネル領域、３６、４６、５６、６
６、７６、２２７…ドレイン、３８…ドレイン電流Ｉｄ
ｓの実際の値、３９…飽和特性値、４４…小結晶粒領
域、４５…大結晶粒領域、８１…画素表示領域、８４…
信号入力回路、８５…インタフェース回路群、８７…記
憶回路、８８…透明絶縁基板、８９…画像データ、９０
…ユーザのリクエスト、２１２…アナログ信号入力線、
２２５…ｎ−チャネル領域、２３３…ｎ＋ソース領域、
２３４… ｎ−ソース領域、２３６…ｎ−ドレイン領
域、 ２３７…ｎ＋ドレイン領域、ＶＡ…ピンチオフ電
圧、ＶＢ…この電圧を超えるとドレイン電流が増加し始
める電圧。
３、２０３…信号線、４、２０４…ゲート線、５、８
２、２０５…ゲート線走査レジスタ、６、８３、２０６
…出力バッファ、７…６４階調選択方式ＤＡ変換器、８
…６４階調基準信号線、９、２０７…信号ホールド容
量、１０、２０８…信号ホールドスイッチ、１１、２０
９…信号ホールド線、１２、２１０…信号サンプリング
容量、１３、２１１…信号サンプリングスイッチ、１４
…デジタル信号入力線、１５、２１３…信号サンプリン
グレジスタ、２１，２４…ドライバＴＦＴ、２２，２５
…負荷ＴＦＴ、２３…電流源ＴＦＴ、３１、４１、５
１、６１、７１、７７、２２１、２３１…ゲート電極、
３２、４２、５２、６２、７２、２２２、２３２…ゲー
ト絶縁膜、３３、４３、５３、６３、７３、２２３…ソ
ース、３４…ｐ−チャネル領域、３５、５５、６５、７
５、２３５…ｉチャネル領域、３６、４６、５６、６
６、７６、２２７…ドレイン、３８…ドレイン電流Ｉｄ
ｓの実際の値、３９…飽和特性値、４４…小結晶粒領
域、４５…大結晶粒領域、８１…画素表示領域、８４…
信号入力回路、８５…インタフェース回路群、８７…記
憶回路、８８…透明絶縁基板、８９…画像データ、９０
…ユーザのリクエスト、２１２…アナログ信号入力線、
２２５…ｎ−チャネル領域、２３３…ｎ＋ソース領域、
２３４… ｎ−ソース領域、２３６…ｎ−ドレイン領
域、 ２３７…ｎ＋ドレイン領域、ＶＡ…ピンチオフ電
圧、ＶＢ…この電圧を超えるとドレイン電流が増加し始
める電圧。
Claims (14)
- 【請求項１】画素マトリクスが形成された絶縁基板と、
該絶縁基板と対向する基板との間に液晶層が設けられた
画像表示部を有する画像表示装置において、上記絶縁基
板上の上記液晶層側には、 信号線群と、該信号線群を
介して上記画素マトリクスを駆動する駆動回路と、上記
駆動回路と上記信号線群との間に設けられた多結晶半導
体薄膜トランジスタにより構成された電圧増幅回路が形
成されており、該多結晶半導体薄膜トランジスタはチャ
ネル、ソースおよびドレインが多結晶半導体膜で構成さ
れ、該多結晶半導体膜上にゲート絶縁膜およびゲート電
極がこの順序で積層形成されており、かつそれよりドレ
イン側に存在する第１の領域よりしきい値電圧が高い第
２の領域が存在することを特徴とする画像表示装置。 - 【請求項２】外部から入力される画像データおよびユー
ザのリクエストを画像信号に変換し出力するインタフェ
ース回路群および上記画像信号の一部を蓄える記憶回路
が上記絶縁基板上にさらに設けられており、上記駆動回
路は上記画像信号を上記画素マトリクスに伝えることを
特徴とする請求項１記載の画像表示装置。 - 【請求項３】上記多結晶半導体膜は多結晶Ｓｉ半導体膜
であることを特徴とする請求項１又は２に記載の画像表
示装置。 - 【請求項４】上記第２の領域は、上記ソースに接してい
ることを特徴とする請求項１乃至３のいずれか一項に記
載の画像表示装置。 - 【請求項５】上記第２の領域より上記ソース側に上記第
２の領域よりしきい値電圧が低い第３の領域が存在する
ことを特徴とする請求項１乃至３のいずれか一項に記載
の画像表示装置。 - 【請求項６】上記第１の領域および上記第３の領域の少
なくとも一方の上記多結晶半導体膜には、不純物が特に
は導入されていないことを特徴とする請求項１乃至５の
いずれか一項に記載の画像表示装置。 - 【請求項７】上記第２の領域の上記多結晶半導体膜に
は、上記ソース、ドレインと反対の導電型を呈する不純
物が導入されていることを特徴とする請求項１乃至６の
いずれか一項に記載の画像表示装置。 - 【請求項８】上記第２の領域の上記多結晶半導体膜の結
晶粒径は上記第１の領域および上記第３の領域の少なく
とも一方の上記多結晶半導体膜の結晶粒径より小さいこ
とを特徴とする請求項１乃至７のいずれか一項に記載の
画像表示装置。 - 【請求項９】上記第２の領域の上記絶縁膜の膜厚は上記
第１の領域および上記第３の領域の少なくとも一方の上
記絶縁膜の膜厚より厚いことを特徴とする請求項１乃至
７のいずれか一項に記載の画像表示装置。 - 【請求項１０】上記第２の領域の上記多結晶半導体膜の
膜厚は上記第１の領域および上記第３の領域の少なくと
も一方の上記多結晶半導体膜の膜厚より厚いことを特徴
とする請求項１乃至７のいずれか一項に記載の画像表示
装置。 - 【請求項１１】上記第２の領域の上記ゲート電極の仕事
関数は上記第１の領域および上記第３の領域の少なくと
も一方の上記ゲート電極の仕事関数より大きいことを特
徴とする請求項１乃至７のいずれか一項に記載の画像表
示装置。 - 【請求項１２】画素マトリクスが形成された絶縁基板
と、該絶縁基板と対向する基板との間に液晶層が設けら
れた画像表示部を有する画像表示装置において、上記絶
縁基板上の上記液晶層側には、 信号線群と、該信号線
群を介して上記画素マトリクスを駆動する駆動回路と、
上記駆動回路と上記信号線群との間に設けられた多結晶
半導体薄膜トランジスタにより構成された電圧増幅回路
が形成されており、該多結晶半導体薄膜トランジスタの
ドレインコンダクタンスはソースとドレインの接続を入
れ替えた場合の方が入れ替える前よりも大きいことを特
徴とする画像表示装置。 - 【請求項１３】画素マトリクスが形成された絶縁基板
と、該絶縁基板と対向する基板との間に液晶層が設けら
れた画像表示部を有する画像表示装置において、上記絶
縁基板上の上記液晶層側には、 信号線群と、該信号線
群を介して上記画素マトリクスを駆動する駆動回路と、
上記駆動回路と上記信号線群との間に設けられた多結晶
半導体薄膜トランジスタにより構成された電圧増幅回路
が形成されており、該多結晶半導体薄膜トランジスタの
ソースからドレインへの電荷のパンチスルーが生じる際
のドレイン電圧はソースとドレインの接続を入れ替えた
場合の方が入れ替える前よりも小さいことを特徴とする
画像表示装置。 - 【請求項１４】上記多結晶半導体薄膜トランジスタは逆
スタガ構造であることを特徴とする請求項１乃至１３の
いずれか一項に記載の画像表示装置。画像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11062679A JP2000259097A (ja) | 1999-03-10 | 1999-03-10 | 画像表示装置 |
| TW089103073A TW449732B (en) | 1999-03-10 | 2000-02-22 | Image display device |
| KR10-2000-0010627A KR100367527B1 (ko) | 1999-03-10 | 2000-03-03 | 화상표시장치 |
| US09/519,995 US6480179B1 (en) | 1999-03-10 | 2000-03-07 | Image display invention |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11062679A JP2000259097A (ja) | 1999-03-10 | 1999-03-10 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000259097A true JP2000259097A (ja) | 2000-09-22 |
Family
ID=13207224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11062679A Pending JP2000259097A (ja) | 1999-03-10 | 1999-03-10 | 画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6480179B1 (ja) |
| JP (1) | JP2000259097A (ja) |
| KR (1) | KR100367527B1 (ja) |
| TW (1) | TW449732B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066475A (ja) * | 2001-08-30 | 2003-03-05 | Toshiba Corp | 表示装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2358081B (en) * | 2000-01-07 | 2004-02-18 | Seiko Epson Corp | A thin-film transistor and a method for maufacturing thereof |
| GB2378075A (en) * | 2001-07-27 | 2003-01-29 | Hewlett Packard Co | Method and apparatus for transmitting images from head mounted imaging device. |
| US7385223B2 (en) | 2003-04-24 | 2008-06-10 | Samsung Sdi Co., Ltd. | Flat panel display with thin film transistor |
| JP2005037897A (ja) * | 2003-06-23 | 2005-02-10 | Sanyo Electric Co Ltd | 増幅回路 |
| TWI225237B (en) * | 2003-12-04 | 2004-12-11 | Hannstar Display Corp | Active matrix display and its driving method |
| CN101614899B (zh) * | 2006-04-18 | 2012-05-02 | 佳能株式会社 | 反射型液晶显示设备以及液晶投影仪系统 |
| JP5094191B2 (ja) * | 2006-04-18 | 2012-12-12 | キヤノン株式会社 | 反射型液晶表示装置及び液晶プロジェクターシステム |
| US7985978B2 (en) * | 2007-04-17 | 2011-07-26 | Himax Technologies Limited | Display and pixel circuit thereof |
| US20080261710A1 (en) * | 2007-04-17 | 2008-10-23 | Ruelle Russell J | Multi-game table assembly |
| KR20230088074A (ko) * | 2021-12-10 | 2023-06-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5372836A (en) * | 1992-03-27 | 1994-12-13 | Tokyo Electron Limited | Method of forming polycrystalling silicon film in process of manufacturing LCD |
| US5663077A (en) * | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| KR100321541B1 (ko) * | 1994-03-09 | 2002-06-20 | 야마자끼 순페이 | 능동 매트릭스 디스플레이 장치의 작동 방법 |
| JP3326015B2 (ja) | 1994-07-14 | 2002-09-17 | 株式会社半導体エネルギー研究所 | 薄膜半導体装置 |
| CN1270389C (zh) * | 1996-06-28 | 2006-08-16 | 精工爱普生株式会社 | 薄膜晶体管及其制造方法 |
| US6252215B1 (en) * | 1998-04-28 | 2001-06-26 | Xerox Corporation | Hybrid sensor pixel architecture with gate line and drive line synchronization |
| US6306694B1 (en) * | 1999-03-12 | 2001-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Process of fabricating a semiconductor device |
-
1999
- 1999-03-10 JP JP11062679A patent/JP2000259097A/ja active Pending
-
2000
- 2000-02-22 TW TW089103073A patent/TW449732B/zh not_active IP Right Cessation
- 2000-03-03 KR KR10-2000-0010627A patent/KR100367527B1/ko not_active IP Right Cessation
- 2000-03-07 US US09/519,995 patent/US6480179B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066475A (ja) * | 2001-08-30 | 2003-03-05 | Toshiba Corp | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100367527B1 (ko) | 2003-01-10 |
| KR20000062728A (ko) | 2000-10-25 |
| TW449732B (en) | 2001-08-11 |
| US6480179B1 (en) | 2002-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8952455B2 (en) | Source follower circuit or bootstrap circuit, driver circuit comprising such circuit, and display device comprising such driver circuit | |
| JP4140808B2 (ja) | アクティブマトリクスデバイスおよびディスプレイ | |
| US8144102B2 (en) | Memory element and display device | |
| US6778162B2 (en) | Display apparatus having digital memory cell in pixel and method of driving the same | |
| JP2798540B2 (ja) | アクティブマトリクス基板とその駆動方法 | |
| JP2000259097A (ja) | 画像表示装置 | |
| EP1251485A3 (en) | Active matrix display device | |
| EP1329764A3 (en) | Active matrix display device | |
| EP1251484A3 (en) | Active matrix display device | |
| JP3072655B2 (ja) | アクティブマトリクス表示装置 | |
| JP3072637B2 (ja) | アクティブマトリクス基板 | |
| JP2001194646A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH0695073A (ja) | 液晶表示装置 | |
| JP3610415B2 (ja) | スイッチング回路及びこの回路を有する表示装置 | |
| JP2000315797A (ja) | 薄膜半導体装置及び液晶表示装置 | |
| JP3321949B2 (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
| US6329673B1 (en) | Liquid-crystal display apparatus, transistor, and display apparatus | |
| JP3637909B2 (ja) | 液晶装置の駆動方法 | |
| JP3369664B2 (ja) | 液晶表示装置 | |
| JPH0964375A (ja) | 表示駆動装置 | |
| JP3533476B2 (ja) | 液晶表示装置 | |
| JPH0864838A (ja) | 薄膜トランジスタ | |
| Yoo et al. | Pixel design for TFT-LCD with double gate poly-Si TFT and double layer storage capacitor | |
| JPS62178296A (ja) | アクテイブマトリクスパネル | |
| JP3229719B2 (ja) | 液晶表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040324 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |