TW464864B - DRAM capable of selectively performing self-refresh operation for memory bank - Google Patents

DRAM capable of selectively performing self-refresh operation for memory bank Download PDF

Info

Publication number
TW464864B
TW464864B TW089100212A TW89100212A TW464864B TW 464864 B TW464864 B TW 464864B TW 089100212 A TW089100212 A TW 089100212A TW 89100212 A TW89100212 A TW 89100212A TW 464864 B TW464864 B TW 464864B
Authority
TW
Taiwan
Prior art keywords
update
memory
memory bank
dram
signal
Prior art date
Application number
TW089100212A
Other languages
English (en)
Inventor
Jong-Hyun Choi
Dong-Il Seo
Jong-Sik Na
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW464864B publication Critical patent/TW464864B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Description

/? 6 4 8 6 4 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1 ) _發明背景 1 ·發明範圍 本發明與半導體記憶體裝置有關，且特別是，與動態隨 機存取記憶體有關，以執行一更新運作來再充電所儲存的 資料。 2.相關技術描述 半導體記憶體裝置主要地歸類爲動態隨機存取記憶體 (DRAM)和靜態隨機存取記憶體^尺八!^卜在sram中，一 單位單元由四個電晶體構成一閂鎖機制實施。除非電力中 斷’所儲存的資料是不揮發的。因此，更新運作是不必要 的。然而，在DRAM中，一單位單元由一電晶體和—電 容器實施，而資料儲存在電容器中。形成在半導體基體上 的電容器可能未完全地與週邊的電路絕緣，它因電流的漏 洩而引起儲存在記憶體單元中的資料損壞。因此，需要— 週期地再充電儲存在記憶體單元中的資料之更新運作。半 導體記憶體裝置的自行更新運作，是在透過一外部施用的 命令訊號循序地改變内部位址時執行。 依照最近高度整合大電容半導體記憶體裝置的趨勢，多 個記憶體庫結合在一記憶禮晶片當中。每個記憶體庫能夠 輸出一預定數量的資料。安装在最近發展出的系統上之 DRAMs，包括無線電話、資料庫' 與奔騰（pentium)s電 腦結合的個人資料輔助（PDA)系統，在資料通訊的時候使 用大多數έ己憶體庫’而當在待命模式時它們只使用特定的 ό己憶趙庫來儲存對系統必要的資科。爲了要實現p d a系 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ------------¾--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 464864 五、發明說明（2 Δ7 Β7 ---- 經濟部智慧財產局員工消費合作社印製 統，將電力消耗減到最少是必要的。 圖1是與傳統DRAM的自行更新運作有關的電路之方塊 圖。在此説明書中，爲解釋方便的緣故，舉例說明一 DRAM有四個記憶體庫l〇l_i (i是從i到4的整數）。在圖^ 中，概要地顯示與自行更新運作有關的零侔，二t^ 令1r 而與自行更 新運作無關的零件未顯示。 各別的記憶體庫101_i有多個記憶體單元安排在行和列 中。列解碼器103_i定義對應的記憶體庫中的列位址。行 解碼器1〇5一1和1〇5_2定義對應的記憶體庫中的行位址。一 更新進入偵測器1 0 7偵測對自行更新運作的進入，以產生 一更新指令訊號PRFH。一内部位址產生器和計數器 109,以循序地變動的内部位址，自發地產生自行更新運 作的計數位址FRA1到FRAn。一開關n i在正常模式期間 接收外部位址A 1到A η、而在更新模式期間接收計數位址 FRA1到FRAn，以傳遞相同的位址到列解碼器1〇3 土當做 内部位址R A 1到R A η。 自行更新運作以下列方式執行。半導體記憶體裝置在一 外部進入命令訊號之後，進入到一自行更新模式之内。然 後’列位址循序地以預定的間隔增加或減少。一記憶體單 元的字線，透過改變列位址循序地選擇。積聚在對應於所 選擇字線的電容器中之電荷，由一感應放大器放大然後並 再次错存在電容器。透過如此的更新運作，保持所儲存的 資料不會喪失。自行更新運作在感應放大儲存在電容器中 的資料時消耗大量的電流。 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ,----------^-------|訂*--------* (請先間讀背面之注意事項再填寫本頁) 4648 6 經濟部智慧財產局員工消費合作社印制衣 A7 B7 五、發明說明（3 ) •在圖i所示的傳統DRAM中，自行更新運作對所有的記 憶體庫執行。換句話説，即使資料只儲存在特定的記憶體 庫中，自行更新運作對所有的記憶體庫執行。 另外，雖然内部電壓產生器113一i(i是從】到4的整數）包 括-反偏壓電壓產生器或-内部電源電壓產生器，通常爲 每個記憶體庫存在，它們在一更新運作期間全部都運作。 如上所述，傳統DRAM對所有的記憶體庫執行自行更新 運作，造成不必要的電流消耗。而且，如果進入自行更新 換式，爲每個g憶趙庫存在的所有内部電壓產生器會運 作，因而進一步增加電流消耗。 發明概要_ 爲了解決上述問題，本發明的一個目標在於提供—種動 態隨機存取記憶體（DRAM )，具有多個記憶體庫，此 DRAM能夠選擇地只對部份的記憶體庫執行自行更新運 作。 本發明的另外一個目標在於提供一種Dram，它能藉由 控制與選擇性更新運作有關的部分之内部電壓產生的運作 來減少電力消耗。 因此’爲達成第一個目標，提供了 一種動態隨機存取記 憶體（DRAM)’包括多個能夠獨立地存取的記憶體庫，和 —更新控制器以在自行更新運作期間，對多個記憶體庳杏 千连 中的一個或更多個記憶體庫選擇地執行更新運作。 依照本發明的另一個態樣’提供了 一種動態随機存取把 憶體（DRAM)’包括多個能夠獨立地存取的記憶體庫，鮮 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） ---------- 1 I I ^--------訂---------線 > , (請先閲讀背面之注意事項再填寫本頁j 4 6^ Α7 Β7 經濟部智慧財產局員工消費合作社印#,找 五、發明說明（4 ) 各別的記憶體庫配置多個電壓產生器，以對那些記憶體庫 供應内部電壓，和一更新控制器以在自行更新運作期間， 對多個記憶體庫當中的一個或更多個記憶體庫選擇地執行 更新運作，其中依照是否對相關的記憶體庫執行更新運作 而致能那些電壓產生器。 爲了達成第二個目標，提供一種動態隨機存取記憶體 (DRAM)’包括具有多個安排在行和列中的記憶體單元之 多個記憶體庫，其中的DRAM能夠在自行更新模式中選擇 地更新儲存在每個記憶體庫中的資料；此Dram包括多個 列解碼器以選擇記憶體庫的記憶體單元之字線、一位址產 生器以產生在自行更新模式期間循序地改變的内部位址、 一更新記憶體庫指定電路以產生更新記憶體庫指定訊號供 指定將要更新的記憶體庫、和一記憶體庫選擇解碼器以指 定要由更新記憶體庫指定訊號更新的一或更多個記憶體 庫、並依照内部位址的資訊供應更新位址給對應於所指定 記憶體庫的那些列解碼器。 依照本發明的dram，自行更新運作只對所選擇的記憶 體庫或其中儲存資料的記憶體庫執行，而非像傳統的 D R A Μ更新所有記憶體庫，藉此將電流消耗減到最少。 另外’只有對應於執行更新運作的記憶體庫之内部電壓產 生器被驅動，藉此更進一步減少電流消耗。圖式概述 本發明上述目標和優點，藉由詳述較佳具體實施例並參 考所附圖式將變得更顯而易見： 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝
I I I I 線.！ 經濟部智慧財產局員工消費合作社印製 A7 ------B7____ 五、發明說明（5 ) 圖1是説明與傳統DRAM之更新運作有關的電路之方塊 圖； 圖2是説明依照本發明一較佳具體實施例，與能夠選擇 地對每個記憶體庫執行更新運作的D R AM之更新運作有 的電路之方塊圖； 圖3是説明在圖2所顯示的更新進入偵測器的詳細電 圖； 圖4是在圖3所顯示各種訊號的時序圖； 圖5是説明在圖2顯示的開關之電路圖； 圖6是説明在圖2所顯示的更新控制器之電路圖，其中 更新控制訊號由一外部位址產生； 圖7是在圖2所顯示的更新控制器另一範例之電路圖， 其中更新控制訊號由一控制保險絲所控制； 圖8是圖2所顯示的更新控制器之另—電路圖； 圖9是在圖2所顯示解碼器的詳細電路圖； 圖10是在圖2所顯示記憶體庫選擇解碼器的電路圖，其 中記憶體庫是由一更新記憶體庫指定訊號選擇； 圖11是在圖10所顯示預先解碼器的詳細電路圖； 圖12是在圖1〇所顯示預先解碼器其中一個的另一評細 電路圖； 圖13是在圖2所顯示記憶體庫選擇解碼器的另一電路 圖’其中更新的記憶體庫之數目可變動地控制；和 圖14是在圖2所顯示内部電壓產生器的電路圖。 -8- 本紙張又度適用_國國家標準（CNS)A4規格（210 X 297公釐） --- — —------- 1 裝 i -----------I » {請先閱讀背面之注意事項再填寫本頁) 46 48 6 4 A7 B7 五、發明說明（6 ) 輕佳具體實施例描诚 爲了完全了解本發明、其中的操作優點和本發明所完成 的目標，本發明較佳具體實施例將在以下參照伴隨的圖式 描述。在各別的圖式中的相同參考數字代表相同的元件。 圖2是説明依照本發明一較佳具體實施例，與能夠選擇 地對每個記憶體庫執行更新運作的Dram之更新運作有 關的電路之方塊圖。 參考圖2，依照本發明一較佳具體實施例的DRam，能 夠選擇地對每個記憶體庫執行自行更新運作，包括多個記 憶體庫。在此説明書中，爲解釋方便的緣故，將以範例的 方式描述一具有四個記憶體庫201—i (其中i'是從1到4的整 數）的DRAM。 各別的*己憶體庫201 一i有多個安排在行和列中的記愫體 單元。列解碼器203_i對應配置給各別記憶體庫，指定對 應記憶體庫中的列位址。舉例來説，列解碼器2〇3 j選擇 記憶體庫201_1中的一列位址。 行解碼器205_1和205一2指定在對應的記憶體庫中的行位 址"舉例來説’行解碼器205」選擇在記憶體庫2〇1—j和 201_2中的行位址= 在進入自行更新模式之後’一更新進入偵測器2〇7產生 一更新指令訊號PRFH。換句話説，如果進入自行更新模 式，更新指令訊號PRFH被啓動到邏輯”高"位準。更新進 入偵測器2 0 7的結構和運作將在稍後參考圖3詳細描述。 一内部位址產生器和計數器209在自行更新運作期間在 -9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) M--------訂---------線 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 6 4 . v ^ A7 B7 五、發明說明（7 ) 每一預定週期產生脈衝，並在脈衝之後產生循序地増加的 計數位址FRA1到FRAn。計數位址FRA1到FRAn的組合循 序地改變所指定的列位址。一開關2 1 1在更新進入偵測器 207中所產生的更新指令訊號PRFH之後，在正常模式中 接收外部位址A 1到A η、而在更新模式中接收計數位址 FRA1到FRAii以產生内部位址R A 1到R A η。開關2 1 1的運 作稍後將參考圖5詳細描述。 往回參考圖2 ’除包含在傳統DRAM中的那些電路之 外’本發明的DRAM進一步包括一記憶想庫選擇解碼器 213、一解碼器215和一更新控制器217。解碼器215和 更新控制器2 1 7可透過本發明的更新記憶體庫指定電路實 施。另外，記憶體庫選擇解碼器213、解碼器215和更新 控制器2 1 7可透過本發明的更新控制電路實施。 解瑪器215產生第一到第四更新記憶體庫指定訊號 PREF」（在此’ i是從1到4的整數）。要更新的記憶體庫是 由第一到第四更新記憶體庫指定訊號PREFj到PREF—4所 決定。 更新控制器217產生更新控制訊號rC〇n1和rc〇N2，並 將其提供給解碼器215。可能有比此二更新控制訊號 RCON1和RCON2更多的控制訊號◊更新控制訊號RC〇m 和RCON2控制將更新的記憶體庫之選擇。更新控制器2】7 將在精後參考圖6、7和8詳細描述。 解碼器215在自行更新模式中解碼更新控制訊號rc〇Ni 和RCON2，以產生第一到第四更新記憶體庫指定訊號 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11. I---I^-------- 訂---------線· t (請先閱讀背面之注意事項再填寫本頁) A7 4648 64 B7___ 五、發明說明（8 ) PREF_1到PREF_4。解碼器215將在梢後參考圖9詳細地描 述0 記憶體庫選擇解碼器213在自行更新模式中，接收第一 到第四更新記憶體庫指定訊號PREF_1到PREF_4和内部位 址R A 1到R An。記憶體庫選擇解碼器2 1 3提供更新位址 DRAai (在此i是從1到4的整數），給第一到第四更新記憶 體庫指定訊號PREF_1到PREF_4和其組合所選擇的記憶體 庫之列解碼.器。 舉例來説，在記憶體庫201 一1 (圖2 )被第一到第四更新 記憶體庫指定訊號PREF_1到PREF_4選擇然後要被更新的 情況中’内部位址R A 1到R A η的資料提供給列解碼器 203一1 —其選擇記憶體庫201—1的記憶體單元之一列位址一 當做更新位址DRAai到DRAa4。記憶體庫選擇解碼器2 j 3 稍後將參考圖1 0到1 3詳細地描述。 内部電壓產生器219_i (i = l〜4 )提供直流電要給與各別記 憶體庫201_丨有關的電路’且可能包括從一反偏壓電壓產 生器、一内郅電源電恩產生器、和其他内部電壓產生電路 所選出的一或更多電路。在本發明的dram中，内部電壓 產生器113—i爲每個記憶體庫存在，並且只有當對應的記 憶體庫上執行自行更新運作時能夠被驅動。在此，爲解釋 方便的緣故，有關於自行更新模式，内部電壓產生器 219—i對每個記憶體庫致能的情況代表性地描述。然而， 對熟知該項技藝人士顯而易見的，本發明能適用於自行更 新模式之外的所有運作模式。 -11 - 本紙張尺度適用中國國家標攀（CNS)A4規格（210 X 297公雙)-------- I ^—*1· n n n n ! ί— n n 訂---------線' * C請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 464864 A7 B7 五、發明說明（9 ) 4 内邵電壓產生器219-i (i=1〜4)的典型範例稍後將參考圖 1 4詳細地描述。 (請先閱讀背面之注意事項再填窝本頁) 圖3是在圖2所顯示更新進入偵測器2 〇 7的詳細電路圖， 而圖4是在圖3所顯示各種訊號的時序圖。參考圖3和4, 現在將描述更新進入偵測器2 〇 7的結構和運作。
更新進入偵剩器2 〇 7包括一進入偵測部份3 〇 1、一閂鎖 部份3 0 3、和一終結偵測部份3 〇 5。進入偵測部份3 〇 i經 由一内部時鐘訊號PCLK ' —第一内部時鐘致能訊號 PCKE1、一晶片選擇訊號/ c s、一行位址str〇be訊號/ RAS 和一寫入致能訊號/ w E的方式偵測自行更新模式的進 入。換句話説，如果半導體記憶體裝置進入到自行更新模 式之内’進入偵測部份3 〇 1的輸出訊號N3 02變動到一邏輯 "高"狀態。 閂鎖部份3 0 3閃鎖住進入偵測部份3 0 i的輸出訊號 N302，以產生更新指令訊號prFh。如果自行更新運作結 束，結束偵測部份3 0 5在一第二内部時鐘致能訊號PCKE2 之後’將進入偵測部份3 0 1的輸出訊號N3 02拉下到一邏輯 "低"狀態。 經濟部智慧財產局員工消費合作社印製 内部時鐘致能訊號產生器307在一時鐘致能訊號CKE之 後，產生第一和第二内部時鐘致能訊號PCKE1和PCKE2。 内部時鐘產生器309在一時鐘訊號CLK之後，產生内部時 鐘訊號PCLK。 參考圖4，時鐘訊號CLK是一半導體記憶體裝置的一主 時鐘，且内部時鐘訊號PCLK是與時鐘訊號CLK的上升邊 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 46 4 Α7 Β7 五、發明說明（ίο ) 緣以同步關係啓動的脈衝。時鐘致能訊號CKE是一指示 下一時鐘的生效之訊號。本發明中的時鐘致能訊號CKE 在執行自行更新運作時，變成，，低"。第—内部時鐘致能 訊號PCKE1在時鐘致能訊號CKE的下降邊緣之後，產生 爲一邏輯"高"脈衝。第二内部時鐘致能訊號PCKE2在時鐘 致能訊號C K E的上升邊緣之後，產生爲一邏輯"低”脈 衝。 因此，如果晶片選擇訊號/c S、行位址Strobe訊號 /RAS、和列位址strobe訊號/ RAS全部致能爲一邏輯，，低|， 位準，且時鐘致能訊號CKE變成邏輯"低"位準，更新指 令訊號PRFH閂鎖在邏輯，，高"位準，其表示進入自行更新 模式之内。另外，如果時鐘致能訊號CKE變成邏輯"高，' 位準’更新指令訊號PRFH閂鎖在邏輯"低”位準，其表示 自行更新模式的結束。 圖5是在圖2所顯示的開關211的電路圖。參考圖2，開 關2 1 1接收外部位址A 1到A η或計數位址FRA1到FRAn， 以產生内部位址R A 1到R An。換句話説，於更新指令訊 號PRFH在邏輯"高"位準的自行更新模式期間，一傳送閘 5 0 1打開。因此，内部位址R A 1到R An閂鎖在與計數位址 FRA1到FRAn完全相同的資料。另外，於更新指令訊號 PRFH在邏輯"低”位準的正常模式期間，傳送閘5 〇 3打 開。因此，内部位址R A 1到R An閂鎖在與外部位址a ϊ到 A η完全相同的資料。 圖6是在圖2所顯示更新控制器217的電路圖，其中更新 -13- 本紙張尺度適用中國國家標準（CNSM4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) I. 裝--------訂---------線 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 6 4 8 6 ΚΙ _______Β7______ 五、發明說明（11 ) 控制訊號是由外部位址產生。爲了解釋方便的緣故，舉例 來説，更新控制訊號RC0N1和RCON2是由外部位址A 1 〇 和All產生。然而，外部位址不必然是A10或All。在本 發明中同時地描述了，更新控制訊號RC0N1和RC0N2是 由外部位址A10和All產生。不過，一更新控制訊號由一 外部位址產生。 參考圖6，更新控制器217包括一傳送閘601、一 N通道 金屬氧化物半導體（NMOS )電晶體6 0 3、和一電閃6 0 5。 傳送閘601在模式暫存器設定訊號PMRS在邏輯"高"位準 的週期中，接收特定外部位址A 1 0和A 1 1。在此，在 DRAM控制訊號的组合—例如/RAS、/CAS、/ C S、和 /WE —全部被啓動的期間，模式暫存器設定訊號PMRS被 啓動爲邏輯"高"位準。 NMOS電晶體6 0 3被一一在電源電壓的初始開機期間被 啓動到邏輯”高”位準一段預定的時間之_預先充電訊號 PRE gated。另外’電閂6 〇 5閂鎖住外部位址a i 〇和a i丄所 產生、由傳送閘601所傳送的訊號N602或預先充電訊號 PRE。 因此，更新控制訊號RCON1和RC〇N2在預先充電期 間，閂鎖在邏輯"低”位準。在預先充電訊號閂鎖在邏輯,， 低”位準之後，在模式暫存器設定訊號PMrs於邏輯，，高" 位準期間輸入的外部位址A i 〇和A i i由傳送閘6 〇 i傳送。 在此階段，更新控制訊號rC〇n1和rC〇N2由外部位址 A10和All產生。換句話説，在外部位址和Αιι在邏 -14- 本紙張尺度適用中_家標準g)A4規‘·^:挪 - -H IV n I n - - n n n n u I n I 一5、1 Js ! n I i 1 . i請先閱讀背面之注意事項再填寫本頁) ab 48 6 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明（12 ) 輯"高"位準的情況中，更新控制訊號RC0N1和RC0N2被 閂鎖在邏輯"高"位準。另外，在外部位址A 1 0和Α 1 1在邏 輯"低"位準的情沉中，更新控制訊號RCON1和RC0N2被 閂鎖在邏輯"低"位準。 在圖6所顯示的更新控制器217中，在外部位址Α10和 A 1 1指定用以儲存資料的記憶體庫的情況中，本發明的 DRAM中之更新運作只對其中儲存資料的記憶體庫執行。 圖7是在圖2所顯示更新控制器217的另一電路圖，其中 更新控制訊號RCON1和RC0N2是由一控制保險絲所控 制。在此，爲解釋方便的緣故，更新控制訊號RC0N1和 RCON2由控制保險絲FUSE1和FUSE2產生。 在圖7所顯示的更新控制器2 1 7包括控制保險絲FUSE1 和FUSE2、一 NMOS電晶體701、一電閂703、和一緩衝 器7 0 5。NMOS電晶體7 〇 1有一相對地大的電阻元件。因 此’如果控制保險絲FUSE1和FUSE2被切斷，NMOS電晶 體701的一汲極埠N702變成"低__。在此，更新控制訊號 RCON1和RCON2閂鎖在邏輯》高’’位準。 在圖7所顯示這樣的更新控制器中，於進一步提供一透 過位址資訊執行控制保險絲FUS£1和FUSE2的切斷之—裝 置以指定用以儲存資料的記憶體庫的情況中，本發明的 腿Μ中之更新運作能只對其中儲存資料的記憶體庫執 行。 圖8是在圖2所顯示更新控制器217的再另一電路圖，其 中更新控制訊號是由外部位址產生，像在_一樣。參考 -15 α 297公釐） --：---------- 裝 ------- 訂---------線 r (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6 4 c. £ A7 _________B7__ 五、發明說明（13 ) 圖8 ’更新控制器2丨7包括—傳送閘8〇1和一電問8〇3。 傳送閘801在一第一内部時鐘致能訊號pCKE1和一内部時 鐘訊號PCLK是在邏輯"高"位準的期間接收外部位址a i 〇 和A 1 1。電問8 0 3問鎖住傳送閘8 〇 i所傳送的外部位址 A10和All，以產生更新控制訊號rc〇n1和RCON2。換 句話説，於外部位址A丨〇和A丨i在邏輯，，高_，位準的情況 中’更新控制訊號RCON1和RCON2被閂鎖在邏輯高"位 準°另外，於外部位址A 1 〇和a丨丨在邏輯”低"位準的情沉 中’更新控制訊號RCON1和RCON2被閂鎖在邏輯"低1'位 準。 圖9是在圖2所顯示解碼器215的詳細電路圖。參考圖 9 ’解碼器215包括四個於更新指令訊號pRFH在邏輯，，高" 位準的更新模式中致能的反及閘909、911、913和 915 ’和另外四個反及閘9〇1、903、905和907供解碼 更新控制訊號RCON1和RCON2。 在更新模式中，如果更新控制訊號RCON1和RCON2兩 者都是在邏輯"低"位準，反及閘901的輸出訊號N902變 成"低"。反及閘9 0 9的輸出訊號之第一更新記憶體庫指定 訊號PREF_1變成"高”。 在更新模式中，如果更新控制訊號RCON1在邏輯"高·*位 準’且RCON2在邏輯"低"位準，反及閘9 0 3的輸出訊號 N904變成M低11。反及閘9 1 1的輸出訊號之第二更新記憶 體庫指定訊號PREF_2變成"高。 在更新模式中，如果更新控制訊號RCON1在邏輯”低"位 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---I I--------裝-------—訂-----I---線 I (請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
4 6 4 8 V A7 ___B7__ 五、發明說明（14 ) 準，而RC0N2在邏輯"高"位準，反及閘9 0 5的輸出訊號 N906變成”低”。反及閘9 1 3的輸出訊號之第三更新記憶 體庫指定訊號PREF_2變成”高"。 在更新模式中，如果更新控制訊號RC0N1和RC0N2兩 者都是在邏輯"高"位準，反及閘907的輸出訊號N908變 成”低"。反及閘9 1 5的輸出訊號之第四更新記憶體庫指定 訊號PREF_4變成"高"。 圖10是圖2所顯示記憶體庫選擇解碼器213的電路圖， 其中記憶體庫是由一更新記憶體庫指定訊號選擇。參考圖 1 0，記憶體庫選擇解碼器2 1 3包括四個緩衝器1〇〇1、 1003、1005和1007與四個預先解碼器ion、1〇13、1〇15 和 1017 。 缓衝器1001、1003、1005和1007緩衝第一到第四更新記 憶體庫指定訊號PREF一1到PREF一4，以產生第一到第四解 碼訊號PREF J(j = a，b，c和d)。因此，第一到第四解碼 訊號PREF_a到PREF_d有與第一到第四更新記憶體庫指定 訊號PREF_1到PREF_4相同的資訊。往回參考圖2，第一 到第四解碼訊號PREF_a到PREF_d分別地提供給内部電壓 產生器219_1到219_4，以相同地控制。 往回參考圖10，預先解碼器1011、1013、1015和1017 在第一到第四解碼訊號PREF_a到PREF_d之後致能。另 外，被致能的預先解碼器1011、1013、1015和1017接收 内部位址RA1到RAn，以產生更新位址DRAji (其中 j = a，b ’ c和d而i = l到η)。預先解碼器1011、1〇13、 -17- I --------— II 1^4 · I I I----— — — — I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 G 4 8 6 4 A7 B7 五、發明說明（15 ) 1015和1017將在稍後參考圖和12更詳細地描述。 現在將對第一更新記憶體庫指定訊號pREF_l啓動的情 況’説明圖1 0所顯示記憶體庫選擇解碼器2 1 3的運作。如 果第一更新i己憶體庫指定訊號PREFJ啓動，第一解碼訊 號PREF-a啓動。當第一解碼訊號PREF_a啓動，第一預先 解碼器1011被致能。因此，第一更新位址DRAai (i = 1到η) 有與内部位址R A 1到R A η相同的資訊。第一更新位址 DRAai (i = 1到η )被傳送到第一歹j解碼器2〇3一 1 ，以解碼第 一記憶趙庫201一1 (圖2)的列，然後更新第一記憶體庫 201_1的記憶體單元。 當記憶體庫選擇解碼器2 1 3中的第一更新記憶體庫指定 訊號PREF_1啓動時’第二到第四更新記憶體庫指定訊號 PREF—2到PREF„4被解除啓動，而第二到第四預先解碼器 1013、1015和1017被反致能。因此，第二到第四更新位 址DRAji，（ j = b，c和d而i = 1到n )維持在邏輯"低，，位準， 其爲一預先充電的狀態。因此，更新運作沒有對第二到第 四記憶體庫201—2到201_4的記憶體單元執行β在使用圖 10所顯示記憶體庫選擇解碼器213實施能夠選擇地對每個 記憶體庫執行更新運作的DRAM之情況中，只選擇一個記 憶體庫然後並供應更新位址到其中。 往回參考圖9和10 ’記憶體庫依如下的更新控制訊號 RCON1 和 RCON2 選擇。 -18 - 本纸張尺度適用中國國家標準（CNS)A4規格（210x297公釐） <請先閱讀背面之注音？事項再填寫本頁) 裝--------訂---------線 經濟部智慧財產局員工消費合作社印製 4 6 4 8 α Α7 ____Β7 五、發明說明（16 ) 表1 RCON1 RCON2 記憶體庫選擇 0 0 第一記憶體庫 0 1 第二記憶體庫 1 0 —. 第三記憶體庫 1 1 ---- 第四記憶體庫 圖11是圖10所顯示預先解碼器的詳細電路圖。由於第 一到第四預先解碼器由相同的配置實施，第一預先解碼器 1 〇 1 1將代表性地描述。 (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 參考圖1 1，第一預先解碼器1011由一反及閘1101和— 反相器1103實施。反及閘1101由第一解碼訊號pREF_a的 啓動所致能。因此，第一更新位址DRAai (i=l到η)有與 内部位址RAi (i = 1到η)相同的資訊。 圖12是圖10所顯示預先解碼器的另一詳細電路圖。參 考圖12，在圖12所顯示的第一預先解碼器1011包括—反 及閘1201、一傳送閘1203、一 NMOS電晶體1205和一電問 1207。反及閉1201接收第一解碼訊號PREF—a和第一預先 充電控制訊號PDRE。另外，反及閘1201的輸出訊號 N1202控制傳送閘1203。第一預先充電訊號PDRE在預先 充電期間是在邏輯"低"狀態，而在預先充電期間之後變 成f ° 傳送閘1203在反及閘1201的輸出訊號N1202之後，接收 内部位址RAi (i = 1到η )。NMOS電晶體1205 —在預先充電 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝--------訂-------線 6 4 ： A7 B7 五、發明說明（17 ) 期間啓動的第二預先充電控制訊號PDRA之後一預先充電 第一預先解碼器1011的輸出訊號之第一更新位址DRAai (i = 1到η )到邏輯"低"位準。電閂1207閂鎖住由傳送閘 1203所傳送的k號、或由NMOS電晶體1205所傳送之預先 充電的訊號。 因此’如果預先充電期間結束而第一解碼訊號pREF_a 啓動，更新位址DRAai (i = 1到n)閂鎖住，以有與内部位 址RAi (i = 1到η)相同的資訊。 圖13是圖2所顯示記憶體庫選擇解碼器的另一電路圖， 其中可變動地控制要更新的記憶體庫之數目。參考圖 13 ’記憶體庫選擇解碼器213包括四個邏輯元件1301、 1303、1305和1307與四個預先解碼器1311、1313、1315 和1317 。 第一邏輯元件1301接收第一到第四更新記憶體庫指定訊 號PREF」（i = l到4)當輸入訊號，並執行一或運算以產生 一第一解碼訊號PREF_a’》第二邏輯元件13 〇3接收第二到 第四更新記憶體庫指定訊號PREF_i (i = 2到4 )當輸入訊 號’並執行一或運算以產生一第二解碼訊號pREF_b，。第 三邏輯元件1305接收第三和第四更新記憶體庫指定訊號 PREF_i (i = 3和4)當輸入訊號，並執行—或運算以產生一 第二解碼訊號PREF_c'。第四邏輯元件1307接收第四更新 記憶體庫指定訊號PREF_4當輸入訊號，以產生一第四解 碼訊號PREF_cT。 解碼訊號依照如下第一到第四更新記憶體庫指定訊號 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 策.· —--—II 訂----- •線_ 經濟部智慧財產局員工消費合作社印製 46 46 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（13 ) PREF_i (i = 1到4 )的啓動控制。 如果弟一更新3己憶體庫指定訊號PrEf—i啓動，第一解 碼訊號PREF_a，啓動而第二到第四解碼訊號pREF_b,解除啓 動。因此，當第一更新位址DRAai (i= i到n)有與内部位 址RA1到RAn相同的資訊時，第二到第四更新位址 DRAbi、DHAci和DRAdi (i = 1到幻維持在邏輯，，低"位準， 其爲一預先充電的狀態。因此，第一記憶體庫2“」（圖2 ) 執行一更新運作，而第二到第四記憶體庫2〇丨」（i = 2到4) 不執行更新運作。 如果第二更新記憶體庫指定訊號PREF_2啓動，第一解 碼訊號PREF-a’和第二解碼訊號PREF_V啓動而第三和第四 解碼訊號PREF—c，和PREF_d，解除啓動。因此，當第一和第 一更新位址DRAai和DRAbi (i = 1到η )有與内部位址R A 1 到RAn相同的資訊時’第三和第四更新位址DRAci和 DRAdi (i = 1到n)維持在邏輯，，低，，位準，其爲一預先充電 的狀態。因此，第一和第二記憶體庫和2〇1_2執行一 更新運作’而第三和第四記憶體庫2〇1_3和201_4不執行更 新運作。 如果第三更新記憶體庫指定訊號PREF_3啓動，第一到 弟三解碼訊號PREF a'、PREF V和PREF c1啓動而第西解 碼訊號PREF_d’解除啓動。因此，當第一到第三更新位址 DRAai、DRAbi和DRAci (i = 1到η)有與内部位址R A 1到 RAn相同的資訊時，第四更新位址DRAdi (i= 1到η)維持 在邏輯"低"位準，其爲一預先充電的狀態。因此’第一 -21 - 本紙張尺度適用中g目家標準（CNS)A4規格⑽χ 297公爱） ---.-------------- <請先閲讀背面之注意事項再填寫本頁) 訂---------線 "6486 A7 B7 五 '發明說明（19 到第二5己憶體庫201_1、201—2和201_3執行一更新運作， 而第四記憶體庫201-4不執行更新運作。 如果第四更新記憶體庫指定訊號pREF_4啓動，第—到 罘四解碼訊號 PREF_a·、PREF_b，、PREF_c'和 PREF_d'全部 啓動。因此，第一到第四更新位址DRAai、DRAbi、 DRAci和DRAdi (i = 1到η)有與内部位址R a i到R a n相同 的資訊。因此，第一和第二記憶體庫2“」、2〇1—2、 201 一3和201_4執行一更新運作。 顯示在圖I3的第一到第四預先解碼器1311、1313、 1315和 1317可由如圖 1〇 所顯示 1〇11、1〇13、1〇15和1〇17 樣的配置實施’而將省略其中的詳細説明。 顯示在圖13的記憶體庫選擇解碼器213可有變動數目的 預先解碼器。另外，在依照本發明能夠選擇地執行更新運 作的DRAM中，只選擇地更新其中記憶體單元儲存了資料 的記憶體庫。另外，可藉由使用顯示在圖1 3的記憶體庫 選擇解碼器，改變更新的記憶禮庫之數目。 圖14是圖1所顯示内部電壓產生器的電路圖，其中—内 部電源電壓產生器當成内部電壓產生器的範例説明。然 而，對熟知該項技藝人士顯而易見的，本發明也可適用於 反偏壓電壓產生器。另外，雖然代表性地説明一第—内部 電壓產生器219—1，但本發明也可適用於第二到第四内部 電壓產生器2l9_i (i = 2到4)。 首先’在更新運作對第一記憶體庫201_1執行的情況 中，一第一解碼訊號pREF_a變成·’高·•。然後，PM0S電晶 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裂---- 訂---------線 經濟部智慧財產局員工消費合作社印製 4 6 4 8 A7
五、發明說明（20 ) <請先閱讀背面之注意事項再填寫本頁) 體1401和1405關閉，而NM0S電晶體14〇7打開。因此，圖 14所顯示的内部電源電壓產生器被致能，以產生一内部 電源電壓PIVG，如在傳統技術中一樣。由於產生内部電 源電壓PIVG的運作原理廣爲熟知該項技藝人士所知，將 省略其中的詳細説明。 在更新運作不對第一記憶體庫2^」執行的情況中，第 —解碼訊號PREF_a變成"低"。然後，pm〇s電晶體1401和 1405被打開，而NM〇s電晶體14〇7和pM0S電晶體14〇3被 關掉。因此’圖14所顯示的内部電源電壓產生器被反致 能以停止操作。 如上所述，圖14所顯示内部電源電壓產生器運作，以 便只有對應於一更新運作執行的—記憶體庫之内部電壓產 生器運作。因此，對應於—更新運作不執行的—記憶體庫 疋内部電壓產生器停止運作，藉此大大地減少電力消耗。 經濟部智慧財產局員工消費合作社印製 雖然本發明參考較佳具體實施例描述，可進行各種修改 而不脱離所附申請專利範園和其等效物所定義之一般發明 概念的精神或範疇。舉例來説，雖然描述了由四個記憶體 庫所構成的DRAM，但記憶體庫的數目可增加或減少。另 外’在本發明的説明書中以範例的方式描述了更新控制訊 號由位址訊號產生。然而，更新控制訊號也可由更新模式 中未使用的訊號產生。 因此’可芫成各種修改而不脱離所附申請專利範圍和其 等效物所定義之一般發明概念的精神或範疇β -23- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐）

Claims (1)

  1. 464864 A8 g D8 六、申請專利範圍 1. 一種動態隨機存取記憶體（DRAM )，包含： 能夠獨立地被存取的多個記憶體庫；和 一更新控制器，用以在一自行更新運作期間，選擇地 對多個記憶體庫當中的一個或更多個記憶體庫執行更新 運作。 2. 如申請專利範圍第1項之DRAM，其中要更新的一個或 更多個記憶體庫是由控制訊號的组合所選擇。 3. —種動態随機存取記憶體（DRAM)，包含： 能夠獨立地被存取的多個記憶體庫； 多個電壓產生器，對應各別的記憶體庫配置，用以供 應内部電壓到記憶體庫；和 一更新控制器，用以在一自行更新運作期間，選擇地 對多個記憶體庫當中的一個或更多個記憶體庫執行更新 運作； 其中電壓產生器依照更新運作是否對那些記憶體庫執 行而被致能。 4. 如申請專利範圍第3項之DRAM'，其中所致能的電壓產 生器是由控制訊號的組合所指定。 5. 如申請專利範圍第3項之DRAM，其中所致能的電壓產 生器包括至少一反偏壓電壓產生器和—内部電源電壓產 生器的其中一個。 6- —種動態随機存取記憶體（DRAM)，包括具有多個安排 在行和列中的記憶體單元之多個記憶體庫，其中dram 能夠在自行更新模式中選擇地更新儲存在每個記憶禮庫 • 24 * 度適用中國國.¾率忙㈣如規格⑽x 297公楚— ----- ---Γ----------^i ------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產居員工消費合作社印製 A8 B8 C8 D8 4 6 4 六、申請專利範圍 中的資料，該dram包含： 多個列解碼器，用以選擇記憶體庫的記憶體單元之字 線； 一位址產生器，用以產生在自行更新模式期間循序地 改變的内部位址； 一更新記憶體庫指定電路，用以產生更新記憶體庫指 定訊號，以指定要更新的記憶體庫；和 一記憶體庫選擇解碼器，用以藉由更新記憶體庫指定 訊號來指定要更新的一個或更多個記憶體庫，並依照内 部位址的資訊提供更新位址到對應於所指定記憶體庫的 列解碼器。 7. 如申請專利範圍第6項之DRAM，其中更新記憶體庫指 定電路包含： 一更新控制器，用以產生更新控制訊號，以控制要更 新的記憶體庫之選擇；和 一解碼器，用來解碼更新控制訊號，以產生更新記憶 體庫指定訊號。 8. 如申請專利範園第7項之DRAM，其中更新控制器在一 預先決定的外部位址訊號之後產生更新控制訊號。 9. 如申請專利範園第7項之DRAM，其中更新控制器包 含： 一更新進入偵測器，用以產生自行更新進入訊號，其 指示DRAM何時進入到自行更新模式；和 一更新控制訊號產生器，由自行更新進入訊號的啓動 -25- 本紙張尺度適用中國國家標準（CNS>A4規格（210 x 297公釐） ---------------I^--------訂---I-----線.ί (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 8 4 6 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 致能，以在外部位址訊號之後產生更新控制訊號。 10. 如申請專利範圍第7項之DRAM ’其中更新控制器包括 控制保險絲，且在控制保險絲斷開之後產生更新控制訊 號。 11. 如申請專利範園第6項之DRAM，其中記憶體庫選擇解 碼器供應更新位址到更新記憶體庫指定訊號所選擇的記 憶體庫。 12. 如申請專利範園第6項之DRAM，其中記憶體庫選擇解 碼器進一步包含至少一預先解碼器，由更新記憶體庫指 定訊號所致能，用來供應對應於内部位址的更新位址到 對應於所選擇的記憶體庫之列解碼器。 13. —種動態随機存取記憶體（DRAM)，包含： 能夠獨立地被存取的多個記憶體庫； 多個電壓產生器，對應各別的記憶體庫而配置’用以 供應内部電壓到記憶體庫；和 一更新控制器，用以在一自行更新運作期間，選擇地 對多個記憶體庫當中的一個或更多個記憶體庫執行更新 運作； 其中所致能的電壓產生器的數目由所更新的記憶體庫 之數目決定。 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） IK----------t--------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
TW089100212A 1999-01-12 2000-01-07 DRAM capable of selectively performing self-refresh operation for memory bank TW464864B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19990000541 1999-01-12
KR1019990058273A KR100355226B1 (ko) 1999-01-12 1999-12-16 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치

Publications (1)

Publication Number Publication Date
TW464864B true TW464864B (en) 2001-11-21

Family

ID=26634562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089100212A TW464864B (en) 1999-01-12 2000-01-07 DRAM capable of selectively performing self-refresh operation for memory bank

Country Status (7)

Country Link
US (1) US6381188B1 (zh)
EP (1) EP1020866B1 (zh)
JP (1) JP2000215665A (zh)
KR (1) KR100355226B1 (zh)
CN (1) CN1162867C (zh)
DE (1) DE60033873T2 (zh)
TW (1) TW464864B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562161B (en) * 2010-12-29 2016-12-11 Hynix Semiconductor Inc Internal voltage generation circuit and semiconductor integrated circuit

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570801B2 (en) * 2000-10-27 2003-05-27 Kabushiki Kaisha Toshiba Semiconductor memory having refresh function
KR100361658B1 (ko) * 2000-11-30 2002-11-22 삼성전자 주식회사 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
US6629194B2 (en) * 2001-05-31 2003-09-30 Intel Corporation Method and apparatus for low power memory bit line precharge
KR100680942B1 (ko) * 2001-06-28 2007-02-08 주식회사 하이닉스반도체 반도체 메모리의 셀프-리프레쉬 장치
US6940774B2 (en) * 2001-07-26 2005-09-06 Infineon Technologies Ag Integrated dynamic memory and operating method
DE10136544B4 (de) * 2001-07-26 2004-02-12 Infineon Technologies Ag Integrierter dynamischer Speicher und Betriebsverfahren
KR100424178B1 (ko) * 2001-09-20 2004-03-24 주식회사 하이닉스반도체 반도체 메모리 장치의 내부어드레스 발생회로
KR100437610B1 (ko) * 2001-09-20 2004-06-30 주식회사 하이닉스반도체 정상 모드와 부분 어레이 셀프 리프레쉬 모드를 갖는저전력 반도체 메모리 장치
US6625078B2 (en) * 2002-02-11 2003-09-23 United Memories, Inc. Look-ahead refresh for an integrated circuit memory
US6618314B1 (en) * 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6944708B2 (en) * 2002-03-22 2005-09-13 Intel Corporation Method of self-refresh in large memory arrays
JP2003338193A (ja) * 2002-05-21 2003-11-28 Mitsubishi Electric Corp 半導体メモリモジュール
KR100481923B1 (ko) * 2002-07-15 2005-04-13 주식회사 하이닉스반도체 반도체 메모리 장치
KR100506057B1 (ko) * 2002-07-15 2005-08-03 주식회사 하이닉스반도체 부분 어레이 셀프 리프레시를 수행하는 반도체 메모리 장치
KR100535071B1 (ko) * 2002-11-07 2005-12-07 주식회사 하이닉스반도체 셀프 리프레쉬 장치
US7617356B2 (en) * 2002-12-31 2009-11-10 Intel Corporation Refresh port for a dynamic memory
KR100532456B1 (ko) 2003-07-30 2005-11-30 삼성전자주식회사 메모리 컨트롤러 및 상기 메모리 컨트롤러를 구비하는반도체 장치
EP2012374B1 (en) 2003-09-24 2012-04-25 Kyocera Corporation Multi-layer piezoelectric element
KR100621619B1 (ko) 2003-11-14 2006-09-13 삼성전자주식회사 리플레쉬 동작을 수행하는 반도체 메모리 장치
US7142478B2 (en) * 2004-03-19 2006-11-28 Infineon Technologies Ag Clock stop detector
US7099234B2 (en) * 2004-06-28 2006-08-29 United Memories, Inc. Low power sleep mode operation technique for dynamic random access memory (DRAM) devices and integrated circuit devices incorporating embedded DRAM
KR100609039B1 (ko) * 2004-06-30 2006-08-10 주식회사 하이닉스반도체 입출력 라인 회로
KR100618858B1 (ko) * 2004-08-31 2006-08-31 삼성전자주식회사 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법
KR100618704B1 (ko) * 2004-12-20 2006-09-08 주식회사 하이닉스반도체 메모리 장치의 ｍｒｓ 설정동작 제어 방법
US7953921B2 (en) * 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization
KR100642759B1 (ko) * 2005-01-28 2006-11-10 삼성전자주식회사 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US8619452B2 (en) 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
KR101377305B1 (ko) * 2005-06-24 2014-03-25 구글 인코포레이티드 집적 메모리 코어 및 메모리 인터페이스 회로
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
KR100644221B1 (ko) 2005-07-19 2006-11-10 삼성전자주식회사 반복 리프레쉬를 구동하는 리프레쉬 제어회로 및 이를포함하는 반도체 메모리 장치
JP2007035151A (ja) * 2005-07-26 2007-02-08 Elpida Memory Inc 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
JP4428319B2 (ja) * 2005-08-30 2010-03-10 エルピーダメモリ株式会社 半導体記憶装置およびバンク・リフレッシュ方法
US7457185B2 (en) 2005-09-29 2008-11-25 Hynix Semiconductor Inc. Semiconductor memory device with advanced refresh control
KR100798772B1 (ko) * 2005-09-29 2008-01-29 주식회사 하이닉스반도체 반도체 메모리 장치
KR100689863B1 (ko) * 2005-12-22 2007-03-08 삼성전자주식회사 반도체 메모리 장치 및 그에 따른 방법
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7286377B1 (en) * 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
KR100806341B1 (ko) * 2006-10-18 2008-03-03 삼성전자주식회사 부분 리프레쉬 동작을 수행하는 메모리 장치 및 방법
KR100854456B1 (ko) * 2006-11-20 2008-08-27 주식회사 하이닉스반도체 리프레쉬 제어회로
JP4984872B2 (ja) * 2006-12-15 2012-07-25 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリの動作方法、メモリコントローラおよびシステム
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
KR100899394B1 (ko) * 2007-10-31 2009-05-27 주식회사 하이닉스반도체 리프래쉬 제어 회로
KR100892729B1 (ko) * 2007-12-27 2009-04-10 주식회사 하이닉스반도체 반도체 집적 회로 및 그의 리프레시 방법
KR100980403B1 (ko) * 2008-09-10 2010-09-07 주식회사 하이닉스반도체 오토리프레쉬 제어회로 및 이를 이용하는 반도체 메모리 장치
KR100976408B1 (ko) * 2008-11-06 2010-08-17 주식회사 하이닉스반도체 내부전압 발생회로
KR100974225B1 (ko) * 2008-12-23 2010-08-06 주식회사 하이닉스반도체 임피던스 조정 주기 설정회로 및 반도체 집적회로
JP2010170596A (ja) * 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
JP2011086044A (ja) * 2009-10-14 2011-04-28 Ricoh Co Ltd メモリバックアップ制御装置と画像形成装置と情報処理装置
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR20130090633A (ko) 2012-02-06 2013-08-14 삼성전자주식회사 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법
CN103426466B (zh) * 2012-05-25 2016-12-14 安凯(广州)微电子技术有限公司 一种动态随机存取存储器的控制方法、装置和设备
KR102021401B1 (ko) * 2012-08-30 2019-11-04 에스케이하이닉스 주식회사 메모리 장치
US9727462B2 (en) 2013-01-30 2017-08-08 Hewlett Packard Enterprise Development Lp Runtime backup of data in a memory module
JP6163073B2 (ja) * 2013-09-26 2017-07-12 キヤノン株式会社 画像処理装置とその制御方法、及びプログラム
KR102289001B1 (ko) 2014-06-09 2021-08-13 삼성전자주식회사 솔리드 스테이드 드라이브 및 그것의 동작 방법
KR20170045795A (ko) * 2015-10-20 2017-04-28 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20210053017A (ko) 2019-11-01 2021-05-11 삼성전자주식회사 프로세싱 소자를 포함하는 메모리 장치 및 상기 메모리 장치를 포함하는 메모리 시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758993A (en) * 1984-11-19 1988-07-19 Fujitsu Limited Random access memory device formed on a semiconductor substrate having an array of memory cells divided into sub-arrays
JPH0229989A (ja) * 1988-07-19 1990-01-31 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリ装置
US4961167A (en) * 1988-08-26 1990-10-02 Mitsubishi Denki Kabushiki Kaisha Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein
US5404543A (en) * 1992-05-29 1995-04-04 International Business Machines Corporation Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes
US5594699A (en) * 1993-09-20 1997-01-14 Fujitsu Limited DRAM with reduced electric power consumption
JPH09167488A (ja) * 1995-12-18 1997-06-24 Mitsubishi Electric Corp 半導体記憶装置
IL121044A (en) * 1996-07-15 2000-09-28 Motorola Inc Dynamic memory device
KR100253081B1 (ko) * 1997-06-25 2000-09-01 윤종용 셀프-리프레시 모드를 가지는 다이나믹 랜덤 액세스 메모리 장치
KR100381966B1 (ko) * 1998-12-28 2004-03-22 주식회사 하이닉스반도체 반도체메모리장치및그구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562161B (en) * 2010-12-29 2016-12-11 Hynix Semiconductor Inc Internal voltage generation circuit and semiconductor integrated circuit

Also Published As

Publication number Publication date
CN1264128A (zh) 2000-08-23
EP1020866B1 (en) 2007-03-14
KR20000052491A (ko) 2000-08-25
DE60033873T2 (de) 2007-12-20
EP1020866A1 (en) 2000-07-19
KR100355226B1 (ko) 2002-10-11
CN1162867C (zh) 2004-08-18
US20020031030A1 (en) 2002-03-14
JP2000215665A (ja) 2000-08-04
US6381188B1 (en) 2002-04-30
DE60033873D1 (de) 2007-04-26

Similar Documents

Publication Publication Date Title
TW464864B (en) DRAM capable of selectively performing self-refresh operation for memory bank
US6819617B2 (en) System and method for performing partial array self-refresh operation in a semiconductor memory device
CN111292789B (zh) 半导体存储器件及其操作方法
US6665231B2 (en) Semiconductor device having pipelined dynamic memory
JP4229674B2 (ja) 半導体記憶装置及びその制御方法
US8120978B2 (en) Semiconductor memory device having auto-precharge function
US8456213B2 (en) Initialization circuit and bank active circuit using the same
US20040008544A1 (en) Semiconductor memory
KR100535071B1 (ko) 셀프 리프레쉬 장치
JP2004145956A (ja) 同期型半導体記憶装置及びその動作方法
US20020176302A1 (en) Cell data protection circuit in semiconductor memory device and method of driving refresh mode
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
US20040114423A1 (en) 4-bit prefetch-type FCRAM having improved data write control circuit in memory cell array and method of masking data using the 4-bit prefetch-type FCRAM
US6631094B2 (en) Semiconductor memory device having SRAM interface
JP2001229674A5 (zh)
US7668032B2 (en) Refresh operation of memory device
JP2001135081A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees