KR100899394B1 - 리프래쉬 제어 회로 - Google Patents
리프래쉬 제어 회로 Download PDFInfo
- Publication number
- KR100899394B1 KR100899394B1 KR1020070110505A KR20070110505A KR100899394B1 KR 100899394 B1 KR100899394 B1 KR 100899394B1 KR 1020070110505 A KR1020070110505 A KR 1020070110505A KR 20070110505 A KR20070110505 A KR 20070110505A KR 100899394 B1 KR100899394 B1 KR 100899394B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- bank
- unit
- response
- pull
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40622—Partial refresh of memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4065—Low level details of refresh operations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
Claims (18)
- 셀프 리프래쉬를 수행할 뱅크 정보를 갖는 제1어드레스 신호와 셀프 리프래쉬를 수행할 상기 뱅크 영역을 세분화한 세그먼트 정보를 갖는 제2어드레스 신호를 입력받아 상기 뱅크에 대한 마스크 정보 신호와 상기 세그먼트에 대한 마스크 정보 신호를 출력하는 MRS 래치부;상기 뱅크에 대한 마스크 정보 신호를 입력받아 셀프 리프래쉬를 수행할 뱅크를 선택하기 위한 뱅크 액티브 신호를 출력하는 뱅크 액티브 제어부; 및상기 뱅크 액티브 신호와 상기 세그먼트에 대한 마스크 정보 신호 및 로우 어드레스 정보를 갖는 제3어드레스 신호를 입력받아 상기 뱅크 액티브 신호에 의해 선택된 뱅크 내의 셀프 리프래쉬를 수행할 세그먼트를 선택하기 위한 디코딩 신호를 출력하는 디코딩부;를 포함하는 리프래쉬 제어 회로.
- 삭제
- 제 1 항에 있어서,상기 MRS 래치부는상기 제1,2어드레스 신호를 펄스 신호에 동기시켜 출력하는 신호 전달부와;상기 신호 전달부의 출력신호를 래치하는 래치부와;상기 래치부의 출력신호를 버퍼링하는 버퍼부;를 포함하는 리프래쉬 제어 회로.
- 제 1 항에 있어서,상기 뱅크 액티브 제어부는프리차지 펄스 신호와 외부 액티브 신호 및 뱅크 액티브 신호에 응답하여 제1노드를 풀-업 또는 풀-다운 구동하는 제1구동부와;상기 뱅크에 대한 마스크 정보 신호와 내부 액티브 신호에 응답하여 논리 연산하는 연산부와;상기 연산부의 출력신호에 응답하여 상기 제1노드를 풀-다운 구동하는 제2구동부와;상기 제1구동부 및 상기 제2구동부의 출력신호를 래치하는 래치부;를 포함하는 리프래쉬 제어 회로.
- 제 4 항에 있어서,상기 제1구동부는 프리차지 펄스 신호에 응답하여 풀-업 구동하는 풀-업 구동부와;상기 외부 액티브 신호에 응답하여 풀-다운 구동하는 제1풀-다운 구동부와;상기 뱅크 액티브 신호에 응답하여 풀-다운 구동하는 제2풀-다운 구동부;를 포함하는 리프래쉬 제어 회로.
- 제 4 항에 있어서,상기 연산부는 상기 뱅크에 대한 마스크 정보 신호의 반전신호와 상기 내부 액티브 신호에 응답하여 논리곱 연산하는 논리소자;를 포함하는 리프래쉬 제어 회로.
- 제 4 항에 있어서,상기 제2구동부는 상기 연산부의 출력신호에 응답하여 풀-다운 구동하는 풀-다운 구동부;를 포함하는 리프래쉬 제어 회로.
- 제 1 항에 있어서,상기 디코딩부는 상기 뱅크 액티브 신호에 응답하여 제3어드레스 신호를 프리 디코딩하는 프리 디코더와;상기 세그먼트에 대한 마스크 정보 신호에 응답하여 상기 프리 디코더의 출력신호를 디코딩하는 디코더;를 포함하는 리프래쉬 제어 회로.
- 제 8 항에 있어서,상기 프리 디코더는상기 제3어드레스 신호를 상기 뱅크 액티브 신호에 동기시켜 출력하는 신호 전달부와;상기 신호 전달부의 출력신호를 래치하는 래치부와;상기 래치부의 출력신호를 상기 뱅크 액티브 신호에 동기시켜 버퍼링하는 버퍼부;를 포함하는 리프래쉬 제어 회로.
- 제 8 항에 있어서,상기 디코더는상기 프리 디코더의 출력신호를 부정 논리곱 연산하는 제1연산부와;상기 세그먼트에 대한 마스크 정보 신호와 상기 제1연산부의 출력신호를 부정 논리합 연산하는 제2연산부;를 포함하는 리프래쉬 제어 회로.
- 뱅크에 대한 마스크 정보 신호를 입력받아 셀프 리프래쉬를 수행할 뱅크를 선택하기 위한 뱅크 액티브 신호를 출력하는 뱅크 액티브 제어부; 및상기 뱅크 액티브 신호와 세그먼트에 대한 마스크 정보 신호 및 로우 어드레스 신호를 입력받아 상기 뱅크 액티브 신호에 의해 선택된 뱅크 내의 셀프 리프래쉬를 수행할 세그먼트를 선택하기 위한 디코딩 신호를 출력하는 디코딩부를 포함하고,상기 뱅크 액티브 제어부는 프리차지 펄스 신호와 외부 액티브 신호 및 뱅크 액티브 신호에 응답하여 제1노드를 풀-업 또는 풀-다운 구동하는 제1구동부와, 상기 뱅크에 대한 마스크 정보 신호와 내부 액티브 신호에 응답하여 논리 연산하는 연산부와, 상기 연산부의 출력신호에 응답하여 상기 제1노드를 풀-다운 구동하는 제2구동부와, 상기 제1구동부 및 상기 제2구동부의 출력신호를 래치하는 래치부를 포함하는 리프래쉬 제어 회로.
- 삭제
- 제 11 항에 있어서,상기 제1구동부는 프리차지 펄스 신호에 응답하여 풀-업 구동하는 풀-업 구동부와;상기 외부 액티브 신호에 응답하여 풀-다운 구동하는 제1풀-다운 구동부와;상기 뱅크 액티브 신호에 응답하여 풀-다운 구동하는 제2풀-다운 구동부;를 포함하는 리프래쉬 제어 회로.
- 제 11 항에 있어서,상기 연산부는 상기 뱅크에 대한 마스크 정보 신호의 반전신호와 상기 내부 액티브 신호에 응답하여 논리곱 연산하는 논리소자;를 포함하는 리프래쉬 제어 회로.
- 제 11 항에 있어서,상기 제2구동부는 상기 연산부의 출력신호에 응답하여 풀-다운 구동하는 풀-다운 구동부;를 포함하는 리프래쉬 제어 회로.
- 제 11 항에 있어서,상기 디코딩부는 상기 뱅크 액티브 신호에 응답하여 로우 어드레스 신호를 프리 디코딩하는 프리 디코더와;상기 세그먼트에 대한 마스크 정보 신호에 응답하여 상기 프리 디코더의 출력신호를 디코딩하는 디코더;를 포함하는 리프래쉬 제어 회로.
- 제 16 항에 있어서,상기 프리 디코더는상기 로우 어드레스 신호를 상기 뱅크 액티브 신호에 동기시켜 출력하는 신호 전달부와;상기 신호 전달부의 출력신호를 래치하는 래치부와;상기 래치부의 출력신호를 상기 뱅크 액티브 신호에 동기시켜 버퍼링하는 버퍼부;를 포함하는 리프래쉬 제어 회로.
- 제 16 항에 있어서,상기 디코더는상기 프리 디코더의 출력신호를 부정 논리곱 연산하는 제1연산부와;상기 세그먼트에 대한 마스크 정보 신호와 상기 제1연산부의 출력신호를 부정 논리합 연산하는 제2연산부;를 포함하는 리프래쉬 제어 회로.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070110505A KR100899394B1 (ko) | 2007-10-31 | 2007-10-31 | 리프래쉬 제어 회로 |
US12/005,478 US7768858B2 (en) | 2007-10-31 | 2007-12-27 | Refresh controlling circuit |
JP2008155116A JP2009110637A (ja) | 2007-10-31 | 2008-06-13 | リフレッシュ制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070110505A KR100899394B1 (ko) | 2007-10-31 | 2007-10-31 | 리프래쉬 제어 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090044414A KR20090044414A (ko) | 2009-05-07 |
KR100899394B1 true KR100899394B1 (ko) | 2009-05-27 |
Family
ID=40582637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070110505A KR100899394B1 (ko) | 2007-10-31 | 2007-10-31 | 리프래쉬 제어 회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7768858B2 (ko) |
JP (1) | JP2009110637A (ko) |
KR (1) | KR100899394B1 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5599977B2 (ja) * | 2009-01-22 | 2014-10-01 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置 |
KR101082106B1 (ko) * | 2009-09-30 | 2011-11-10 | 주식회사 하이닉스반도체 | 뱅크액티브신호생성회로 |
JP2012033228A (ja) * | 2010-07-30 | 2012-02-16 | Elpida Memory Inc | 半導体装置および半導体装置の制御方法 |
KR101190741B1 (ko) | 2010-08-30 | 2012-10-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 셀프 리프레시 제어회로 및 제어 방법 |
KR101190690B1 (ko) * | 2010-12-21 | 2012-10-15 | 에스케이하이닉스 주식회사 | 멀티 랭크를 제어하는 반도체 메모리 장치 |
JP5728370B2 (ja) | 2011-11-21 | 2015-06-03 | 株式会社東芝 | 半導体記憶装置およびその駆動方法 |
EP2620838B1 (en) | 2012-01-26 | 2015-04-22 | ST-Ericsson SA | Automatic partial array self-refresh |
KR102393425B1 (ko) * | 2015-10-20 | 2022-05-03 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
US10332582B2 (en) | 2017-08-02 | 2019-06-25 | Qualcomm Incorporated | Partial refresh technique to save memory refresh power |
KR20210008216A (ko) * | 2019-07-11 | 2021-01-21 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990078379A (ko) * | 1998-03-30 | 1999-10-25 | 피터 토마스 | 디코딩 오토리프레시 모드를 가지는 디램 |
KR20040008015A (ko) * | 2002-07-15 | 2004-01-28 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR20070105500A (ko) * | 2006-04-26 | 2007-10-31 | 삼성전자주식회사 | 반도체 메모리 장치 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100355226B1 (ko) * | 1999-01-12 | 2002-10-11 | 삼성전자 주식회사 | 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치 |
KR100328556B1 (ko) * | 1999-12-23 | 2002-03-15 | 박종섭 | 셀프 리프레쉬 제어장치 |
JP3745185B2 (ja) * | 2000-03-13 | 2006-02-15 | 沖電気工業株式会社 | ダイナミックランダムアクセスメモリ |
US6307779B1 (en) * | 2000-07-28 | 2001-10-23 | Micron Technology, Inc. | Method and circuitry for bank tracking in write command sequence |
US6549991B1 (en) * | 2000-08-31 | 2003-04-15 | Silicon Integrated Systems Corp. | Pipelined SDRAM memory controller to optimize bus utilization |
JP2002269981A (ja) * | 2001-03-12 | 2002-09-20 | Mitsubishi Electric Corp | 半導体メモリ装置 |
KR100457533B1 (ko) * | 2002-09-03 | 2004-11-17 | 삼성전자주식회사 | 리프레쉬 제어방법 및 장치 |
US6912168B2 (en) * | 2003-03-18 | 2005-06-28 | United Memories, Inc. | Non-contiguous masked refresh for an integrated circuit memory |
KR100642759B1 (ko) * | 2005-01-28 | 2006-11-10 | 삼성전자주식회사 | 선택적 리프레쉬가 가능한 반도체 메모리 디바이스 |
JP4299849B2 (ja) * | 2006-08-22 | 2009-07-22 | エルピーダメモリ株式会社 | 半導体記憶装置及びそのリフレッシュ制御方法 |
JP5599977B2 (ja) * | 2009-01-22 | 2014-10-01 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置 |
-
2007
- 2007-10-31 KR KR1020070110505A patent/KR100899394B1/ko active IP Right Grant
- 2007-12-27 US US12/005,478 patent/US7768858B2/en active Active
-
2008
- 2008-06-13 JP JP2008155116A patent/JP2009110637A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990078379A (ko) * | 1998-03-30 | 1999-10-25 | 피터 토마스 | 디코딩 오토리프레시 모드를 가지는 디램 |
KR20040008015A (ko) * | 2002-07-15 | 2004-01-28 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR20070105500A (ko) * | 2006-04-26 | 2007-10-31 | 삼성전자주식회사 | 반도체 메모리 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP2009110637A (ja) | 2009-05-21 |
US20090109783A1 (en) | 2009-04-30 |
KR20090044414A (ko) | 2009-05-07 |
US7768858B2 (en) | 2010-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100899394B1 (ko) | 리프래쉬 제어 회로 | |
US10790004B2 (en) | Apparatuses and methods for multi-bank and multi-pump refresh operations | |
US6665224B1 (en) | Partial refresh for synchronous dynamic random access memory (SDRAM) circuits | |
JP2781350B2 (ja) | 同期式dramのヒドン・セルフ・リフレッシュ方法及び装置 | |
KR100618070B1 (ko) | 리프레시를 자동으로 행하는 동적 메모리 회로 | |
JP3745185B2 (ja) | ダイナミックランダムアクセスメモリ | |
JPH10247384A (ja) | 同期型半導体記憶装置 | |
KR20030009125A (ko) | 반도체 기억 장치 | |
KR100191096B1 (ko) | 반도체 메모리 장치 | |
KR20130024158A (ko) | 반도체메모리장치 및 반도체메모리장치의 리프레쉬 방법 | |
US8331184B2 (en) | SRAM compatible embedded DRAM system with hidden refresh and dual port capabilities | |
KR100564633B1 (ko) | 향상된 동작 성능을 가지는 반도체 메모리 장치 및 이에대한 액세스 제어 방법 | |
JP2004134069A (ja) | 部分活性化構造を有してページモード動作が可能な半導体メモリ装置及びその動作方法 | |
KR20040031903A (ko) | 부분 활성화 구조를 가지고 페이지 모드 동작이 가능한반도체 메모리 장치 및 그 동작 방법 | |
JP2000030448A (ja) | 同期型半導体記憶装置 | |
KR100816631B1 (ko) | 반도체 기억장치 | |
US6628565B2 (en) | Predecode column architecture and method | |
US6633505B2 (en) | Semiconductor memory device, control method thereof, and control method of semiconductor device | |
JP4272172B2 (ja) | ダイナミックランダムアクセスメモリ | |
US6822920B2 (en) | SRAM-compatible memory device employing DRAM cells | |
JP4628319B2 (ja) | 同期型半導体記憶装置 | |
JP2006099877A (ja) | 同期型半導体記憶装置 | |
US7885126B2 (en) | Apparatus for controlling activation of semiconductor integrated circuit | |
US7518941B2 (en) | Methods and apparatus to provide refresh for local out of range read requests to a memory device | |
KR100924355B1 (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130426 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140423 Year of fee payment: 6 |
|
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20160422 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170425 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180425 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190422 Year of fee payment: 11 |