TW464828B - Method and apparatus for design verification using emulation and simulation - Google Patents

Method and apparatus for design verification using emulation and simulation Download PDF

Info

Publication number
TW464828B
TW464828B TW086115169A TW86115169A TW464828B TW 464828 B TW464828 B TW 464828B TW 086115169 A TW086115169 A TW 086115169A TW 86115169 A TW86115169 A TW 86115169A TW 464828 B TW464828 B TW 464828B
Authority
TW
Taiwan
Prior art keywords
scope
design
patent application
microprocessor
event
Prior art date
Application number
TW086115169A
Other languages
English (en)
Inventor
Stephen P Sample
Mikhail Bershteyn
Original Assignee
Quickturn Design Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quickturn Design Systems Inc filed Critical Quickturn Design Systems Inc
Application granted granted Critical
Publication of TW464828B publication Critical patent/TW464828B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

經濟部中央標準局負工消費合作社印m 4648 2 8 Α7 I----- B7 五、發明説明（1 ) 發明簌園 本發明相關於以合併模仿及模擬來證實一個邏輯設計。 發明背景 模仿系統提供電路系統設計者強有力的方法，在付諸量 產如可功能性地測試系統及積體電路。電路設計者及工程 師們運用模仿器可轉換一個設計成爲暫時運作的硬體’如 此可使工程師測試設計處於或接近即時條件。另外，工程 師能夠同時確認積體電路、系統的軟硬體。模仿系統的例 •證係在US專利號碼5,1〇9,353及5,03 6,473中敘述，兩者均 藉參考結合。 典型地，設計處理包括一個設計從初始設計想定階層至 詳細製選階層的多重轉移。一個工程師可能始於一個設計 的想定。工程師然後產生一個設計想定的行爲定義。行爲 设計的產生可能係一個流程表或一個流程圖，接下來，工 程師可設計系統資料徑路及可指定需求用以完成系統的記 錄器及邏輯單；TL。在此層面，工程師可建立用以控制經由 滙流排介於記錄器及邏輯單元間的資料動作。邏輯設計係 设计處理的下一個步驟，因此，工程師運用初級閘門及正 反器以完成資料記錄器、滙流排，邏輯單元，及它們的控 制硬體。此設計層面的結果係一個問門及正反器的網路清 單。 下一個设計層面轉換閘門及正反器的網路清單成爲一個 電晶體清單或設計佈局。如此，閘門及正反器換成它們的 電晶體等效或公用程式小單元。在小單元及單晶體選擇過 ----：---.----裝------訂------線 (請Λ.'閲讀背Φ-之-注意事項再#寫本頁) 本紐尺奴财國國家標準（CNS ) A4規格[2丨0，〆297公潑f ------ 46 48 2 8 46 48 2 8 經濟部中央標準局員工消費合作社印製 五、發明説明（2 ) 程中，時序及負載需求加入考量。終於，設計付諸製造， 因此，電晶體清單或設計佈局規格用以寫入一個可程式裝 置或產生光罩用以製造積體電路。 硬體敘述語言（"HDLs”）提供格式以表示上面敘述之不同 設計層面的輸出。這些語言能夠運用以創造電路於不同的 層面，其包括功能方塊之閘門階層敘述及完整系統的高階 層敘述。如此，HDLs能敘述電子系統於許多抽象的階層。 硬體敘述語言係用以敘述設計上模擬、模型、測試、創 .造及文件目的的硬體。早先，電路設計者企圖在邏輯閘門 階層上設計。逐漸，設計者在較高階層上設計，特別地用 HDL方法。HDLs提供一個方便的格式用以設計功能及配 線細節的表現及可呈現硬體於一個或多個抽象階層。 兩種普遍硬體敘述語言係維洛（Verilog)及極高速積體電 路（VHSIC)硬體敘述語言（"VHDL")。VHDL始於1980年代 早期的美國國防部間，且其初始企圖用以數位硬體系統敘 述的一種文件語言。稍後，此語言經提昇以致於模擬及同 步可加以敘述。此先進的HDL基礎設計工具包括設計切入 、模擬及同步已從設計文件之VHDL、的焦點徧移至高階 層設計。未加以限制之其它硬體敘述語言包括一種硬體程 式語言（"AHPL”）'電腦設計語言（"CDL")、一致語言 ("C0NLAN")、互動設計語言（"IDL”）、指令集合處理器規 格（"ISPS")、設計時代及模擬（nTEGAS")、德州儀器硬體敘 述語言（"ΤΙ-HDL")、東芝敘述語言（"TDL")、ZEUS、及NDL。 模擬已長期地成爲一種較佳的方法，用於複雜電子電路 -5- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -----^------11------0 (讀先閱讀背面之·注意事項再填寫本頁) 經濟部中央梂準局負工消費合作社印製 4648 2 8 A7 ____B7 ΓΧ*、發明説明（3 ) 設計之邏軏糾錯確認。模擬係廣泛地定義有如創造一個模 型’若任意激勵’在相似的方式中反應可達設計製造及測 試。當如此的模型有如一套電腦程式的完成，更特別地， 此術語"模擬"可典型的運用。相對而言，此術語"模仿，，係 運用可程式（亦如眾所週知之可重組態）邏輯或場可程式閘 門陣列（FPGA)裝置創造一個模型。模擬節省了大量的時間 及財務資源，因爲它促使設計者著手昂貴製造程序前偵測 設計誤差。此外，設計過程本身可視爲一種新產品之初始 .一般觀念轉變爲詳細藍圖的步驟順序。偵測誤差在過程之 早期階段亦節省時間及工程資源。 模擬器可區分爲兩種形式。第一種模擬器依照階層化模 擬原則’及第二種依照事件驅動模擬原則。在每一模擬週 期’階層化模擬器必須重評估模擬設計每一個元件的新求 態’是否元件的輸入信號改變了。另外，即使求態未改變 ，7L件求態必須再傳輸。事件驅動模擬器僅評估一些輸入 求％在當時模擬週期改變的那些元件。所以，事件驅動模 擬器達到大量節省元件評估時間。然而，大量附加軟體執 行、時間消耗在是否應該評估一特別元件的決策上。如其結 果，先前的兩種形式模擬器（階層化及事件驅動）具有相似 的表現。 杈仿超越模擬的基礎優點係速度。基於確認，模仿投影 每一元件至一個實體不同之可程式邏輯裝置中，因此所有 =件可平行確認。在典型的模擬器中，單處理元件連串計 算在每一元件於每一模擬時間步驟的下一狀態。 -6- 本紙張尺度適用 { CNS ) A4m- ( 2107297¾^ —1! -----^------IX------0 (請先閲讀背面之注項再"寫本頁) 6 4 經濟部中央福準局負工消費合作社印袋 4 8 2 8 A7 ____—___B7___ 五、發明説明（4 ) 模仿係一充分確認技術用以代表或簡單轉換爲一邏輯閘 門網路设计。然而，現代設計方法需求大型設計部份在初 始設計階層時，藉行爲模型代表之。經過一連申設計決策 ，這些行爲模型逐漸替換等效結構表現。每一替換步驟的 正確性係提出確認，在此設計其有如一複雜的行爲、結構 、及閉門階層元件之混合。設計結構部份能運用廣大可用 邏輯合成程式直接投影於模仿硬體中。然而，行爲部份僅 能编譯成電腦程式再執行。自然地，當新產品的觀念尚未 .藉它的元件但藉著它的功能高階層敘述時，模仿需求運用 實際硬體創造一模型’且不能運用在設計週期的早期階段 。然而’爲引導確認於早期設計階段，最適當的環境會有 效地合併模仿的特性及行爲的模擬。此外，合併模仿及模 擬促使設计者模擬因爲諸如類比信號實體的限制而不能模 仿之設計元件。 如設計接近完成時，強調從行爲模擬自徧移開而朝向邏 輯模仿。然而’代表未來產品運作環的部份永遠不會轉換 成結構表現。在此情況中，系統階層環境之行爲敛述可作 爲..一測試標準用於模仿設計。系統階層行爲敘述在接近複 製眞實運作條件方式確認下產生測試激勵'及評估設計響應 。爲了執行如此行爲測試標準之需求係另一種動機，用以 合併模擬及模仿的能力於一邏輯確認系統。 一種合併模仿及模擬的方法係執行一模擬器於一主工作 站（或網路）以溝通事件，或透過網路介面於信號狀,賤中改 變至或從設計的模仿部份。然而，在如此的解決方案，事 本紙張尺度適用中國國家標準（CNS ) A4规格（210 X 297公釐） --------^------1T------^ ··! * (請先閲讀背面之注意事項再楨寫本頁) A7 B7 464828 五、發明説明（5 ) (請先閱讀背面之注^^項再"'寫本頁) 件轉移的速度嚴格地限制表現。實驗顯示轉移4字元組資 料封包，透過傳輸控制協定（"TCP")而執行於SUN工作站電 腦（例：SPARC-20)上之平均時間大約5〇微秒。假設如此 大小的資料封包用以偏碼一事件及給予平均設計動作每個 模擬週期1 〇〇〇事件’模擬速度限制在每秒20週期。因此 ’目前存在一需求，用以合併模仿及模擬而有效地確認可 能係閘門階層、結構及行爲表示的混合電路設計。 發明概述 於是，本發明的一般目的係提供一裝置及方法，用以有 效核合邏輯設計的模擬及模仿，如此以致於最減少了介於 模擬及模仿設計部份間事件轉移的經常開销。 爲了達成上述目的，設計確認方法及裝置包括至少一可 重组態裝置’其用以確認下模仿一部份邏輯設計。另外， 至少一微處理器用以模擬另一可代表行爲敘述的設計部份 微處理器連接至可重组態裝置，其用以縮減介於模擬及 模仿部份間之資料轉移時間。此外，事件偵測器係提供設 計確認時以偵測事件。微處理器係減輕執行如此事件偵測 功、能，因此減少設計確認時間。 經濟部中央標準局員工消費合作社印製 本發明的其它目的、優點、及特性對熟練本技藝者由研 究接續之敍述及圖示後會變得更爲明顯。 圖示之簡軍敍诚 圖1係一具有多重微處理器及可程式閘門陣列之邏輯確 認系統具體實施例的方塊圖。 圖2係包括一共通事件轉移滙流排之邏輯確認系統另一 -__-_____ -8- 本纸張尺度適用中國國家標準（CNS_) A4規格（2Ι0χ797公釐>-- 4 6 8 2 8 A7 B7 五、發明説明（6 ) 具趙實施例的方塊圖。 圖3係顯示從模擬設計部份進入模仿設計那份之變數計 算數値傳輸的方塊圖。 圖4係顯示從模仿設計部份進入模擬設計部份之變數計 算數値捕捉的方塊圓。 圖5係顯示事件碼的計算及它們的轉移至執行行爲模擬 之微處理器的方塊圖。 團6係顯示事件碼的計算及它們的轉移至執行行爲模擬 -之微處理器另一具體實施例的方塊圖，其事件係例如：主 動事件、被動事件、非阻塞指定更新事件、及監視事件的 群组。 圖7係顯示事件群組中之突出事件偵測的方塊圖。 圖8係圖解一超前模擬時間信號之計算的方塊圖。 圖9係解説透過一共享多工滙流排從一微處理器至另— 個微處理器之事件轉移的方塊圖。 圖10係一事件偵測器的方塊囷。 圖11係圖解一於確認時邏輯設計轉換以防止在設計模 仿、時之保持時間干擾的方塊圖a 經濟部中央搮準局員工消资合作社印裝 圖12係圖解另一邏辑設計轉換以防止在設計模仿時之 保持時間干擾的方塊圖。 圓13係顯示邏輯確認系統之程式的方塊圖。 、圖14圖解運用碼不連續片段於維洛硬體敘述語言中，部 伤藉7L件互連接，及部份藉行爲敘述表示之邏輯設計的例 證。 -9- 私紙張从適用(CNS)八娜( 6 4 48 2 8 A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明（7 /圖15圖解於行爲資料庫中（於輸入顯示於圖I3中之步驟 132完成之後）邏輯設計之中間表示的例證。 /圖16圖解藉網路清單產生步驟14〇(顯示於圖13的步騍） 創造之電路不連續片段的例證。 /圖17圖解藉碼產生步驟144(顯示於圖13的步驟）創造之 執行碼（於'C1程式語言）的例證。 丝_佳具體實施例的敘述 圖1顯示了邏輯確認系統的較佳實施例。系統包括一個 -或多個可能係運用可程式互連接12互連接之可程式閘門 陣列（"FPGA”）裝置10的可重組態邏輯元件。互連接12能 加入程式以創造一介於任何數量之輸入或輸出連接裝置間 的任意連接。裝置亦包括一個或多個模擬模組14(顯示3個 僅供目的之用）^每一模擬模组14包括經由一微處理器滙 流排1 8連接的微處理器16 j至一個或多個隨機存取記憶 裝置20、一個或多個可能係@GAs 22的可重组態邏輯元 件、及一系统滙流排控制器24。雖然圖1僅顯示一隨機存 取記憶裝置20、及一 FPGA 20，但是熟練本技藝者能了解 任何數量的記憶装置20或FPGAs 22都能加以運用β此外 ，任何形式的記憶加以利用以近似執行隨機存取記憶20 的功能。另外，其它形式的可重組態邏輯元件，諸如：PALs 或PL As可執行FPGAs 10、22的功能。運用何種形式之 FPGA純係設計者抉擇的問題。在較佳具體實施例中採用了 來自於Xilinx公司的4036EX裝置。這些裝罝敘述在 年六月及料號係0010303的可程式邏輯資料手册中，其亦 -10 私紙張尺度適用中國國家榡準（CNS ) A4規格（2I0X297公釐 ^ -----1------1T------m - * (請先閱请背面之注意事項再填寫本頁) 464828 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（a ) 藉參考加以結合。運用何CPU亦純係設計者抉擇的間題。 在較佳具體實施例中採用了來自IBM公司的PPC403GC的 CPU晶片。每一 FPGA裝置22於每一模擬组態14中亦連接 至可程式互連接12。 FPGA裝置1〇模仿確認下的邏輯電路部份，而代表元件 的互連接，有如US專利號碼5,036,473中的揭示s模擬模 组14模擬確認下的邏輯電路部份，而可能藉行爲敘述代表 。這些模组14之中，微處理器16選擇性地執行行爲敘述 的不連續片段。在FPGA 22中完成之硬體邏輯選擇執行行 爲不連績片段及執行命令。不像於前工藝所熟知的事件驅 動模擬器，來自於偵測、排程及命令事件之功能減輕了微 處理器16的工作量。因此，模擬速度大幅地改進。jjpG a 裝置22亦藉元件之互連接表現，溝通介於行爲敘述部份及 它們的設計部份間分享的信號數値。另外，F p G A s 2 2溝通 介於不同模擬模組14間分享的信號數値。 FPGA裝置22不會模仿代表元件互連接的邏輯電路部份 並未整合至本發明。相同地，FPGA裝置10不會執行藉微 處_理器16用以執行選擇及行爲碼之不連續片段命令的決 策邏輯並未整合至現行的發明。反之’在其較佳實施例中 ’本發明允許FPGA裝置10及FPGA裝置22中用於任何目 的的硬體邏之任意分配。雖然因爲採用簡化FPGA褒置22 的原因，對於熟練本技藝者相同採用FPGA裝置10係可明 白的。 系統滙流排控制器24係經由系統滙流排2 8連接至系統 _____-11 -__ 本纸張尺度通用中國國家標準（CNS ) Α<ί規格（210X297公釐) ' -----夢-- {請先閱讀背面之注意事項再"'寫本頁) -訂. 464828 五、發明説明（9 A7 B7 經濟部中央標準局員工消費合作社印製 fe制态26。系統控制器％執行下載組態資料進入FpGA裝 置/〇。、22下載可執行資料進入隨機存取記憶装置20、啓 動邏輯確m溝通介於邏輯確認系統及主工作站（未顯 丁)間的資料等功旎°系統控制器26係運用商業植入控制 器基板或藉其它任何熟練本工藝之方法而完成。 随機存取圮憶裝置2〇儲存行爲碼不連續片段，及介於行 爲敘述部份及元件互連接部份間，或介於多重模擬模組14 間非分子模擬變數的數値。系統滙流排控制器24透過系統 -28 4通到達及來自於系統控制器％的資料。邏輯 確忑系統允許寫入組態資料予FPGA裝置丨〇、22及可程式 互連接12。亦下載可執行教體碼不連續片段進入隨機存取 記憶裝置20。如此之程式像—電腦程式般完成且在一電腦 工作站上執行。 圖2顯示另一邏輯確認系統的具體實施例。此具體實施 例尚包括一共通事件通信滙流排，其包括一以並聯連接至 全邵FPGA裝置22的多數信號線3 〇，及一以串聯連接全部 FPGA的菊輪線32。如圖1之顯示，此具體實施例亦包括 系.統溫iiEL排控制器2 4、一系統控制器2 6及一系統湿沐排 28。爲了簡化圖示，圖2中删除了這些元件。因爲可程U式 互連接12構成一有限且昴貴的資源，所以包含了共通事件 通信滙流排3更正確地傳送透過可程式互連接丨2介於多重 模擬模组14之分享信號，如此信號能以串聯方式溝通，— 次一信號經由共通事件通信滙流排。充當有如一新作號數 値之發射器之模擬模组14設定一些信號線3 〇 ,以代表士 請 閱 背 面 之 注
I 旁 裝 訂 -12 本紙張尺度適用中國國家標準（CNS ) A4规格（2lOX：297公釐） 464826 A7 ___________B7_ 五、發明説明（1〇 ) " -— 此信號_聯數量及它的新數値。這資訊到達所有模擬模組 14且如必須般捕捉。 在一些模擬模組14同時充當發射器之情況中，順序需加 諸信號線30的控制。爲了完成此順序，菊輪線32依據環 狀原則運作。任何時候，藉在菊輪線32之輸入部的一數値 代表之環狀與一模擬模組14 一起，而環狀賦予模組14權 力以控制信號線3 0 〇完成其傳輸後，模擬模纽丨4釋放環 狀至下一個沿著菊輪線32的模組等等。 '另外，傳輸介於模擬模組Μ間之分享信號，共通事件通 信滙流排亦傳輸同步模擬模組14運作的信號。如此同步信 號的例證包括模擬時間超前信號，及指示模擬模組14依然 有些在當時模擬週期中待處理之事件的BUSY信號。 當執行行爲敘述不連續片段時，微處理器16需要設定新 數値至敘述邏輯設計當時狀態正處於模擬中的變數。那些 本地運用於唯一模擬模组14的變數藉在隨機存取記憶裝 置20中適當位置代表之。 然而’那些介於行爲敘述部份及元件互連接部份，及那 些 '介於多重模擬模组14間之分享變數必須傳到一模擬模 組Μ疋外。圖3圖解如此之傳輸，其中微處理器滙流排i 8 分開成多數位址線34、滙流排運作（讀或寫）線36，多數資 料線38 ’其代表獨特鑑別正傳輸（亦認知爲”變數ID”）中的 變數碼，及資料線4〇，其代表如此變數的新數値。在一：[/〇 和示4行上，微處理器16放置適當信號數値於線3 4至4 0 上’其組合構成微處理器滙流排18。在線34至36之數値 --___ -13- 本紙張从it 财 mim (CNS) • I I -- -
----------批衣！ * (請先閲竣背面之注意事項再瑣寫本頁J 經濟部中央標準局員工消費合作社印製 464828 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（11 ) 的肯定獨特组合指示至微處理器16將傳輸一些變數的新 數値之運作解碼器42。在響應中，運作解碼器42啓動在 線3 8上識別有如一特別變數指示數値组合的變數選擇器 44。在響應中’變數選擇器44啓動捕捉來自於線4〇之新 變數數値的記錄器46。 相同地，在執行行爲敘述不連續片段的過程中，微處理 器16需要捕捉敘述正模擬中的邏輯設計現行狀態的新變 數數値。那些本地運用在唯一模擬模组14的變數藉在隨機 .存取圮憶裝置20中適當位置代表。那些介於行爲敍述部份 及元件互連接邵份，及那些介於多重模擬模组14間分享變 數必須從模擬模组14以外捕捉。圖4圖解FPGA 22另外包 括一多工器48、一中間記綠器5〇、及一滙流排驅動器52 之如此的捕捉。 捕捉運作以兩個步驟進行且接受兩個微處理器的指示而 完成。第一步驟，執行寫入運作。運作解碼器42辨識在線 3 4上的混合位址及滙流排運作於線3 6上，有如指示微處理 器企圖開始變數數値的捕捉。在響應中，運作解碼器42啓 動藉基於線38上的變數①之多工器以選擇捕捉變數數^ 的記綠器50。 第二步驟，執行讀取運作。運作解碼器42辨識在線Μ 上的混合位址及湿流排運作於線36上，有如指示微處理器 企圖完成變數數俊的捕捉。接下來’運作解碼器42啓動滙 流排驅動器52，其從㈣器5G的輸出傳輸變數數値至微 處理器滙流排1 8的線40上。 -14 - 表紙張尺度適用中國國家標準（CNS ) A4規格（210X297公楚） ------.----1-- -. * {請先閱讀背面之-注意事項再：^寫本頁)
,1T 線 46 4 A7 B7 五、發明説明（12 像如面的討論’完成在FPGAs 10及22的硬體邏輯選擇 及排序行爲碼不連續片段，用以藉微處理器16來執行。圖 5顯示一如此邏輯的具體實施例。具體實施例包括一個或 多個事件偵測器54(顯示二個，供作舉例）、—事件編碼器 56、及一滙流排驅動器58 β每一事件偵測器54獨立產生 一藉微處理器16觸發行爲碼一特別不連續片段之執行的 信號。此信號饋入一事件編碼器56，其提供一碼（認知如 一"事件ID")於其獨特鑑別其設定完成之輸入信號的輪出 .信號。 若二個或多個輸入至同時設定的事件編碼器56，其產生 具有較佳行爲碼不連續片段執行順序的事件。例如：其 可能是具有較小事件ID數値的事件。 、 當微處理器16備妥用以執行下一行爲不連續片段時，其 執行一讀取運作。運作解碼器42辨識—於線34上之位^ 组合及於線36上之雁流排運作，有如指示微處理器企圖捕 捉下一仃局碼不連績片段的ID以執行。在響應中，運作解 碼器啓動傳輸從事件解碼器56之輸出至微處理器潘流排 18《線38上的事件iD滙流排驅動器58。當沒有事件解碼 器M屋生要求行爲碼不連續片段執行信號時，事件解碼器 %產生-輪出信號’指示微處理器16此時沒有運作需求。 f至少-事件偵測器54輪出上出現的輸出信號，在—且體 貫施例中引起一微處理器丨6的遮斷運作。 專^件⑴至微處理器16之後，事件編碼器則動 重置響應事件解碼器54。重置電路並未顯示於圖示中，但 -------- - I。· 本紙張尺度剌娜(2丨^^ ~~~~— ----------裝— -,* f靖先閱讀背面之注#^項再智窝本頁) -τ° 線- 經濟部中央標準局負工消費合作社中^ 經濟部中央標準局負工消費合作社印製 464828 A7 ---£ 五、發明説明（13 ) 確廣爲所知於本技藝中，且能由熟練本技藝者輕易複製。 圖6顯示另一事件id計算邏輯的具體實施例。在此具體 實施例中’依據行爲模型排程需求群集事件偵測器54。例 如：對於用維洛硬體敘述語言寫成之模型，如此需求定義 在I.E.E.E.設計標準1364的第5章。特別地，維洛模型需 要將所有事件在相同模擬週期中進行且分爲主動事件、被 動事件、非阻塞指定更新事件' 及監視事件四個群集。維 洛模型尚需要任何主動事件處理先於被動事件、任何被動 .事件處理先於非阻塞指定更新事件、任何非阻塞指定更新 事件處理先於監視事件。 爲了符合這些需求，圖6顯示的具體實施例包括多數事 件债測器群組D每一群组具有一個或多個事件彳貞.測器54( 例如：一個顯示在每_群集中）及一 AND閘門60，但除了 第一群组未包括如此AND閘門60。屬於第二群集的AND 閘門60藉BUS Y[l]信號62a控制，其指示第—群集中有未 處理事件。相同地，第三群組的AND閘門60藉BUS Y[l] 信號62a及BUS Υ[2]信號62b控制，稍後指示第二群组中仍 有4處理事件。如結果，唯有若沒有突出事件在第—群集 中’來自於屬於第二群集之事件偵測器54a的信號會到達 事件編碼器56。相同地’唯有若沒有突出事件在第—或第 二群集中’來自於屬於第三群集之事件偵測器54b的信號 會到達事件編碼器56。本型態繼續用於第四及其它群组， 其需要利用更多的BUSY信號62。 圖7顯示了 BUS Y信號62的構成。每一 BUS Y信號62形 _____二 16- 本紙張尺度適用中國國家標隼（CN，S) A4規格（------- I -----装-------11------^ * ' {請先聞讀背面之注意事項再>寫本買} 經濟部中央標準局貝工消費合作社印製 4 6 4 8 ‘ A7 __B7 五、發明説明（14 ) 成有如全部屬於響應群組事件偵測器54輸出信號的邏輯 OR功能64。特別地，BUSY[1]信號62a運用第一群組事件 债測器形成’ BUSY[2]信號62b運用第二群組事件偵測器 形成等等。來自於全部模擬模組14的群組中全部事件债測 器5 4之輸出必須加入同一 〇 r閘門，用以形成一 b u s γ信 號62，其有必要加以重视。本發明之一具體實施例中，運 用有線邏輯以形成一 BUS Y信號62，如此以致OR功能64 隱藏式地完成有如一線。另一具體實施例中，一些共通事 .件通信滙流排線30用以傳導BUS Y信號62在全部模擬模組 14之中。 當沒有BUS Y信號62出現時，當時的模擬週期完成。圖 8顯示偵測如此完成及前進模擬至下一週期的電路。其組 成帶有運用相同數量之輸入響應相同數量BUS Y信號62的 一 NOR閘門66，及計數器68。雖然顯示四個BUS Y信號 62有如輸入至NOR 66 ’但是任何數量Bus Y信號能採用 是可以明白的。當沒有BUSY信號呈現時，NOR閘門66 啓動計數器68運作。計數器藉一邏輯確認系統非同步及連 續執行之快速週期鐘訊信號70爲鐘訊。這鐘訊頻率應該高 於系統内信號傳遞的頻率。在計算過鐘訊7 〇的鐘訊週期數 量’其需要補償BUS Y信號62之最長傳導延遲後，計數器 68溢出產生時間超前信號72 ，其傳導至全部的模擬模组 14。本發明的一具體實施例中，運用共通事件通信滙流排 線3〇以傳導時間超前信號至全部模擬模组14中。 圖9詳述經由一分享多工滙流排82從一 FPGA 22轉移事 ____ -17- 不紙張尺度適用中國國家標準（CNS ) Μ规格（2]OX297公釐 ------：----t.-- -.* (讀先閲讀背面之洼意事項再趄寫本頁} 訂 線------、--- 4 6 4 8 2 A7 B7 五、發明説明（15 ) 件至另-FPGA。運用在本發明中之一具體實施例的資料 轉移方法，爲了維持可程式互連接12的昂貴資源。 傳輸FPGA 22(顯示在圖9之圖左）包括一第二事件编碼 器、74，其功能性類似事件编碼器％。傳輸EpGA22尚包 括滙机排驅動器76(類似滙流排驅動器58)及傳輸控制器78 。當傳輸控制器78偵測到滙流棑仲裁輸人信號㈣時。其 檢查若事件編碼器74具有任何主動信號來自於多數事件 偵測器54在其輸入端。若如此信號存在，其經由滙流排驅 .動器76啓動第一事件ID的傳輸至分享多工滙流排82上。 在快速週期鐘訊信號70(未顯示）之一些數量的週期需要補 償滙流排82最長傳導延遲之後，傳輸控制器7S通知事件 编碼器74重置事件偵測器54響應事件已然傳輸，且提攜 下一事件進入預設順序。傳輸全部事件後，傳輸控制器78 截止滙流排驅動器76且呈現滙流排仲裁輸出信號84，如 此放棄控制滙流排82。模擬模组14之滙流排仲裁輸出信 號84連接至另一模擬模組14之滙流排仲裁輸入信號8〇， 以形成一萄輪。 經濟部中央標準局貝工消費合作社印裝 、在接收F.PGA 22(顯示於圖9之圖右）中，分享多工溫流排 82分開進入事件ID線88、變數數値線86、事件備妥線9〇 。在一事件備妥信號90之偵測上，一變數選擇器92辨識 線8 8上合併數値’有如指示—特別變數。響應中，變數選 擇器92啓動捕捉來自於線86之變數新數値的記錄器46。 本發明之一具體實施例中，運用共通事件通信滙流排線 30以完成分享多工滙流排82 ’而運用菊輸32選擇以完成 _ -18- 本紙張尺度適用中國國家標準（CNS ) ^[規格（210X297公釐) 一-- 4 經濟部中央標準局負工消費合作社印製 A7 ---—_____B7_ 五、發明説明（16 ) 溫流排仲裁信號80及84。 圖10詳述事件偵測器54的具體實施例。其包括一混合 邏輯方塊98及一個或多個輸入及一輸出。一個或多個方塊 98的輸入將直接連接至代表變數數値的信號。方塊98之其 L輸入將經由其它混合方塊94及邊緣偵測器96連接至代 表變數數値的信號。邊綠偵測器96偵測正邊綠、負邊緣、 或任何輸入信號的邊緣。邊緣偵測器的結構並未顯示，但 是藉任何熟練本工藝者可輕易複製，且其係廣爲所知之工 .藝。 有如圖10的顯示，混合方塊98的輸出直接或經由延遲 计數器100連接至正反器的"Set"輸入。在下面的情況中， 混合邏輯方塊98之輸出信號啓動一藉時間超前信號72當 作鐘訊的延遲計數器1 〇〇。在計算過預定數量的時間超前 信號72後’計數器1〇〇溢出及產生信號於事件偵測器54 的輸出。在事件傳輸之後，事件偵測器54運用藉前述之事 件編碼器56之重置線101重置。 圖1 〇中顯示的一般結構能完成一任意階層感應事件控 制（僅運用混合邏輯方塊98)、或邊緣感應事件控制（亦運用 混合方塊94及邊緣偵測器96)、或延遲（亦運用延遲計數器 100)、或任何纽合。每一特別事件偵測器54能具有有如需 求之所有或部份的能力。 一般來説，模仿技術並非適當地用於設計實際時序的確 認於介於不同輸入及輸出信號事件間之計算準確時間間陽 的認知。正確的模型時序係重要的，所以只有如一確保不 -19- 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨OX297公釐） I— rI I 裝 I —i HI S1T--— ---線 (請先閱讀背面之注意事項再^寫本頁) A7 ^64828 _____B7 五、發明説明（17 ) ~~~ ~~一~- 同電路元件正確評估順序的模型，其具有彼此相依的資料 。此時序糾正問題的最重要情沉係帶有可能保持時間干擾 之正反器鍊評估。有一個特定之"設定時間，，及"保持時間";, 用於任何鐘訊裝置。設定時間需要輸入資料必須呈現於資 料輸入引導之正反器裝置及在鐘訊傳輸前於穩定形式用以 —預定時間中。保持時間需要從鐘訊傳輸時間達到控制引 導一正反器’直到一肯定的時間間隔，於鐘訊達到之後用 於適當運作的穩定資料。一從使用者網路清單來用以完成 -—邏輯電路的關鍵處理程序係與響應鐘訊到達同步資料的 設定及保持時間。資料必須係呈現及穩定的於正反器之D 輸入’用以特定之時間空間關於響應鐘訊的到達於鐘訊輪 入’以確保冤成邏輯電路的正常運作。從使用者網路清單 完成一電路中，鐘訊信號之適當時序可能由於鐘訊歪斜之 原因’使鐘訊線過份延遲的妨礙。這可引起諸如正反器或 移位記錄器之第一邏輯裝置在第二記錄器上的提前位移。 第二記錄器之保持時間需求被干擾及資料位元遺失，除非 位移正常同步。 、保持時間干擾不可在目標系統中或最終產品中發生，因 爲干擾係模仿電路之人爲因素。由於可程式邏輯裝置之有 限資源係設計以支援鐘訊信號的產生’這也是因爲由鐘訊 歪斜來的保持時間干擾結果在模仿電路，而其經常不同於 目標系統中的鐘訊歪斜。由於邏輯確認系統中之行爲模擬 需要模擬及模仿電路元件之共存，相容之意義用以時序糾 正於二者技術中是十分重要。 ___- 20 - _ 本紙張尺度適用中國國家標準（CNS) A#規格（21〇><297公釐） . 装-- f . (請先閲讀背面之>±意事項再¥寫本頁) -訂 經濟部中央標準局負工消費合作社印製 ----線-----，--- 經濟部中央標準局—工消費合作社印裝 A7 ----------B7 五、發明説明（18 ) 模擬技術中’藉諸如延遲及非阻塞指定述句之適當語言 結構敘述模型時序。只要如此結構之語意能藉模擬器正確 閣述’時可藉定義糾正。當實際延遲數値假設未知時，即 使在無延遲模擬情況中這係眞實的。例如：二個正反器能 藉下列以維洛硬體敘述語言之行爲碼定義，其將確保評估 正確順序： always @ (posedge elk) q = #0 d; always @ (posedge elk) q <= d; 明顯延遲、零延遲，及非阻塞指定之闡述係基於安排事 件至不同模擬週期或至不同群组於相同週期中。這些事件 安排迫使藉語言語意暗示之事件順序，用以行爲設計部份。 模仿技術中，然而，一雙_聯連接之正反器係敘逑如下： always @ (posedge elk 1) q1 = #t1 d1; always @ (posedge elk 2) q2 = #t2 d2; assign #td d2 = ql; assign #tc clk2 = clkl; -21 - 本紙張尺度適用中國國家標準（CNS M4規格（210X297公釐） -----;----^------IT------ii (請先聞請背面之注意事項再>寫本頁) 4 6 4 A7 B7 五、發明説明（19 ) (全邵模仿電路延遲tl ’ t2，td，及tc係未知，但是具 有一上限T.)爲了確保正確的評估順序，模仿器刻意地增了 藉由T之td的數値。模仿器亦執行電路轉移（諸如：鐘訊樹 狀結構之共同部份分離進入一特別FPGA裝置中及鐘訊邏 輯之複製）如此以致於T之數値係愈小愈佳。此程序在us 專利號碼5，475，8 J 0"用於提供沒有保持時間干擾之可重組 .1:'模仿電路的結構與方法"中解釋，其出版於19 9 5年12月 I2曰至陳（Chen)等等。（指定至奎騰（Quickturn)系統公司）。 .每一確保時序正確之方法係在其領域中一致。然而，混 合模仿及模擬模型時序會創造一問題。例如：考慮第二正 反器於一鍊中，或任何其鐘訊邏輯的部份係寧可敘述如零 延遲行爲（例：模擬模型）而不如一模仿模型的可能性。在 此情況中，延遲數値之上限τ無法決定，且由一典型模仿 器運用確保時序正確之方法會無法工作。 經濟部中央標準局舅工消費合作社印製 (請先閱讀背面之注項再贫焉本育) 消除保持時間干擾之—解決方案係沿每—模仿正反器上 游放置另一正反器。&法之—例證顯示於“專利號碼 5,259,006 ’ ’’用於在完成高速邏輯電路或其它類似者實際 消除保持時間干擾的方法"，其出版於1993年12月2日至 普里斯等等，（指定至奎騰系統公司）。然而，這解決方案 係困難或不可能應用於行爲確認系統中，因爲其需要區分 每一行爲方塊成爲正反器或混合電路，爲了決定若一另= =器需要加入。^需要銀別每―如此方塊的輸入有如 沁料輸入或鐘訊輸入。如此鑑別係困難或不可能，因爲 硬體敘述語言的限制。若一另外正反器放置在_=合= -------- -22 - 本紙張尺度適用中國國家辟（公釐） 464828 A7 B7 經濟部中央榇準局員工消費合作社印製 五、發明説明（2〇 ) 方塊的上游，其能藉設計者而改變行爲目的a 由本發明提供之一解決方案係一不同形式之延遲獨立保 持時間干擾消除。如圖1 1顯示，用於每一模仿正反器1 係一信號源’其潛在地到達任何其它帶有保持時間干擾之 電路元件106 ’ 一外加正反器108加在下游處。加入模擬 鐘訊11 0之時取消全部BUS Y信號62。如其結果，源自正 反器104之資料徑路112的有效延遲係往往大於任何混合鐘 訊徑路114的延遲，其分離正反器1〇4的鐘訊信號ι16及正 .反器1 06的鐘訊信號1 1 8，無論正反器1 〇4係模仿或模擬。 圖12顯示一更複雜的情況，其中模仿正反器12〇存在於 鐘訊電路122中。假設設計企圖電路122之延遲小於電路 112之延遲’一外加正反器不應該插入鐘訊電路122中。若 由如此正反器120產生之信號亦運用如資料源，用於另一 正反器126 ’然後，外加之正反器124及複製電路122有如 電係如顯示於圖12般有需要的。信號13〇先前與正反器ι26 連接電路122應該取消。用於這些轉移以正確應用，鐘訊 電路分析需要執行決定那一個鐘訊邊緣可能潛在地啓動每 一 _存元件之鐘訊輸入（模仿或模擬）。用於行爲方塊，保 存假設有如它們的儲存能力可被應用，因爲即使—額外的 正反器錯误地鑑別有如陳述保持時間干擾的危險，轉移亦 不會藉在確認下電路執行改變功能。在最糟的情兄下，電 路模仿部份之每一正反器將必須與藉模擬鐘訊信號i丨〇同 步之正反器複製。 圖13顯示用於藉邏輯確認系統運用準備組態資料的流 __-23- 本紙張尺度適用中國國家標準（CNS ) Α4*ΐ^7^0χ297公慶) - -----：----^------^------0 * * (請先閉請背面之注^-$項再域寫本頁) 464 464 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（21 ) 程圖。一般來説，編譯從例如：以維洛硬體敘述語言（"維 洛HDL")寫成之使用者設計敘述檔案開始。然而，編譯可 由不同之其它語言開始。有如輸入步驟丨3 2的結果，創造 行爲資料庫代表B4。此代表藉另—行爲代表138之結果 處理步驟136增加。網路清單產生步驟14〇及碼產生步驟 144導致一模仿模型M2之網路清單代表及一組可執行146 下載進入邏輯模組處理器記憶20之中。網路清單代表ι42 係依照分割，替換、及開關徑路步驟14 8 ，其產生組態資 .料150用於FPGAs 10，22及可程式互連接。分割、替 換及開關徑路步驟係敘述在U.S.專利號碼5,329,470及 5,036,473中，且係對熟練本技藝者廣爲所知。 更特定地，輸入器132處理使用者維洛源始檔案及產生 一行爲資料庫公用程式。其接受名叫"包括”之源始檔案清 單，及尋找公用程式清單，其中解答了其它未定義模組參 考。輸入器劃分行爲敘述成爲一組當時可執行碼不連續片 段。 預處理态1〇6轉換由輸入步驟13 2創造之行爲資料庫公 用程式。其分割行爲碼成爲不連續群集，用於每一可用之 模擬模組14執行’決定行爲碼不連續片段之執行順序，及 分割中之變數本地性〇且’預處理器136執行轉換需要用 於無保持時間干擾之創作有如上述。 碼產生器144讀取行爲資料庫公用程式有如由預處理器 136轉換及產生可下載執行：u6用於每一模擬模組M有如 由預處理器13 6鑑別。 ___ - 24- 本纸張尺度適用中國國家榡準（(：^5)^4^洛（21〇父297公釐） I-----Μ----1------IT------.^ • . - » (請先閣讀背面之注意事項再¥寫本頁) 4648 2： 經濟部中央楼準局貝工消費合作社印製 Α7 Β7 五、發明説明（22) 網路清單產生器i4〇讀取行爲資料庫公用程式有如由預 處理器136轉換及產生網路清單資料庫公用程式用於由分 割、替換、及開闢徑路步驟148進一步處理。 邏輯確認系統之運作係基於事件驅動模擬的原則，其對 熟練本技藝者係廣爲所知的。基本假設如下：（1)任何賦予 之行爲模型可劃分爲一组評估步驟，其编譯基於行爲敘述 ;(2)模擬程序組成一系列執行步驟，其中它們讀取一些變 數（輸入）之邏輯數値，及計算一些其它變數（輸出）之新數値 .:(3)步驟指定觸發條件，其定義是否執行每一步驟乃基於 模擬模型之當時狀態。 f 例如：考慮顯示於圖14中之維洛HDL。此模型组成1〇 個評估步驟，由Q_AN02起始。其它9個步驟由參考公共 程式基本的Q_AN02及Q_FDP0預先定義，而其中之一係 由行爲敘述代表。介於評估步驟間之關係可由圖15中顯示 敌述。
對於模仿之目的，情況U 1及m0-m7可直接在FPGA中完 成。行爲碼其評估狀態line_select之輸出可編譯如一指令 序用於一植入之微處理器。爲了此順序適時的協助，一獨 特之ID必須指定至每一如此順序且載入一微處理器。當響 應觸發條件變爲眞時’ ID可由FPGA中產生。（產生ID電 路先前在圖5中敘述。）若同時若干觸發條件爲眞時，則產 生它們的最小IDs。微處理器16不斷監視IDs且每次產生 新ID時，執行響應指令序。假設line一select功能ID係5 ’事件產生邏輯能夠完成如圖1 6之顯示。當偵測到CLK _ — - 25 - 本紙張尺度適用中國國家標準（CNS ) A4規格Γ2Ι〇>ί 297公釐） " - (請先閲请背面之注意事項再填寫本頁)
B7 五、發明説明（23 ) 的負邊緣時（藉快速週期信號同步），其設定一 RS觸發器於 事件偵測器152。若沒有事件且IDs小於5，然後，當一讀 取指令來自屬於FPGA位址空間之一位址執行時，事件编 碼器154產生數字5且微處理器16偵測此數字5。此時重 置RS觸發器。（運作解碼器、滙流排驅動器及資料記綠器 未顯示。） 運作方法可摘要如下。在模型编譯時，與行爲碼（例： line—select小格於圖15)代表之小格係與響應事件產生器邏 輯方塊（類似顯於圖16)替換。在執行時，微處理器16不斷 在迴路中執行，其组成讀取從FPGA下一事件的id，及執 行一功能響應此事件。一程式之例證運用藉微處理器16執 行此運作係顯示於圖17。 經濟部中央橾準局員工消費合作社印製 〔請先閱讀背面之注意事項再"寫本頁} 一模擬算術之軟硬體冗成合併了階層化及事件驅動模擬 之最佳特性。有如事件驅動模擬中，僅其基礎評估於每一 週期，對其而言動作條件係足夠的。有如階層化編譯模擬 中’事件排列操縱的開支移自模型執行狀態。全部需要之 事件偵測及操縱完成於可重组態硬體（FPGAs)中。事件偕測 硬_體網路清單產生在編譯時，其基於觸發條件用於每—評 估例行，及模型分割及分類的結果。 當本發明的現行較佳具體實施例已揭示後，對於熟諸本 技藝者將顯而易見，而種種的改變皆係可爲，只要未脱離 本發明之精神或範圍。凡包含在上述及顯示於附圖中之材 料將係用於閛述及説明而非用以限制之目的。因此，本發 明並非限制，除了依據下列申請專利範園。 _____-26- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇xH7公趁) --

Claims (1)

  1. JL. A8 B8 C8 D8 修正本有無變更货货内容是否准予嗲-£.。 經濟部中央標準局員工消費合作社印製 Hq鮮、知15169號專利申請案 _ 戈私請專利範圍修正本(89年1月） 申請專利範圍 1· 一種運用模仿及模擬給予設計確認之裝置，包栝： 至少一可重組態的元件，用以模仿一設計的第一部份； 至少一微處理器’用以模擬該設計的第二部份’其連 接至該可重組態的元件’以致在最短時間内，用以傳輸 介於該設計的第一部份及該設計的第二部份間的資料； 且 一連接至該至少一微處理器的事件偵測器，用以偵測 於設計確認時的多數事件，從執行事件偵測上減輕該至 少一微處理器。 2. 如申請專利範圍第丨項之裝置，更包括一用以排程運作的 排程器’而該至少一微處理器會規律地排程。 3. 如申請專利範圍第1項之裝置，更包括—第二微處理器。 4. 如申請專利範圍第3項之裝置，更包括一用以選擇該設計 之第二部份之獨立不連績片段的選擇器，該設計藉每一 個微處理器用以平行執行。 5. 如申請專利範圍第丨項之裝置，更包括—用以選擇該設計 <第二部份之獨立不連續片段的選擇器，該設計藉微處 理器用以執行。 6. 如申請專利範圍第丨項之裝置，其中該至少一可重组態的 元件，更包括一可重組態互連接元件。 7·如申請專利範圍第1項之裝置，其中該至少一可重組態的 元件’更包括一可重組態邏輯元件。 如申請專利範圍帛6項之裝置，丨中該至少—可重组態的 兀件組成-種多數可重組態邏輯元件，及該可重組態互 ^^1 - -it 1^1 I I ^^1 ^^1 HI ! - - In ^^1 ^^1 ^^1 ^—J * 、T f請先閲讀背面之注意事項再填寫本頁}
    D8 、申請專利範圍 連接元件互連接多數可重組態邏輯元件。 9·如申請專利範圍第1項之裝置，更包括一連接至該至少一 種微處理器的記憶體。 10.如申請專利範圍第1項之裝置’更包括一連接至該至少一 微處理器的匯流排控制器》 Π.如申請專利範圍第1項的裝置，其中該設計的第二部份係 以一種行為語言敘述。 12. 如申請專利範圍第1項的裝置，更包括一第二可重組態的 元件。 13. 如申請專利範圍第12項的裝置’其中該第二可重組態的 元件’更包括一用以排程該設計第二部份之不連續片段 的排程器，以藉該至少一種微處理器模擬，接著藉該事 件偵測器偵測事件。 14. 如申請專利範圍第12項的裝置，其中該第二可重組態的 元件，更包括一用以選擇該設計之第二部份的獨立不連 續片段的選擇器，該設計藉至少一微處理器執行。 經濟部中央標準局員工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁) 15. 如申請專利範圍第1 2項的裝置，其中該第二可重组態的 元件’尚包括一用以彳貞測於設計確認時該多數事件的偵 測器’減輕從執行該事件偵測之至少一種微處‘理器。 16. 如申請專利範圍第！ 2項的裝置’更包括—連接該至少一 可重組態元件及第二可重組態元件的互連接元件。 Π.如申請專利範圍第1項的裝置’更包括一連接該至少一種 可重組態元件及至少一種微處理器的可重組態互連接元 件。 本紙ft尺度適用中國國家揉準（CNS ) A4規格（2丨0X297公釐）
    申請專利範圍 B8 C8 經濟.邵中央標隼局貝工消費合作社印袈 18. 如申請專利範圍第1 〇項的裝置，更包括一經由一系統匯 流排連接到該匯流排控剎器的系統控制器。 19. 如申請專利範圍第1項的裝置，更包括一連接至該至少一 微處理器的共通匯流排。 20. 如申請專利範圍第19項的裝置，其中該共通匯流排，更 包括以並聯連接至該至少一微處理器的多數信號。 21·如申請專利範圍第19項的裝置，其中該共通匯流排，更 包括以串聯連接該革少/微處理器的第二連線。 22.如申請專利範圍第1 9項的裝置’其中該共通匯流排連接 介於該至少一可重組態元件及至少一微處理器間的至少 種信號。 23‘ 一種用以模仿及模擬的裝置，包括： 多數個模擬模组，各別具有一微處理器用以模擬一設 計； 一連接至該模擬模組用以模仿該設計的第一可重組態 元件； 該多數個模擬模組，更包括一第二可重组態元件；且 該第二可重組態元件組成一偵測事件之事件偵測器以 協助該微處理器模擬設計。 24_如申請專利範圍第23項的裝置，其中至少一該模擬模組 傳輸一資料數值至第一可重组態元件。 25. 如申請專利範圍第23項的裝置，其中至少一該模擬模組 傳輸一資料數值於模擬模組之外。 26. 如申請專利範圍第23項的裝置，其中一該微處理器傳輸 —- ______- 3 - 本紙張从通用中國國家轉（CNS)料胁（21GX297公着） - ----^-----^--IX (請先閱讀背面之注意事項再填寫本頁) Α8 Β8 C8 D8 六、申請專利範圍 一資料數值至第二可重組態元件。 27. 如申請專利範固第23項的裝置，其中該第二可重組態元 件組成一解碼器以解碼一個由一該微處理器來接收的信 號。 28. 如申請專利範圍第27項的裝置，其中該第二可重組態元 件，更包括一選擇器’其當該解碼器辨識來自於一微處 理器的信號，選擇器啟動。 29. 如申請專利範圍第28項的裝置，其中該第二可重組態元 件’更包括一用以捕捉該信號的記錄器，其中該記錄器 藉選擇器啟動。 30‘如申請專利範固第23項的裝置，其中至少一個該多數個 模擬模組接收來自於一第二個該多數個模擬模組的一資 料信號。 31. 如申請專利範圍第23項的裝置，其中至少一個該多數個 模擬模組接收來自於第一可重組態元件的一資料信號。 32. 如申請專利範圍第23項的裝置’其中一該微處理器接收 一個來自於第二可重組態元件的資料信號。 33. 如申請專利範圍第23項的裝置，其中該第二可重組態元 件，更包括一用以辨識一微處理器信號的解轉器，其信 號指示一該微處理器已準備以捕捉一來自於第二可重組 態元件的資料數值。 34. 如申請專利範圍第23項的裝置，其中該第二可重組態元 件’更包括一多工器，其選擇一藉一該多數微處理器捕 捉的資料數值。 -4 - 本紙張尺度適用中®國家標準（CNS ) Α4说格（210X297公釐） ----------裝-- (請先閑讀背面之注意事項再填寫本頁) 訂 蛵濟部中央棣隼局貝工消費合作社印«- 6 8 88 8 ABCD 經濟部中央橾準局負工消費合作社印製 π、申請專利範圍 35. 如申請專利範圍第23項的裝置’其中當偵測一事件時， 該事件憤測器引起—個中斷至多數個微處理器 36. 如申請專利範圍第23項的裝置’更包括一處理多數個事 件的多數事件偵測器群組。 37. 如申請專利範圍第3 6項的裝置，其中該多數事件偵測器 群組包括至少一事件摘測器。 38. 如申請專利範圍第36項的裝置，其中該多數事件偵測器 群組，更包括至少一及（AND)閘。 39. 如申請專利範圍第3 6項的裝置，其中該多數事件偵測器 群组先於一第二事件處理一第一事件。 40·如申請專利範圍第36項的裝置’其中該多數事件偵測器 偵測一第一事件及一第二事件，而處理該第一事件先於 第二事件》 41. 如申請專利範圍第4〇項的裝置，其中該多數事件傾測器 產生一第一忙線信號代表第一事件及一第二忙線信號代 表第二事件。 42. 如申請專利範圍第36項的裝置，其中該多數事件偵測器 群組偵測一第一忙線信號及一第二忙線信號，而當該第 一忙線信號未呈現時，則處理該第二忙線信號·。 43. 如申請專利範圍第42項的裝置，其中每一個該第_忙線 信號及第二忙線信號係個別地以與一連接至至少—該多 數事件偵測器的或（〇R)閘形成》 44. 如申請專利範圍第42項的裝置，其中每一個該第—線 信號及第二忙線信號係個別地以與一連接至至少_兮多 --.---.----裝-----„--訂 (請先閱讀背面之注意事項再填寫本頁)
    4648 AS B8 C8 D8 申請專利範圍 數事件偵測器的線或（〇R)閘形成。 45. 如申請專利範圍第23項的裝置，其中—個共通匯流排連 接該多數模擬模組。 46, 如申請專利範圍第42項的裝置，更包括一傳輸該第—忙 線k號及第二忙線信號至多數模擬模組的共通匯流排。 47‘如申請專利範圍第36項的裝置，其中多數事件偵測器偵 測多數個事件類型。 48. 如申請專利範圍第47項的裝置，其中該模擬模組，更包 括一模擬提前電路，其當該多數事件類型未藉多數事件 偵測器偵測時，產生一個時間提前信號。 49. 如申請專利範圍第48項的裝置，其中該模擬前進電路包 括一計數器及一非或（NOR)閘。 50. 如申請專利範圍第47項的裝置，更包括一傳輸該時間提 前信號的共通匯流排。 51. 如申請專利範圍第23項的裝置，其中該多數模擬模组係 藉一多工匯流排連接。 52‘如申請專利範圍第5 1項的裝置，其中該多工匯流排轉移 介於多數模擬模組間的事件。 經濟部中央標隼局員工消费合作社印策 „ 裝-- (請先閱讀背面之注意事項再填寫本頁) 53. 如申請專利範圍第5 1項的裝置，其中該多數楔擬模組， 更包括一用以控制該多工匯流排傳輸控制器。 54. 如申請·專利範圍第50項的裝置，其中該共通匯流排傳輸 介於多數模擬模組間的事件。 55. 如申請專利範圍第23項的裝置，其中該第一可重組態元 件包括一第一正反器（flip/flop)。 -6- 表紙張尺度逋用中國國家揉準（CNS ) A4洗格（210X297公釐） 4 r A8 B8 C8 D8 經濟部中央標率局工消費合作社印製 、申請專利範圍 56. 如申請專利範圍第5 $項的裝置，更包括一為了清除一保 持時間的干擾，從該第〆正反器下游放置的第二正反器。 57. 如申請專利範圍第2 3項的裝置’其中該第一可重組態元 件包括一個鐘訊電路。 58. 如申請專利範圍第π項的裝置，，其中該鐘訊電路包括一 正反器。 59. 如申請專利範圍第π項的裝置，其中該鐘訊電路複製於 第一可重组態元件中。 6〇. —種用以模擬及模仿一個設計的方列步驟： 輸入該設計’其中一部份設計係一 4¾設計，以創造 一行為資料庫； 劃分該行為設計成為多數個行為不連續片段； 預處理該行為資料庫以形成一預處理行為資料庫； 產生用以多數個模擬模組的多數個可執行緒予以處理 則逭一個網路清單；且 處理該網路清單以創造组態資料用以多數個 元件。 61·如申請專利範m第6G項中的方法，其中該預處理步; 更包括下列步騾： r 分割該行為資料庫為多數群集；且 轉移該設計以消除一保持時間的干擾。 紅如申請專利範圍第則的方法，其中 步驟如下： 7鄉尚Ϊ ^—^1 I -1 1 —^1 —^^1 —^^1 — I- - II I - - I 一^. (請先閲讀背面之注意事項再填寫本頁) 本紙張从關家料（CNS) (27^Tii7 Α8 Β8 C8 D8 '中請專利範圍 分割該網路清單以創造一分割網路清單； -------.----裝— (請先閱讀背面之注$項再填寫本頁) 放置該分割網路清單；且 訂定該分割網路清單徑路。 63.—種用以合併模仿及模擬的方法，包括下列步驟： 連接一模仿器及多數個微處理器，如此以致於最短化 轉移介於該模仿器及微處理器間資料的時間； 藉該模仿器模仿一設計的一第一部份； 藉該模擬器模擬譟計的一第二部份；且 藉該模仿器偵測多數個事件，初始地藉該微處理器偵 測。 64‘如申請專利範圍第63項的方法，更包括藉該模仿器排程 多數個運作的步驟，初始地藉該微處理器排程。 65. 如申請專利範圍第63項的方法更包括： 選擇該設計之第二部份的多數個獨立不連續片段；且 藉該微處理器平行執行多數獨立不連續片段。 66. 如申請專利範圍第63項的方法，其中該模擬步驟，更包 括以一行為語言敘述之該設計的模擬第一部份的步驟。 經濟部中央標率局貝工消費合作社印製 67. 如申請專利範圍第63項的方法，更包括藉該模仿器操縱 多數事件的步驟，初始地藉該微處理器操縱。_ 68. 如申請專利範圍第63項的方法，更包括消除多數個保持 時間干擾。 69. 如申請專利範圍第63項的方法，其中該設計的第一部份 與設計的第二部份重疊。 70. 如申請專利範圍第63項的方法，其中該設計的第一部份 -8 本紙诔尺度適用中國困家標準（CNS ) Α4規格（21〇Χ297公嫠) 4648 2 8 C8 --------------- ~、申請專利範固 — 係相同於設計的第二部份。 71. 一種電腦可讀取之記錄媒體，其記錄了一用以執行以下 方法之程式，該方法包含下列步驟： 輸入該設計，其中一部份設計係一行為設計，以創造 一行為資料庫； 副分該行為設計成為多數個行為不連續片段； 預處理该行為資科庫以形成一預處理行為資料庫； 產生用以多數個模擬模組的多數個可執行緒予以處理 I 創造一個網路清單；且 處理該網路清單以創造組態資料用以多數個可重组態 元件。 一 72‘如申請專利範圍第71項之電腦可讀取之記錄媒體，其中 該預處理步驟’更包括下列步驟： 分割該行為資料庫為多數群集；且 轉移該設計以消除一保持時間的干擾… 73. 如申請專利範圍第7丨項之電腦可讀取之記錄媒體，其中 該處理步驟尚包括步騾如下： 經濟部中央標牟局貝工消費合作社印製 分割該網路清單以創造一分割網路清單； 放置該分割網路清單；且 訂定該分割網路清單徑路。 74. 種電腦可讀取之記錄媒體，其記錄了一用以執行以下 方法之程式’該方法包括下列步驟： 連接一模仿器及多數個微處理器，如此以致於最短化 ,— ____~9 - 本紙伕尺度適用中國國家梯準（CNS ) Λ4规格（------ 6 4828 A8 B8 C8 D8 經濟部中央揉準局員工消費合作社印製 '申請專利範圍 轉移介於該模仿器及微處理器間資料的時間； 藉該模仿器模仿一設計的一第一部份： I皆該模擬器模擬設計的一第二部份；且 藉这模仿器伯測多數個事件’初始地藉該微處理器偵 測。 75. 如申請專利範圍第74項之電腦可讀取之記錄媒體，其中 $方法更包括藉該模仿器排程多數個運作的步驟，初始 地藉該微處理器排释。 76. 如申請專利範圍第74項之電腦可讀取之記錄媒體，其中 該方法更包括： 選擇該設計之第二部份的多數個獨立不連續片段；且 藉該微處理器平行執行多數獨立不連續片段。 77. 如申請專利範圍第74項之電腦可讀取之記錄媒體，其中 該模擬步驟更包括以一行為語言敘述之該設計的模擬第 一部份的步驟。 78. 如申請專利範圍第74項之電腦可讀取之記錄媒體，其中 該方法更包括藉該模仿器操縱多數事件的步驟，初始地 藉該微處理器操縱。 79. 如申請專利範圍第74項之電腦可讀取之記錄媒體，其中 該方法更包括消除多數個保持時間干擾。 80. 如申請專利範圍第74項之電腦可讀取之記錄媒體，其中 該設計的第一部份與設計的第二部份重疊。 81. 如申請專利範圍第74項之電腦可讀取之記錄媒體，其中 該設計的第一部份係相同於設計的第二部份。 _ ___~ 10 ~ 本紙張尺度速用中國國家標準（CNS ) A4現格（2i〇x297公廣） n IT n JJ m I - m - - -- _ τ^. WV ST c請先閱讀背面之注^^項再填寫本頁)
TW086115169A 1996-10-17 1997-10-15 Method and apparatus for design verification using emulation and simulation TW464828B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/733,352 US5841967A (en) 1996-10-17 1996-10-17 Method and apparatus for design verification using emulation and simulation

Publications (1)

Publication Number Publication Date
TW464828B true TW464828B (en) 2001-11-21

Family

ID=24947260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086115169A TW464828B (en) 1996-10-17 1997-10-15 Method and apparatus for design verification using emulation and simulation

Country Status (8)

Country Link
US (2) US5841967A (zh)
EP (1) EP0838772A3 (zh)
JP (2) JP3131177B2 (zh)
KR (1) KR100483636B1 (zh)
CA (1) CA2218458C (zh)
IL (1) IL121955A (zh)
SG (1) SG54583A1 (zh)
TW (1) TW464828B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474203B (zh) * 2008-04-02 2015-02-21 Synopsys Inc 模擬電路的方法、積體電路、電腦系統及電腦程式產品
TWI479351B (zh) * 2009-04-29 2015-04-01 Synopsys Inc 模擬電路設計之方法及設備以及電腦可讀取儲存媒體
TWI716079B (zh) * 2019-05-09 2021-01-11 大陸商長江存儲科技有限責任公司 用於功能對等檢測的模擬方法

Families Citing this family (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905883A (en) * 1996-04-15 1999-05-18 Sun Microsystems, Inc. Verification system for circuit simulator
EP0814404B1 (en) * 1996-06-19 2001-01-31 Matsushita Electric Industrial Co., Ltd. Debugging apparatus for debugging a program
US5841967A (en) 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US6009256A (en) 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6389379B1 (en) * 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6134516A (en) 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US6099577A (en) * 1997-05-13 2000-08-08 Kabushiki Kaisha Toshiba Logic circuit conversion method and logic circuit design support device
US5960191A (en) * 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US5943490A (en) * 1997-05-30 1999-08-24 Quickturn Design Systems, Inc. Distributed logic analyzer for use in a hardware logic emulation system
US6081864A (en) * 1997-07-31 2000-06-27 Advanced Micro Devices, Inc. Dynamic configuration of a device under test
JPH1185810A (ja) * 1997-09-09 1999-03-30 Mitsubishi Electric Corp 半導体集積回路の論理回路検証装置および論理回路検証装置における論理回路検証方法
US5999734A (en) * 1997-10-21 1999-12-07 Ftl Systems, Inc. Compiler-oriented apparatus for parallel compilation, simulation and execution of computer programs and hardware models
US6728667B1 (en) * 1998-10-20 2004-04-27 Quickturn Design Systems, Inc. Multiple instantiation system
US6338158B1 (en) * 1997-10-31 2002-01-08 Vlsi Technology, Inc. Custom IC hardware modeling using standard ICs for use in IC design validation
US6216258B1 (en) * 1998-03-27 2001-04-10 Xilinx, Inc. FPGA modules parameterized by expressions
US6317706B1 (en) * 1998-03-31 2001-11-13 Sony Corporation Simulation development tool for an embedded system
US6571204B1 (en) * 1998-08-04 2003-05-27 Micron Technology, Inc. Bus modeling language generator
US6381565B1 (en) * 1998-08-21 2002-04-30 Nec Corporation Functional logic circuit verification device
US6356862B2 (en) * 1998-09-24 2002-03-12 Brian Bailey Hardware and software co-verification employing deferred synchronization
US6212491B1 (en) * 1998-11-09 2001-04-03 International Business Machines Corporation Automatic adjustment for counting instrumentation
US6202042B1 (en) * 1998-11-09 2001-03-13 International Business Machines Corporation Hardware simulator instrumentation
US6195629B1 (en) * 1998-11-09 2001-02-27 International Business Machines Corporation Method and system for selectively disabling simulation model instrumentation
JP4154124B2 (ja) * 1998-11-10 2008-09-24 富士通株式会社 並列プロセッサシステム
KR100337006B1 (ko) 1998-11-17 2002-05-17 김 만 복 전자회로 설계검증장치 및 방법
US6898189B1 (en) * 2000-08-23 2005-05-24 Cisco Technology, Inc. Restartable spanning tree for high availability network systems
KR100306596B1 (ko) * 1999-03-19 2001-09-29 윤덕용 프로세서와 재설정가능 칩을 사용한 집적회로 에뮬레이터
US6493841B1 (en) * 1999-03-31 2002-12-10 Synopsys, Inc. Method and apparatus for determining expected values during circuit design verification
US6449745B1 (en) 1999-04-22 2002-09-10 Synopsys, Inc. Method and apparatus for random stimulus generation
US6513144B1 (en) 1999-04-22 2003-01-28 Synopsys, Inc. Method and apparatus for random stimulus generation
US6553531B1 (en) 1999-04-22 2003-04-22 Synopsys, Inc. Method and apparatus for random stimulus generation
US6499127B1 (en) 1999-04-22 2002-12-24 Synopsys, Inc. Method and apparatus for random stimulus generation
US6427223B1 (en) 1999-04-30 2002-07-30 Synopsys, Inc. Method and apparatus for adaptive verification of circuit designs
WO2001001245A1 (en) * 1999-06-26 2001-01-04 Yang Sei Yang Input/output probing apparatus and input/output probing method using the same, and mixed emulation/simulation method based on it
KR20010006983A (ko) * 1999-06-26 2001-01-26 양세양 신속 프로토타이핑 장치와 그것의 입출력 탐침방법 및그것을 이용한 혼합 검증 방법
KR100710972B1 (ko) * 1999-06-26 2007-04-24 양세양 혼합된 에뮬레이션과 시뮬레이션이 가능한 혼합 검증 장치및 이를 이용한 혼합 검증 방법
US6470478B1 (en) 1999-06-29 2002-10-22 International Business Machines Corporation Method and system for counting events within a simulation model
US6272451B1 (en) * 1999-07-16 2001-08-07 Atmel Corporation Software tool to allow field programmable system level devices
US6611924B1 (en) * 1999-07-16 2003-08-26 Lucent Technologies Inc. Reducing code size of debug output statements
US6601025B1 (en) 1999-08-10 2003-07-29 International Business Machines Corporation Method to partition the physical design of an integrated circuit for electrical simulation
US6346427B1 (en) 1999-08-18 2002-02-12 Utmc Microelectronic Systems Inc. Parameter adjustment in a MOS integrated circuit
US7062425B1 (en) * 1999-09-30 2006-06-13 Cypress Semiconductor Corp. Method and apparatus for automated enumeration, simulation, identification and/or irradiation of device attributes
US7185293B1 (en) 1999-11-29 2007-02-27 Cellot, Inc. Universal hardware device and method and tools for use therewith
US6873946B1 (en) 1999-12-01 2005-03-29 The United States Of America As Represented By The Secretary Of The Navy Zeus code tool a method for implementing same and storage medium storing computer readable instructions for instantiating the zeus code tool
US6816829B1 (en) 2000-01-04 2004-11-09 International Business Machines Corporation System and method to independently verify the execution rate of individual tasks by a device via simulation
US6539522B1 (en) * 2000-01-31 2003-03-25 International Business Machines Corporation Method of developing re-usable software for efficient verification of system-on-chip integrated circuit designs
US6907546B1 (en) 2000-03-27 2005-06-14 Accenture Llp Language-driven interface for an automated testing framework
US6701514B1 (en) 2000-03-27 2004-03-02 Accenture Llp System, method, and article of manufacture for test maintenance in an automated scripting framework
US6519757B1 (en) * 2000-04-11 2003-02-11 International Business Machines Corporation Hardware design language generation for input/output logic level
US6611936B2 (en) * 2000-04-28 2003-08-26 Hewlett-Packard Development Company, L.P. Programmable delay elements for source synchronous link function design verification through simulation
US7379859B2 (en) * 2001-04-24 2008-05-27 Mentor Graphics Corporation Emulator with switching network connections
KR100824503B1 (ko) * 2000-06-20 2008-04-22 양세양 신속한 입출력탐침 장치 및 이를 이용한 입출력탐침방법과 이를 기반으로 하는 혼합 에뮬레이션/시뮬레이션방법
US6546531B1 (en) * 2000-10-06 2003-04-08 Sun Microsystems, Inc. Automatic delay element insertion system for addressing holdtime problems
US7054802B2 (en) * 2000-10-20 2006-05-30 Quickturn Design Systems, Inc. Hardware-assisted design verification system using a packet-based protocol logic synthesized for efficient data loading and unloading
US6978231B2 (en) 2000-12-05 2005-12-20 Derek Edward Williams Embedded hardware description language instrumentation
US7092864B2 (en) * 2000-12-29 2006-08-15 International Business Machines Corporation Signal override for simulation models
US7039574B1 (en) * 2000-12-29 2006-05-02 International Business Machines Corporation Naming and managing simulation model events
US20020128809A1 (en) * 2000-12-30 2002-09-12 International Business Machines Corporation Randomized simulation model instrumentation
US6920418B2 (en) 2000-12-30 2005-07-19 International Business Machines Corporation Detecting events within simulation models
US6941257B2 (en) * 2000-12-30 2005-09-06 International Business Machines Corporation Hierarchical processing of simulation model events
US6922665B1 (en) * 2001-01-08 2005-07-26 Xilinx, Inc. Method and system for device-level simulation of a circuit design for a programmable logic device
US6493850B2 (en) * 2001-02-16 2002-12-10 Texas Instruments Incorporated Integrated circuit design error detector for electrostatic discharge and latch-up applications
US20020173942A1 (en) * 2001-03-14 2002-11-21 Rochit Rajsuman Method and apparatus for design validation of complex IC without using logic simulation
US7080365B2 (en) * 2001-08-17 2006-07-18 Sun Microsystems, Inc. Method and apparatus for simulation system compiler
KR100794916B1 (ko) * 2001-09-14 2008-01-14 양세양 에뮬레이션과 시뮬레이션을 혼용한 점진적 설계 검증을위한 설계검증 장치 및 이를 이용한 설계 검증 방법
US20030149962A1 (en) * 2001-11-21 2003-08-07 Willis John Christopher Simulation of designs using programmable processors and electronically re-configurable logic arrays
ES2188418B1 (es) * 2001-11-29 2004-11-16 Universidad De Sevilla Metodo para analisis y test funcional de circuito digitales de gran dimension mediante emuladores hardware.
US20030105617A1 (en) * 2001-12-05 2003-06-05 Nec Usa, Inc. Hardware acceleration system for logic simulation
US7353156B2 (en) * 2002-02-01 2008-04-01 International Business Machines Corporation Method of switching external models in an automated system-on-chip integrated circuit design verification system
US20030163788A1 (en) * 2002-02-22 2003-08-28 Jim Dougherty Structured design documentation importer
US20030188278A1 (en) * 2002-03-26 2003-10-02 Carrie Susan Elizabeth Method and apparatus for accelerating digital logic simulations
US20030188302A1 (en) * 2002-03-29 2003-10-02 Chen Liang T. Method and apparatus for detecting and decomposing component loops in a logic design
US7672452B2 (en) * 2002-05-03 2010-03-02 General Instrument Corporation Secure scan
US7024654B2 (en) * 2002-06-11 2006-04-04 Anadigm, Inc. System and method for configuring analog elements in a configurable hardware device
US7577553B2 (en) * 2002-07-10 2009-08-18 Numerate, Inc. Method and apparatus for molecular mechanics analysis of molecular systems
US20040010401A1 (en) * 2002-07-11 2004-01-15 International Business Machines Corporation Unified simulation system and method for selectively including one or more cores in an integrated circuit simulation model
JP2004086546A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd 回路シミュレーション方法
US20040044508A1 (en) * 2002-08-29 2004-03-04 Hoffman Robert R. Method for generating commands for testing hardware device models
FR2845497B1 (fr) 2002-10-08 2004-12-24 Renault Sa Dispositif de simulation d'un systeme embarque dans un vehicule automobile
US6856951B2 (en) 2002-11-15 2005-02-15 Rajat Moona Repartitioning performance estimation in a hardware-software system
US7146581B2 (en) * 2002-11-15 2006-12-05 Russell Alan Klein Automated repartitioning of hardware and software components in an embedded system
US20040115995A1 (en) * 2002-11-25 2004-06-17 Sanders Samuel Sidney Circuit array module
US7552445B2 (en) * 2002-12-13 2009-06-23 Savvis Communications Corporation Systems and methods for monitoring events from multiple brokers
US7181652B2 (en) * 2003-01-07 2007-02-20 Hewlett-Packard Development Company, L.P. System and method for detecting and isolating certain code in a simulated environment
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits
US7460988B2 (en) * 2003-03-31 2008-12-02 Advantest Corporation Test emulator, test module emulator, and record medium storing program therein
US20040242261A1 (en) * 2003-05-29 2004-12-02 General Dynamics Decision Systems, Inc. Software-defined radio
US7120571B2 (en) * 2003-06-16 2006-10-10 Fortelink, Inc. Resource board for emulation system
US7509548B2 (en) * 2003-06-30 2009-03-24 Mates John W Method and apparatus for integrated circuit self-description
US7779212B2 (en) 2003-10-17 2010-08-17 Micron Technology, Inc. Method and apparatus for sending data from multiple sources over a communications bus
WO2005038676A2 (en) * 2003-10-17 2005-04-28 University Of Delaware Method and apparatus for emulation of logic circuits
JP4656929B2 (ja) * 2003-11-18 2011-03-23 クイックターン・デザイン・システムズ・インコーポレイテッド エミュレーションシステムとシミュレータとの間でのシミュレーション及び可視化データ転送のための最適化インターフェース
US7664846B2 (en) * 2003-11-26 2010-02-16 Siemens Communications, Inc. System and method for distributed modeling of real time systems
KR100536293B1 (ko) * 2004-02-17 2005-12-12 박현주 칩 설계 검증 장치 및 방법
FR2867290A1 (fr) * 2004-03-08 2005-09-09 Jean Paul Petrolli Reseau logique programmable a traitement ordonnance par echeancier
EP1742365A4 (en) * 2004-03-30 2007-10-10 Nec Corp CIRCUIT CHECK DEVICE, CIRCUIT PROCEDURE AND SIGNAL DISTRIBUTION METHOD THEREFOR
US7379861B2 (en) * 2004-05-28 2008-05-27 Quickturn Design Systems, Inc. Dynamic programming of trigger conditions in hardware emulation systems
US7440866B2 (en) * 2004-06-01 2008-10-21 Quickturn Design Systems Inc. System and method for validating an input/output voltage of a target system
US7721036B2 (en) * 2004-06-01 2010-05-18 Quickturn Design Systems Inc. System and method for providing flexible signal routing and timing
US7606697B2 (en) * 2004-06-01 2009-10-20 Quickturn Design Systems, Inc. System and method for resolving artifacts in differential signals
US7739093B2 (en) * 2004-06-01 2010-06-15 Quickturn Design System, Inc. Method of visualization in processor based emulation system
US7640155B2 (en) * 2004-06-01 2009-12-29 Quickturn Design Systems, Inc. Extensible memory architecture and communication protocol for supporting multiple devices in low-bandwidth, asynchronous applications
US7738399B2 (en) * 2004-06-01 2010-06-15 Quickturn Design Systems Inc. System and method for identifying target systems
US7278122B2 (en) * 2004-06-24 2007-10-02 Ftl Systems, Inc. Hardware/software design tool and language specification mechanism enabling efficient technology retargeting and optimization
KR100921314B1 (ko) * 2004-07-12 2009-10-13 양세양 검증결과 재활용 기법을 채용한 고성능 설계검증 장치 및이를 활용한 신속한 설계검증 방법
US8566616B1 (en) 2004-09-10 2013-10-22 Altera Corporation Method and apparatus for protecting designs in SRAM-based programmable logic devices and the like
US8612772B1 (en) * 2004-09-10 2013-12-17 Altera Corporation Security core using soft key
KR100594593B1 (ko) * 2004-12-31 2006-06-30 한국전자통신연구원 반도체 소자의 설계 검증을 위한 고속 병렬 시뮬레이션 방법
US7778812B2 (en) * 2005-01-07 2010-08-17 Micron Technology, Inc. Selecting data to verify in hardware device model simulation test generation
US7353162B2 (en) * 2005-02-11 2008-04-01 S2C, Inc. Scalable reconfigurable prototyping system and method
US8036873B2 (en) * 2005-02-28 2011-10-11 Synopsys, Inc. Efficient clock models and their use in simulation
US20070074000A1 (en) * 2005-09-28 2007-03-29 Liga Systems, Inc. VLIW Acceleration System Using Multi-state Logic
US7444276B2 (en) * 2005-09-28 2008-10-28 Liga Systems, Inc. Hardware acceleration system for logic simulation using shift register as local cache
US20070073999A1 (en) * 2005-09-28 2007-03-29 Verheyen Henry T Hardware acceleration system for logic simulation using shift register as local cache with path for bypassing shift register
US20070129924A1 (en) * 2005-12-06 2007-06-07 Verheyen Henry T Partitioning of tasks for execution by a VLIW hardware acceleration system
US20070129926A1 (en) * 2005-12-01 2007-06-07 Verheyen Henry T Hardware acceleration system for simulation of logic and memory
US20070150702A1 (en) * 2005-12-23 2007-06-28 Verheyen Henry T Processor
US8359186B2 (en) * 2006-01-26 2013-01-22 Subbu Ganesan Method for delay immune and accelerated evaluation of digital circuits by compiling asynchronous completion handshaking means
US8612201B2 (en) * 2006-04-11 2013-12-17 Cadence Design Systems, Inc. Hardware emulation system having a heterogeneous cluster of processors
FR2932040A1 (fr) * 2008-05-30 2009-12-04 Jean Paul Petrolli Dispositif electronique d'aiguillage automatique de donnees pour le circuit simulateur.
US8776019B2 (en) * 2008-12-05 2014-07-08 Invensys Systems, Inc. Configurator with embedded firmware for offline instrument user settings implementation
JPWO2010095635A1 (ja) * 2009-02-18 2012-08-23 日本電気株式会社 回路設計支援装置、回路設計支援方法、ならびに、プログラム
US8589133B1 (en) * 2009-07-17 2013-11-19 The United States Of America As Represented By The Secretary Of The Navy Dynamic simulation of a system of interdependent systems
US8739088B1 (en) * 2009-10-16 2014-05-27 Xilinx, Inc. Using constraints wtihin a high-level modeling system for circuit design
US10474784B2 (en) * 2009-12-17 2019-11-12 Texas Instruments Incorporated Method and system for defining generic topologies for use in topology matching engines
KR101647817B1 (ko) 2010-03-31 2016-08-24 삼성전자주식회사 재구성 가능한 프로세서의 시뮬레이션 장치 및 방법
US8522176B2 (en) 2010-05-11 2013-08-27 Synopsys, Inc. Method of recording and replaying call frames for the testbench
TWI450118B (zh) * 2010-11-02 2014-08-21 Global Unichip Corp 混合的電子設計系統及其可重組連接矩陣
US8959010B1 (en) 2011-12-08 2015-02-17 Cadence Design Systems, Inc. Emulation system with improved reliability of interconnect and a method for programming such interconnect
US8743735B1 (en) 2012-01-18 2014-06-03 Cadence Design Systems, Inc. Emulation system for verifying a network device
JP5927012B2 (ja) * 2012-04-11 2016-05-25 太陽誘電株式会社 再構成可能な半導体装置
US8595683B1 (en) 2012-04-12 2013-11-26 Cadence Design Systems, Inc. Generating user clocks for a prototyping environment
US8601415B2 (en) 2012-04-13 2013-12-03 International Business Machines Corporation Planning for hardware-accelerated functional verification
TWI448968B (zh) * 2012-07-30 2014-08-11 Faraday Tech Corp 系統級模擬與仿真之裝置及方法
US8726205B1 (en) 2013-04-15 2014-05-13 Nvidia Corporation Optimized simulation technique for design verification of an electronic circuit
US9122823B2 (en) * 2013-12-20 2015-09-01 International Business Machines Corporation Stacked multiple-input delay gates
US9026966B1 (en) 2014-03-13 2015-05-05 Cadence Design Systems, Inc. Co-simulation methodology to address performance and runtime challenges of gate level simulations with, SDF timing using emulators
US9405877B1 (en) 2014-12-22 2016-08-02 Cadence Design Systems, Inc. System and method of fast phase aligned local generation of clocks on multiple FPGA system
US9495492B1 (en) 2015-01-05 2016-11-15 Cadence Design Systems, Inc. Implementing synchronous triggers for waveform capture in an FPGA prototyping system
US9294094B1 (en) 2015-01-08 2016-03-22 Cadence Design Systems, Inc. Method and apparatus for fast low skew phase generation for multiplexing signals on a multi-FPGA prototyping system
US10437949B1 (en) * 2017-08-14 2019-10-08 Xilinx, Inc. Scheduling events in hardware design language simulation
US10962595B1 (en) 2017-12-04 2021-03-30 Synopsys, Inc. Efficient realization of coverage collection in emulation
US11138089B2 (en) * 2018-12-19 2021-10-05 International Business Machines Corporation Performance benchmark generation
US11080446B2 (en) * 2019-03-18 2021-08-03 Synopsys, Inc. Method to regulate clock frequencies of hybrid electronic systems
KR20200139525A (ko) 2019-06-04 2020-12-14 삼성전자주식회사 Fpga를 포함하는 전자 시스템 및 이의 동작 방법
CN111274750B (zh) * 2020-03-05 2023-05-30 中国工程物理研究院计算机应用研究所 一种基于可视化建模的fpga仿真验证系统和方法

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL134125C (zh) * 1958-04-25
US3287702A (en) * 1962-12-04 1966-11-22 Westinghouse Electric Corp Computer control
US3287703A (en) * 1962-12-04 1966-11-22 Westinghouse Electric Corp Computer
US3473160A (en) * 1966-10-10 1969-10-14 Stanford Research Inst Electronically controlled microelectronic cellular logic array
US4315315A (en) * 1971-03-09 1982-02-09 The Johns Hopkins University Graphical automatic programming
GB1444084A (en) 1972-06-21 1976-07-28 Honeywell Inf Systems Generalized logic device
NL7408823A (zh) * 1974-07-01 1974-09-25
US4020469A (en) * 1975-04-09 1977-04-26 Frank Manning Programmable arrays
CH584488A5 (zh) * 1975-05-05 1977-01-31 Ibm
US4306286A (en) * 1979-06-29 1981-12-15 International Business Machines Corporation Logic simulation machine
US4357678A (en) * 1979-12-26 1982-11-02 International Business Machines Corporation Programmable sequential logic array mechanism
US4386403A (en) * 1979-12-31 1983-05-31 International Business Machines Corp. System and method for LSI circuit analysis
JPS57105898A (en) * 1980-12-23 1982-07-01 Fujitsu Ltd Field programmable element
US4404635A (en) * 1981-03-27 1983-09-13 International Business Machines Corporation Programmable integrated circuit and method of testing the circuit before it is programmed
FR2508669A1 (fr) * 1981-06-24 1982-12-31 Fordahl Dispositif logique programmable de prise, traitement et transmission de donnees
US4488354A (en) * 1981-11-16 1984-12-18 Ncr Corporation Method for simulating and testing an integrated circuit chip
US4503386A (en) * 1982-04-20 1985-03-05 International Business Machines Corporation Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks
US4656580A (en) * 1982-06-11 1987-04-07 International Business Machines Corporation Logic simulation machine
US4525789A (en) * 1982-07-16 1985-06-25 At&T Bell Laboratories Programmable network tester with data formatter
JPS5916050A (ja) * 1982-07-16 1984-01-27 Nec Corp ダイナミツクゲ−トアレイ
US4539564A (en) * 1982-08-04 1985-09-03 Smithson G Ronald Electronically controlled interconnection system
US4613940A (en) * 1982-11-09 1986-09-23 International Microelectronic Products Method and structure for use in designing and building electronic systems in integrated circuits
US4527115A (en) * 1982-12-22 1985-07-02 Raytheon Company Configurable logic gate array
US4578761A (en) * 1983-03-25 1986-03-25 At&T Bell Laboratories Separating an equivalent circuit into components to detect terminating networks
US4791602A (en) * 1983-04-14 1988-12-13 Control Data Corporation Soft programmable logic array
US4612618A (en) * 1983-06-10 1986-09-16 Rca Corporation Hierarchical, computerized design of integrated circuits
US4621339A (en) * 1983-06-13 1986-11-04 Duke University SIMD machine using cube connected cycles network architecture for vector processing
US4593363A (en) * 1983-08-12 1986-06-03 International Business Machines Corporation Simultaneous placement and wiring for VLSI chips
US4524240A (en) * 1983-08-17 1985-06-18 Lucasfilm Ltd. Universal circuit prototyping board
US4577276A (en) * 1983-09-12 1986-03-18 At&T Bell Laboratories Placement of components on circuit substrates
US4600846A (en) * 1983-10-06 1986-07-15 Sanders Associates, Inc. Universal logic circuit modules
EP0138535A3 (en) * 1983-10-13 1987-01-28 British Telecommunications Plc Visual display logic simulation system
NL8303536A (nl) * 1983-10-14 1985-05-01 Philips Nv Geintegreerde schakeling op grote schaal welke verdeeld is in isochrone gebieden, werkwijze voor het machinaal ontwerpen van zo een geintegreerde schakeling, en werkwijze voor het machinaal testen van zo een geintegreerde schakeling.
WO1985002033A1 (en) * 1983-11-03 1985-05-09 Prime Computer, Inc. Digital system simulation method and apparatus
US4870302A (en) * 1984-03-12 1989-09-26 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
US4695999A (en) * 1984-06-27 1987-09-22 International Business Machines Corporation Cross-point switch of multiple autonomous planes
JPS6124250A (ja) * 1984-07-13 1986-02-01 Nippon Gakki Seizo Kk 半導体集積回路装置
JPS6142040A (ja) * 1984-08-03 1986-02-28 Nec Corp 論理シミユレ−タ
US4695950A (en) * 1984-09-17 1987-09-22 International Business Machines Corporation Fast two-level dynamic address translation method and means
US4642487A (en) * 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array
US4713557A (en) * 1984-09-26 1987-12-15 Xilinx, Inc. Bidirectional buffer amplifier
US4695740A (en) * 1984-09-26 1987-09-22 Xilinx, Inc. Bidirectional buffer amplifier
US5023775A (en) * 1985-02-14 1991-06-11 Intel Corporation Software programmable logic array utilizing "and" and "or" gates
US4706216A (en) * 1985-02-27 1987-11-10 Xilinx, Inc. Configurable logic element
US4697241A (en) * 1985-03-01 1987-09-29 Simulog, Inc. Hardware logic simulator
US4937827A (en) * 1985-03-01 1990-06-26 Mentor Graphics Corporation Circuit verification accessory
JPS61199166A (ja) * 1985-03-01 1986-09-03 Nec Corp 配線経路探索装置
US4766569A (en) * 1985-03-04 1988-08-23 Lattice Semiconductor Corporation Programmable logic array
US4761768A (en) * 1985-03-04 1988-08-02 Lattice Semiconductor Corporation Programmable logic device
US4814646A (en) * 1985-03-22 1989-03-21 Monolithic Memories, Inc. Programmable logic array using emitter-coupled logic
JPS61226844A (ja) * 1985-03-30 1986-10-08 Nec Corp 論理回路のシミユレ−シヨン制御方法
US4674089A (en) * 1985-04-16 1987-06-16 Intel Corporation In-circuit emulator
JPH0668756B2 (ja) * 1985-04-19 1994-08-31 株式会社日立製作所 回路自動変換方法
DE3520003A1 (de) * 1985-06-04 1986-12-04 Texas Instruments Deutschland Gmbh, 8050 Freising Elektrisch programmierbare verknuepfungsmatrix
DE3630835C2 (de) * 1985-09-11 1995-03-16 Pilkington Micro Electronics Integrierte Halbleiterkreisanordnungen und Systeme
US4725835A (en) * 1985-09-13 1988-02-16 T-Bar Incorporated Time multiplexed bus matrix switching system
JPH0756656B2 (ja) * 1985-09-26 1995-06-14 株式会社日立製作所 ゲ−ト論理自動更新方法
JPS6274158A (ja) * 1985-09-27 1987-04-04 Hitachi Ltd 回路変換方式
US4722084A (en) * 1985-10-02 1988-01-26 Itt Corporation Array reconfiguration apparatus and methods particularly adapted for use with very large scale integrated circuits
US4868419A (en) * 1985-10-23 1989-09-19 Pilkington Micro-Electronics Limited Gated transmission circuit (on-chip)
US4700187A (en) * 1985-12-02 1987-10-13 Concurrent Logic, Inc. Programmable, asynchronous logic cell and array
US4845633A (en) * 1985-12-02 1989-07-04 Apple Computer Inc. System for programming graphically a programmable, asynchronous logic cell and array
JPS62182939A (ja) * 1986-02-07 1987-08-11 Hitachi Ltd 情報処理装置の論理シミユレ−シヨン方法
JPS63137A (ja) * 1986-02-17 1988-01-05 Mitsubishi Electric Corp 配線領域決定処理装置
US4744084A (en) * 1986-02-27 1988-05-10 Mentor Graphics Corporation Hardware modeling system and method for simulating portions of electrical circuits
JPH0770598B2 (ja) * 1986-03-20 1995-07-31 株式会社東芝 半導体集積回路装置の配線方法
US4862347A (en) * 1986-04-22 1989-08-29 International Business Machine Corporation System for simulating memory arrays in a logic simulation machine
US4777606A (en) * 1986-06-05 1988-10-11 Northern Telecom Limited Method for deriving an interconnection route between elements in an interconnection medium
US5126966A (en) 1986-06-25 1992-06-30 Ikos Systems, Inc. High speed logic simulation system with stimulus engine using independent event channels selectively driven by independent stimulus programs
US4787061A (en) * 1986-06-25 1988-11-22 Ikos Systems, Inc. Dual delay mode pipelined logic simulator
US4787062A (en) * 1986-06-26 1988-11-22 Ikos Systems, Inc. Glitch detection by forcing the output of a simulated logic device to an undefined state
GB8621357D0 (en) * 1986-09-04 1986-10-15 Mcallister R I Hinged barrier semiconductor integrated circuits
US5083083A (en) 1986-09-19 1992-01-21 Actel Corporation Testability architecture and techniques for programmable interconnect architecture
US4758745B1 (en) * 1986-09-19 1994-11-15 Actel Corp User programmable integrated circuit interconnect architecture and test method
US4736338A (en) * 1986-10-07 1988-04-05 Silicon Solutions Corporation Programmable look up system
US4945503A (en) * 1986-10-21 1990-07-31 Nec Corporation Hardware simulator capable of reducing an amount of information
US4768196A (en) * 1986-10-28 1988-08-30 Silc Technologies, Inc. Programmable logic array
US4918440A (en) * 1986-11-07 1990-04-17 Furtek Frederick C Programmable logic cell and array
US4811214A (en) * 1986-11-14 1989-03-07 Princeton University Multinode reconfigurable pipeline computer
US4786904A (en) * 1986-12-15 1988-11-22 Zoran Corporation Electronically programmable gate array having programmable interconnect lines
US4849928A (en) * 1987-01-28 1989-07-18 Hauck Lane T Logic array programmer
JPS63204441A (ja) * 1987-02-20 1988-08-24 Fujitsu Ltd 論理シミユレ−シヨン専用プロセツサの処理方式
JP2699377B2 (ja) * 1987-02-25 1998-01-19 日本電気株式会社 ハードウエア論理シミユレータ
US4827427A (en) * 1987-03-05 1989-05-02 Hyduke Stanley M Instantaneous incremental compiler for producing logic circuit designs
US4965739A (en) * 1987-03-26 1990-10-23 Vlsi Technology, Inc. Machine process for routing interconnections from one module to another module and for positioning said two modules after said modules are interconnected
US4908772A (en) * 1987-03-30 1990-03-13 Bell Telephone Laboratories Integrated circuits with component placement by rectilinear partitioning
US5329471A (en) 1987-06-02 1994-07-12 Texas Instruments Incorporated Emulation devices, systems and methods utilizing state machines
US4849904A (en) * 1987-06-19 1989-07-18 International Business Machines Corporation Macro structural arrangement and method for generating macros for VLSI semiconductor circuit devices
US4815003A (en) * 1987-06-19 1989-03-21 General Electric Company Structured design method for high density standard cell and macrocell layout of VLSI chips
US5093920A (en) 1987-06-25 1992-03-03 At&T Bell Laboratories Programmable processing elements interconnected by a communication network including field operation unit for performing field operations
JPS6425399A (en) * 1987-07-21 1989-01-27 Fujitsu Ltd Programmable device and its test method
EP0308660B1 (de) * 1987-09-22 1995-05-24 Siemens Aktiengesellschaft Vorrichtung zur Herstellung einer testkompatiblen, weitgehend fehlertoleranten Konfiguration von redundant implementierten systolischen VLSI-Systemen
US4855669A (en) * 1987-10-07 1989-08-08 Xilinx, Inc. System for scan testing of logic circuit networks
US4901260A (en) * 1987-10-28 1990-02-13 American Telephone And Telegraph Company At&T Bell Laboratories Bounded lag distributed discrete event simulation method and apparatus
JP2541248B2 (ja) * 1987-11-20 1996-10-09 三菱電機株式会社 プログラマブル・ロジック・アレイ
FR2623653B1 (fr) * 1987-11-24 1992-10-23 Sgs Thomson Microelectronics Procede de test de cellules de memoire electriquement programmable et circuit integre correspondant
JP2564344B2 (ja) * 1987-12-23 1996-12-18 株式会社日立製作所 半導体集積回路の設計方式
US4922432A (en) * 1988-01-13 1990-05-01 International Chip Corporation Knowledge based method and apparatus for designing integrated circuits using functional specifications
US4931946A (en) * 1988-03-10 1990-06-05 Cirrus Logic, Inc. Programmable tiles
JP2563451B2 (ja) 1988-03-10 1996-12-11 松下電器産業株式会社 論理シミュレーション方法と論理シミュレーション装置
US5253363A (en) 1988-03-15 1993-10-12 Edward Hyman Method and apparatus for compiling and implementing state-machine states and outputs for a universal cellular sequential local array
US4914612A (en) * 1988-03-31 1990-04-03 International Business Machines Corporation Massively distributed simulation engine
US4854039A (en) * 1988-05-04 1989-08-08 The Technology Congress, Ltd. Prototype circuit board and method of testing
US5003487A (en) * 1988-06-28 1991-03-26 International Business Machines Corporation Method and apparatus for performing timing correction transformations on a technology-independent logic model during logic synthesis
US4901259A (en) * 1988-08-15 1990-02-13 Lsi Logic Corporation Asic emulator
JPH0650514B2 (ja) * 1988-09-30 1994-06-29 日本電気株式会社 論理回路の自動合成方式
EP0651343B1 (en) * 1988-10-05 2004-04-28 Quickturn Design Systems, Inc. Method of using electronically reconfigurable gate array logic and apparatus formed thereby
US5452231A (en) 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
US5329470A (en) 1988-12-02 1994-07-12 Quickturn Systems, Inc. Reconfigurable hardware emulation system
US5109353A (en) * 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
US5140526A (en) 1989-01-06 1992-08-18 Minc Incorporated Partitioning of Boolean logic equations into physical logic devices
GB8902982D0 (en) 1989-02-10 1989-03-30 Plessey Co Plc Machine for circuit design
US5051938A (en) 1989-06-23 1991-09-24 Hyduke Stanley M Simulation of selected logic circuit designs
US5172011A (en) 1989-06-30 1992-12-15 Digital Equipment Corporation Latch circuit and method with complementary clocking and level sensitive scan capability
US5231588A (en) 1989-08-15 1993-07-27 Advanced Micro Devices, Inc. Programmable gate array with logic cells having symmetrical input/output structures
US5233539A (en) 1989-08-15 1993-08-03 Advanced Micro Devices, Inc. Programmable gate array with improved interconnect structure, input/output structure and configurable logic block
US5377124A (en) 1989-09-20 1994-12-27 Aptix Corporation Field programmable printed circuit board
US5081602A (en) 1989-11-07 1992-01-14 Amp Incorporated Computer simulator for electrical connectors
JPH03180976A (ja) 1989-12-11 1991-08-06 Hitachi Ltd 入出力端子割付方法
US5128871A (en) 1990-03-07 1992-07-07 Advanced Micro Devices, Inc. Apparatus and method for allocation of resoures in programmable logic devices
US5084824A (en) 1990-03-29 1992-01-28 National Semiconductor Corporation Simulation model generation from a physical data base of a combinatorial circuit
US5259006A (en) 1990-04-18 1993-11-02 Quickturn Systems, Incorporated Method for substantially eliminating hold time violations in implementing high speed logic circuits or the like
US5224056A (en) 1991-10-30 1993-06-29 Xilinx, Inc. Logic placement using positionally asymmetrical partitioning algorithm
US5280826A (en) 1991-09-20 1994-01-25 Sugano Farm Machinery Mfg. Co., Ltd. Coulter adjusting device for reversible plow
JP2941135B2 (ja) 1992-01-24 1999-08-25 富士通株式会社 疑似ｌｓｉ装置及びそれを用いたデバッグ装置
US5475830A (en) 1992-01-31 1995-12-12 Quickturn Design Systems, Inc. Structure and method for providing a reconfigurable emulation circuit without hold time violations
JP3620860B2 (ja) 1992-06-05 2005-02-16 株式会社メガチップス シミュレーション装置
US5352123A (en) 1992-06-08 1994-10-04 Quickturn Systems, Incorporated Switching midplane and interconnection system for interconnecting large numbers of signals
US5339262A (en) 1992-07-10 1994-08-16 Lsi Logic Corporation Method and apparatus for interim, in-situ testing of an electronic system with an inchoate ASIC
US5572710A (en) 1992-09-11 1996-11-05 Kabushiki Kaisha Toshiba High speed logic simulation system using time division emulation suitable for large scale logic circuits
US5425036A (en) 1992-09-18 1995-06-13 Quickturn Design Systems, Inc. Method and apparatus for debugging reconfigurable emulation systems
US5452239A (en) 1993-01-29 1995-09-19 Quickturn Design Systems, Inc. Method of removing gated clocks from the clock nets of a netlist for timing sensitive implementation of the netlist in a hardware emulation system
US5596742A (en) 1993-04-02 1997-01-21 Massachusetts Institute Of Technology Virtual interconnections for reconfigurable logic systems
US5535223A (en) 1993-05-28 1996-07-09 Sun Microsystems, Inc. Method and apparatus for the verification and testing of electrical circuits
US5581738A (en) 1993-06-07 1996-12-03 Xilinx, Inc. Method and apparatus for back-annotating timing constraints into simulation models of field programmable gate arrays
US5479355A (en) * 1993-09-14 1995-12-26 Hyduke; Stanley M. System and method for a closed loop operation of schematic designs with electrical hardware
US5448522A (en) 1994-03-24 1995-09-05 Quickturn Design Systems, Inc. Multi-port memory emulation using tag registers
US5604888A (en) 1994-04-07 1997-02-18 Zycad Corporation Emulation system employing motherboard and flexible daughterboards
US5633813A (en) 1994-05-04 1997-05-27 Srinivasan; Seshan R. Apparatus and method for automatic test generation and fault simulation of electronic circuits, based on programmable logic circuits
US5551013A (en) 1994-06-03 1996-08-27 International Business Machines Corporation Multiprocessor for hardware emulation
JP3168839B2 (ja) 1994-09-09 2001-05-21 株式会社日立製作所 論理エミュレーションシステム及び等価回路生成方法
US5659716A (en) 1994-11-23 1997-08-19 Virtual Machine Works, Inc. Pipe-lined static router and scheduler for configurable logic system performing simultaneous communications and computation
US5546562A (en) * 1995-02-28 1996-08-13 Patel; Chandresh Method and apparatus to emulate VLSI circuits within a logic simulator
US5857091A (en) * 1995-03-14 1999-01-05 Siemens Business Communication Systems, Inc. Machine and method for simulating a processor-based digital system
US5649176A (en) 1995-08-10 1997-07-15 Virtual Machine Works, Inc. Transition analysis and circuit resynthesis method and device for digital circuit modeling
US5872953A (en) 1995-08-30 1999-02-16 Mentor Graphics Corporation Simulating circuit design on a circuit emulation system
US5574388A (en) 1995-10-13 1996-11-12 Mentor Graphics Corporation Emulation system having a scalable multi-level multi-stage programmable interconnect network
US5838948A (en) * 1995-12-01 1998-11-17 Eagle Design Automation, Inc. System and method for simulation of computer systems combining hardware and software interaction
US5748875A (en) 1996-06-12 1998-05-05 Simpod, Inc. Digital logic simulation/emulation system
US5841967A (en) 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474203B (zh) * 2008-04-02 2015-02-21 Synopsys Inc 模擬電路的方法、積體電路、電腦系統及電腦程式產品
TWI479351B (zh) * 2009-04-29 2015-04-01 Synopsys Inc 模擬電路設計之方法及設備以及電腦可讀取儲存媒體
TWI716079B (zh) * 2019-05-09 2021-01-11 大陸商長江存儲科技有限責任公司 用於功能對等檢測的模擬方法
US11170147B2 (en) 2019-05-09 2021-11-09 Yangtze Memory Technologies Co., Ltd. Simulation method for use in functional equivalence check

Also Published As

Publication number Publication date
JP2001060219A (ja) 2001-03-06
KR100483636B1 (ko) 2005-06-16
KR19980032933A (ko) 1998-07-25
US5841967A (en) 1998-11-24
EP0838772A3 (en) 1998-05-13
CA2218458A1 (en) 1998-04-17
JP3131177B2 (ja) 2001-01-31
EP0838772A2 (en) 1998-04-29
JPH10171847A (ja) 1998-06-26
CA2218458C (en) 2005-12-06
SG54583A1 (en) 1998-11-16
IL121955A0 (en) 1998-03-10
IL121955A (en) 2000-12-06
US6058492A (en) 2000-05-02

Similar Documents

Publication Publication Date Title
TW464828B (en) Method and apparatus for design verification using emulation and simulation
CN100578510C (zh) 时序不灵敏及无假信号逻辑设备
Vanmeerbeeck et al. Hardware/software partitioning of embedded system in OCAPI-xl
US7478350B2 (en) Model modification method for timing Interoperability for simulating hardware
US7020722B2 (en) Synchronization of distributed simulation nodes by keeping timestep schedulers in lockstep
US7386827B1 (en) Building a simulation environment for a design block
US8165865B2 (en) Modeling and simulation method
US20050131670A1 (en) Clock distribution in a circuit emulator
CN104679576B (zh) 仿真装置、仿真方法
Gupta et al. Automated multi-cycle symbolic timing verification of microprocessor-based designs
WO2001035283A2 (en) System for performing parallel circuit simulation in a high level description language
JP3731929B2 (ja) デジタル回路をシミュレートする方法および装置
JP2003067438A (ja) シミュレーションモデルの生成方法及びシミュレーション方法及びその記録媒体
JP4556629B2 (ja) データ処理システム検証装置と方法およびプログラム
Altman et al. The SLIDE simulator: A facility for the design and analysis of computer interconnections
Chikada et al. Cosimulation of ITRON-based embedded software with SystemC
CN115481588A (zh) 一种图形化的总线验证平台
Stressing System-level design tools
Skold et al. Fast simulation of HDL models
Morton Hardware modeling and top-down design using VHDL
Peterson Performance tradeoffs for emulation, hardware acceleration, and simulation
Tang The Behavioural Specifications and Modelling of Digital Systems
JPH08101852A (ja) 論理シミュレーションシステム
Hedberg et al. Imposing a unified design methodology on independent rapid prototyping tools
Schütz The Concept of Electronic Design Automation

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees