TW442855B - Method of forming gate electrode with titanium polycide - Google Patents
Method of forming gate electrode with titanium polycide Download PDFInfo
- Publication number
- TW442855B TW442855B TW088121192A TW88121192A TW442855B TW 442855 B TW442855 B TW 442855B TW 088121192 A TW088121192 A TW 088121192A TW 88121192 A TW88121192 A TW 88121192A TW 442855 B TW442855 B TW 442855B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- silicon
- titanium
- gate
- scope
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 239000010936 titanium Substances 0.000 title claims abstract description 35
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 title claims abstract description 28
- 229910052719 titanium Inorganic materials 0.000 title claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 32
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 30
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 72
- 239000010703 silicon Substances 0.000 claims description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 17
- 229910008486 TiSix Inorganic materials 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- -1 silicon ions Chemical class 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- 239000004575 stone Substances 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 238000010405 reoxidation reaction Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 2
- 239000000126 substance Substances 0.000 claims 2
- 235000008331 Pinus X rigitaeda Nutrition 0.000 claims 1
- 235000011613 Pinus brutia Nutrition 0.000 claims 1
- 241000018646 Pinus brutia Species 0.000 claims 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims 1
- 239000002131 composite material Substances 0.000 claims 1
- 239000004576 sand Substances 0.000 claims 1
- 239000002245 particle Substances 0.000 abstract description 13
- 230000002159 abnormal effect Effects 0.000 abstract description 10
- 238000005477 sputtering target Methods 0.000 description 9
- 229910008479 TiSi2 Inorganic materials 0.000 description 7
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 7
- 229910008484 TiSi Inorganic materials 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910010979 Ti—Six Inorganic materials 0.000 description 1
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 229910052722 tritium Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
442855 _案號88121192 _年月 π n 五、發明說明（1) " ' ' 《發明之範圍》 本發明係關於一種製造半導體元件的方法，特別是— 種形成金屬氧化半導體場效電晶體的閘電極的方法，特別 疋一種用以形成多石夕化欽之閘電極的方法，其中石夕化欽層 形成於複矽層上。 ' 《相關技藝之詳細描述》 一般，金屬氧化半導體電晶體的閘電極係由摻雜複矽 層所形成，然而在高度整合型半導體元件中，閘電極的線 寬及其它圖案變得非常精細，目前的線寬已降到015#^ ’但因為摻雜的複矽層具有較高的電阻係數，因此，即有 很難將摻雜的複矽層應用於高速元件内之閘電極的問題， 而這些問題目前在高度整合型的半導體元件中越來越嚴 重。為了克服這個問題，一具有矽化鈦結構之閘電極被應 用於超過1GD RAM的半導體元件上，其令矽化鈦層形成於複 妙層上。 此處的矽化鈦層用以下兩種方法形成。 第一種方法係將欽層沈積於複矽層上，然後進行退 火’使欽和複矽層的矽發生反應，以形成一矽化鈦 (Tisio層。第二種方法，則是利用物理氣相沈積（PVD)的 方法，使用TiSix (X =1. 8〜2. 5)的濺鍍靶材，將非晶相 的Ti Six層沈積在複矽層上，然後進行退火，以形成結晶 相的TiSi2層。
第1A圖至第1E圖係根據先前技藝中，利用第二種方法 所製造之具有矽化鈦之閘電極的過程的載面圖B
第5頁 442855 ---案號8812Π92 年 』_§ 修正______________ 五、發明說明（2) 如第1A圖所示，一閘氧化物層11形成於半導體基質 上’然後於其上沈積一層摻雜的複矽層12» 如第1B圖所示，使用丁丨5丨3£作為靶材，以物理氣相沈 積法（PVD)將非晶相的13沈積於複矽層12上。接著 選疋一定溫度進行幾秒鐘的快速熱處理，將非晶相的 TiSi^u轉變成如第ic圖所示之結晶相的TiSi^Ua。然 後’將一光罩氮化物層（或氧化物層）14沈積於丁以“層i3a 上’以為稍後將提及之自發對準接觸（SAC)過程之用。 如第1D圖所示，光罩氮化物層14，TiSi^ 13a，複矽 層1 2以及閘氧化物層丨丨則利用蝕刻的過程製成圖案以形成 電極。之後為了消除因蝕刻及複矽殘基所造成的傷害，以 及改善藉著於其上形成鳥嘴的閘絕緣層的可信賴性，可以 利用一般的方法如閘再-氧化過程，於閘電極的側壁以及 基質10的表面形成氧化物層！ 5。 、 然而’在閘再-氧化過程辛，侧壁上的T i S i 2層1 3a會 被過量氧化以致產生不正常的1^512層13a，其情形如第1E 圖所示’也因此増加了閘電極的電阻。1^3“層13a的不正 常氧化會受到用來濺鍍TiSix層的TiSix濺鍍靶材内的矽對 欽（Si/Ti)的莫耳比例X值的影響。例如’當矽對鈦 (S i / T1 )的莫耳比例x值小於2, j時，會很容易發生不正常 的氧化’當增加矽對鈦（Si/Ti)的莫耳比例X值超過2. 4 時’就不再發生不正常的氡化。同樣地’當TiSix濺錢把 材内的Si含量太多時’在化學計量上，^5“層13a的氧化 比例和複石夕層1 2相等。
第6頁 442855 案號 88121192 年月曰 修正 五、發明說明（3) 雖然，閘再-氧化過程有助於增加TiSix濺鍍靶材内的 矽對鈦（S i /T i )的莫耳比例X值，然而隨著X值的增加，也 同時有了粒子數增加的問題，因此，限定了 TiSix濺鍍靶 材内莫耳比例X值要大於2. 4。 第2圖係用來表示在沈積TiSix層時，粒子出現的機率 隨著TiSix濺鍍靶材内的矽對鈦（Si/Ti )的莫耳比例X值的 變化關係圖。 一般，TiSix濺鍍靶材内莫耳比例X值為1.8至2. 5。第 2圖中，虛線A表示在TiSi^^鍍靶材内的矽/鈦的莫耳比例 X值增加的情況下，Si是過量的，因此增加了粒子。此 外，虛線B表示在1^3“濺鍍靶材内的矽/鈦的莫耳比例X值 降低的情況下，S i是耗盡的以致於在靶材中形成細孔，因 此產生了粒子。實線C代表上述兩種情況下所產生的總粒 子分佈。結果顯示，當TiSix濺鍍靶材内的矽對鈦（Si/Ti) 的莫耳比例X值增加至2. 0 5至2 . 1 G時，則粒子的產生會達 一最小值。 因此，不可能使用上述之先前技藝來克服產生粒子以 及不正常氧化的問題。 《發明之總論》 因此本發明之一目的在於提供一種方法，以利用多矽 化鈦形成閘電極，用以避免矽化鈦層上的不正常氧化，當 矽化鈦層包含過量的矽離子時，可利用閘再-氧化過程， 當沈積矽化鈦層後及執行閘# -氧化過程前，植入矽離子 於矽化鈦層的側壁及全部的表面上。
第7頁 442855 __案號 88121192_年月 fl ||Τ____ 五、發明說明（4) 此外，本發明之另一目的在於提供一種方法，以利用 多矽化鈦形成閘電極，利用減少矽化鈦層中鈦對矽的莫耳 比例，使粒子的形成減至最少。 為了完成上述之目的’根據本發明提供一種形成梦化 鈦閘電極的方法’包括下列步驟：於半導體基質上形成一 閛絕緣層尽一多矽層；接著’於多矽層上形成一非晶相之 -石夕化鈦層；離子植入石夕離子於非晶相之石夕化鈦層内；利用 熱處理將非晶相的矽化鈦層轉變成結晶相的紗化鈦層；選 擇性地蝕刻結晶相的矽化鈦層；然後多矽層依序形成閘電 極；接著執行閘再-氧化過程。 此外’根據本發明所提供之一種形成梦化欽開電極的 方法，包括下列步驟：於半導體基質上依序形成一閘絕緣 層及一多矽層；接著，於多矽層上形成一非晶相之矽化鈦 層；利用熱處理將結晶相的矽化欽層轉變成結晶相的矽化 欽層；離子植入石夕離子於結晶相之石夕化欽層内；選擇性地 依序蝕刻結晶相的矽化鈦層與多矽層，以形成閘電極；以 及執行閘再-氧化過程。 並且，根據本發明之提供一種形成矽化欽間電極的方’ 法，包括下列步驟：於半導體基質上依序形成一閑絕緣廣 及一多梦層’於多碎層上形成一硬化飲層，選擇性地依序 蝕刻矽化鈦層與多矽層而形成閘電極，利用傾斜離子_植 入方式，將矽植入矽於閘電極的侧壁上；以及執行閘再_ 氧化過程。 額外的目的’本發明部份的益處及較新賴的特徵，將
442855
_案號88121192_年月曰 鉻；P 五、發明說明（5) --- 會在以下敘述的部分中被提及’而部份則會於以下檢驗的 技藝中的技術或經由本發明的學習中變得更明顯。，t I 明之目的及益處則將於附加的申請專利範園中被特別地提 出，並且藉由儀器工具組合的說明，使其更明瞭。 《較佳具體實施例之詳細描述》 此後’本發明之具體實施例將伴隨所附之參考圖例予 以烊細說明。 首先，第3A圖至第3F圖係根據本發明之第一具體實施 例，所用以形成多矽化鈦之閘電極的製造過程之剖面圖。 本發明之第一具體實施例將根據第3A圖至第3F圖予以詳細 說明。 如第3A圖所示，一閘氧化物層31成長於一破基質 上，而摻雜之複矽層3 2則利用低壓化學氣相沈積（LPCVD ) 法沈積於其上。 如第3B圖所示，使用TiSiJt為靶材，以物理氣相沈 積（PVD)法將非晶相的TiSij 33沈積於複矽層32上。TiSix 層33的鍍臈厚度以500至1000A為佳，此時，提高當TiSix 濺鍍靶材内的矽對鈦的莫耳比例X值至2. 0至2. 2時，則粒 子的發生會成為最小。 如第3C圖所示，利用離子-植入方式，將矽離子植入 於145込層33内。較佳地，離子的植入係使用矽的份量在1 ><1015至5><10161〇113/(：1113範圍為佳，如此’可提高1^51層 3 3内的矽對鈦的莫耳比例X值。 如第3D圖所示，在700至950。(：的溫度範圍内進行10至
第9頁 442855 __案號88121192 年月日 修兵___ 五、發明說明（6) 3 0秒鐘的快速熱處理，如此，可將非晶相的T i S ix層3 3轉變 成結晶相的TiSi2層33&。一光罩氮化物層（或氧化物層）34 乃沈積於整個基質上，以為往後將進行之自發對準接觸 (SAC)過程之用。 如第3E圖所示，光罩氧化物層34，TiSi2層33&，複矽 層32及閘氧化物層31乃選擇性地依序被蝕刻以形成閘電 極。 如第3F圖所示，一閛再-氧化過程乃被進行，如此於 閘電極的側壁以及基質的表面乃形成氧化物層3 5。此時， 因為藉由植入矽使得TiSi2層存在過量的矽，所以，TiSi2 層3 3a不會被不正常的氧化。更詳細地說，在氧化T 、層 3 3a時’因為過量的矽取代了鈦被氧化，使得了丨^^層33a 的氧化比例和複矽層1 2相等。較佳的係，閘再-氧化過程 可以利用乾氧化的方法於70 0至8 50 °C的環境下進行。此 外’氧化物層35的厚度係形成在20至50A之間。 另一方面，矽的離子植入過程可以緊接著於用以產生 丁^^層33相變化的快速熱處理過程後進行，或緊接著於 形成光罩氧化物層34後進行，以取代如上所述於鍍上 ilSlx層33後，進行矽的離子植入過程。 =次，首先，第4A圖至祕圖係根據本發明之第二复 所用以形成多矽化鈦結構之閘電極的製造過程
本發明之第—具體實施例將根據第4A圖至第 圖予以詳細說明。 低媒茅4Λ圃主第4C 第4Α圖係表示除了如第3C圖所述之石夕的離子植入過程
第10頁 442855 —____案號 88121192_牟月 q__ 五、發明說明（7) 外’藉由進行如第一具體實施例所述之第3A圖至第3D圖的 過程’於矽基質40上形成之閘氧化物層41，複矽層42， 丁1$丨2層43及光罩氧化物層44的狀態。 如第4B圖所示，光罩氧化物層44，1^8“層43，複矽 層4 2及閘氧化物層4 1乃選擇性地依序被蝕刻以形成閘電 極◊利用傾斜離子-植入方式，植入矽於閘電極的側壁 上。傾斜離子-植入方式與基質的垂直方向夾5至1〇度的傾 斜角為佳。 如第4C圖所示，進行閘再-氧化過程，如此乃於閘電 極的側壁以及基質的表面形成氧化物層35。此時，因為藉 由植入矽使得TiSi2層存在過量的矽，所以，TiSi2層43不 會破不正常的氧化。此外，氧化物層35的厚度在2〇至5〇 A 為佳。 一 根據上述之本發明，以低的矽/鈦莫耳比例，沈積上 斗ϋ鈦層以避免產生粒子。此外，在植入矽離子於矽 問ϊ Λ侧：或整個表面後，進行閉氧化過程，以避免於 程中，發化鈦的不正常氧化…，便可改 吾牛導體疋件的信賴度。 本發明之具體實施例， 之申請專利範圍範疇與 及替代技藝中的技能。 雖然基於舉例的目的已公開了 但仍珍惜任何未違背本發明所宣稱 精神的各式各樣可能的修飾，添加
442855 _案號88121192_年月日 修正 圖式簡單說明 第 1 A 圖至 第 1E 圖 係用以顯不 根 據 先 前技藝， 所 用以 形 成 多 矽 化 欽結 構 之 間 電極的製造 過 程 之 剖面圖。 第 2圖係用來表示在濺鍍TiS ΐχ 層 時 ，粒子出 現 的機 率 隨 著 Ti Si ，濺镇 -靶材 内 的矽對鈦（S i / T i ) 的莫耳比 例 X值的 變 化 關 係 圖。 第 3A 圖至 第 3F 圊 係根據本發 明 之 第 一具體實 施 例， 所 用 以 形 成 多矽 化 鈦 結 構之閘電極 的 製 造 過程之剖 面 圖。 第 4A 圖至 第 4C 圖 係根據本發 明 之 第 二具體實 施 例， 所 用 以 形 成 多矽 化 鈦 結 構之閘電極 的 製 造 過程之剖 面 圖。 < 圖 式 中 元件 名 稱 與 符號對照> 10 基質 1 1 閘氧 化 物 層 12 複珍 層 13 TiSi 13a : TiSi^ 1 4 :光罩氮化物層（或氧化物層） 1 5 :氧化物層 3 0 :矽基質 3 1 :閘氧化物層 32 :複矽層 33 : TiSix層 3 3a : T i S i 2層 34 :光罩氧化物層
442855
Claims (1)
- 442855 ___案號8812U92_年月日 修正_______ 六、申請專利範圍 1. 一種用以製造多矽化鈦之閘電極的方法’其特徵在 於：是種方法包括下列步驟： 依序於半導體基質上形成一閘絕緣層及一複矽層； 於複矽層上行成一非晶相之矽化鈦層； 離子植入矽離子於非晶相之矽化鈦層内； 利用熱處理將非晶相之矽化鈦層轉化成結晶相之矽化 欽層， 選擇性地依序蝕刻結晶相之矽化鈦層及複矽層以形成 間電極，以及’ 進行一閘再-氧化過程。 2 .如申請專利範圍第1項的方法，其係使用τ丨s、作為 靶材（x = 2 . 0〜2. 2 )，以物理氣相沈積的方式將非晶相的 TiSix層沈積於複矽層上。 3.如申請專利範圍第1項的方法，其中矽離子植入過 程中，矽離子的植入份量在i χ1〇1515χ1〇16 圍。 4. 如申請專利範圍第1項的方法，其係利用乾氧化的 方法於700至咖力的環境下進行開再-氧化過：乳的 於 5. -種用以製造多破化鈦之閘電極 是種方法包括下列步驟： 其特徵在 依序於半導體基質上形成一 於複矽層上形成一非晶相夕！絕緣：及-複矽層； 日日相之矽化鈦層； 利用熱處理將非晶相之々 鈦層； 之發化鈦層轉化成結晶相之石夕化4 4285s ^iit 8812HQ9 六、申請專利範圍 B 修正 人石夕離子於非晶相之硬化鈦層内； 間雷搞地依4 # ^結晶相之砂化飲層及複石夕層 閘電極；以及， 進行一閘再··氧化過程^ 乾松f .t請專利範圍第5項的方法，其係使用Τ1 S、作為 Tis. X' ,〜2. 2)，以物理氣相沈積的方式將非晶相的 1 層沈積於複矽層上。 巾請專利範圍第5項的方法整個離子植入過程 圍。’石夕離子的植入份量在！ χ1〇15至5 χΐ〇ΐ6 i〇ns/cn^ 方；Λ二申請專利範圍第5項的方法，其係利用乾氧化的 方法於至85Gt的環境下進行閑再—氧化過程。多矽化鈦之閘電極的方法，其特徵在 疋種方法包括下列步驟： 依序於半導體基晳卜 -買上形成一閘絕緣層及一複矽層； 於複夕層上行成—石夕化鈦岸， 物心及複發層以形成閑電極，以傾斜離子植人的古4· « μ & 的方式將矽離子植入閘電極側壁；以 成 於 及 進行一閘再-氧化過程 以形 1〇·如f請專利範圍㈣項的方I傾斜 式，其傾斜角與基質的垂直方向失5至1〇度。植入方為二〉t/fT 1利犯圍第9 ’的方* ’其係使用TiSix作 X .〜.2)，以物理氣相沈積的方式將非晶相的 44285 5 案號 88121192 年 月 B 修正 六、申請專利範圍 TiSix層沈積於複矽層上。 1 2.如申請專利範圍第9項的方法，其中矽離子植入過 程中，石夕離子的植入份量在lxl〇15至5xlOsfi ions/cm3範 圍。 1 3.如申請專利範圍第9項的方法，其係利用乾氧化的 方法於7 0 0至8 5 0 °C的環境下進行閘再-氧化過程。第16頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980057325A KR100329769B1 (ko) | 1998-12-22 | 1998-12-22 | 티타늄폴리사이드게이트전극형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW442855B true TW442855B (en) | 2001-06-23 |
Family
ID=19564706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088121192A TW442855B (en) | 1998-12-22 | 1999-12-03 | Method of forming gate electrode with titanium polycide |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6268272B1 (zh) |
| JP (1) | JP3689731B2 (zh) |
| KR (1) | KR100329769B1 (zh) |
| TW (1) | TW442855B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6432804B1 (en) * | 2000-05-22 | 2002-08-13 | Sharp Laboratories Of America, Inc. | Sputtered silicon target for fabrication of polysilicon thin film transistors |
| JP2002134745A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
| KR20020058343A (ko) * | 2000-12-29 | 2002-07-12 | 박종섭 | 반도체 소자의 티타늄 실리사이드 게이트 형성 방법 |
| JP4302952B2 (ja) | 2002-08-30 | 2009-07-29 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6730566B2 (en) * | 2002-10-04 | 2004-05-04 | Texas Instruments Incorporated | Method for non-thermally nitrided gate formation for high voltage devices |
| US20040142517A1 (en) * | 2003-01-17 | 2004-07-22 | Chih-Wei Chang | Hatted polysilicon gate structure for improving salicide performance and method of forming the same |
| TW200501317A (en) * | 2003-06-17 | 2005-01-01 | Promos Technologies Inc | Method of forming a contact hole and method of forming a semiconductor device |
| US7030430B2 (en) * | 2003-08-15 | 2006-04-18 | Intel Corporation | Transition metal alloys for use as a gate electrode and devices incorporating these alloys |
| KR100724563B1 (ko) | 2005-04-29 | 2007-06-04 | 삼성전자주식회사 | 다중 일함수 금속 질화물 게이트 전극을 갖는 모스트랜지스터들, 이를 채택하는 씨모스 집적회로 소자들 및그 제조방법들 |
| ATE556272T1 (de) | 2006-10-06 | 2012-05-15 | Qualcomm Mems Technologies Inc | Optische verluststruktur in einer beleuchtungsvorrichtung |
| WO2008085523A1 (en) * | 2007-01-12 | 2008-07-17 | Agere Systems, Inc. | Semiconductor device having improved interface adhesion of gate stack films and method of manufacturer therefore |
| US8068710B2 (en) | 2007-12-07 | 2011-11-29 | Qualcomm Mems Technologies, Inc. | Decoupled holographic film and diffuser |
| CN102064099B (zh) * | 2009-11-16 | 2012-11-28 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构的形成方法 |
| US8669170B2 (en) * | 2012-01-16 | 2014-03-11 | Globalfoundries Inc. | Methods of reducing gate leakage |
| US10204960B2 (en) | 2015-09-17 | 2019-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming polysilicon gate structure in image sensor device |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4443930A (en) | 1982-11-30 | 1984-04-24 | Ncr Corporation | Manufacturing method of silicide gates and interconnects for integrated circuits |
| US4450620A (en) | 1983-02-18 | 1984-05-29 | Bell Telephone Laboratories, Incorporated | Fabrication of MOS integrated circuit devices |
| JPS6459812A (en) | 1987-08-31 | 1989-03-07 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPH01106468A (ja) | 1987-10-20 | 1989-04-24 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0235773A (ja) | 1988-07-26 | 1990-02-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH0322539A (ja) | 1989-06-20 | 1991-01-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH047824A (ja) * | 1990-04-25 | 1992-01-13 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
| JPH0432225A (ja) | 1990-05-29 | 1992-02-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5541131A (en) | 1991-02-01 | 1996-07-30 | Taiwan Semiconductor Manufacturing Co. | Peeling free metal silicide films using ion implantation |
| JPH0567632A (ja) | 1991-09-09 | 1993-03-19 | Sharp Corp | トランジスタおよびトランジスタの製造方法 |
| JPH0637267A (ja) | 1992-07-16 | 1994-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0645352A (ja) | 1992-07-24 | 1994-02-18 | Sharp Corp | 半導体装置の製造方法 |
| JP3234002B2 (ja) | 1992-09-25 | 2001-12-04 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3129867B2 (ja) | 1992-12-24 | 2001-01-31 | シャープ株式会社 | 半導体装置の製造方法 |
| JPH06216324A (ja) | 1993-01-18 | 1994-08-05 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5510295A (en) * | 1993-10-29 | 1996-04-23 | International Business Machines Corporation | Method for lowering the phase transformation temperature of a metal silicide |
| JPH07161976A (ja) | 1993-12-03 | 1995-06-23 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
| KR0135163B1 (ko) | 1993-12-16 | 1998-04-22 | 문정환 | 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 |
| JP2630290B2 (ja) | 1995-01-30 | 1997-07-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2930042B2 (ja) | 1997-01-13 | 1999-08-03 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5731239A (en) | 1997-01-22 | 1998-03-24 | Chartered Semiconductor Manufacturing Pte Ltd. | Method of making self-aligned silicide narrow gate electrodes for field effect transistors having low sheet resistance |
| JPH10223560A (ja) | 1997-02-06 | 1998-08-21 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH10303422A (ja) | 1997-04-28 | 1998-11-13 | Sony Corp | 半導体装置の製造方法 |
| US5924001A (en) * | 1998-01-08 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ion implantation for preventing polycide void |
-
1998
- 1998-12-22 KR KR1019980057325A patent/KR100329769B1/ko not_active IP Right Cessation
-
1999
- 1999-12-03 TW TW088121192A patent/TW442855B/zh not_active IP Right Cessation
- 1999-12-06 JP JP34606699A patent/JP3689731B2/ja not_active Expired - Fee Related
- 1999-12-08 US US09/456,810 patent/US6268272B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6268272B1 (en) | 2001-07-31 |
| JP2000196081A (ja) | 2000-07-14 |
| KR20000041466A (ko) | 2000-07-15 |
| JP3689731B2 (ja) | 2005-08-31 |
| KR100329769B1 (ko) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW442855B (en) | Method of forming gate electrode with titanium polycide | |
| TW569322B (en) | Semiconductor device having a low-resistance gate electrode | |
| TW400557B (en) | Partial silicidation method to form shallow source/drain junctions | |
| KR100618895B1 (ko) | 폴리메탈 게이트 전극을 가지는 반도체 소자 및 그 제조방법 | |
| JPH065667B2 (ja) | ドーパントの外拡散を禁止する方法及び半導体装置 | |
| JP4748484B2 (ja) | 半導体素子のゲート電極形成方法 | |
| JPS62101049A (ja) | シリサイド層の形成方法 | |
| US6593219B2 (en) | Method for fabricating electrode structure and method for fabricating semiconductor device | |
| JP2000183347A (ja) | 半導体素子のゲ―ト電極形成方法 | |
| JP3057435B2 (ja) | 半導体デバイスの電極保護膜の形成方法 | |
| JPH05347317A (ja) | 二重層の耐熱性のゲートを使用した磁気整列型のＧａＡｓ電界効果トランジスタの製造方法 | |
| JP3208599B2 (ja) | 接続孔埋め込み形成方法 | |
| US6686277B1 (en) | Method of manufacturing semiconductor device | |
| US6248632B1 (en) | Method of forming gate electrode with polycide structure in semiconductor device | |
| KR100480582B1 (ko) | 반도체장치의배리어막형성방법및이를이용한금속배선형성방법 | |
| US6255173B1 (en) | Method of forming gate electrode with titanium polycide structure | |
| WO2000022659A1 (en) | Method of forming cobalt-disilicide contacts using a cobalt-carbon alloy thin film | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| KR0156219B1 (ko) | 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성 방법 및 이를 이용한 반도체소자의 제조방법 | |
| KR19990006062A (ko) | 반도체 소자의 비트라인 및 그 제조방법 | |
| JP2803676B2 (ja) | 半導体装置の製造方法 | |
| TW473835B (en) | Method for forming polycide gate electrode of metal oxide semiconductor field effect transistor | |
| JPS6011817B2 (ja) | 半導体装置の製造方法 | |
| TW410389B (en) | Manufacture of semiconductor device | |
| KR100333381B1 (ko) | 반도체 소자의 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |