TW440869B - Programmable delay control in a memory - Google Patents

Description

A7 B7 ^4〇q 五、發明說明（1 ) 參考先前申請案 本申請案已在美國申請，爲專利申請案〇9/259,454號， 申請日 1999/03/01 = 發明範疇 本發明有關於控制記憶體中之延遲，而且尤其有關於使 用可程式延遲以控制延遲。 發明背景 政计έ己憶體電路困難之一，在於使起動記憶禮電路中各 項功能之時脈信號的定時最佳化。任一時脈信號從傳輸時 脈信號電路至其接收電路皆有傳播延遲3產生一時脈信號 時’通常是用以起動某一功能，明確而言是用以起動某— 其他電路，其在已起動之功能中起一作用。提供該時脈信 號疋做爲定時之用，以最佳化所需之延遲。規劃該延遲可 ^助足時3遠方法特徵之一是，爲實施這類規劃的延遲， 必而規劃某些特點’如保險絲。這類保險絲在積體電路中 佔有文間。同時，可爲一正在起動之電路最佳化所產生之 時脈信號，但因爲延遲在該接收電路系統中位置的差異’ 另⑨路時脈可能定成低於最佳時間點。雖可提供接近最 佳化的水平，但使用保險絲以規劃延遲，並不能解決所有 關t最佳控制延遲之問題β然而，該保險絲的確佔有空間 而使各可私式延遲元件不僅本身需要頦外的空間，亦需 包括土； 一延遲。因此，除了僅有總體延遲電路外仍需更 义迅路。除此之外，亦需要可熔斷線路或其他裝置以執行 該規畫|丨。 -4 表紙張尺度過用中g國家標準（CNS)A4規格c观 I.------------- --------訂·-------I (锖先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2 Z隐體u中常見到使用動態放大器。自態放大器優於 靜態放大器之處主要在於節省功率。靜態放大器之優點在 於，可在任何時間放大任何信號且閂鎖資料。所以一旦資 料到達即開始放大，如果該資料本身需倒轉，4其初始資 枓上具有雜讯’亦不需擔心該輸出會提供錯誤資料，因爲 其不會在錯誤方向鎖住。若其在錯誤方向開始，會自己反 轉而最後提供正確資科。在動態放大器中，一旦起動該放 大器即鎖住資料。如果在此時有錯誤或不適當之資料，會 鎖在錯誤方向。所以在利用一動態放大器之低功率概念時 ，將其起動時間最诖化十分重要。如果起動太晚會有速度 罰則。如果起動太早會有可靠性的問題。即使適當地定時 ，動悲放大器之速度亦會比靜態放大器快。 記憶體中常具有許多區隔記憶體之子陣，$以改進消耗 功率與存取資料速度之效率β另具有將來往輸入端間之資 料傳入記憶格位置之長線。亦具有可散布整個晶片之時脈 “號。從那些時脈起動到接收電路的距離變化很大，因此 ，當一電路從另一電路接收時脈時，會有不一致之延遲。 此問題尤其會出現在動態放大器’因爲其需用時脈起動。 而丑，動態放大器須經過處理，供應功率電壓，及其他次 要效應，而會影響這類放大器之定時，這類次要效應可包 括積體電路其他部分所產生之雜訊，這類雜訊因其在積體 電路之位置不同而有差異。這些差異使得在記憶體中應用 動.¾，放大器產生困難。因此，需要能最佳化時脈之系統， 以使接收時脈之電路能在適當時間接收時脈a 本紙張尺度適用中國國家標準（CNS)A4規格（210 297公釐） 請先閲讀背面之注意事項再填寫本頁) 裝--------訂---------線* 經濟部智慧財產局員工消費合作社印ΐΛ -5- 經濟部智慧財產局員工消費合作社印" A7 B7 五、發明說明（3 ) 附圖簡單説明 圖1爲根據本發明一實施例記憶體之方塊圖； 圖2爲圖1記憶體之選擇部分方塊圖： 圖3爲圖2所選擇之部分的部分方塊圖；以及 圖4爲根據本發明一實施例感測放大器之電路圖。 附圖說明 圖1説明積體電路丨〇之實施例。至少一部分之積體電路 10包括？己憶體電路系統。陣列】3及14是此記憶體電路的— 邛b各陣列分配成複數方塊。例如，陣列I 3包括方塊1 7 及18 =各記憶體方塊包括方塊控制電路系統。例如，記憶 體方塊17包括方塊控制電路系統21，而記憶體方塊“包括 万塊控制電路系統22。本發明一實施例中，該方塊控制電 路系統21及22相同。本發明其他實施例中，各記憶體方塊 中足方塊控制電路系統可相同，或有些微差異。保險絲電 路系統24具有一輸出，提供信號62至方塊控制電路系統2】 及22，此實施例中該信號包括4個二進位位元。方塊控制 ^•路系統2 1及22連接總體資料傳輸線56，並經由總體資料 傳輸線56提供一輸出至次要放大器3〇。方塊控制電路系統 21及22亦連接線12，而經由線12提供一輸出至延遲校正電 路系統32 »圖1更顯示陣列14内之方塊7〇，方塊控制電路系 統72，總體資料傳輸線74，相同於次要放大器如之次要放 大器76，輸出電路系統78，以及延遲校正電路系統8〇。方 塊70包括一方塊控制電路72，相同於方塊控制電路2 ]及22 。方塊控制電路系統72具有一對輸出端，連接總體資料傳 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） Λ fn - ^^1 ^^1 ^^1 ^^1 ^^1 ^^1 ^^1 ^^1 ^^1 Λ 0^^« n n« 1 1 nf · i^i ^^1 ^^1 ^^1 ^^1 ^^1 ^^1 I "1 atY=D 矣 f靖先閱讀背面之注音？事項再填寫本頁) 組濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（4) 輸線74,一個提供次要放大控制信號82之輸出端，以及— 個連接保險絲電路系統24輸出端之輸入端。次要放大器％ 具有兩個信號輸入連接總體資料傳輸線74，—起動輸入， 以及兩個輸出。輸出電路78具有—對輸入端’連接^要放 大器76的一對輸出端β延遲校正電路8〇具有一時脈輸入端 ’用以接收次要放大器控制信號82，—程式輸人端連接保 險絲電路系統34之輸出$，以及出端連接次要放大器 76之起動輸入端。 選擇多X器28可用以判定使用位於陣列13或陣列Μ之方 塊以提供資料給次要放大器3〇。方塊控制電路系統Μ及 22各可獨立提供次要放大器信號5〇,至延遲校正電路系統 32及均値化電路系統26 β均値化電路系統％與總體資料傳 輸線56連接。保險絲電路系统料提供至少一信號^至延遲 校正電路系統32。延遲校正電路系統32提供-校正放大器 控制信號52至次要放大器3〇。次要放大器3〇提供資料傳輸 線至輸出電路系統36。輸出電路系統域供資料傳輪線 紙積體電路10外部。一鎖存器_連接如方塊控制電路 系統21及22之方塊控制電路之線達接，並閂銷次要放大器 控制信號50。由方塊控制電路系統’如方塊控制電路系統 21及22所提供之輸出，次要放大器控制信號50,爲三態的。 圓2説月D[5分之方塊担制電路系統2】及保險絲電路系統 保險4见路系統24提供至少一信號47至延遲校正電路 系，.充40。延遲杈正電路系統亦接收方塊選擇信號仞及讀取 信號51做爲輸入。亦將方塊選擇信號的提供給產生感測放 Μ —------訂---------線 1 .— (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適財夂⑽ ν 007 ΑΧ \ Λ 44〇S 69 A7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 B7 五、發明說明（5 ) 大器控制信號電路系統42做爲輸入。延遲校正電路系統40 提供信號45，至產生感測放大器控制信號電路系統42，及 次要產生放大器控制信號電路系統44。產生感測放大器控 制信號電路系統42，提供感測放大器控制信號43至感測放 大器46。次要產生放大器控制信號電路系統44提供次要放 大器控制信號50。感測放大器46與連接至縱列解碼器47之 局部線路61及62連接。縱列解碼器47藉由位元線53與記憶 格48連接*。感測放大器46在總體資料傳輸線56及57上提供 一輸出。 圖3説明圖2延遲校正電路系統40之一實施例。延遲校正 電路系統40包括預設延遲電路100- 103，三態缓衝器110- 117 ’轉換器118- 121，以及與非（NAND)閘極104。NAND閘極 104接收方塊選擇信號49及讀取信號51做爲輸入。nAnd閘 極1〇4之輸出端與預設延遲電路1〇〇及三態緩衝器n〇之輸入 端連接。預設延遲電路1〇〇之輸出端與三態缓衝器U4之輸 入端連接。該三態緩衝器1〗4之輸出端，連接預設延遲電 路之輸入端與三態緩衝器ηι之輸入端。該預設延遲電 路之輸出端與三態緩衝器115之輸入端連接。該三態緩 衝器115之輸出端連接預設延遲電路】〇2及三態緩衝器丨12之 知入·。遠預設延遲電路】〇2之輸出端連接三態緩衝器η 6 t輸入味°孩三態缓衝器116之輸出端連接預設延遲電路 Hb及―憨緩衝器113之輸入端。該預設延遲電路】之輸出 un緩衝器117之輪入端。該三態缓衝器ιΐ7之輸出 私連接三態緩衝器113之輸出端並提供信號45。該三態缓衝 本紙張尺度x 297公爱） (锖先閱讀背面之注意事項再填寫本頁)

4^4 --------訂*--------I

44 Q A7 B7 五、發明說明（6 在U0之輸出端連接三態緩衝器1丨丨之輸入端。該三態缓衡 器111之輸出端連接三態緩衝器112之輸入端，該三態缓衝 器112之輸出端連接三態缓衝器u 3之輸入端。 保險絲電路24提供N選擇信號丨22- 125至延遲校正電路4〇 。雖然圖3説明之實施例中顯示保險絲電路24提供四個選 擇信號，本發明其他實施例中可使用任意數目之選擇信號 。選擇信號122連接轉換器〖18之輸入端，三態緩衝器丨丨〇之 反轉控制輸入端’及三態緩衝器114之非反轉控制輸入端 。選擇信號丨23連接轉換器119之輸入端，三態緩衝器丨丨j之 反轉控制輸入端，及三態緩衝器Π 5之非反轉控制輸入端 。選擇信號124連接轉換器120之輸入端，三態緩衝器丨丨2之 反轉控制輸入端，及三態緩衝器1 ] 6之非反轉控制輸入端 選擇彳5说125連接轉換^§·12]之輸入端，三態緩衝器I〗]之 反轉控制輸入端，及三態緩衝器〗1 7之非反轉控制輸入端 。該轉換器118之輸出連接三態緩衝器11 〇之非反轉控制輸 入及二態緩衝器1 1 4之反轉控制輸入端。該轉換器丨]9之 輸出連接三態緩衝器111之非反轉控制輸入端及三態缓衝 器11 5之反轉控制輸入端。該轉換器12〇之輸出連接三態緩 衝器112之非反轉控制輸入端及三態緩衝器116之反轉控制 輸入端。該轉換器12丨之輸出連接三態緩衝器】13之非反轉 控制輸入端及三態緩衝器117之反轉控制輸入端。 圖4詳細説明在圖2以方塊圖形式顯示之感測放大器46 3 感測放大器46包括P型通道電晶體202，及p型通道電晶體 204，P型通道電晶體206，P型通道電晶體208，N型通道電 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公发） C請先閱讀背面之注意事項再填寫本頁) ----------------- 經濟部智慧財產局員工消費合作社印製

AT AT 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明（7 ) 晶體210, N型通道電晶體212, N型通道電晶體214’ p型通 道電晶體216,以及P型通道電晶體2U。電晶體2〇2及2〇4 各具有一閘極，用以接收預先充電之信號2〇〇。預先充電 仏號200爲圖2中感測放大器^號43之一。電晶體及 各具有一源極，與正向電源供應終端VDD連接，用以接收 一正向電源供應。電晶體202具有—汲極與局部資料傳輸 線61連接。電晶體具有1極與局部資料傳輸線^連接 。電晶體206具有-源接與VDD連接，其閘極與局部資料傳 輸線62連接，*设極與局部資料傳輸線6ι連接。電晶體· 具有-源極與卿連接，其閘㈣局部資㈣輸糾連接 ’而没極與局部資料傳輸線62連接。f晶體2iq具有—問極 與局郅資料傳輸線62連接，一没描與局部資料傳輸線㈣ 接，並具有-源極。電晶體212具有―㈣接與局部資料傳 輸線61連接，—没極與局部資料傳輸線62連接，以及—源 極與電晶體21G之源極連接。電晶體214具有—開接，用以 接收感測放大器起動信號2〇1，其爲圖2中感測放大器控制 W43之…電晶體214具有—没極連接至2iq及加之源極 ，以及一源極連接在圖4中做爲接地之負向電源供應终端 。“體叫具有-閉接連接至局部資料傳輸線Μ…❹ ^地，以及—源極連接至總體資料傳輸線56。電晶體2ί8具 可—閘極連接至局部資料傳始岣 ^ '牙竹博輸.’泉62，-汲極接地，以及一 源極連接至總體資料傳輸線57。 發明詳細説明 操作時’人個類似陣列13及14之陣列稱爲八分體。在此 --—--------" 10 - 本纸張尺料 辟（c；NS)A4 _ {Z^7W¥W) t--------訂---------線 (請先閱讀背面之注音：> 事項再填寫本頁) ^---- A： _B7 五、發明說明（8 ) 説明之實施例中，積體電路10中任何特定記憶體通路，會 有四個八分體供應資料。各通路提供36位元，所以各八分 體每個通路提供九位元。各八分體具有32個如圖1中17及18 之方塊3 —個特定通路僅有一個方塊提供資料，所以所選 擇之方塊會提供九位元之資料給特定通路，而每四個選擇 之八分體一個方塊。因此，陣列13及14可視爲積體電路10 之子陣列，而方塊17及18可視爲陣列13之子陣列。 讀取前，均値化電路系統26使總體資料傳輸線56均衡。 圖1所示之多工器28與具有方塊17及1 8之八分體的總體資料 傳輸線連接。來自不同八分體，如陣列14之總體資料傳輸 線，亦可連接至多工器28。多工器28將接收自總體資料傳 輸線56或其他未示之總體資料傳輸線的資料，提供給次要 放大器30。在任意例中，可不具有多工器28，而使總體資 料傳輸線56直接連接至次要放大器30，而會有另一次要放 大器· ’用以接收來自其他八分體，如陣列14，未示之總體 資料傳輸線的資料。 輸出電路系統36從次要放大器30接收資料，並在資料傳 輸線60上提供所需之輸出。延遲校正電路系統32提供定時 ’用以起動次要放大器30 °藉由從保險絲電路系統34之線 54上所提供的資訊判定延遲之數量。保險絲電路系統34是 在積體電路10冗全製成後之處理期間所選擇的。保險絲溶 斷常見於記憶體業中。記憶體通常具有由保險絲熔斷選擇 性地貫施之冗餘。此外’現在逐漸常基於批號，在晶圓上 之位置，及其他資訊，以識別個別積體電路。此資訊亦藉 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----1------I * I----^ 1 I 訂 -----：--111 I {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印^ A7 B7 五、發明說明（9 ) 由熔斷保險絲而置於積體電路上。藉由熔斷保險絲而编碼 此資訊。因此，在這類情況下，保險絲熔斷確實發生在所 製造之各裝置中。至於記憶體中之冗餘，會僅在需要冗餘 的情況下°然而，實施冗餘之技術十分可靠，所以即使使 用在各裝置上，使用此技術之危險亦很小。保險絲電路系 統24提供資訊給方塊控制電路系統21及22，以及其他未示 方塊之方塊控制電路系統。此保險絲電路系統亦在電測試 最佳延遲後’選擇性地熔斷β方塊控制電路系統2丨及22實 施由保險絲電路系統24提供在線62上之資訊。例如，方塊 控制電路系統21起動提供在方塊17中資訊的感測。同一電 路系統，起動資料之感測的方塊控制電路系統21，亦提供 次要放大器控制信號50至延遲校正電路系統32 ^次要放大 器30藉由延遲校正電路系統32之起動，是藉由用保險絲電 路系統34選擇之數量延遲之次要放大控制信號5〇所起動。 次要放大器控制信號50亦用來終止多工器電路系統26所提 供t多工器。在此藉由鎖存器丨t閂鎖信號5〇，以將對延遲 k正a路系統之輸入，保留在藉由方塊控制電路系統2丨提 供之邏輯狀態。傳輸信號50之線12物理上與總體資料傳輸 線56相配。故意配置成如此有項益處，可使信號5〇包括延 遲之動作，與輸出至總體資料傳輸線56上的十分相合。藉 由保險絲電路系統24執行之延遲部分的這項功能，亦可藉 由另型式之可程式電路執行β例如此功能可藉由非永久 性存儲記憶體執行。此尤其可應用於在亦具有一些 EEPROM之MCU上的SRAM記憶體提供延遲時。可將選擇之 „_ -12- 本紙張尺度通用中國國家標準（CNS)A4規格（2】〇 297公釐） ----------- --------訂·--------J (請先閱讀背面之注意事項再填寫本頁) A7 B7 44〇BS9 五、發明說明（1〇) 延遲載入EEPROM中而不需熔斷保險絲。 圖2顯示部分之方塊控制電路系統21及保險絲電路系統 24。圖2亦顯π代表方塊丨7之記憶格的記憶格方塊料，以及 一縱列解碼器47，選擇性地從記憶格將資枓連接至感測放 大為46 »所以操作時，起動記憶格料中一行記憶格，接著 位元線沿著字線導出資料。資料在位元線對中導出s藉由 縱列解碼器4 7，選擇這些位元線之一連接至感測放大器4 6 。此爲SRAM之標準操作。這與DRAM之操作相似，只除了 在起動縱列解碼器前要先起動感測放大器。感測放大器46 回應感測放大器控制信號43，從所選擇之位元線對放大並 閂鎖資訊。在此特疋實施例中，感測放大器46經由局部傳 輸線61及局邵傳輸線62，接收來自位元線之資訊。縱列解 碼器47從八個位元線對中選擇，而經由局部資料傳輸線61 及62，將八個位π線對之一連接至感測放大器46。藉由來 自產生感測放大器控制信號電路系統42之放大器控制信號 43，起動感測放大器46。延遲校正電路系統4〇在線45上提 供一個共同時脈信號，其爲方塊選擇及讀取信號之結合。 產生感測放大器控制信號電路系統42亦接收方塊選擇信號 49，用以在起動感測放大器46前，釋出感測放大器之預 充兔。圖4中更詳細顯示感測放大器46。預先充電信號200 爲感測放大器控制信號43之一。 一般操作中，會先起動讀取信號，接著是方塊選擇信號 。延遲校正電路系統40接著提供其輪出，共同時脈信號， 回應藉由保險絲電路系統24判定之方塊選擇信號延遲。延 -13- 本纸張尺度過用宁國國豕標準（CNS)A4規格（210 x 297公爱 I---------- --------訂·--------線 I (請先閱讀背面之it意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 b 9 A7 B7 五、發明說明（11) 遲校正電路系统40爲一可程式延遲，回應保險絲電路系統 24所提供之選擇信號。在此實施例中，保險絲電路系統24 提供四個二進位位元資料，以校正延遲校正電路系統40之 延遲°其中顯示保險絲電路系統24經由線47，提供資料給 延遲校正電路系統。其他方塊之類似延遲校正電路亦與保 險絲電路系統24連接，而從之接收這四個二進位位元資料 。因此’這些位於方塊控制電路中之其他可程式延遲，如 在方塊控制電路21中之延遲校正電路4〇，都規劃成具有相 同延遲。 次要放大器控制信號產生電路系統44亦回應於延遲校正 電路系統40之輸出，共同時脈信號，並提供次要放大器控 制#號50 ’用以經由延遲校正電路系統32起動次要放大器 30 ’如圖1所示。因此，感測放大器46及次要放大器3〇均經 由共同時脈信號45，回應方塊選擇信號49而起動。因爲信 號45是由方塊選擇49局部產生之控制信號，感測放大器46 之計時’總體資料傳輸線56上之資料產生，以及用以計時 次要放大器40之信號5〇的產生，均十分相合。次要產生放 大器控制信號電路系統44在包括其在内之方塊未被選用時 ’必須提供一高阻抗輸出，使來自所選擇之其他方塊的類 似方塊控制電路系統，可經由延遲校正電路系統32起動次 要放大器30。次要產生放大器控制信號電路系統44具有包 括一個三態緩衝器之輸出級。未起動方塊時，鎖存器〗丨保 留感測放大器控制信號50〇感測放大器46提供資料至總體 欠料傳輸線56及57上’而由次要放大器3〇，如圖1顯示之一 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ί請先閱讀背面之注音？事項再填寫本頁) --------訂·--------"5^· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4408 69 A7 一 B7 五、發明說明（12) 實施例間接地經由多X器28，或如另一 t施例直接藉由次 要放大器30而接收= 將積體電路10做處理至可被電測試之點後’根據所做之 電量測而熔斷保險絲電路系統2 4及3 4。電的測試是用以判 足延遲校正電路系統40及延遲校正電路系統32之最佳延遲 。藉由判疋可導致從各記憶格可靠地檢測資料之最小延遲 ，可達成此目的。因此，選擇保險絲電路系統24及34，而 使即使是慢位元亦能可靠。如果某些位元過慢，則其效能 上有缺陷，而不考慮用在爲如延遲校正電路系統4〇及32之 延遲枚正路選擇適當延遲上。在延遲超過的情況下’那 些太的位元被視爲有缺陷’而以記憶體中一般可得之冗 餘取代。藉由選擇保險絲電路系統24及34，最佳化該延遲 校正電路系統，實施冗餘（若需要），並發生識別保險絲熔 斷後，接著重新測試積體電路1〇。 將延遲校正電路系統40配置在一方塊中，容許與藉由延 遲校正電路系統40所提供之延遲有關之其他延遲可確切跟 縱。另外，延遲校正電路系統4〇可由鄰近之方塊選擇電路 系統共享。例如，延遲校正電路系統可由方塊控制電路系 統21及22共享。保險絲電路系統24是用於不根據程序改變 而成比例之細調。例如’藉由在接近各方塊處具有延遲校 正電路系統，與延遲電路系統僅在晶片上之單一位置做比 較’可減少較長延遲與不一致延遲的問題。爲求有效，感 測放大器46必須相當靠近位元線，否則會非常缓慢。提供 資料至位元線上之記憶格具有很小之驅動容量。因此感測 ___-15- _ 本紙狀度綱巾關家群（CNS)A4規格C297公爱）" ' ----------- ---------訂----------線 I (請先閱钕背面之注意事項再填窵本K) 經濟部智慧財產局員工消費合作社印製

AT I---— B7_ 五、發明說明（13) 放大器在万塊中，如感測放大器46在方塊21中時，任一集 中t延遲权正電路，必須跨越從其位置至各方塊之距離。 因此，根據所選擇之方塊，從延遲電路至方塊之距離會不 同。局部提供延遲電路之優點的另—例是，可配合電源供 應的變化。電源供應之電壓根據在晶片中之位置而有不同 。延遲電路接近万塊時，該延遲電路所接收之電源供應， 較可比_ 4方塊遠者更接近由該方塊所接收的。同樣地 ’延遲校正電路系統32之位置接近次要放大器30，以加強 兩者間之配合β 根據在晶片中之位置，電源供應電壓可有很大的差異。 傳輸電源供應電壓之線路大小有限，而所流過之電流會導 致電壓下降’所以電壓本身會根據位置而有變化^因此， 措由具有接近的電路系統’對於那些有差異但不需完全相 53的東西’可枝正藉由熔斷保險絲而可程式之保險絲電路 系統’其並鍉供資訊给可程式校正電路系統，如延遲校正 e路系統40。此包括電源供應之變化。至於另一例，感測 放太器本身可提供有用輸出之速度會根據所經過的程序而 不同該特徵與發生在一般轉換器中之延遲，及產生時脈 信號之邏輯閘接不成比例，或如果有某些程度的比例，亦 非一對一的比例。因此，保險絲電路系統“必須考量，僅 藉由接近例如時脈電路系統，參數可改變但不會相合，或 至少不完全相合。 取慢的位7L決定記憶體之速度。在實際使用時，無法知 道會使用或不使用那些位元。而必須假設全部會用到。因 —*-----— ___ -16 - 本紙張尺度適用帽园家標準x 297公g)--- -------Ill I --------訂---------I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 440869 A7 _____ 五、發明說明（Η) 此’製造者根據最慢的位元而定該裝置之速度。裝置之操 作者或使用者，同樣僅能在考慮其最低可靠標準之時脈速 度下操作該裝置。此情沉下’該局部電路系統可確保任一 特定位元可獲得之最高操作速度’而保險絲電路系統則確 保即使最慢之位元亦考慮在内’而使最慢位元可做最快的 操作。 因此，提供延遲以使感測放大器及次要放大器最佳化， 產生足夠的信號供可靠檢測，但不比所需之延遲時間長。 藉由使時脈延遲電路系統接近由那些延遲定時之電路，可 達成此目的。用以規劃這些延遲的單—保險絲電路系統十 分有效，因爲其關於裝置之速度，是以最差的例子爲決定 結果，而單一保險絲電路系統即足以最佳化該最慢例之速 度β快的位元並非以最快的速度操作，但不論如何還是可 改進該裝置之使用。在此例中，總體性且持續地傳輸有關 延遲之資訊，使在接收任何要做延遲的信號前，延遲電路 系統已接收該延遲資訊。因此，延遲資訊的傳輸不會有延 遲。因此一般使用單一電路提供資訊给不同位置之其他電 路所會產生的時間爭議，不會出現在定位保險絲電路系統 5時。 感測放大器46及次要放大器3Q各爲所謂的動態放大器。 感測放大器46藉由感測放大器控制信號43定時，所以不會 較所需時間慢，而足以確保可靠資料之問鎖。相同地，次 要放大器30亦以同樣地考量定時。在此例中，如果例如藉 由方塊提供至總體資料傳輸線^上之資料，在起動次: ____-17， 本紙張尺度適用中國國家標準（CNS〉A4規格--------- (請先閱讀背面之注意事項再填寫本頁) --------訂---------線 4408 69 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（15) 放大器3 0時仍未足夠地發展，可能會太早打開次要放大器 30。延遲校正電路系統32之位置接近次要放大器30，而方 塊控制電路系統則接近方塊17。因此從方塊17到次要放大 器30之總體資料傳輸線56上的延遲’與從方塊控制電路系 統21至延遲校正電路系統32之線12上的延遲相合。由於此 相合’在延遲校正電路系統32接收其輸入與次要放大器3〇 接收在總體資料傳輸線56上之資料間，其信號導出延遲十 分一致。而且，放大控制器信號5〇及感測放大器控制信號 43皆由共同信號，方塊選擇49所產生，其益處在於，更進 一步使k供在總體資料傳輸線5 6上之資料，與提供在線12 上之次要放大控制信號的關係更相合。 將保險絲電路系統34做如保險絲電路系統24之最佳化。 加以量測以知道其最差情況，而由保險絲電路系統34提供 泫貪訊至延遲彳父正電路系統32，以使起動次要放大器3〇之 延遲長到足以用於可靠操作，但亦短到可供最高操作速度 。選擇保險絲電路系統34用於有關次要放大器3〇操作之最 差情況，但各八分體可具有其各自的次要放大器。保險絲 電路系統34爲各次要放大器選擇延遲。晶片之操作可不快 過次要放大器，如次要放大器3〇之最慢操作速度，因此具 有單組保險絲電路系統之各次要放太器不會有速度罰則， 因為保險絲電路系統34確已最佳化最慢之情況。改進感測 放大姦46及次要放大器30起動之定時，可實現動態放大器 節省功率之優點，而仍可提供高速之操作。 圖j顯π做爲延遲杈正電路系統4〇之一延遲電路系統。 ____ -18- 本紙尺度過用中固园豕ίϊπ準（CNS)A4規格（210 X 297公爱） ----------- 裝---------訂---------'^丨 (請先閱讀背面之注意事項再填寫本頁) 08 69 A7

經-部智慧財產局員工消費合作枉印製 五、發明說明（16) 此電路中具有四個不同之延遲，且其互成比例增加β此例 中，假設預設延遲103爲基準延遲，而在圖3中顯示爲延遲 (1)。預設延遲102具有預設延遲103之二倍延遲（2)，預設延 遲ΗΠ具有預設延遲103之四倍延遲（4)，而預設延遲1〇〇具有 八倍之該延遲（8)，因爲有四個二進位位元進入，將此四個 延遲根據此四個心·元選擇，並配置成可選擇從零至15之任 一數量的延遲，而考慮到從該四個二進位位元可得之全部 16個選擇。 其操作可用任何組合’略過或使用任一預設延遲〗〇〇， 101，102，及103。該延遲100，101，102，及1〇3各別對應 於二進位信號122，123，124，及125。某一二進位信號邏 輯高時，即起動對應之延遲。例如，藉由將二進位信號 122及124應用於邏輯高狀態而使二進位信號123及125在一 邏輯狀態，可達成十的延遲。此具有通過預設延遲100及預 設延遲102，而略過預設延遲〗及預設延遲103之效應。藉 由延遲問之功率爲二者之功率，且使用三態驅動器，延遲 可線性地提供從〇到15之所有選擇。此亦十分緊密，因爲 其將解碼電路系統結合入延遲路徑，而導致較小之區域。 以這些方式的這種可程式延遲十分有利但並不需要。可用 業界所知之其他型式的可程式延遲取代延遲校正電路系統 40 〇 除了二進位一，二，四，八的方法’這有其他可用以選 擇延遲比例之選項。有些情況可根據位元選擇，使用非線 性延遲。有的情況下則該選擇或爲一大量延遲，或爲接近 -____ -19- ___ 本紙張尺@¥?1^標準（CNS)A4規格⑵㈣97 ' 壯衣--------訂--------線I (讀先閱讀背面之注意事項再填寫本頁) 08 69 A7 Β7 五、發明說明（17) 無延遲，但兩種情況下皆需要細調3在此情況下，可選擇 預設延遲100爲用於需要大量延遲處所估計之較大數量延 遲。其他延遲可保持同樣的一，二，及四之關係，以涵蓋 大量延遲或近乎零延遲情況之細調結果。在任何情況下， 可以有更有用之其他延遲组合，可供122，123，124，及 125上之二進位輸入選擇。 圖4顯示感測放大器46接收一預先充電信號，該信號在 邏輯低狀態時，起動電晶體2〇2及2〇4，以預先充電局部資 料傳輸線61及62至出現在VDE)之電壓。局部資料傳輸線 61( LDLB，局部資料傳輸線條）顯示爲附加資料傳輸線。局 邵資料傳輸線62( LDL)爲眞的資料傳輸線。預先充電信號 200在一邏輯低狀態起動，因爲該狀態爲導致將局部資料 傳輸線61及62預先充電至一邏輯高的狀態。預先充電信號 200預先充電局部資料傳輸線61及62時，均値化電路系統％ 在VDD均衡總體資料傳輸線％及57。由於局部資料傳輸線 61及62在邏輯高，截止電晶體216及2〗8。在讀取開始時， 截止預先充電信號200，而藉由電容使局部資料傳輸線61及 62保持在邏輯高狀態，該電容與在該處連接之傳輸線及電 晶體結點聯繫。讀取程序開始時，位元線開始導出資料， 而一縱列解碼器，如縱列解碼器47，將所選擇的位元線對 連接土局邵資料傳輸線61及62。在局部資料傳輸線^及心 上導出足夠之信號後，起動感測放大器起動信號2〇ι，而 使電晶體2U開始傳導。此具有—效應’可藉由起動電晶 組206，208 ’ 2〗0及212起動感測放大器46，而開始放大及閂 -20- (請先閱讀背面之注意事項再填寫本頁) 裝--------訂·--------線· 經濟部智慧財產局員工消費合作社印製 ^ ηη^ ,\ Λ9 ν / y Ό Λ V I g \ w Ί ί 4408 6 9 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明（18) 鎖在局部資料傳輸線61及62上提供之資料。在此例中，假 設局部資料傳輸線61及62，各別接收由邏輯低狀態及邏輯 冋狀私所代表資訊β如此，電晶體218保持不傳導，而電 印體216變成可傳導。電晶體216可傳導時，由於電流通過 電晶體216而接地，減少總體資料傳輸線兄上之電壓。總體 資料傳輸線56上《電流會持續下降到冑晶體216變成不傳導 爲止》這發生在總體資料傳輸線下降足夠後，使電晶體 216之門檻電壓不再超出。電晶體216之門檻電壓會受到源 於電晶體216源極之電容效應所影響。因此，總體資料傳 輸線56與局部資料傳輸線61間之電壓差異，爲一般p型通 道電晶體之門檻電壓加上源自電容效應之數量的大小^ 總體資科傳輸線57會保持不變。因此在總體資料傳輸線 56及總體資料傳輸線57間會建立—電壓差動，但該電壓會 侷限在VDD與電晶體216之門檻電壓加上電容效應間之差異 β此種放大器之優點在於，其差動保持較小，但足以藉由 次要放大器30快速檢測。由於總體資料傳輸線兄及”較長 且電容量大，藉由花較少時間預先充電，這樣的小電壓差 動可協助準備下一；欠的讀取。因Α次要放大器3〇爲—動態 放大器，可感測此較小差動，並閂鎖從總體資料傳輸線56 提供t資料。然而，主要的優點在於節省電流，因爲在此 例中，這些存取或許發生在3毫微秒，所以流入總體資料 傳輸線56及57之大量電容的此電荷量變成很重要。 感測放大器起動信號2〇1是用於最佳化感測放大器扣之 操作的重要定時信號。此即爲由保險絲電路系統24提供， -21 本紙張尺度適用中國固家標準（CNS)A4規格（210 X 297公楚） I--------訂---------線L (請先閱讀背面之注意事項再填寫本頁) Λ7 B7 4408 6 9 ------ 五、發明說明（19) 以延遲校正電路系統40延遲，而以延遲選擇信號47規劃之 信號。總體性地提供延遲資訊，至如延遲校正電路系統4〇 之延遲校正電路的信號47’回應方塊選擇信號钧，局部地 延遲共同時脈信號45之準確起動。接著，準確產生之共同 時脈信號45，準確地產生感測放大器起動信號2〇1。共同信 號45亦產生次要放大器信號50，而使總體資料傳輸線56上 資料之導出’與線丨2上次要放大器信號50之導出相合。 — If-------- ----------------I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -22- - -— 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公发）

Claims (1)

1. 申請專利範圍

   1 . 經濟部中央揉準局負工消費合作社印製 44 08 69 一種積體電路，包括： -選擇電路，具有一輸 複數可程式延遲電路，其各；：^延=之選擇信號： 電路之輸出連接。 、程式輸入與該選擇 如申叫專利靶圍第丨項之積體電路，立中 括=保險絲’互相連接而提供選擇信；以指= 遲斷由複數保險絲中所選*之保險絲而選擇: ::中：專利範園第丨項之積體電路，其中諸選擇 非水久性記憶體。 係 如申請專利範圍第！項之積體電路，其中所使用之 系統包括： ％ β —第二選擇電路，具有—輸出提供指示第二延 二選擇信號： $ 第二複數可程式延遲電路，各具有—程式輸入與該第 二選擇電路之輸出連接。 一種記憶體，包括 複數個包括記憶格區段之陣列： 複數感測放大器，置於諸記憶格内，用以檢測請記情 格之邏輯狀態，且具有在起動後用以提供代表該記憶 格邏輯狀態信號之輸出： 連接至該感測放大器輸出之總體資料傳輸線·. 一第一延遲選擇電路，具有用以提供一延遲選擇値之 -23- 本紙浪尺度逋用中國國家標準（CNS )八4規格（210 X 297公釐） ^----------1装—— (請先閱讀背面之注意事項再填寫本頁) 訂 44 08 69 AS B3 CS D8 申請專利範圍 輸出：以及 起動感測放大器之可程式延遲電路， 各延遲電路具有 一程式輸入，與第一延遲選擇電路 & <椅出連接。 6. 如申請專利範圍第5項之記憶體，其中請第—延遲選擇 電路包括複數保險絲，互相達接而提供該延遲選擇値 ，括由溶斷從該複數保險絲中所選出之保險絲而選擇 延遲S 7. 如申請專利範圍第5項之 具中茲第一延遲選 擇電路係一永久性記憶體。 8 . 種記憶體，包括： 複數個包括記憶格區段之陣列； —感測放大器，置於記憶格方塊之第一區段内，與— 資料傳輸線連接’且具有一起動輸入： 一與該資料傳輸線連接之次要放大器； 具有一輸出之第一延遲選擇電路；以及 第一可程式延遲電路，具有_程式輸入與該第一延 經濟部中央標準局員工消费合作社印装 遲選擇電路之輸出連接，以及—輸出與該感測放大器 之輸入連接》 9 .如申請專利範圍第8項之記憶體’其中該次要放大器進 一步特徵爲具有一起動輸入，更包括： 具有一輸出之第二延遲電路；以及 —第二可程式延遲電路，具有_與該第二延遲電路之 輸出連接之程式輸入，以及一與該次要感測放大器之 起動輸入連接之輪出。 21〇χ297^) -24-