JPH03225849A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、プロセスパラメー
タの製造ばらつきの影響の大きい回路系に対する制御回
路に関する。

：従来の技゛術〕 従来、この種の半導体装置は、プロセスパラメータの製
造ばらつきの影響の大きい回路系を含む場合、この回路
系の制御回路は、このばらつきの大きさを考慮して、最
悪の状態でも誤動作しないよう設計されることが必要と
されていた。

以下、半導体メモリの一例について説明する。

第６図は、ｌトランジスタ型ダイナミックＲＡＭの主要
部の構成を示した図であり、第７図は、制御回路の一例
である。一対のビット線対り、Ｄは、センスアンプの入
出力節点Ｎ１．Ｎ２に接続され、ビット線りとワード線
ＷＬとの交点に１個のＭＯＳトランジスタｑｓ＋と１個
のキャパシタＣ８により構成された１ビツトのメモリセ
ルが配置されている。ワード線は、ワード線駆動トリガ
信号ＲＡに従って動作するワード線駆動回路６１により
駆動され、センスアンプは、同様にセンスアンプ活性化
トリガ信号ＳＥに従って動作するセンスアンプ駆動回路
６２により活性化される。第６図では、一対のビット線
対と、−本のワード線のみ表示されているが実際は多数
マトリクス状に配置されており、それぞれ寄生抵抗や、
浮遊容量を伴なった分布定数線路を形成している。この
ような構成のＭＯＳダイナミックＲＡＭについて読み出
し動作を考えてみる。外部から与えられた情報は、記憶
ノードＮＳの電位の形で保持されているが、たとえはこ
こでは、接地電位であるとする。また初期値としてワー
ド線ＷＬは接地電位、ヒツト線り。

■およびセンスアンプ駆動信号ＳＥＰ、ＳＥＮはそれぞ
れ同電位でほぼ電源電位と接地電位との中間電位に保た
れている。ワード線駆動トリ力信号ＲＡおよびセンスア
ンプ活性化トリ力信号ＳＥは、低電位の状態である。ま
ずワード線駆動トリ力信号ＲＡが上昇し、ワード線駆動
回路６１が動作し、ワード線ＷＬが上昇を開始する。ワ
ード線ＷＬの電位がしきい値を越すとＮチャネルＭＯ８
）ランシスタｑｓ＋が導電状態となりビット線りの電荷
がノートＮＳは流入し、ビット線りの電位は、１００ｍ
Ｖ程度低下する。このときビット線りはあらかじめフロ
ーティング状態にしであるためこのビ、ット線の電位゛
変ｒヒ量はビット線の浮遊容量値ＣＩ）とメモリセルキ
ャパシタ容量値Ｃ９から求められる。

電位変化後のビット線りの電位はセンスアンプ入出力節
点対の一方の節点Ｎ１に与えられ、他の節点Ｎ２にはリ
ファレンス電位が与えられる。リファレンス電位として
は、ビット線りの初期電位そのものであったり、必要に
応じて公知の方法により生成された電位が用いられる。

その後センスアンプ活性化トリガ信号ＳＥの電位が上昇
し、センスアンプ駆動回路６２によりセンスアンプが活
性化され、入力差信号の増幅が開始される。この時、こ
れらの回路系を制御している内部信号、すなわち、ワー
ド線駆動トリガ信号ＲＡ、センスアンプ活性化トリガ信
号ＳＥは通常第７図に示されるように、ＣＭＯＳインバ
ータ回路とキャパシタにより構成された遅延回路により
生成されることが多い。ここで、ＣＭＯＳインバータを
構成するトランジスタのデイメンジョンやキャパシタノ
容量値は、ワード線駆動トリガ信号ＲＡが立上がってか
ら、前述の差信号がセンスアンプに伝達され、センスア
ンプを活性化する準備が完了した時刻にセンスアンプが
活性化されるように、センスアンプ活性化トリガ信号Ｓ
Ｅの立上がり時刻を設計する必要かある。

ご発明が解決しようとする課題〕 上述した従来の半導体装置の例においては、メモリセル
およびその付属部品であるワード線駆動回路６１および
センスアンプの７レイ部の構成と、これらを制御する遅
延回路すなわちＣＭＯＳインバーターとキャパシタの構
成とか大きく異なるために製造過程におけるさまさまな
ノ（ラメータの）・ラツキに対する動作特性の変化の度
合が異なる。

このために、安定動作、高歩留りをめざすと、さまさま
なパラメータのバラツキに対して充分な余裕度を必要と
するために、たとえはアクセスタイムが長くなるなどの
欠点があり、また一方、性能を重視した設計を行なうと
製造バラツキによって著しく歩留りが低下することがあ
ったり、動作が不安定になる欠点がある。

７課題を解決するための手段二 本発明の゛半導体装置は、内部クロックチェーンに大圧
力節点を共有する複数の信号伝達経路を有し、フェーズ
素子を含み前記複数の信号伝達経路の一部節点の電位を
所定の値に固定可能である特徴を有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例の回路図であり、以下第７
図に示された遅延回路と置換する応用例について説明す
る。この場合入力信号Ａ１はワード駆動トリガ信号ＲＡ
、出力信号Ａ５は、センスアンプ活性化トリガ信号ＳＥ
となる。入力信号Ａ１が遅延回路ＤＩ、Ｄ２．Ｄ３に入
力され、それぞれの遅延回路の出力Ａ２．Ａ３．Ａ４は
それぞれ３人力ＮＡＮＤ回路に入力され、出力信号Ａ５
はこの３人力ＮＡＮＤ回路の出力である。本実施例にお
いては、遅延回路ＤＩ、Ｄ２に直列にフユズＦＵＳＥＩ
、ＦＵＳＥ２が設けられている。それぞれここで遅延回
路とは、ＣＭＯＳインバータとキャパシタで構成された
ものでよいが、フユズヲ伴う回路については、その内部
節点の電位を所定の値に固定する必要がある。第１図に
おいて破線内の回路１の具体例を第２図に示す。インバ
ータＩＮ〜Ｉ２４．キャパシタ０２３〜Ｃ２５で構成さ
れた一般的な遅延回路であるが、フユーズＦＵＳＥＩの
切断により節点Ｎ２１がフローティングとならないよう
にＮＭＯ８）ランジスタＱ２＋とキャパシタＣ２＋、　
Ｃ２２が追加されており、キャパシタＣ２１の対極は接
地電位、キャパシタＣ２２の対極は電源電位が与えられ
ている。すなわち、フユーズＦＵＳＥＩが切断されてい
る場合、電源が投入された際に電源電位が上昇するとと
もに節点Ｎ２２はキャパシタＣ２２によって電位が上昇
するのに対して節点Ｎ２１はキャパシタＣ２１によって
電位が押えられるため、結果としてはＮＭＯ８）ランジ
スタＱ　２１は導電状態、ＮＭＯ８）ランジスタＱ２２
は非導電状態で安定する。従ってフユーズＦＵＳＥ　１
が切断されている場合は、出力Ａ２は高電位状態に固定
される。フユーズＦＵＳＥ２および遅延回路Ｄ２も遅延
時間以外は同様に構成される。

次に第１図の動作について第３図に示す動作波形図を用
いて説明する。各遅延回路の遅延時間はＤ　Ｉ　＜Ｄ　
２　＜Ｄ　３の順に設定されている。まず、フユーズｒ
ＦＵＳＥＩＪ　ｒＦＵＳＥ２Ｊ共に切断されていない場
合、初期として入力信号Ａ１が低電位であるので出力Ａ
２〜Ａ４すべて高電位状態である。入力信号Ａ１が高電
位状態へ上昇すると出力Ａ２〜Ａ４は、それぞれ遅延回
路Ｄ１〜Ｄ３で設定された時刻の後低電位へ下降する。

出力信号Ａ。

は、これらの出力Ａ２〜Ａ４のＮＡＮＤ出力であるため
結局これらの出力Ａ２〜Ａ、の中で最もはやく下降した
出力Ａ２に応答して上昇することになる。

すなわちワード線駆動トリガ信号ＲＡとセンスアンプ活
性化トリガ信号ＳＥの遅延時間は、遅延回路Ｄ１で決定
されている。フユーズｒＦＵＳＥ１」を切断すると、出
力Ａ２は前述のごとく高電位固定となるためワード線駆
動トリガ信号ＲＡとセンスアンプ活性化トリガ信号ＳＥ
の遅延時間は遅延回路Ｄ２で決定され遅延時間は長くな
る。

フユーズｒＦＵＳＥ２Ｊを切断した場合も同様に説明さ
れる。このようにフェース１本で遅延時間を調整できた
ことになる。

次に実際に製品に応用した場合の一例について述べる。

たとえは半導体メモリにおいては、機能は全く同一でも
アクセスタイムなどで分類され、それぞれに対して製品
仕様が定められている。たとえばＤＲＡＭにおいては、
ＲＡＳアクセスタイム（行アドレスストローブから出力
信号が出力されるまでの時間）で代表させて１００ｎｓ
品および８０ｎｓ品と呼ぶ。それぞれについてＡＣパラ
メータが定義されており、たとえばアドレスアクセス（
列アドレスが確定してから対応する出力信号が出力され
るまでの時間）はそれぞれ５０ｎｓ。

４０ｎｓとなる。前述のワード線駆動トリガ信号ＲＡと
センスアンプ活性化トリガ信号ＳＥ間の遅延時間は、Ｒ
ＡＳアクセスタイムのほぼｌ／４近くを占めている。す
なわち、ＲＡＳアクセスタイムは、メモリセル信号読み
出し動作と強い関係があり、メモリセルの読み出し信号
量、セフ７．７ンプの感度との関係が深い。これらの要
素は、メモＩセルアレ°イに関わるパラメータたとえば
多結晶シリコンあるいはシリサイドの層抵抗、メモリセ
ル容量２層間容量などの製造バラツキにより左右される
もので概して言えば製品設計にもよるが、遅延時間を長
くすれば動作マージンを広くすることが可能で安定動作
歩留向上がはかれるものである。一方アドレスアクセス
については、周辺回路によって決定されており、トラン
ジスタのパラメータのバラツキに依存していることが多
い。そこでウェハー検査工程における本発明の応用例と
して製造ロットごとあるいはウェハーごとにアドレスア
クセスをモニタし、４０ｎｓの派生率が所定の値に達し
ない場合フユーズの切断を実行し、ＲＡＳアクセスタイ
ムを長くし、安定動作２歩留向上をはかるというもので
ある。

上述の応用例ではウェハー検査工程においてまずアドレ
スアクセスをモニタしてアクセスタイム派生品種ごとの
内部動作最適化をはかることにより安定動作１歩留向上
を実現したものであるが、ウェハー上の一部にテストエ
レメントを搭ｔし、設計上クリティカルなパラメータを
モニタし、この結果に従って半導体チップ上のフユーズ
を切断し、内部動作の最適化をはかることが可能である
。

ここでテストエレメントとは、設計によってはあるプロ
セスパラメータそのものの測定用であったり、小規模な
回路部品の性能チエツク用であってよい。

第４図、第５図に示した回路図は第２図の他の実施例て
あり、基本的には、インバータ１１２〜■４．。

Ｉ５２〜Ｉ５ｇとキャパシタＣｔ＋〜Ｃ，，Ｃ５，〜Ｃ
５４による遅延回路であるが、本遅延回路を入力信号Ａ
１から切りはなすためのＭＯＳ）ランジスタＱ４１゜Ｇ
４４およびＱ　ｓ　ｌ＋　Ｑ　５２と出力Ａ２の電位を
固定するためのＭＯＳ）ランシスタＱ　４５１　Ｇ５３
を含んでいる。

また、本発明は、第１図の回路例のみにとどまることな
く、たとえばフユーズ素子切断により遅延時間を短かく
することも含まれ、要は、フユズ素子により内部信号の
伝達経路を変更し内部動作の安定化をはかるものである
。

〔発明の効果〕

以上説明したように本発明は、フユーズ素子により内部
クロックの伝達経路を変更することにより、内部動作の
最適化をはかることが可能となり、安定動作の実現１歩
留向上をはかることが可能となる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は第１図破
線内の遅延回路図、第３図は第１図の実施例の動作を説
明するための動作波形図、第４図、第５図は第２図の他
の実施例、第６図はＤＲＡＭのメモリセルアレイ主要部
を示す回路図、第７図は従来の遅延回路図である。 ＦＵＳＥＩ、ＦＵＳＥ２．ＦＵＳＥ３．ＦＵＳＥ４・・
・・・・フユー７’：素子、ＤＩ、Ｄ２．Ｄ３・・・・
・・遅延回路、Ｇ１・・・・・・ＮＡＮＤ回路、Ａ１へ
Ａｓ、　Ａｓ’Ａ、″・・・・・・内部信号、Ｉ２１〜
Ｉ２４１１４１〜Ｉ＋５＋Ｉ５１〜工６．・・・・・・
インバータ、Ｃ２１〜Ｃ２６，Ｇ４．〜Ｃ２３゜Ｃａｌ
〜Ｃ５４，Ｃ・・・・・・キャパシタ％Ｒ４□、Ｒ５１
・・・・・抵抗素子、Ｇ２１．　Ｇ２２．　ＱＢ、　Ｇ
４゜、Ｑ、、Ｑ、、。 Ｇ６１・・・・・・ＮＭＯＳトランジスタ、Ｇ２３．　
Ｇ１３．　Ｇ４４１Ｑ　１１　、　Ｑ　５１・・・・・
ＰＭＯ８）ランシスタ、ＲＡ・・・・・ワード線駆動ト
リガ信号、ＳＥ・・・・・・センスアンプ活性化トリ力
信号、６１・・・・・・ワード線駆動回路、６２・・・
・・・センスアンプ駆動回路、ＷＬ・・・・・・’７−
Ｆ線、Ｄ、Ｄ・・・・・・ヒツト線対、Ｃ３・・・・・
メモリセルキャパシタ。

Claims (1)

1. 【特許請求の範囲】 １、内部クロックチェーンに入力節点を共有する複数の
   信号伝達経路を有する半導体装置において、フューズ素
   子を含み前記複数の信号伝達経路の一部節点の電位を所
   定の値に固定可能であることを特徴とする半導体装置。 ２、信号伝達経路は遅延回路であることを特徴とする特
   許請求の範囲第１項記載の半導体装置。