TW427066B - Zero-delay slew-rate controlled output buffer - Google Patents

Description

427066. -87Π9163------土 乃 口 侈 ιΤ 五、發明說明（〗） 技術領域 本發明係概括關於輸出緩衝器電路 控制之輸出緩衝器電路。 曰一種轉換速率 背景技藝 見於積體電路之輪出緩衝器提供一介 ί ί Ϊ感負載。外部電容負載-般為由印刷電：招1部1 合電線，插腳，導體，乃 认， | μ冤路板上之接 電容之閘所組成。電感負載“3 :器予以耦合至之輪入 電源及接地線之串聯寄生雷=㊉:匕含供給輸出緩衝器之 板上之外部功率及接感’其復予以叙合至印刷電路 藉慣常之輸出緩衝器（亦 定尺寸受到_特徵所二種；輪出電晶體 切換很多輸出緩衝器發生之不可接受之/干/ϋ隨同時 大電壓降之電感電源雜訊，以及由於峰’導致 所致之電磁干擾。 、同輸出邊緣切換迷率 ，緩衝器供給電流至—外部負載或自其吸收 ▲=換雜訊在内部功率供給或接一不 希望之下衝或過衝。 谉m坭為種不 /或所接產地生軌了之訊非電切壓r ^ 能在# 電路經歷作用電路之切換雜訊，可 2非切換電路之輸入導致亂真過渡。第…換速二 二：Μ吏電源與接地電M電平間之間隙 變二 時切換，或更多電路時，電感切換雜訊加；，變在柯 對此等問題之先前技藝解決辦法’包括減低訊號擺動， S7119163.ptc 第5頁 4270 6 6 __案號87119163__车月曰 條正_ 五、發明說明（2) 但以捨棄TTL相容性為代價，連同增加必須提供額外電源 電壓之負擔。一種簡單之途徑，為減慢輸出切換電晶體之 接通時間，但以具有負載相依之過渡時間及增加傳播延遲 為代價。 需要一種電路，其提供一負載獨立轉換速率控制輸出訊 號。電路應該設計簡單，致使實施電路需要最少量之秒。 發明之概诚 本發明之輸出緩衝器之第一實施例包括一輸入級，包含 第一及第二反相器，各有—輸入端子耦合至緩衝器之輸入 節點°每一反相器之輸出端子驅動一輸出電晶體之控制閑 。二輸出電晶體以一種共同汲極構形耦合至緩衝器之輸出 節點。在緩衝器輸出節點與輸出電晶體之諸控制閘之間提 供一電容反饋路徑。反饋控制閘電壓，致使其在上升或下 ，過渡在外部負載電容充電或放電之大部份時間保持在固 定電壓。結果為固定汲極電流通過作用輸出電晶體，並因 此固定轉換速率獨立於輸出負載。 在本發明之第二實施例，電容反饋路徑包括裝置，供 諸輸出電晶體之每一控制閘之間切換電容元件。已有 之電容元件用以預先充電作用輸出電晶體之控制閑。這辦 加輸出緩衝器之響應時間，i因此降低傳播延遲。 請參照圖1 ’根據本發明之輸出緩衝器電路）〇〇，包含一 供接收數位訊號之輸入節點'。豸入節點予以耦合至 晶體之控制閘：P—通道電晶體P2及?3以以及 N2及N3。電晶體P3及N2予以耦人A s 4 l電日日體 耦σ為一反相器II，並且電晶

4270 6 6 __案號87119163__月 曰 修正 五、發明說明（3) 體P2及N3予以耦合為反相器12。 緩衝器100之輸出由電晶體P1及予以驅動，其；;及極予 以耦合至輸出節點V。。電晶體P1之源極予以耦合至Vdd，同 時電晶體之源極N1予以耦合至接地電位。電晶體P〗之控制 閘予以耦合至電晶體P3及N2之汲極。同樣，電晶體N1之控 制閘予以耦合至電晶體P2及M3之汲極。 另根據本發明’一自輸出節點v。至電晶體p 1之控制閘之 反饋路徑，包括一電容元件CFP。同樣，在輸出節點v。與電 晶體N1之控制閘之間提供電容元件k。就本發明而言，，， 電容元件”意指一實際電容器裝置（例如裝置Cfn及Cfp),其 與固有存在於電晶體裝置之寄生電容有所區別。例如，圖 1以虛線示供輸出電晶體N1之寄生閘電容。 再根據本發明’為了在以下討論將會明白之原因，電晶 體P3予以定尺寸為致使其W/L比大於電晶體N2者。以相同 方式’電晶體N3有一W/L比大於電晶體P2者。裝置之特定 定尺寸依特定應用而定。作為一實例，用以產生圖中所示 之電晶體尺寸：Ν1 = 120/0. 8;Ρ1 = 360/0· 8;N2 = 2/24;P2 = 6/24;N3 = 10/0.8;以及P3 = 30/0.8。 現清參照圖1之電路操作之討論。考慮輸入訊號之下降 ，渡之情形。在此種過渡前之時間，電晶體P3為OFF而電 曰B體N2為在飽和’並因此為完全〇N。因此，輸出電晶體Η 為完全ON，並因此負載電容器&被充電至¥電位。

87119163.ptc 4270 6 ^ _案號 87119163_年月日___ 五、發明說明（4) 考慮至較低電Μ電平之輸入訊说之次一過渡。在此種情 況’電晶體Ν2開始轉為OFF，並且電晶體Ρ3開始轉為0Ν。 同樣’電晶體N3開始轉為OFF，同時電晶體P2開始導電。 回憶電晶體P3 ’ N2，N3，及P2係成尺寸為致使P3較強於N2 ’及N3較強於P2;亦即P3及N3之W/L比為分別大於N2及P2。 此定尺寸之結果為M無作用11輸出電晶體（電晶體P1在下降 過渡之情形）將會轉為OFF快於"作用"輪出電晶體（亦即電 晶體N1)被接通。反之’在上升過渡之情形，由於N3較強 於P2 無作用”輸出電晶體N1將會轉為OFF快於π作用π 輪出電晶體Ρ1轉為ON。此為本發明之重要方面，因為此種 電晶體定尺寸用以在邏輯電平過渡消除輸出電晶體p 1及N1 間之短電路電流’因此使控制降緣過渡之電路與控制升緣 過渡之電路隔離。 輸出緩衝器100之降緣電路包含：輸出電晶體N1，反饋電 容器CFN ’電晶體P2 ’寄生電容cGN，及輸出負載電容器Cl。 圖2A中示此等元件。圖3中所示之波形，略示在緩衝器之 操作時，供降緣過渡之時間週期。 請參照圖2 B及3 ’電晶體N1在部位a之開始為〇 f? F，並且 在圖2B之等效電路示為一在開啟位置之開關。電晶體p2為 在飽和，並因此作用如一固定電流源，使電晶體N1之寄 生閘電容CGN充電，直到節點vg達到N1之界限電壓。同時 ，由於N1為OFF，增加在節點vg之電壓，在通過反饋電容 器Cfn之v。導致對應之增加。在節點vg及在輸出節點v。可確 定變化之時間方程式11供節點V。之時間函數Vg (t)為：

87119163.ptc

r 4 2，K) 6 6 _ _案號.871191(^__年月曰 條正 五、發明說明（5) v9(t) = 士 . t 方程式1 其中C,為總電容節點Vg，及I為電晶體P2所提供之電流

輸出節點之時間函數V。（ t )為：

vo(t) = VDD · v,(t)方程式 2 器 壓 負 電 少 升 平 電 在 出 請參照圖2C及3 ’示在部位B及對應等效電路之輸出緩衝 之操作。當P2繼續使電容器CpN充電時，在節點、之閘電 繼續上升，直到輸出電晶體N1開始轉為⑽。因^，輸出 載CL開始通過N1放電。同時，電容器CpN也開始通過^放 。這會在節點V。使上升電壓減慢’其復在N1使電流減 。（:FN通過N1放電之速率依負載電容“之尺寸而定。 然而，電晶體P2繼續使Cfn充電。這會在節點v使電位 高’並因此在N1使電流升高。此反饋效應將“致一種 衡狀ii纟此狀態’電容器cFN通過輪出電晶體N【之放 $率，被電晶體P2之充電速率所均衡。因此在平衡時， 即點vg之電壓（亦即電晶體N1之閑 緩衝器100之操作時保持固定。 仕丨1冗在輸 呆持固定’輸出電晶制作如—目定電流

\\326\2d-\89-l〇\87119)63.ptc 第9頁

427066 _案號 87119163____ 五、發明說明（6) 表因此以 N1 亦即： 源’產生一固定之輸出斜率。降緣過渡之下降時\確定 此方式受到完全控制。如在部位A之操作之情形’ T 在節點vg之電壓之方程式及輸出節點v。之時間函數v0(t)。 使用在飽和模型化電晶體作用之標準°二次方程式供電晶體 n)： 方程式3 其中： KN1為N1之電晶體增益 VTNl為N1之界限電壓 IN1為在N1之電流 自其，在節點vs之固定閘電堡為. rTWl 1 V方程式4 在平衡時’ Vg為固定，因為N j閉充電（被電流j)由輸出 負載之放電所完全補償，導致： _ dv〇 1 = -57 孕=-士 方程式5 及在電晶體Ν1之電流為：

〜---- \\326\2d-\89-10\87119163.ptc 第10 頁 4270 6 6 修正 案號 87119163 五、發明說明（7)

Ini = _ (Cl + Cfk) dv. 方程式6 方程式5及6可予以一起使用以改寫方程式4為 cT + c. v„ =

21 . (C〆 A 方程式7 輸出電壓之時間變化函數V，（t)確定如下 dv„ I = -c, dt v0(t) = vDD + C-^- · VG - (t - tx) CFH +'-FS 其中： t A為部位A之持續時間，並等於 方程式8 ci · v, C1取自方程式1 v,為方程式7中所表示之固定閘電壓；以及 c.

積分常數為 Vdd + cra + cL • vr. 其計及在部位A操作時，反饋電容器所引起之過衝。 電壓Ve。表示將行加至輸出電晶體N1，以便使輸出負載 在既定時間以固定斜率放電之控制電壓。可看出輸出斜

87119163.ptc 第11頁 427066 _ 案號87119163__年月日 條正____ 五、發明說明（8) 率為固定，並且僅依内部元件，亦即電晶體P2所提供之充 電電流I及反饋電容器CFN之電容而定。在放電時通過輸出 電晶體N1之電流It„予以調整至負載CL致使輸出V。之斜率獨 立於負載。 請再次參照圖3，在部位C之缓衝器之操作繼續，在節點 \之閘電壓，在負載電容器完全放電後繼續上升。輸出電 晶體N1之閘因此將會繼續上升，直到其達到vDD，在該時間 提供完全DC特徵。 自以上方程式，可導出傳播延遲tPHL及下降時間tSHL。傳 播延遲為在部位A ’ ΐΑ之延遲及供輸出達到供給電壓u之 一半所必要延遲之和，因此：

▽DD 方程式9 下降時間測量為在輸出變化之9〇%及1〇%之間，因此 cx Γ 〇-8Vdd 方程式1 ο 請察知在方程式1 0中 現請參照圖4Α及4Β中所：：：间獨立於輸出負載 之閘電壓測量及在輸出狄2波形。此等波形不在節點Vg 形供變化之輸出負二.10即7所測量之輸出電塵。產生波 供圖4Α中所示，根撼 pF，30 PF ’ 100 PF，及3 0 0 pF; 示之典型輸出緩衝器。：二：：出緩衝器，及供圖4β中所 Α也# s己圖3中初始戶斤示操作之

427066 -^8711916^^ 年月 a 修正__ _ 五、發明說明（9) 三部位A-C。 首先考慮圖4 A。反饋電容器之效應示於部位b，在此部 位’閘電壓為平形。由於固定之閘電壓，在輸出節點v。之 訊號’其轉換速率對所有電容負載為固定。負載電容之效 應不開始起作肖’直到裝置在部位B操作。&圖4A令所示 ，負載電容cL確定使反饋電容器‘之充電及放電，如v波 形之平形部份之開始所表示，達到平衡所需之時間。 比較而言’圖4B中所示無反饋電容器之典型緩衝器，其 波形不閘電壓幾乎立即達到v⑽，因此使輸出電晶體N1立即 變為飽和。因此’電晶體]^在最大電導性，在輸出節點v 之放電速率為N1之負載電容&及通道電阻所界定之時間常° 數之函數。由於通道電阻保持固定，轉換速率因此 電容負載變化。 ％ 圖5A 固定汲 因為此 小。具 將會放 ，在該 容均為 衝器之 時間僅 依負載 示在部 極電流 自動調 有較大 電較多 相同量 固定轉 汲極電 只為在 電容而 位β操作時輸出緩衝器100在電晶體!^產生一 ’電流自動調整至不同電平依負載&而定。 整特性，放電時間為相同，不論負載之大 所儲存電荷之較大負載，在一既定量之時間 電流，而具有較小所儲存電荷之較小負載 之時間將會放電較少電流。'结果不論負載電 =率。冑照而言’’中所示典型輸出緩 他/刀布，指示負載以最大速率放電，放電之 負载所儲存電荷量之函數。結果為轉換 變化。 作為-項最後觀察’如比較中之輸出波形可看

厶2飞〇 6 6 . ---襄號87119163___年月 η 修正 五、發明說明〇〇^ " 2 出本發明之傳播延遲增加約八倍。請參照圖5 a及5 Β，本 發明之電路示一相同倍數之減低電流尖峰。減低電流尖峰 有助於使雜訊最少。如在圖5 A可看出，對較小負載，電流 減低此力甚至更佳。 、 上述討論針對在下降過渡時輸出緩衝器之操作，並因此 集中在圓1中所示緩衝器電路1〇〇之下半。關於上升過渡 ’可能有一種相似之分析處置’其包括緩衝器電路之上 半°其可示’對上升過渡’在輸出節點v。改變電壓之斜率 為相同，而不論電容負載CL。 現請參照圖6，本發明之第二實施例之討論。電晶體P1 -P3及N1-N3為與圖1中包含輸出緩衝器1〇〇者相同。圖6中 所示之實施例包括一反相器202 ’其輸入予以耦合至輸入 節點vi °電晶體P4有一第一端子耦合至輸出電晶體pi之控 制閘’及一第二端子耦合至節點Vf。電晶體N 4有一第一端 子輕合至輸出電晶體N1之控制閘，及一第二端子耦合至節 點vf °電晶體P4及N4之閘予以連結在一起，及耦合至反 相器202之輸出。一反饋電容器CF予以耦合在輸出節點vo 與節點vf之間。如以下將會討論，電晶體P4及N4用作一切 換元件’以選擇性耦合反饋電容器CF之一端至輸出電晶體 P1之控制閘，或輸出電晶體…之控制閘。 圖6中所示電路2〇〇之操作，除下列方面外’在所有方面 相似於圖1之電路。請考慮下降過渡。恰在過渡前之狀況 為：在輸入節點' 之電位為v⑽。因此，電晶體N2，N3，及 P4被接通，同時電晶體p3，p2，及N4為OFF。因此，電晶

4270 6 6 ---案號87119163_年月曰 佟π： 五、發明說明（11) 體N2使輸出電晶體P1之閘電壓保持在零，並且電晶體N3使 輪出電晶體N1之閘電壓保持在零β P1因此為〇N，並且輸出 節點V。保持在VDD。 反相器2 0 2之輸出為零，因此使電晶體p4轉為〇N，成使 電晶體N4轉為OFF。觀察雖然P4為ON，但在節點^^之電位 無法上升高於-Vm ’ P4之界限電壓。原因為在此^狀況下 ，節點為供P4之源節點。回憶在Vgs > = vt時發生導 電。在此情形，Vgs = 〇-Vf，其中Vf為在節點之電位。在 Vf達到-VttM時’節點vf上升尚於-VtP4之任何傾向將會使P4轉 為OFF。Vf因此在-VtP4穩定。同樣，其可示，在上升過渡情 況’ vf不會上升高於（vDD-vtN4)。 在過渡發生時’電晶體N4轉為on，因此通過一種名為充 電共用之過程’將在反饋電容器CF之電荷轉移至輸出電晶 體N1之閘。因此，使反饋電容器CpN適當定尺寸，可藉以使 N1之閘預先充電至一接近其界限電壓之電平。 根據本發明’在電晶體P2轉為0N前，N4被完全接通。此 為將反相器202之P -通道及N -通道電晶體定尺寸，致使其 快於P3/N2及P2/N3所達成。因此，在下降過渡時，反相器 202將會在電晶體P2轉為ON前變高，並且在上升過渡時’ 反相器將會在電晶體N2轉為ON前變低。這在電晶體P2(N2) 轉為ON及開始使閘充電前，提供n 1 (或在上升過渡之情形 為ΡΠ閘之快速預先充電。使閘預先充電，輸出負載CL可 藉以在過渡時，在一早於圖1之緩衝器電路之時間開始放 電。因此，傳播延遲減低。在傳播延遲由於預先充電之增

87119163-ptc 第15頁 4270 β 6

_案號 87119163 五、發明說明（12) 益，在圖1之電路，等於閘雷厭.去 k A e W 電壓達到預先充電電壓所必要 之延遲。考慮反饋電容器（^之值對妗 視，獲得供傳播延遲之下式：’别 ' 載L值為可忽

，PKL 方程式η 其中 vtg在下降過渡之情形， s赫D/l 為在上升過渡之情形。 U體Ν之界限電壓’細 預U雷為反饋電容器。之預先充電而減低。 ，在閑電容予以在部位a(圖3)操作 凡电吋’隨圖1之電路發 ,便有效無部㈣。 A格货生藉預先充電 圖7A中示此情形，1由I立， 之# ^/、中了看出，閘電壓由於反饋電容器 因ΓΛΐί間達到輸出電晶體⑺，N1)之界限電壓。 因此诚低值^開始發生在一早於在圖1之電路之時間，並 路存才於 延遲。請察知預先充電也已消除在圖1之電 i 00之八右，降過渡開始之過衝。相較於圖5Α之輸出緩衝器 加之響應。圖7 β之汲極電流分布也示輸出緩衝器2 0 0之增 知相較於實二面為減低電路在矽之面積。請察 路使用一拓雜電使反饋電容器‘，Cfp，圖1之電 例如，一丨饋電容器匕。電容器較之電晶體耗用大面積。 ^ ^ ,. . PF電容器面積約為25x5 5微米。因此’雖然圖6 —^之電路使用較多電晶體，但因為僅使用一

\\326\2d-\S9-l〇\871l9l63.ptc 第16頁

條正_ 電谷器’則者電路之所需要之總面積仍小於後者之電路 者。電晶體N4，P4之代表性$几比分別為8/0. 8微米及 24/0. 8微：求。同樣’包含反相器2〇2之電晶體也小；例如 N-通道裝置為4/〇· 8微米及p-通道裝置為12/0-8微米，便 視為足夠驅動電晶體N4及P4之小閘電容。 K牛編號說明 100 輸出緩衝器電路 200 輸出緩衝器 202 反相器 A 部位 B 部位 C 部位 CF 反饋電容器 Cfn 反饋電容元件 Cpp 電容元件 Cgm 寄生閘電容元件 cL 輸出負載電容器 11 反相器 12 反相器 N1 輸出電晶體 N2 N-通道電晶體 N3 N -通道電晶體 N4 電晶體

\\326\2d-\89-10\87119163.ptc 第17頁 427066

87119163.ptc 第18頁 427〇66 Λ 月 修正 曰 —_塞號 87119163 圖式簡單說明 L 示 Λ據本發明之—種輸出緩衝器之第-實施例。 圖2Α為圖i之緩衝器電路之包括 圖2B及2C為圖2A之等效電路，在雷°^刀 r®。_ 电路 在電路麵作之不同階與。 歹1不供降緣過渡之本發明之三操作部位 =及4B為分別供本發明之輸出緩衝器及供」種。典圖型輸 出緩衝器，在降緣過渡之模擬閘及輸出波形。 ，5A =5B為分別供本發明之輸出緩衝器及供—種典型輸 出緩衝器’在下降邊緣過渡之模擬電流波形。 圖6為本發明之輸出緩衝器之第二實施例。 圖7A及7B為模擬波形，例示圖6之電路供降緣過渡之操 作實施本發明之最佳方式。

87119163.ptc

第19頁

Claims (1)

1. 427066 _案號 87119163_年月日__ 六、申請專利範圍 1. 一種輸出緩衝器電路，包含： 一訊號接收節點； 一第一反相器，有輸入及輸出端子，輸入端子耦合至訊 號接收節點； 一第二反相器，有輸入及輸出端子，輸入端子搞合至訊 號接收節點； 一第一輸出電晶體，有第一及第二端子，並有一閘端子 轉合至第一反相器之輸出端子； 一第二輸出電晶體，有第一及第二端子，並有一閘端子 耦合至第二反相器之輸出端子； 一訊號輸出節點，第一輸出電晶體之第二端子及第二輸 出電晶體之第一端子耦合至此節點；以及 一電容反饋裝置，供將訊號輸出節點耦合回至第一及第 二輸出電晶體之閘端子D 2. 如申請專利範圍第1項之輸出緩衝器電路，其_電容 反饋裝置包括一第一電容元件，耦合在訊號輸出節點與第 一輸出電晶體之閘端子之間，及一第二電容元件，耦合在 訊號輸出與第二輸出電晶體之閘端子之間。 3. 如申請專利範圍第2項之輸出緩衝器電路，其中第一 輸出電晶體為一P_通道裝置，及第二輸出電晶體為一 N-通 道裝置。 4. 如申請專利範圍第1項之輸出缓衝器電路，其中電容 反饋裝置另包括第三及第四電晶體，串聯耦合及連接在第 一及第二輸出電晶體之閘之間，及一第三反相器，耦合在

   87119163-ptc 第20頁 _案號87119163_年月曰 修正_ 六、申請專利範圍 訊號接收節點與第三及第四電晶體之閘之間。 5. 如申請專利範圍第4項之輸出緩衝器電路，其中第一 輸出電晶體為一 P-通道裝置，及第二輸出電晶體一為N-通 道裝置。 6. 如申請專利範圍第5項之輸出緩衝器電路，其中第三 電晶體為一P-通道裝置，及第四電晶體為一 N-通道裝置。 7. 如申請專利範圍第1項之輸出緩衝器電路，其中第一 反相器包括一P-通道裝置及一N-通道裝置，P-通道裝置具 有大於N -通道裝置之W/L比。 8. 如申請專利範圍第7項之輸出緩衝器電路，其中第二 反相器包括一P-通道裝置及一N-通道裝置，N-通道裝置具 有大於P-通道裝置之[L比。 9. 一種輸出緩衝器電路，包含： 一輸入節點及一輸出節點； 一輸入級，有第一及第二反相器，每一反相器有一輸入 賴合至輸入節點； 一 P-通道電晶體，有一閘端子耦合至第一反相器之輸出 ，並另有一 ί及極端子麵合至輸出節點； 一 Ν -通道電晶體，有一閘端子耦合至第二反相器之輸出 ，並另有一汲極端子耦合至輸出節點； 一第一電容元件，耦合在Ρ-通道電晶體之汲極與閘端子 之間；以及 一第二電容元件，耦合在Ν -通道電晶體之汲極與閘端子 之間。

   \\326\2d-\89-10\87119163.ptc 第21頁 4270 6 6 - 案號一87119163-修正_ 六、申請專利範圍 10.如申請專利範圍第9項之輸出緩衝器電路，其中第一 反相器包括一 P -通道裝置及一 N -通道骏置，p_通道裝置具 有大於通道裝置之寬度尺寸。 Π.如申請專利範圍第9項之輸出緩衝器電路，其中第二 反相器包括一P-通道裝置及一通道裝置，N_通^裝置具 有大於P-通道裝置之寬度尺寸。 1 2, —種輸出緩衝器，包含： 一訊號輸入節點； 一訊號輸出節點； 一第一反相器，有一輸入端子耦合至訊號輸入節點，並 另有一輸出端子； 一上拉電晶體，有一第一端子供耦合至一第一電位，— 第二端子搞合至訊號輸出郎點’及一控制端子輕人至第一 反相器之輸出端子； ° -第二反相器，有-輸入端子耦合至訊號輸入節點，並 另有一輸出端子； 至一第二電位，一 制端子耦合至第二 一下拉電晶體’有一第一端子供轉合 第二端子耦合至訊號輸出節點，及—控 反相器之輸出端子；以及 一電谷反饋路徑’有一電谷元件及切換裝置，電容元件 有'第一端搞合至说说輸出節點’切換裝置供將電容元件 之第二端選擇性耦合在上拉電晶體之控制閘與下拉電晶體 之控制閘之間。 1 3.如申請專利範圍第1 2項之輸出緩衝器，其中切換裝

   ，丨 Λ 7 0 6 G _案號87119163_年月日__ 六、申請專利範圍 置包括一第三反相器，一P-通道電晶體，及一N-通道電晶 體；第三反相器有一輸入端子耦合至訊號輸入節點，並另 有一輸出端子耦合至P-通道及N-通道電晶體之控制閘；電 晶體有一共同没極連接；P-通道電晶體之源極耗合至上拉 電晶體之控制閘；N-通道電晶體之源極耦合至下拉電晶體 之控制閘；共同汲極連接予以耦合至電容jt：、件之第二端。 1 4.如申請專利範圍第1 2項之輸出緩衝#奢^，其中第 一反相器包括一P-通道裝置及一N-通道裝置，道裝置 具有大於N-通道裝置之W/L比。 參备、 15.如申請專利範圍第14項之輸出緩衝其中第 二反相器包括一 P-通道裝置及一 N-通道裝置道裝置 具有大於P-通道裝置之W/L比。

   87119163.ptc 第23頁