CN108964651B - 一种输出电路及电子装置 - Google Patents

一种输出电路及电子装置 Download PDF

Info

Publication number
CN108964651B
CN108964651B CN201710347565.0A CN201710347565A CN108964651B CN 108964651 B CN108964651 B CN 108964651B CN 201710347565 A CN201710347565 A CN 201710347565A CN 108964651 B CN108964651 B CN 108964651B
Authority
CN
China
Prior art keywords
output
circuit
input
stage circuit
output stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710347565.0A
Other languages
English (en)
Other versions
CN108964651A (zh
Inventor
陈双文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710347565.0A priority Critical patent/CN108964651B/zh
Publication of CN108964651A publication Critical patent/CN108964651A/zh
Application granted granted Critical
Publication of CN108964651B publication Critical patent/CN108964651B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种输出电路及电子装置。该输出电路包括：第一输出级电路，所述第一输出级电路具有第一输入端和第一输出端，所述第一输入端用于与第一输入信号连接，所述第一输出端与所述输出电路的输出端连接，所述第一输入端和所述第一输出端之间形成有第一耦合电容；第二输出级电路，所述第二输出级电路具有第二输入端和第二输出端，所述第二输入端用于与第二输入信号连接，所述第二输出端与所述输出电路的输出端连接，所述第二输入端和所述第二输出端之间形成有第二耦合电容；其中，所述第一耦合电容和所述第二耦合电容具有相反的耦合作用。该输出电路可以改善输出端的毛刺，降低毛刺对电路的影响。该电子装置具有类似的优点。

Description

一种输出电路及电子装置
技术领域
本发明涉及半导体集成电路技术领域，具体而言涉及一种输出电路及电子装置。
背景技术
在集成电路应用中，CMOS电路占据着重要的地位。在CMOS电路中延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响，因此信号的高低电平转换也需要一定的过渡时间，这样由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，在这一过程中往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。一般这些毛刺将被完整的保留并向下一级传递，并且越来越大。为此经常要使用一些电阻和电容组成减小毛刺的电路，去控制信号传递过程中产生的毛刺，否则一些敏感电路会因为毛刺的存在，造成逻辑错误或功能性错误。然而，在电路中增减电容电阻来去除毛刺，会导致电路面积增大，不利于电路集成，并且会增加成本。
因此，有必要对电路进行改进，以至少部分解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种输出电路，其包括：
第一输出级电路，所述第一输出级电路具有第一输入端和第一输出端，所述第一输入端与第一输入信号连接，所述第一输出端用于与所述输出电路的输出端连接，所述第一输入端和所述第一输出端之间形成有第一耦合电容；
第二输出级电路，所述第二输出级电路具有第二输入端和第二输出端，所述第二输入端与第二输入信号连接，所述第二输出端用于与所述输出电路的输出端连接，所述第二输入端和所述第二输出端之间形成有第二耦合电容；
其中，所述第一耦合电容和所述第二耦合电容具有相反的耦合作用。
进一步地，所述第一输出级电路和所述第二输出级电路的电路结构相同，且所述第二级输出电路与所述第一级输出电路在对应位置上采用尺寸相同、导电类型相反的MOS器件。
进一步地，所述第一输入信号和所述第二输入信号相位相反。
进一步地，所述第一输出端和所述第二输出端与所述输出电路的输出端直接连接。
进一步地，还包括：
第一输入级电路，所述第一输入级电路用于基于所述输出电路的输入信号产生所述第一输入信号，并将所述第一输入信号提供给所述第一输出级电路的所述第一输入端；
第二输入级电路，所述第二输入级电路用于基于所述输出电路的输入信号产生所述第二输入信号，并将所述第二输入信号提供给所述第二输出级电路的所述第二输入端。
进一步地，所述第一输入级电路包括N个串联连接的反相器，所述第二输入级电路包括(N-1)个串联连接的反相器，其中N为大于等于2的整数。
进一步地，所述第一输出级电路包括串联连接的第一PMOS器件和第一NMOS器件，所述第一PMOS器件和第一NMOS器件的栅极用作所述第一输出级电路的所述第一输入端，所述第一PMOS器件和第一NMOS器件的漏极用作所述第一输出级电路的所述第一输出端。
进一步地，所述第二输出级电路包括串联连接的第二PMOS器件和第二NMOS器件，所述第二PMOS器件和第二NMOS器件的栅极用作所述第二输出级电路的所述第二输入端，所述第二PMOS器件和第二NMOS器件的漏极用作所述第二输出级电路的所述第二输出端。
进一步地，所述第一PMOS器件的宽长比与所述第二NMOS器件的宽长比相同，所述第一NMOS器件的宽长比与所述第二PMOS器件的宽长比相同。
根据本发明的输出电路在输出电路的输出端的前一级形成一对对输出端具有相反耦合作用的输出级电路，通过这对输出级电路可以使得前级电路中的毛刺转变为一对相反的毛刺，从而在输出端彼此抵消，进而改善输出端的毛刺，降低毛刺对电路的影响。
本发明再一方面提供一种电子装置，其包括本发明提出的输出电路。
本发明提出的电子装置，由于其具有的输出电路可以改善输出端的毛刺，降低毛刺对电路的影响，因此该电子装置具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出根据本发明实施例的输出电路的示意性电路结构图；
图2A示出了一种现有的输出电路的示意性电路图；
图2B示出了根据本发明实施例的输出电路的示意性电路图，其中图2B所示电路为根据本发明原理对图2A所示电路进行改进所得；
图3示出了根据本发明一实施方式的电子装置的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如背景技术中所述CMOS电路存在毛刺，可能会造成电路逻辑错误或功能性错误，由于数字逻辑电路中的毛刺通常是由前一级的信号通过耦合电容传输到输出级，因此本发明对输出电路进行改进，减小前一级对输出级的影响的耦合影响，从而减小输出级的毛刺。如图1所示，根据本发明实施例的输出电路包括：第一输出级电路和第二输出级电路。
其中，所述第一输出级电路具有第一输入端和第一输出端，所述第一输入端用于与第一输入信号连接，所述第一输出端与所述输出电路的输出端连接，所述第一输入端和所述第一输出端之间形成有第一耦合电容。所述第一输出级电路可以采用各种电路结构，例如由NMOS器件和PMOS器件组成的各种电路，本发明不限定具体的电路结构。所述第一耦合电容为所述第一输出级电路中各MOS器件之间的耦合电容的等效电容。
所述第二输出级电路具有第二输入端和第二输出端，所述第二输入端用于与第二输入信号连接，所述第二输出端与所述输出电路的输出端连接，所述第二输入端和所述第二输出端之间形成有第二耦合电容。所述第二输出级电路可以采用各种电路结构，例如由NMOS器件和PMOS器件组成的各种电路，本发明不限定具体的电路结构。所述第二耦合电容为所述第二输出级电路中各MOS器件之间的耦合电容的等效电容。
在本发明的输出电路中，所述第一耦合电容和所述第二耦合电容具有相反的耦合作用，这样第一输出级电路和第二输出级电路输出信号的毛刺将相反，从而彼此抵消，进而改善输出端的毛刺，降低毛刺对电路的影响。
为了使所述第一耦合电容和所述第二耦合电容具有相反的耦合作用，在本发明的输出电路中，所述第一输出级电路和所述第二输出级电路的电路结构相同，且所述第二级输出电路与所述第一级输出电路在对应位置上采用尺寸相同、导电类型相反的MOS器件。在此所述第一输出级电路和所述第二输出级电路的电路结构指的是第一输出级电路和所述第二输出级电路所用的电路类型以及器件连接关系，例如第一输出级电路采用反相器，则第二级输出电路也采用反相器。所述第二级输出电路与所述第一级输出电路在对应位置上采用尺寸相同、导电类型相反的MOS器件，指的是电路中相同位置的器件在所述第一输出级电路和所述第二输出级电路中分别采用尺寸相同，导电类型相反的器件，例如第一级输出电路采用反相器，且上拉晶体管采用PMOS器件，则第二级输出电路也采用反相器，但是上拉晶体管采用与所述PMOS器件尺寸相同的NMOS器件。换句话说，第二输出级电路是通过将第一输出级电路的PMOS器件替换为相同尺寸的NMOS器件，NMOS器件替换为相同尺寸的PMOS器件得到。这样，由于所述第二输出级电路与所述第一输出级电路正好结构相同且器件完全相反，因此第一输出级电路和所述第二输出级电路的第一输入端和第二输入端对输出端的将具有相反的耦合作用，而所述第一输入信号和所述第二输入信号相位相反，因此前级电路中的毛刺将在所述第一输出级电路和所述第二输出级电路中转变为相反的毛刺，并彼此抵消，从而改善输出端的毛刺，降低毛刺对电路的影响。
需要说明的是，所谓的相同尺寸指的是，MOS器件的宽长比相同，即MOS器件栅极的宽度与长度的比相同。并且优选地，为了更好地消除输出电路输出端的毛刺，所述第一输出端和所述第二输出端与所述输出电路的输出端直接连接，而不通过其他电路或器件连接。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
为了更好地理解本发明，下面结合图2A和图2B对根据本发明一实施例的示意性电路进行详细描述。其中，图2A示出了一种现有的输出电路的示意性电路图；图2B示出了根据本发明实施例的输出电路的示意性电路图，其中图2B所示电路为根据本发明原理对图2A所示电路进行改进所得。
图2A所示，输出电路200包括第一输入级电路201和第一输出级电路202。第一输入级电路201示例性地包括3个串联连接的反相器INV，第一输入级电路201一端与输出电路200的输入信号VIN连接，另一端与第一输出级电路202的第一输入端A连接。第一输入级电路201基于第一输入级电路201产生第一输入信号，并将该第一输入信号传输至第一输出级电路202的第一输入端A。
第一输出级电路202包括串联连接的第一PMOS器件P1和第一NMOS器件N1。其中，第一PMOS器件P1的源极与工作电压VDD连接，第一NMOS器件N1的源极接地VSS；第一PMOS器件P1和第一NMOS器件N1的栅极彼此连接用作第一输出级电路202的第一输入端A，用于接收第一输入级电路201产生的第一输入信号；第一PMOS器件P1和第一NMOS器件N1的漏极彼此连接用作第一输出级电路202的第一输出端C，用于向输出电路的输出端OUT输出信号。
图2A所示输出电路200不能去除电路中的毛刺，可能使输出电路产生功能性错误，在本实施例中，基于本发明的原理对输出电路200进行改进得到输出电路200A，输出电路200A可以减小前一级对输出级的影响的耦合影响，从而减小输出级的毛刺。
如图2B所述，与图2A中的输出电路200相比，输出电路200A不同的地方在于除了包括第一输入级电路201和第一输出级电路202，还包括第二输入级电路203和第二输出级电路204。第一输入级电路201和第一输出级电路202与图2A的一样，在此不再赘述。
第二输入级电路203示例性包括两个串联连接的反相器INV，其一端与所述输出电路200A的输入信号VIN连接，另一端与第二输出级电路204的输入端C连接。第二输入级电路203用于技术输入信号VIN产生第二输入信号，并提供给第二输出级电路204。由于第一输入级电路201和第二输入级电路203均基于输出电路的输入信号VIN产生输出级电路的输入信号，并且第一输入级电路201和第二输入级电路203包括的反相器数量相差一个，因此所述第一输入信号和第二输入信号正好相反，即大小相同，相位相反。
可以理解的是，第一输入级电路201和第二输入级电路203的反相器的数量是示例性的，例如所述第一输入级电路201可以包括N个串联连接的反相器，所述第二输入级电路203包括(N-1)个串联连接的反相器，其中N为大于等于2的整数，其同样可以实现上述效果。
第二输出级电路204包括串联连接的第二NMOS器件N2和第二PMOS器件P2。其中，第二NMOS器件N2的源极与工作电压VDD连接，第二PMOS器件P2的源极接地VSS；第二NMOS器件N2和第二PMOS器件P2的栅极彼此连接用作第一输出级电路202的第一输入端C，用于接收第二输入级电路203产生的第二输入信号；第二NMOS器件N2和第二PMOS器件P2的漏极彼此连接用作第二输出级电路204的第二输出端D，用于向输出电路的输出端OUT输出信号。
其中，所述第一PMOS器件P1的宽长比与所述第二NMOS器件N2的宽长比相同，所述第一NMOS器件N1的宽长比与所述第二PMOS器件P2的宽长比相同，由以上描述可知，第一输出级电路202和第二输出级电路204的结构完全相同，只是所述第一输出级电路202中的PMOS器件在所述第二输出级电路204对应为相同尺寸的NMOS器件，所述第一输出级电路202中的NMOS器件在所述第二输出级电路204对应为相同尺寸的PMOS器件，即第二输出级电路204是将第一输出级电路202中的PMOS器件替换为相同尺寸的NMOS器件、NMOS器件替换为相同尺寸的PMOS器件得到的，例如，第二输出级电路204是将第一输出级电路202中的第一PMOS器件P1替换为相同尺寸(即相同宽长比)的第二NMOS器件N2，将第一NMOS器件N1替换为相同尺寸(即相同宽长比)的第二PMOS器件P2得到。
这样，第一输出级电路202和第二输出级电路204中的耦合电容将具有相反的耦合作用，也即第一输入端A对第一输出端C(即，输出端OUT)的耦合作用与第二输入端B对第二输出端D(即，输出端OUT)的耦合作用相反，这样电路的毛刺在通过耦合电容传递时，由于第一输出级电路202和第二输出级电路204的相反的耦合作用，从而使得输出端OUT的毛刺减小。
根据本实施例的输出电路在输出电路的输出端的前一级形成一对对输出端具有相反耦合作用的输出级电路，并向该一对输出级电路输入相反的信号，这样通过这对输出级电路可以使得前级电路中的毛刺转变为一对相反的毛刺，从而在输出端彼此抵消，进而改善输出端的毛刺，降低毛刺对电路的影响。
可以理解的是本实施中示出的电路是示例性的，其不对本发明构成限制，根据本发明本实施的输出电路中的输入级电路和输出级电路可以采用各种结构，并且也不限于反相器，而可以是各种逻辑电路或时序电路，只要其具有一对相反耦合作用的输出级电路即可实现改善输出端的毛刺，降低毛刺对电路的影响。同样滴，本发明不限于具体的电路工艺，本发明的输出电路可以应用于各种工艺节点。
实施例二
本发明的再一个实施例提供一种电子装置，包括上述输出电路以及与所述输出电路连接的电子组件。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图3示出手机的示例。手机300的外部设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒606等。
本发明实施例的电子装置，由于其具有的输出电路可以改善输出端的毛刺，降低毛刺对电路的影响，因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种输出电路，其特征在于，包括：
第一输出级电路，所述第一输出级电路具有第一输入端和第一输出端，所述第一输入端用于与第一输入信号连接，所述第一输出端与所述输出电路的输出端连接，所述第一输入端和所述第一输出端之间形成有第一耦合电容，所述第一耦合电容为所述第一输出级电路中各MOS器件之间的耦合电容的等效电容；
第二输出级电路，所述第二输出级电路具有第二输入端和第二输出端，所述第二输入端用于与第二输入信号连接，所述第二输出端与所述输出电路的输出端连接，所述第二输入端和所述第二输出端之间形成有第二耦合电容，所述第二耦合电容为所述第二输出级电路中各MOS器件之间的耦合电容的等效电容；
其中，所述第一耦合电容和所述第二耦合电容具有相反的耦合作用，即第一输入端对第一输出端的耦合作用与第二输入端对第二输出端的耦合作用相反。
2.根据权利要求1所述的输出电路，其特征在于，所述第一输出级电路和所述第二输出级电路的电路结构相同，且所述第二输出级电路与所述第一输出级电路在对应位置上采用尺寸相同、导电类型相反的MOS器件。
3.根据权利要求2所述的输出电路，其特征在于，所述第一输入信号和所述第二输入信号相位相反。
4.根据权利要求1所述的输出电路，其特征在于，所述第一输出端和所述第二输出端与所述输出电路的输出端直接连接。
5.根据权利要求1-4任意一项所述的输出电路，其特征在于，还包括：
第一输入级电路，所述第一输入级电路用于基于所述输出电路的输入信号产生所述第一输入信号，并将所述第一输入信号提供给所述第一输出级电路的所述第一输入端；
第二输入级电路，所述第二输入级电路用于基于所述输出电路的输入信号产生所述第二输入信号，并将所述第二输入信号提供给所述第二输出级电路的所述第二输入端。
6.根据权利要求5所述的输出电路，其特征在于，所述第一输入级电路包括N个串联连接的反相器，所述第二输入级电路包括(N-1)个串联连接的反相器，其中N为大于等于2的整数。
7.根据权利要求1所述的输出电路，其特征在于，所述第一输出级电路包括串联连接的第一PMOS器件和第一NMOS器件，所述第一PMOS器件和第一NMOS器件的栅极用作所述第一输出级电路的所述第一输入端，所述第一PMOS器件和第一NMOS器件的漏极用作所述第一输出级电路的所述第一输出端。
8.根据权利要求7所述的输出电路，其特征在于，所述第二输出级电路包括串联连接的第二PMOS器件和第二NMOS器件，所述第二PMOS器件和第二NMOS器件的栅极用作所述第二输出级电路的所述第二输入端，所述第二PMOS器件和第二NMOS器件的漏极用作所述第二输出级电路的所述第二输出端。
9.根据权利要求8所述的输出电路，其特征在于，所述第一PMOS器件的宽长比与所述第二NMOS器件的宽长比相同，所述第一NMOS器件的宽长比与所述第二PMOS器件的宽长比相同。
10.一种电子装置，其特征在于，包括如权利要求1-9中的任意一项所述的输出电路。
CN201710347565.0A 2017-05-17 2017-05-17 一种输出电路及电子装置 Active CN108964651B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710347565.0A CN108964651B (zh) 2017-05-17 2017-05-17 一种输出电路及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710347565.0A CN108964651B (zh) 2017-05-17 2017-05-17 一种输出电路及电子装置

Publications (2)

Publication Number Publication Date
CN108964651A CN108964651A (zh) 2018-12-07
CN108964651B true CN108964651B (zh) 2022-04-26

Family

ID=64462624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710347565.0A Active CN108964651B (zh) 2017-05-17 2017-05-17 一种输出电路及电子装置

Country Status (1)

Country Link
CN (1) CN108964651B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1243616A (zh) * 1997-11-19 2000-02-02 爱特梅尔股份有限公司 零延迟转换速率受控的输出缓冲器
CN102208909A (zh) * 2010-03-31 2011-10-05 上海宏力半导体制造有限公司 电平转换电路
CN103457582A (zh) * 2013-08-27 2013-12-18 电子科技大学 一种脉冲宽度调制电路
CN103475359A (zh) * 2013-09-24 2013-12-25 中国科学院微电子研究所 抗单粒子瞬态脉冲cmos电路
US9112484B1 (en) * 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
CN105700605A (zh) * 2014-12-11 2016-06-22 三星电子株式会社 基于反相放大器的双环电压调节器及其电压调节方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902882B2 (en) * 2008-12-29 2011-03-08 Daniele Vimercati Apparatus including a follower output buffer having an output impedance that adapts to a transmission line impedance

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1243616A (zh) * 1997-11-19 2000-02-02 爱特梅尔股份有限公司 零延迟转换速率受控的输出缓冲器
CN102208909A (zh) * 2010-03-31 2011-10-05 上海宏力半导体制造有限公司 电平转换电路
US9112484B1 (en) * 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
CN103457582A (zh) * 2013-08-27 2013-12-18 电子科技大学 一种脉冲宽度调制电路
CN103475359A (zh) * 2013-09-24 2013-12-25 中国科学院微电子研究所 抗单粒子瞬态脉冲cmos电路
CN105700605A (zh) * 2014-12-11 2016-06-22 三星电子株式会社 基于反相放大器的双环电压调节器及其电压调节方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Analysis and Optimization of Buffer Circuits in High Current Gate Drives";Yang Xue等;《2013 IEEE Transportation Electrification Conference and Expo》;20130805;1-6 *
"单片集成DC-DC智能电源芯片研究与设计";陈友福;《中国优秀博硕士学位论文全文数据库 (硕士) 工程科技Ⅱ辑》;20061215;C042-105 *

Also Published As

Publication number Publication date
CN108964651A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
US20100039146A1 (en) High-Speed Multiplexer and Semiconductor Device Including the Same
US7852161B2 (en) Complementary ring oscillator with capacitive coupling
US20140320168A1 (en) Level shifter circuit and operation method thereof
US9755623B2 (en) Multi-bit flip-flop with shared clock switch
US8791743B1 (en) Balanced level shifter with wide operation range
WO2014138033A1 (en) Voltage level shifter with a low-latency voltage boost circuit
US9634670B2 (en) Frequency divider and related electronic device
US11404094B2 (en) Transmitter circuitry with N-type pull-up transistor and low output voltage swing
US7768309B2 (en) Low-noise PECL output driver
WO2015112288A1 (en) Apparatus for generating quadrature clock phases from a single-ended odd- stage ring oscillator
US8854105B2 (en) Signal receiver and signal transmission apparatus
CN108964651B (zh) 一种输出电路及电子装置
US10643013B2 (en) Tie-high and tie-low circuits
US10998890B2 (en) Radiation-hardened D flip-flop circuit
CN106953618B (zh) 一种增强型cmos施密特电路
US6781420B2 (en) Symmetric differential logic circuits
US20080018375A1 (en) Level shifter
WO2019239537A1 (ja) 分周回路、通信回路、及び集積回路
CN107526700B (zh) 输入输出接收电路及电子装置
US20130335117A1 (en) Pre-driver and differential signal transmitter using the same
US7977993B2 (en) Signal delay circuit
US20220038101A1 (en) Level down shifter
US8928380B2 (en) Current-mode D latch with reset function and associated circuit
US10333524B1 (en) NAND logic gate with data-independent delay
US20070241796A1 (en) D-type static latch for high frequency circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant