TW401585B - Semiconductor device comprising metal silicide films formed to cover gate electrode and source-drain diffusion layers and method of manufacturing the same - Google Patents

Semiconductor device comprising metal silicide films formed to cover gate electrode and source-drain diffusion layers and method of manufacturing the same Download PDF

Info

Publication number
TW401585B
TW401585B TW087116147A TW87116147A TW401585B TW 401585 B TW401585 B TW 401585B TW 087116147 A TW087116147 A TW 087116147A TW 87116147 A TW87116147 A TW 87116147A TW 401585 B TW401585 B TW 401585B
Authority
TW
Taiwan
Prior art keywords
film
source
silicide
diffusion layer
gate
Prior art date
Application number
TW087116147A
Other languages
English (en)
Inventor
Katsura Miyashita
Hisao Yoshimura
Mariko Takagi
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW401585B publication Critical patent/TW401585B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

^101585
五、發明說明（1) 發明背景 本發明係關於ΜI S (金屬-絕緣體—半導體）結構之半導癉 裝置，特別係關於包含形成金屬矽化物膜覆蓋間極及游^ 汲擴散層之半導體裝置及其製法。 近年來屬於典型M IS結構之CMOS(互補金屬氡化半導艨） 結構之半導體裝置藉由尺寸縮小而於積體程度及作業透展 上達到顯著改良。 隨著尺寸縮小之進展，特別四分之一微米或以下，由聲 生元件如電阻及電容引起的延遲占電晶體之延遲特性成份 比增高’因此絕對需要降低源-汲區及閘極電阻俾達成裝 置之高速作業。 至於降低電阻之手段，已知矽化物結構其中選擇性形成 矽化物膜而覆蓋源-汲擴散層及閘極。為了形成矽化物結 構，具有高熔點金屬如鈦，鈷或錄藉例如濺散方法沉積於 具有源-汲擴散層及閘極形成其上之半導體基材，接著對 基材施加退火處理而將沉積於游—/及擴政層及間極上之高 熔點金屬轉成矽化物，及隨後遂擇性去除未反應之高熔點 金屬。結果藉由自行對正而選擇性於源'及擴散層及閘極 上形成低電阻率之矽化物膜。籍形成石夕化物膜之方法形成 之結構稱作叾夕化物結構。 圖1為剖面圖示例說明使兩矽化物結構之_3結構之場效 電晶體（M0S-FET)之基本構造。如圖所示’一阱形成於 石夕半導體基材1 01内部。由多晶石少組成之閘極1 〇 3形成於阱 1 0 8表面而閘氧化膜1 〇 2夹置於其間。石夕化物膜組成之閘側
第7 f D:\Y87\55134. ptd 401585 五、發明說明（2) 壁膜1 0 4形成於閘極1 〇 3側面上。 又於閘側壁膜1 0 4下方形成淺源-沒擴散層〗〇 5及深源—汲 擴散層1 〇 6。又復矽化物膜i 〇 7形成於深源-汲擴散層1 〇 6上 及閘極1 0 3上。 石夕化物膜1 Q7係如下形成。特定言之，形成深源—汲擴散 層106後’具尚炫點之余屬臈以約30毫微米厚度沉積於包 含深源-汲擴散層1 0 6及閘極ί 0 3之半導體基材上。然後對 深源-汲擴散層106及閘極103上之金屬膜施加退火處理而 將金屬層轉成梦化物層’接著選擇性去除未反應之高熔點 金屬。結果矽化物膜1 07藉由自行對正選擇性於深源—汲擴 散層106及閘極〗03上形成。 〃 圖1所示採用習知矽化物結構之半導體裝置中，需要將 源-沒擴散層形成於深層.若源—汲擴散層形成於淺層時， 源-汲擴散層之矽於形成矽化物結構之矽化物步驟中被消 耗，結果產生接面之滲漏。於形成矽化 化物膜厚度對金屬膜單位厚产之h 乂驟4托之矽 之彻a? π，外二Γ 於形成矽化鈦（Tis込） 石夕化鎳（Nisi)之例之例為3.64及於形成 源需^产意勒若声使用目習知石夕化物膜於M0S~FET形成淺接面作為 f H 淺接面部產生接面渗漏。為了防止接 面渗漏，需要形成深接面作為源—及擴散層。 -接 現在叙述待藉解決之問題。 如前述若深接面形出必：i t η· m ^Κίης-FPT ^ a - 為源-汲擴散層，則產生短通路 應於Μ 0 S F Ε Τ邊顯备。么士 & ♦ ® w* 欠.，具者結果尚要確保閘側壁膜之寬度足
401585 五、發明說明（3) 夠，如此妨礙半導體裝置之微型化。 於使用矽化物結構之例，矽化物膜與矽層間之介面之接 觸電阻及緣接面部電阻相對於於源-汲擴散層之整體寄生 電阻占有相當大比值。如此即使形成於擴散層上之矽化物 膜之片電阻改變，寄生電阻也未顯著變化。接著若寄生電 阻設定為約5 %特性電阻，則可縮小形成於擴散層上之矽化 物膜厚度，但隨著半導體裝置微型化之進展需要消除寄生 電阻。 它方面，為了達到高速作業，需要縮短例如CMOS反相器 之閘延遲時間。為了達到該目的，需要形成一低電阻閘 極。‘ 圖2顯示對各代半導體之閘長度要求設置於源-汲擴散層 上及閘極上之矽化物膜之片電阻。 它方面，若為了簡化起見假定矽化物膜之電阻率與尺寸 無關，亦即若假定所謂之11細線效應"不存在，如此石夕化物 膜之電阻率不會隨著膜變薄而改變，則矽化物膜之片電阻 係與矽化物膜厚度成反比。則需於未來隨著閘長度之縮短 增加設置於閘極上之矽化物膜厚度。 發明概述 鑑於前述情況已經達成之本發明之目的係提供一種半導 體裝置具有矽化物結構，其中沉積於閘極上之矽化物膜製 成比設置於源-汲擴散層上之矽化物膜更厚，故可促進半 導體裝置之微型化及提高作業速度。 另一目的係提供一種製造具有矽化物結構之半導體裝置
D:\Y87\55134.ptd 第9頁 401585
玉、發明說明（4) 之方法，該方法允許製造設置於閘極上之石夕化物膜比°又 於源-ί及擴散層上之石夕化物膜更厚。 、 根據本發明之一方面，意圖達成前述目的，提供一種半 導體裴置包含一源-汲擴散層形成於半導體基材第一 矽化物膜形成於源-汲擴散層上，一閘極形成於設置於半 導體基材上之閘絕緣暝上，及一第二矽化物膜設t於閘極 上且比第一石夕化物膜更厚。 特殊構造之半導體裝置中，設置於閘極上之矽化物膜比 設置於源-汲擴散層上之矽化物膜更厚，因此可促進半導 體裝置之微型化及增高作業速度。 根據 法包含 極於閘 材之步 散層之 擴散層 擇性於 本發 性引進 上，結 散層上 提供 種製造午導體裝置之方 本發明之另一方面 形成一閘絕緣膜於半導體基材上之步驟，形成—閑 絕緣膜上之步驟，形成一源—汲擴散層於半導體美 驟，選擇性引進可抑制矽化反應之原子至源—汲二 步驟，形成具有高熔點金屬膜於閘極上及於源—^ 上之步驟，及轉換高熔點金屬膜成為矽化而 問極上及源及擴散層上形成石夕化物膜之步驟選 明之製造半導體裝置之方法中，抑制矽化原子 ^及擴散層_遲石夕化物膜形成於源_ 展擇 果設置於間極上之石夕化物膜變成比設置於源-I” 之矽化物膜更厚。 仗擴 根據本發明之另一方面 法包含形成一閘絕緣膜於 極於閘絕緣膜上之步驟， ，提供一種製造半導體裝置之方 半導體基材上之步驟，形成—間 开^成一源-沒擴散層於半導懸基
D:\Y87\55134. ptd
頁 第10
401585 五、發明說明（5) 材之步驟，形成可抑制矽化物膜於源-汲擴散層上之步 驟’形成具有高溶點金屬膜於閘極上及於源—汲擴散層上 之步驟，及轉換高熔點金屬膜成為矽化物膜而選擇性於閘 極上及源-汲擴散層上形成矽化物臈之步驟。 根據本發明之特定製法，可抑制矽化之膜例如氧化物膜 選，性形成於源-汲擴散層上而延遲設置於源—汲擴散層上 之高熔點金屬膜之矽化β故設置於閘極上之矽化物膜製作 成比設置於源-汲擴散層上之矽化物膜更厚。 根據本發明之另一方面，提供一種製造半導體裝置之方 法包含形成一閘絕緣膜於半導體基材上 < 步驟，形成一間 極於問絕緣膜上之步驟’形成一 汲擴散層於半導禮^ 材之步驟，形成絕緣臈於閘極上及於源—汲擴散層上=二 驟，減薄絕緣膜而暴露閘極表面但源—汲擴散廣仍保持 絕緣膜覆蓋之步驟，於閘極表面周圍區引進原子而使閘絕 上部變成非晶性之步驟，去除設置於源_浪擴散層上浓 緣膜之步驟，形成具有高熔點金屬膜於開極上及二/而遂擇 w 口 ^0^、，J 干J 擴散層上之步驟，及將高熔點金屬膜轉成矽彳匕物 性於閘極上及於源-汲擴散層上形成矽化物膜之梦 極上 根據本發明之特定製法，非晶性層選擇性形成^之矽牝 部上因而促進間極上部之矽化。如此設置於閘極；^ 膜可製作戒比設置於源-沒擴散層上之矽化物勝A密"^方 物 種製造半導！^威; 根據本發明之另—方面，提供一種製造干〜 形成 法，包含形成間極絕緣膜於半導體基材上之#鱗形成 有閘極形狀之葬晶性石夕獏於閘極絕緣膜上之资雜’
D:\Y87\55134.ptd 第11頁 401585 五、發明說明（6) -汲擴散層於半導體基材之步驟，形成具有高熔點金屬膜 於非晶性矽膜上及於源-汲擴散層上之步驟，及將高熔點 金屬膜轉成矽化物膜而選擇性於非晶性矽膜上及於源-汲 擴散層上形成矽化物膜之步驟。 根據本發明之特殊方法，閘極係使用非晶性矽形成。結 果於閑極上形成矽化物之速率增進，因而使設置於閘極上 之矽化物膜變成比設置於源-汲擴散層上之矽化物膜更 厚。 根據本發明之另一方面，提供一種製造半導體裝置之方 法，包含形成閘絕緣膜於半導體基材上之步驟，形成閘極 於閘絕緣膜上步驟，於半導體基材形成源-汲擴散層之步 驟，選擇性形成矽化物膜於閘極及於源-汲擴散層上之步 驟，形成絕緣膜於設置於閘極上及源-汲擴散層上之矽化 物膜上之步驟，減薄絕緣膜而暴露出設置於閘極上之矽化 物膜表面，但設置於源-汲擴散層上之矽化物膜保持以絕 緣膜覆蓋之步驟，及進一步於暴露矽化物膜表面上形成矽 .化物膜之步驟。 本發明之特殊製法中，矽化物膜係藉已知方法形成，接 著以絕緣膜覆蓋半導體基材全表面。然後設置於閘極上之 矽化物膜表面選擇性暴露於外側，接著進一步於設置於閘 極上之暴露矽化物膜上選擇性形成矽化物膜。結果設置於 閘極上之矽化物膜變成比設置於源-汲擴散層上之矽化物 膜更厚。 又根據本發明之又另一方面，提供一種製造半導體裝置
D:\Y87\55134. ptd 第12頁 ^01585 五、發明說明⑺ 方法’包含形成閘極絕緣膳於半導體基材上之步驟，形 閘極於閘絕緣膜上之步骤，形成源-汲擴敎層於半導體 材之步驟，形成具高嫁點金屬膜於閘極上及源-褒擴散 ^ ^之步羯，將高熔點金屬轉成石夕化物膜而選擇性形成石夕 2為獏於閘極及於源_汲擴散層上之步驟，形成絕緣膜於 於閘極上及源-汲擴散層上之梦化物膜上之步驟’減 潯絕緣膜而暴露出設置於閘極上之矽化物膜表面但設置於 ，_J及擴散層上之石夕化物膜保持以絕緣膜覆蓋之步驟形 成，熔點金屬瞑於設置於閘極上之矽化物膜上之步驟，及 將尚嫁點金屬膜轉成石夕化物膜而於先前形成於閘極上之石夕 化物膜上選擇性形成矽化物膜之步驊。 从本發明之特殊製法中，矽化物膜係藉已知方法形成’接 著以絕緣獏覆蓋半導體基材全表面。然後設置於閘極上之 矽化物膜表面選擇性暴^於外側，接著進一步選擇性形成 石夕化物臈於先前形成二閘極上之矽化物膜上。如此設置於 閑極上之矽化物獏可變成比設置於源—汲擴散層上之矽化 物瞑更厚。 本發明之其他目的及優點將陳述於後文說明，部分將由 說明中顯然自明或可經由實施本發明習得。本發明之目的 及優點可利用後文特別指出之設備及組合實現及獲得。 、， 圖式之簡單說明 併述於此構成本說明書之一部分之附圖示例說明本發明 之目前較佳具體例，連同前文概略說明及後文較佳具體例 之詳細說明用於解釋本發明之原理。
401585 五、發明說明（8) 圖1為剖面圖舉例說明使用矽化物技術具有MOS結構之半 導體裝置之基本構造； 圖2為線圖顯示各代半導體之閘長度要求之設置於源-浪 擴散層上及閘極上之矽化物膜之片電阻； 圖3為線圖顯·示為各代半導體之閘長度要求之設置於源-波擴散層上及.閘極上之石夕化物膜之厚度； 圖4為剖面圖顯示根據本發明之第一具體例具有矽化物 結構之半導體裝置之構造； 半導體裝置之閘 圖5為線圖顯示閘極電阻對〇 . 2 5微米代 延遲時間之影響； 體例之修改具有 圖6為剖面圖縣— 矽化物結構之半道不根據本發明之第一具 用牛導體萝罢· 體例包含於製造 方法之步驟； 體例包含於製造 圖7為剖面圖鉬— 置， 圖8為剖面圖 _二 具有圖4所示石夕化，x據本發明之苐一具 驟； 物結構之半導體裝置 具有圖4所示矽；;=根據本發明之第二具 圖8為刦石向„物結構之半導體裝置之 之方法之另一步 圖9為剖面圖顯厂 具有圖4所示發化7^根據本發明之第二具體例包含於製造 驟； 物結構之半導體裝置之方法之另一步 圖1 0為剖a 」面圖顯；』 具有圖4所示石夕仏、根據本發明之第二具體例包含於製造 驟； 物結構之半導體裝置之方法之另一步 d面圖每_ J __ , 根據本發明之第二具體例包含於製造
圖11為匈 五、發明說明（9) 具有圖4所示矽化物沾 驟； 、"°構之半^體裝置之方法之另一步 圖1 2為剖面圖顯示根恭 〃— 具有圖4所示矽本奴月之弟二具體例包含於製造 驟； 夕物結構之半$體裝置之方法之又另一步 圖1 3為剖面圖|具示板據太益^日々结_ 星有au m - π π ^ 據本發明弟三具體例包含於製造 m: 結構之半導體褒1之方法之步驟； 且ί圖δ所圖顯示根據本發明之第三具體^含於製造 八有圖δ所不矽化物結構之半導體裝置之方法之另一步 驟； 圖1 5為剖面圖顯示根據本發明之第三具體例包含於製造 具有圖6所示矽化物結構之半導體裝置之方法之一井 驟； ’y 圖1 6為剖面圖顯示根據本發明之第三具體例包含於製造 具有圖6所示矽化物結構之半導體裝置之方法之另一步# 驟； 圖1 7為剖面圖顯示根攄本發明之第三具體例包含於製造 具有圖6所示梦化物結構之半導體裝置之方法之另一步 驟； 圖1 8為剖面圖顯示根據本發明之第三具體例包含於製造 具有圖6所示珍化物結構之半導體裝置之方法之又另一.·步 驟； 圖1 9為剖面圖顯示根據本發明之第四具體例包含於製造 具有圖4所示石夕化物結搆之半導體裝置之方法之步驟；
D:\Y87\55134.ptd 五、發明說明（10) 圖20為剖面圖顯示根據本發明之第四具體例包含於製造 具有圖4所示矽化物結構之半導體裝置之方法之另一步 驟； 圖2 1為剖面圖顯示根據本發明之第四具體例包含於製造 具有圖4所示矽化物結構之半導體裝置之方法之另一步 驟； 圖22為剖面圖顯示根據本發明之第四具體例包含於製造 具有圖4所示矽化物結構之半導體裝置之方法之另一步 驟； 圖2 3為剖面圖顯示根據本發明之第四具體例包含於製造 具有圖4所示矽化物結構之半導體裝置之方法之另一步 驟；. 圖24為剖面圖顯示根據本發明之第四具體例包含於製造 具有圖4所示矽化物結構之半導體裝置之方法之又另一步 驟； 圖2 5為剖面圖顯示根據本發明之第五具體例包含於製造 具有圖4所示矽化物結構之半導體裝置之方法之步驟； 圖2 6為剖面圖顯示根據本發明之第五具體例包含於製造 具有圖4所示矽化物結構之半導體裝置之方法之另一步 驟； 圖2 7為剖面圖顯示根據本發明之第五具體例包含於製造 具有圖4所示矽化物結構之半導體裝置之方法之又另一步 驟； 圖28為剖面圖顯示根據本發明之第六具體例包含於製造
D:\Y87\55134.ptd 第16頁 遂02585 五、發明說明（II) 具有圖4所示矽化物結構之半導 圖29為剖面圖顯示根據本發明、且之方法之步驟，· 具有圖4所示矽化物結構之半導苐六具體例包含於製造 驟； 賤衷置之方法之另一步 圖30為剖面圖顯示根據本發阴 + 具有圖4所示矽化物結構之丰導第六具體例包含於製造 驟； 體裝置之方法之另一步 圖31為剖面圖顯示根據本發明 具有圖4所示矽化物結構之半導 六具體例包含於製造 驟，·及 ^體裝置之方法之另一步 圖3 2為剖面圖顯不根據本發明夕结 具有圓4所示矽化物結構之半導 ”體例包含於製造 驟。 于肢裝置之方法之又另—步 發明之詳細說明 現在參照附圖敘述本發明之若 Γ故 《 , 丁具體例0 [弟一具體例] 現在說明具有矽化物結構之半導丄 一具體例。 千蛉體裝置作為本發明之第 =別圖4為剖面圖顯示具有矽化物結構之半導體 如圖所示，元件隔離區4形成於發半導體 及=6形成於界定於二毗鄰元件隔離區4間之元件形 又由矽化物膜組成之閘絕緣膜8形成於a入认__灿， 之主動元件區。 开/成於包含於凡件形成區 由多晶矽膜丨0及矽化物膜1 2形成於多晶石夕膜丨〇上組成之 五、發明說明（〗2) ---- 多晶石夕化物型閘極係形成於閘絕緣膜8上。矽化物膜丨2包 含例如矽化鈦CTiSi2)膜，矽化鈷（C〇Si2)膜或矽化鎳 ^ (Ni Si)膜。又各自由氮化矽膜組成之閘侧壁膜14係於 二侧壁上形成。 作為源區或及區之淺擴散層^ 6形成於阱6內而位於閘侧 壁膜14下方。又也作為源區或汲區之深擴散層1 8係相對於 閘極形成於淺擴散層1 6外側。又復矽化物膜20係形成於深 擴散層18上。矽化物膜20例如係由矽化鈦（TiSi2)膜，石夕 化钻（CoSi2)膜或石夕化鎳（NiSi)膜組成。 前述具矽化物結構之半導體裝置中’形成於含括於閘極 之多晶石夕暝10上之石夕化物膜12之厚度至少為形成於構成源 或汲區之深擴散層18上之矽化物膜20厚度之1.2倍，較佳 至少2倍。例如含括於閘極之矽化物膜12厚度設定為6 〇毫 微米或以上，形成於深擴散層1 8之矽化物膜2 0厚度設定為 50毫微米或以下。 製作含括於閘極之矽化物膜1 2厚度至少為位於深擴散層 18之矽化物膜2(3之厚度之1.2倍之理由如下。 特定言之，圖5為線圖顯示於0.25微米半導體代（使用 H S a k u r a i模式計算）由閘極電阻對閛延遲時間產生的影 響。線圖橫軸為含括於閘極之矽化物膜厚度對位於源-汲 擴散層上之矽化物膜厚度之比，亦即Tg/Tsd ’包括位於源 -汲擴散層上之矽化物膜電阻固定於1〇〇 [歐姆/平方]之 例。它方面作圖於線圖縱軸為閘延遲時間劣化（△ τ pd/ r pd)。 “閘延遲時間劣化”表示因閘電極電阻引起電晶
D:\Y87\55134. ptd 第〗8頁 402585 五、發明說明（13) 體之特性閘延遲時間之劣化速率。計算條件為：△ r pd/ ^Pd=(l/3) x (Rg xCg/ τ pd)2 > τ pd = 30 Ps > 〇g = L x W x 6 fF /平方微米= 微禾’L = 0.25微米及歐姆/平 方0
假設設計電路時最 _____ - —，- X U ^- >U 種情況下需瞭解含括於閘極之矽化物膜厚度須至少為位於 源-沒擴散層上之石夕化物膜厚度之1. 2倍俾抑制因間極電阻 引起之劣化於5% (0.05)或以下。 前述"Sakurai 模式"敘述於 “IEEE Tram 〇n £D， ED-32，2’ Feb· 1 98 5’ pp. 370 -374，’ 於VLSI 之閘極RC 延遲效應’，作者T. Sakura i 及Τ. I izuka，，。 &本發明之第一具體例中’矽化物膜1 2及矽化物膜2 〇可為 前述矽化鈦膜，矽化鈷膜及矽化鎳瞑中之任一者。也可使 此等矽化物膜12及20由具高熔點.之金屬矽化物纟且成。 一=述具體例=閘絕緣膜8係由石夕氡化物膜組成。另外另 緣膜如带氮化物膜或石夕g/ 8。又石夕半導體基材2可且有物膜J可用作閘絕緣膜 如前述，本發明之第電率之任-者。 眩丨9并，#长L由 八肢例中’含括於閘極之矽化物 膜12形成為比廣泛用於習知半 源-…層上之石夕化物膜丄=裝置之膜更厚。又位於 裝置之膜更薄。也需注意根據比廣用於習/半導體 體裝置包括矽化物結構，苴中x j之苐一具肢例之半導 化物膜202!. 2倍。本發明之 化物膜12之厚度至少為矽 可降低閘極電阻，同時X —具體例使用之特殊構造 、戈减〜汲擴散層接面之漏電
五、發明說明（14) ^ 流。如此可提供可以古“ 現在描述具有石夕業之微型化㈣電晶體。 之第一具體例之修^ 構之另一半導體裝置作為本發明 特定言之，圖6顧+曰士 造，其為本發明之第具有體ζ化物結構之半導體裝置之構 例中，閘側壁膜14形成為霜甚/改。圖4所示第一具體 侧面。圖6所示修改中/开^ 1由矽氮化物膜組成之間極兩 膜22替代含括於圖4所示^ ^ =矽氡化物膜組成之閘側壁 係由矽氮化物膜組成。圖6 ^裳置之閘側壁膜1 4，該膜 於圖4所示裝置。因此對圖4及7半導體裝置之其他部分等 編號而删除其說明。 之此等部分給予相同參考 圖δ所不修改中，含括於閘極 廣用於習知半導體裝置之膜更厚夕化物臈12形成為比較 石夕化物膜20形成為比廣闬於習二二又位於閘極擴散層上之 而注意’根據圖6所示修改之半半導體裝置之膜更薄。也 構，其中矽化物膜1 2厚度至少為¥體襄置包括石夕化物結 修改使用之特定構造可降低&極:化物膜20之1. 2倍。本 擴散層接面之漏電流。如此可='随同時抑制於淺源-汲 M1S電晶體。 供可高速作業之微型化 假設於本修改例設計電路時最 15微米。此種情況下由圖5可知含通路寬度W設定為例如 厚度要求至少為位於源-汲擴散^括於閘極之矽化物膜.1 2 俾如同第一具體例，抑制因間極上之石夕化物膜20之1·2倍 5%(0· 0 5)或以下。因此含括於:阻弓丨起之劣化於 甲亟之矽化物膜1 2形成為位
第20胃 D:\Y87\55134. ptd 401585 五、，發明說明（15) 於源—汲擴散層上之矽化物膜1 2之至少1. 2倍厚。 [第二具體例] 現在說明製造圖4所示第一具體例之半導體裝 矽化物結構作為本發明之第二具體例之方法。第二、且、有 中，各矽化物膜12及20係由矽化鈦組成。又石夕 &其歹j 2具有p-型導電率。 7牛導體基材 圖7至1 2為剖面圖合併顯示根據本發明之第三且 半導體裝置之製法。本發明之第二具體例之方—法中絮例止之 據本發明之第一具體例及具有矽化物結構且如 ^又 半導體裝置。 口 4所不之 第一步騾中，元件隔離區4係藉埋置元件分隔 於13-型矽半導體基材2A上形成於深度約30〇毫微' ^ 所示。然後緩衝氧化物膜以厚度約1〇毫微米形成、’圖1 鄰元件隔離區4間之元件形成區之p—型矽半導體基材\八於毗 於緩衝氧化物膜形成後，n__6，p—阱24及 型石夕半導體基材2A上之元件形成區離 子植入係於哥常用於形成此等區之條件下進行。例如 厘米劑量下植入。為了於^型阱δ形成通路^區 10 二t-型严6，碟離子（P-)係於5〇〇 keV之加速能及於 子（Β )係於50 keV之加速能及於1.5 χ1〇13厘米-2劑量下植
入。為了形成Ρ-型阱24，硼離子（Β+)係於26Q 能及於2 XI 〇丨3厘米-2劑量下植入。又兔7认 里广徂 人為了於P -型辨24形成 通路區，璃:離子·（p-')# kpV 、± 於ΐόυ keV之加逮能及於1〇><1〇ι3
厘米劑量下植入。 離子植入步驟後，緩衝氧 方法或LPCVD方法形成厚2,5毫=:除^接著藉熱氧^ 化物膜組成之閘氧化物8。块後开/成.宅微米之由矽氧 LPCYD方法以200毫微米厚开ς成^極之多晶碎膜10藉 例如LPCVD方法以3Γ毫微厚閑絕緣_上，接著藉 :護膜。 υ毫微未厚度形成矽化物膜26作為閘極 又矽化物膜26塗布以光化抗蝕膜， Χ_光照相術方法或電子束曝井方沬射7者譜微衫術方法、 ^ % 丁不聲尤方法對光化 樣，接著藉反應性離子蚀彡,丨< R丨Ε 1 # 、 及多晶柳Q而形成閑極D(iE)方法…氧化物膜26 又作為源區及汲區之淺擴散層16，2 8 形成因而製備圖7所示結構。離子植入係於尋件；J 行。例如為了形成4淺擴散層16，BV離子係於1〇 kev之加 速能及於5. 0X10帛米-2劑量下植入。它方面為了形成淺 擴散，28，砷離子（A〇係於15 keV加速能及於5.〇χΐ〇 厘求〜劑量下植入。 於次一步驟，矽氮化物膜係藉LPCVD方法沉積於ρ—型矽 半導體基材2Α之全表面上，接著經由RIE方法各向異性蝕 刻矽氮化物膜而形成閘側壁膜14於閘極側面上，如圖8所 示。然後深擴散層18及3 0藉離子植入方法分別形成於n—型 阱6及ρ-型阱24。離子植入係於尋常條件下進行。例如用 於形成深擴散層18，BF2 1015厘米4劑量下植入。 離子係於30 keV加速能及於4. Ox 它方面為了形成淺擴散層30，砷離
D:\Y87\55134. ptd 第22頁 «»1585 五、發明說明（17) 子（As+)係於5 0 keV加速能及於4. 〇 X 1〇15厘米-2劑量下植 入 0 離子植入步驟中，作為閘極之多晶矽膜1〇也透過矽氧化 物膜26以雜質攙雜。诨此攙雜的雜質藉由RTA施加激發退 火處理而激發，結果各該深擴散層1δ，3〇及形成閘極之多 晶矽膜10允許具有雜質濃度至少^ 厘米4。圖8顯示 於形成深擴散層1 8及3 0之離子植入步驟後之結構。 18 ί3: ί ΐ I 離子係於低加速能下分別植入深擴散層 =30之表面區18a及3〇a。於此步驟可植入氮離子或氧離 :替，，離子。，子植入係於3至1〇 keV之加速能及約1〇 / Χ1^°厘米2劑量下進行。注意位於深擴散層 —a之閘氧化物臈8被去除或於形成閘侧壁膜1 4之步 驟钱刻顯著變薄，、结果為了形成表面區i8a，3〇a之 广子f入並未受閘氧化物膜8抑帝J。它方面因多晶石夕膜 晶矽膜ι〇内。 焱盘故亂離子並未植入形成閘極之多 用：。：如士 3於矽層之氟、氮及氧原子抑制矽層之矽化作 ®入深擴散層18，3〇之表面區18a，30a之氟，氮 擴散層18及30分/之表形成。圖9顯示形成深 A 一丰趣+ W之表面區Ua及3〇a後之結構。 _ ““，如極保^之石夕氧化物膜26係藉濕式银 滅散方法形成於全表，鈦層32以4°毫微米厚度藉 表面’如圖11所示，接著藉rTAM7〇〇=»c
^1585 五、發明說明（18) 施加加熱處理歷3 〇秒。藉由此種加熱處理，位於作為閘極 之多晶矽膜10上及位於深擴散層18及30上之鈦層被轉成石夕 化鈦層。然後未反應鈦如圖1 2所示經由以由硫酸及過氧化 氳组成之混合溶液處理而選擇性去除，接著藉RT A於8 5 0 施加加熱處理歷2 〇秒。結果矽化欽膜12及2 0分別選擇性形 成於作為閘極之多晶矽膜10上及深擴散層1δ，3〇之表面區 1.8 a，3 0 a。 如前述’抑制金屬矽化之氟原子分別含於深擴散層丨8， 30之表面區18a，30a因而降低矽化鈦膜2〇於表面區I8a， 3〇a形成速率。它方面，位於多晶矽膜1〇上之鈦層之矽化 作用未受延遲，如此矽化鈦膜12以尋常形成速率形成於 曰 » ^ 曰曰石夕膜1 0上。如此允許位於多晶矽膜丨〇之矽化鈦膜丨2具有 厚度至少為位於深擴散層18，30上之矽化鈦膜20厚度之 1. 2 倍。 根據本發明之第一具體例顯示於圖4之具有矽化物結構 之半導體裝置可藉前述步驟製備。相，M〇s —FET之尋常製· 法可用於隨後製造半導體裝置之各步驟。 如前述’本發明之第二具體例中，抑制矽化之原子選擇 性植入單獨源-沒擴散層之表面區因而延遲矽化物膜於源〜 及擴散層之形成，而可製備具有矽化物結構之半導體裝 置’其中該位於源-汲擴散層上之矽化物膜係比位於閘極 之石夕化物膜更薄。如前述，要緊地於本發明位於閘極之矽 化物膜厚度至少為位於源-汲擴散層之矽化物膜之2倍。 别述第二具體例中’各該含括於閘極之矽化物膜1 2及位
D:\Y87\55134. ptd 第24頁 五、發明說明（19) 散Λ上之石夕化物膜20係由石夕化鈦組成。但此等 於石夕化鈦膜。特別此等石夕化物膜 < 由具有 南熔=金屬如鈷或鎳之矽化物組成。 又則述第二具體例中閘絕緣膜8包但其 他絕緣膜如石夕氮化物膜或石夕氧氮化物膜可氧用於物替代梦氧化 物膜供形成間絕緣膜8。又P-型石夕半導體基材用於前述第 -具體例。但也可使用Ω_型⑦半導體 。 [第三具體例] 、本發明之第三具體例係關於圖6所示具有矽化物結構之 半導體裝置之製造，其為根據本發明之第一具體例之半導 體裝置之修改。第三具體例中如第二具體例，石夕化物膜工2 ΐ由石夕化鈦膜組成。又用於第三具體例之矽半導體基 材2Α屬於ρ-型導電库。 、，13至18為剖面圖令併顯示根據本發明之第三具體例之 ί t1裝置之製法。第三具體例係有關具有圖6所示矽化 、-〇才之、體裝置之製造，其為根 一 例之半導體裝置之修改。 又月之弟’、體 第一步驟中，元件隔離區4藉由如圖13所示之埋置元件 隔離方^法如同第二具體例形成於Ρ—型矽半導體基材2A上於 約3 0 0毫微米深度。然後緩衝氧化物膜以約丨〇毫微米厚声、 形成於P-型秒半導體基材2A表面上於位於二毗鄰元件八 區4間之元件形成區。 離 於形成緩衝氧化物膜後，n-型阱β，p_型阱24及通路區 係藉離子植入方法於ρ—型矽半導體基材24上之元件形成?°區
D:\Y87\55134. ptd 第25頁 ^01585
^ j離子植入係如同第二具體例於尋常條。 ί去除緩衝氧化物膜，接著藉熱氧化方法或LPCVD方法形、 i ϊ米至6_〇毫微米之由矽氧化物膜组成之閘絕 絕緣膜8上ϊϊ極之多晶矽膜1〇係藉lpcvd方法形成於閘 、巴緣膜δ上，接著藉例如LPCVD方法形成厚度3〇毫微米之 氮化物膜40用以保護閘極。 麥如此形成之矽氬化物膜4Q塗布以光化抗蝕膜，接著藉微 影術方法丨X-光照相術方法或電子束曝光方法對光化^蝕 膜製作圖樣。然後矽氮化物膜4〇及多晶矽膜丨〇利用反應性 離子蝕刻（R I E )方法蝕刻而形成閘極。 一 閘極形成後’作為源-汲區之淺擴散層丨6及28係藉離子 植入法分別於η-型阱6及P-型阱24形成。如第二具體例， 離子植入係於尋常條件下進行。圖1 3顯示所得結構。 次一步驟中，矽氧化物膜藉LPCVD方法沉積於ρ-型矽半 導體基材2Α全表面上，接著利用rie方法應用各向異性蝕 刻至矽氧化物膜而形成閘側壁膜2 2於閘極侧面上，如圖j 4 所示。然後作為源-汲區之深擴散層1 8及30係藉離子植入 法分別於η -型阱6及ρ -型阱24形成。離子植入如第二具體 例係於尋常條件下進行。 須注意作為閘極之多晶石夕膜1 〇也透過石夕氮化物膜4 〇於離 子植入步驟以雜質攙雜用以形成深擴散層及30。因此攙 雜雜質藉RTA經由激發退火處理而激發，結果各該深擴散 層1 8，3 0及作為閘極之多晶矽膜1 〇允許具有雜質濃度至少 1. 0 X 1 02°厘米_3。圖1 4顯示所得結構。
D:\Y87\55134.ptd 第26頁 ^^1585 五、發明說明（21) 次一步驟中，如圖15所示矽氧化物膜42藉熱氧化法或化 學氧化法以3.0毫微米至5.0毫微米厚度形成於深擴散層18 及30上。然後用於保護閘極之矽氮化物膜4〇如圓i 6所示使 用例如熱磷酸藉濕式敍刻去除。此楂條件下僅微量天然氧 化物膜單獨存在於作為閘極之多晶矽膜i 〇上。它方面，石夕 氧化物膜42保持於擴散層18及30上未被去除。 又如圖17所示’鈦層44係以40毫微米厚度藉濺散法沉積 於全表面上，接著於7〇〇 °c藉RTA經由施加加熱處理歷3〇 秒。藉此加熱處理，位於作為閘極之多晶矽膜1 〇上及位於 深擴散層1 8及3 0上之鈦層轉成矽化鈦膜。然後未反應鈦層 如圖18所示使用硫酸及過氧化氫组成之混合溶液藉選擇性 去除法選擇性去除，接著藉RTA於850 °C施加熱處理歷20 秒。結果矽化鈦膜1 2及2 0選擇性形成於作為閘極之多晶矽 膜1 0上及單獨形成於深擴散層1 8，3 0上。 如前述，厚矽氧化物膜42形成於深擴散層18及30，結果 鈦層44被消耗至某種程度用以還原石夕氧化物膜42所含氧。 接著矽化鈦膜20以低速率於深擴散層18及30上形成。它方 面位於多晶石夕膜1 〇上之鈦層4 4之石夕化反應未受抑制，結果 矽化鈦膜1 2係以尋常速率形成。如此允許形成於多晶矽膜 10上之矽化鈦膜12具有厚度至少為形成深擴散層18及30上 之矽化鈦膜2 0厚度之1. 2倍。 - 如圖6所示具有矽化物結構之半導體裝置係為根據第一 具體例之半導體裝置之修改係藉由前述步驟製備。相信尋 常MOS-FET製法可用於隨後製造半導體裝置之各步驟。
D:\Y87\55134.ptd 第27頁 叫 J5S5 五、發明說明（22) ~ '一~' ' ' 如前述、，根據本發明之第三具體例，氧化物膜選擇性單 獨形成於源-严擴散層上。結果位於氧化物膜上之鈦層被 邙分消耗供還原氧化物膜所含氧，因而延遲矽化鈦膜於源 -汲擴散層上形成。接著可製備矽化物結構之半導體裝 置，其中形成於閘極上之矽化物膜比形成於源—汲擴散層 上之矽化物膜更厚。注意形成於閘極上之矽化物膜至少為 形成於源- >及擴散層上之矽化物膜厚度之丨.2倍。 相反地:可形成矽氧化物膜於作為閘極之多晶矽膜丨〇上 及，，矽氮化物膜用以形成閘側壁膜22。此種例中，形成 碎巧1 〇上之妙氧化物膜係於形成石夕氮化物膜於深擴 "f上後藉濕式蝕刻去除，俾使用於深擴散層1 8及 30 士之矽氮化物膜作為抑制鈦層矽化之膜。 於：m〜體例中，各該含括於閘極之矽化物膜12及位 灰源-汲擴散層上之矽化物膜20係由矽 矽化物膜無需限於矽化鈦膜。肖別…〜级a成仁此荨 离炫駄仝屬& ^ 4 膜特別此寺矽化物膜可由具有 问熔點金屬如鈷或鎳之矽化物組成。 又別述第三具體例中閘絕緣膜8包含矽氧化 他絕緣膜如矽氮化物膜或矽氧氮化物 -〃、 物膜供形成閘絕緣膜8。-型、了用於替代矽乳化 -且栌你丨^ U P ^'夕牛導體基材用於前述第 一 /、 仁也可使用η-型矽半導體基材。 Γ第四具體例] 何 本發明之第四具體例係關於製 構之半導體裝置，棍攄太it八有圖4所不矽化物結 关乃根據本發明之第一且辦V , . ^ 裝置。第四具體例中，如同第二且 /、體例之半V體 ，、體例，矽化物膜1 2及2 0
D:\Y87\55134. ptd 第28頁 ^^1085 ^^1085 五、發明說明（23) 係由矽化鈦膜組成 屬於P-型導電率。
又用於第四具體例之矽半導體基材2八 、圖19至24為剖面圖合併顯示根據本發明之第四具體例之 半導體裝置之製法。第四具體例係關於具有圖4所示石夕 物結構之半導體裝置之製造，該結構為根據 具體例之半導.體裝置。 万之第一 第一步驟中，元件隔離區4係如圖19所示藉埋置元件分 隔方法形成於P-型矽半導體基材2A於約3 〇〇毫微米深度： 然後緩衝氧化物膜係以約！ 〇毫微米厚度形成於p_型石夕"半°導 體基材2 A表面上於位於二毗鄰元件隔離區$間之元件开< 區。 /攻 於形成緩衝氧化物膜後，η-型阱6、p-型胖24及通路區 係藉離子植入於元件形成區於ρ-型矽半導體基材2Α上开/ 成。離子植入如同第二具體例係於尋常條件下進行。然後 緩衝氧化物膜被去除，接著藉熱氧化法或LPCVI)法形成y 度為2. 5毫微米至6. 0毫微米之由矽氧化物臈組成之閘絕緣 膜8。又作為閘極之多晶麥膜1〇係以2〇〇毫微米厚度夢 LPCVD法形成於閘絕緣膜&上。 ^ 如此形成之多晶矽膜1 0塗布以光化抗银膜，接著藉微影 術方法、X-光照相法或電子束曝光法對光化抗蝕膜製作^ 樣。然後多晶矽膜10利用反應性離子蝕刻（RIE)方法飯刻 而形成閘極。 形成閘極後’作為源-汲區之淺擴散層〗6及28藉離子植 入法分別形成於η-型阱6及P-型阱24。離子植入如同第二
401585 五、發明說明（24) 具體例係於尋常條件下進行。 次一步驟中，矽氮化物膜係藉LPCVI)方法沉積於p—型矽 半導體基材2 A全表面上，接著利用方法對矽氮化物膜 施加各向異性蝕刻而形成閘侧壁膜丨4於閘極侧面上。然後 作為源-没區之深擴散層1 8及3〇藉離子植入法分別形成於 η-型味6及P-型牌24。離子植入如同第二具體例係於尋常 條件下進行。 須注意離子植入係直接施用於作為閘極之多晶矽膜丄〇 結果多晶矽膜1 0被高濃度雜質攙雜。因此攙雜雜質係藉 RTA之激發退火處理激發’結果各該深擴散層18，3〇及作 為閘極之多晶矽膜1 〇含雜質濃度至少丨 〇 X 1 〇2〇厘米_3。圖 1 9顯示所得結構。 次一步驟中例如由BPSG組成之絕緣膜5〇藉^以^方法以 約6 0 0毫微米厚度形成於全表面上，如圖2〇所示。然後絕 緣膜50表面藉CMP(化學機械拋光）方法平坦化，接著藉cMp 方法或R I E方法進行回蝕刻而以多晶矽膜丨〇作為止層。結 果多晶矽膜10表面選擇性暴露於表面，如圖21所示。 人v驟中錯離子藉離子植入法選擇性植入作為鬧 之多晶石夕膜1〇之表面區，該離子植入法如圖22所示係 加速忐下進行。相信可植入硼、矽、砷或銻離子替代錯雜 二。此步驟之離子植入係於加速能3至1〇 keV於約j ::離 j Λ X1QH2劑量進行。結果多晶石夕膜10表面命總 庐^ f生而形成非晶性層5 2。須注意多晶矽膜丨〇以== 覆盍以絕緣膜50，如此則離子未植人特定區。 卜&域
401585 五、發明說明（25) 業界已知金屬之石夕化反應於矽層具非晶性表面之例被增 進。如此形成於作為閘極之多晶石夕膜1 0上之非晶性表層5 2 可於隨後步驟促進石夕化物骐形成於多晶矽膜10。圖22顯示 所得半導體裝置結構° 如圖2 3所示，絕緣膜5 〇係於隨後步驟使甩氟化銨藉濕式 银刻去除。須注意於形成非晶性表層5 2後未施加熱處理， 結果多晶石夕膜1 0表面區保持非晶性。 次一步驟中，鈦層藉濺散法以40毫微米厚度沉積於包括 多晶矽膜10之全表面上，接著於7〇〇 °c藉!^'施加熱處理歷 3 0秒。藉此熱處理，位於作為閘極之多晶矽膜丨〇上及位於 深擴散層18及30上之鈦層被轉成矽化鈦膜。然後未反應冬 鈦層使用硫酸及過氧化氫組成之混合溶液藉選擇性去除法 選擇性去除’接者藉R T A於8 5 0 °C施加加熱處理歷2 0秒。結 果石夕化欽膜1 2及2 0分別選擇性形成於作為閘極之多晶石夕膜 10上及深擴散層18，3〇上。 須注意’如前述作為閘極之多晶矽膜丨〇包括非晶性表層 52 ’因而促進矽化鈦膜丨2於多晶矽膜丨〇上形成。它方面， 未特別增進位於深擴散層1 8及3 0上之鈦層之矽化反應。換 言之’位於深擴散層1 8及3 0上之矽化物鈦膜2 0係以尋常速 率形成。如此位於多晶矽膜1 0上之矽化鈦膜1 2製作成至少 為位於深擴散層18, 20上之矽化鈦膜2(3厚度之1.2倍。. 具有圖4所示矽化物結構之半導體裝置，其為根據第一 具' 11例之半導體裝置係藉前述步驟製備。相信MOS-FET之 尋常製法可用於製備半導體裝置之隨後各步驟。
D:\Y87\55134. ptd 第31頁 401585
'如前述根據本發明之第四具體例，— 成於作為閘極之多晶矽膜1 〇之上表而1晶性層選擇性形 矽化。結果可製備矽化物結構之=J而單獨促進閘極之 閑極上之石夕化物膜比形成於源。及擴=體&裝置，纟中形成於 厚。特定言之，形成於閘極之矽化；^散胺層上之矽化物膜更 ’及擴散層上之石夕化物膜厚度之i 2:嗅至少為形成於源- 前述第四具體例中’含括於閘極之 _ ^ ^ ^ 又石夕化物膜1 2及位於源 一没擴散層之珍化物膜20係由破化鈦組成。但此等矽化 膜無需限於妙化欽膜。特別梦化物膜係由具高熔點金屬如 礙或鎳之矽化物組成。 又閘絕緣膜8係於前述第四具體例由矽氧化物膜組成。 但其他絕緣膜例如矽氮化物膜或矽氡氮化物膜可用於替代 矽氧化物膜供形成閘絕緣膜8。又p-型矽半導體基材用於 前述第二具體例。但也可使用η-型矽半導體基材。 [第五具體例] 本發明之第五具體例係關於製造具有圖4所示矽化物結 構之半導體裝置，其乃根據本發明之第一具體例之半導體 裝置。第五具體例中’如同第二具體例，矽化物膜1 2及2 0 係由矽化鈦膜组成。又用於第四具體例之矽半導體基材2 A 屬於p-型導電率。 圖25至27為剖面圖合併顯示根攄本發明之第五具體例之 半導體裝置之製法。第五具體例係關於具有圖4所示碎化 物結構之半導體裝置之製造’該結構為根據本發明之第一 具體例之半導體裝置。
D:\Y87\55134. ptd 第32頁 401585
第一步驟中，元件隔離區4係如圖25所示藉埋置元件分 隔方法形成於P-型矽半導韙基材以於約3〇〇毫微米深度: 然後缓衝氧化物膜係以約丨〇毫微米厚度形成於p _型矽半導 體基材2A表面上於位於二毗鄰元件隔離區4間之元件形成 區。 Θ 於形成緩衝氧化物臈後，n—型阱6、p—型阱24及通路區 係藉離子植入於元件形成區於p_型矽半導體基材以上形 成。離子植入如同第二具體例係於尋常條件下進行。^後 缓衝氧化物膜被去除，接著藉熱氧化法或LPCVI)法形成厚 度為2. 5毫微米至6 _ 0毫微米之由矽氧化物臈組成之間絕緣 膜8。又作為閘極之非晶性矽膜6〇係以2〇〇毫微岽厚度藉、 LPCVD法开）成於閘絕緣膜8上。 如此形成之非晶性砍膜60塗布以光化抗蝕膜，接著藉微 影術方法' X-光照相法或電子束曝光法對光化抗蝕骐^作 圖樣。然後非晶性石夕膜6 0利用反應性離子蝕刻（R I g )方法 钱刻而形成閘極。 形成閘極後，作為源-汲區之淺擴散層丨6及28藉離子植 入法分別形成於n-型阱6及P-型阱24。離子植入如同第二 具體例係於尋常條件下進行。
一次一步驟中，矽氮化物膜係藉LPCV])方法沉積於ρ—型石夕 半導體基材2 A全表面上’接著利用r I ε方法對石夕氮化物膜 施加各向異性蝕刻而於作為閘極之非晶性矽膜δ 〇側面上形 成閑側壁膜14。然後作為源-汲區之深擴散層18及3〇藉離 子植入法分別形成於η-型阱6及ρ_型阱24。離子植入如同
第二具體例係於尋常條件下進行。 曰，庄意為了防止非晶性矽膜6〇轉成多晶矽膜，於沉積非 =$秒層6 0後須儘可能避免加熱處理步驟。圖2 5顯示所得 丰導體裝置結構。 次一步驟中’鈦層62藉濺散方法以40毫微米厚复沉積於 ^括之非晶.性.矽層60全表面上，接著於7〇() t藉以人施加熱 理歷3 0秒。藉此熱處理’位於作為閘極之非晶性矽層6 〇 ^及位於咏韻散層1 8及3 〇上之鈦層被轉成矽化.鈦膜。然後. 反應之鈦層使用硫酸及過氧化氫組成之混合溶液藉選擇 性去除法選擇性去除，接著藉RTA於85〇 °c施加加熱處理歷 2 〇私結果石夕化鈦膜1 2及2 0分別選擇性形成於作為閘極之 非晶性碎層60上及深擴散層18，3〇上。須注意，藉RTA之 第二熱處理，非晶性矽層6〇被轉成多晶矽獏，及含於深擴 散層18及30上之攙雜劑被激發。 /須注意因閘極如前述由非晶性矽層6 0形成，矽化鈦膜i 2 係以高速於非晶性矽層6 〇組成之閘極上形成。它方面，位 於深擴散層1 8及3 0上之鈦層之矽化未被促進，結果石夕化鈦 膜2 0係以哥常速率形成。如此位於非晶性石夕層6 〇上之石夕化 鈦膜1 2製作成至少為位於深擴散層丨8，3 〇上之矽化鈦膜2 〇 厚度之1. 2倍。 ' '具有圖4所示矽化物結構之半導體裝置，其為根據第一 具體例之半導體裝置係藉前述步驟製備。相信Μ 〇 S _ F E T之 尋常製法可用於製備半導體裝置之隨後各步驟。 如m述根據本發明之第五具體例，閘極係由非晶性石夕形
D:\Y87\55134.ptd 第34頁
j L π果位於閘極上之鈦層之矽化反應被促進。結果可 備矽化物結構之半導體裝置，其中形成於閘極上之矽化物 骐比形成於源-及擴散層上之矽化物膜更厚。特定言之， 形成於閘極之矽化物膜至少為形成於源—汲擴散層上之 化物膜厚度之1. 2倍。 前述第五具體例中，含括於間極之矽化物膜12及位於源 —汲擴散層之矽化物膜20係由矽化鈦組成。但此等矽化物 膜無需限於矽化鈦膜。特別矽化物膜係由具高熔點金屬如 鈷或鎳之矽化物组成。 又閘絕緣膜8係於前述第五具體例由矽氧化物膜組成。 但其他絕緣膜例如矽氮化物膜或矽氧氮化物膜可用於替代 矽氧化物膜供形成閘絕緣膜8。又Ρ-型矽半導體基材用於 削述第五具體例。但也可使用η -型石夕半導體基材。 [第六具體例]
本發明之第六具體例係關於製造具有圖4所示石夕化物結 構之半導體裝置，其乃根據本發明之第—具體例之半導體 裝置。第六具體例中，如同第二具體例，矽化物膜丨2及2 〇 係由矽化鈦膜組成。又用於第四具體例之矽半導體基材2A 屬於p-型導電率。 圖2 8至3 2為剖面圖合併顯示根據本發明之第六旦體例之 半導體裝置之製法。第六具體例係關於具有圖/所示@石夕化 物結構之半導體裝置之製造，該結構為根據本發明之第一 具體例之半導體裝置。 x 第一步驟中’元件隔離區4係如圖28所示藉埋置元件分
D:\Y87\55134.ptd 第35頁 4〇158b — 五、發明說明（30) '—~" ----- 隔方法形成於P-型石夕半導體基材2A於約3〇〇毫微米深度。 然後緩衝氧化物臈係以約i 〇毫微米厚度形成於p—型矽半導 ，基材2 A表面上於位於二毗鄰元件隔離區4間之元件形成 區 ° ，形成缓衝氧化物膜後，n—型阱6、p_型阱24及通路區 係藉離子後入於元件形成區於p_型矽半導體基材Μ上形 。離子植入如同第二具體例係於尋常條件下進行。然後 緩衝氧化物膜被去除，接著藉熱氡化法或LpcvD法形成厚 度為2. 5毫微米至6. 〇亳微米之由矽氡化物膜組成之閘絕緣 膜8。又作為閘極之多晶矽膜丨〇係以2 〇 〇毫微 LPCVD法形成於閘絕緣膜8上。 # 如此形成之多晶矽膜10塗布以光化抗蝕膜，接著藉微影 術方法、X-光照相法或電子束曝光法對光化抗蝕膜製作^ 樣。然後多晶矽膜1 〇利用反應性離子蝕刻（R丨E)方法蝕 而形成閘極。 形成閘極後，作為源-汲區之淺擴散層丨6及28藉離子植 入法分別形成於η-型阱6及p-型阱24。離子植入如同第二 具體例係於尋常條件下進行。 ，次一步驟中，矽氮化物膜係藉LPCVD方法沉積於ρ—型矽 '^導體基材2 Α全表面上，接著利用R ΓΕ方法對矽氮化物膜 施加各向異性蝕刻而形成閘側壁膜丨4於作為閘極之非晶性 矽膜60側面上。然後作為源—汲區之深擴散層^ 8及3 〇藉離 子植入法分別形成於η -型阱6及ρ -型阱24 ^離子植入如同 第二具體例係於尋常條件下進行。
DAY87\55134.ptd 第36頁 401585 五、發明說明（31) ----- 須注意雜質離子儀直接植入作為閘極之多晶坊▲ 〆阳呀膜1 〇 ，么士 果多晶矽臈10被高濃度雜質攙雜。因此攙雜雜質係藉 之激發退火處理激發，結果各該深擴散層18，3〇及^ ‘4 極之多晶矽膜1 0含雜質濃度至少1. 〇 X 1 〇2〇厘米-S。 一 ’甲 次一步肆中，鈦層以Μ至30毫微米厚度藉濺散法沉積於 全表面上，接著於7〇〇 °c藉RTA加熱處理歷30秒。藉2加孰 處理’位於作為閘極之多晶石夕膜1 〇上及位於深擴散声〗8 I 3 0上之鈦層被轉成矽化鈦膜。然後未反應鈦層藉由選擇性 去除法使用疏酸及過氧化氫組成之混合溶液選擇性去除， 接著藉RTA於85 0 °C施加熱處理歷20秒。結果矽化鈦膜及 2 0選擇性形成於作為閘極之多晶矽膜】〇上及形成於深擴= 矽化鈦膜70及20厚度大致彼此相等係藉前述矽化物結成 之概略製法於作為閘極之多晶矽膜1 0上及深擴散層〗8及3^ 上形成。但須注意沉積於多晶矽膜1 0及深擴散層1 8及3 〇上 =成於前述其他具體例之層更薄。、结果於第六 具肢Ή Α成之矽化鈦膜7〇及2〇比先前所述其他具體例形成 之f化鈦膜更薄。圖28顯示所得半導體裝置結構。 人 ^肆中’例如由BPSG組成之絕緣膜72藉LPCVD方法 以約60 0毫微米厚度沉積P—型矽半導體基材2A之全表面一 上，如圖29所示。然後絕緣膜72表面藉化學機械拋光 UMP)方法平坦化’接著藉CMP方法或RIE方法使用多晶矽 膜10作為止層而回蝕刻絕緣膜，如此選擇性單獨暴露出 化欽膜70表面’如圖30所示。
D:\Y87\55134, ptd 第37頁 401585 五、發明說明（32) —然後鈦層74係以40毫微米厚度藉濺散法沉積，如圏31所 示’接著於700°C藉RTA經由施加加熱處理歷3〇秒。藉此加 熱處理，位於形成於多晶矽膜10上之矽化鈦臈7〇上之鈦層 被轉成妙化鈇層。然後未反應鈥層使甩硫酸及過氧化氫組 成之混合溶液藉選擇性去除法選擇性去除，如圖32所^ '， 接著藉RTA於850 X：施加熱處理歷20秒。結果矽化鈦膜12進 一步形成於矽化鈦膜7 〇上。 如前述，額外矽化鈦膜還擇性形成於位於作為閘極之多 晶矽膜1 0上之矽化鈦膜7 〇上。如此位於多晶矽膜丨〇上之矽 化鈦膜12變成至少為位於深擴散層18及30上之矽化鈦膜2〇 厚度之1. 2倍。 具有矽化物結構之半導體裝置顯示於圖4，此乃根據第 一具體例之半導體裝置且係經由前述步驟製備。相信 MOS-FET之尋常製法可用於隨後半導體裝置之各製造步 驟。 如前述，根據本發明之第六具體例，矽化物結構係藉尋 系製法製備，接著選擇性暴露位於閘極之石夕化物膜表面， 而其他區以絕緣膜覆蓋。此種情況下，矽化物膜係剛形成 於位於閘極之；5夕化物膜上。如此可製造一種妙化物結構之 半導體裝置’其中位於閘極之矽化物膜製作成比位於源_ 没擴散層之矽化物膜相對更厚。須注意位於閘極之發化物 膜厚度至少為位於源―汲擴散層之矽化物膜厚度之丨· 2倍。 前述第六具體例申，含括於閘極之石夕化物膜1 2及位於源 -汲擴散層之矽化物膜2 〇係由矽化鈦組成。但此等矽化物
D:\Y87\55134.ptd 第38頁 401585 五、發明說明（33) ' 膜無需限於矽化鈦膜。特別矽化物膜係由具高 録或鎳、之石夕化物組成。 點金屬如 又，閘絕緣膜8係於前述第六具體例由矽氧化 成。，但其他絕緣膜例如矽氮化物膜或矽氧氮化物&輿紐 替代矽氧化物膜供形成閘絕緣膜8。又？_型石夕半辦可用於 用於泊述第五具體例。但也可使用n _塑矽半導體基材 如前述為了於具有矽化物結構之Μ〗S結構之半導k 。 達成南速作業，需要縮短閘延遲時間。為了達成此目、的^ 對必，降低閘極電阻。如此需要降低位於閘極之矽化物膜 之片電阻。因此需加厚位於閘極之矽化物膜厚度。 它方面，於形成尋常厚度之矽化物膜或比尋常矽化物膜 更厚之石夕化物膜之例，必須形成源—汲擴散層而組成深接 面俾便防止於源~汲擴散層接面之漏電流。結果可使短通 路效應變顯著’因而妨礙半導體裝置之微型化。 須注意就此方面而言，於位於源—汲擴散層之矽化物膜 中石夕化物膜之片電阻相對於總寄生電阻僅占小比例，結 果=使石夕化物膜製作成比習知半導體裝置使用之矽化物膜 更2俾便微縮半導體裝置也不會造成問題。 助它方面’本發明方法可於閘極上形成矽化物膜，其係比 習知裝置使用骐更厚；及可形成矽化物膜於源-汲擴散層 上其係比習知裝置使用者更薄。換言之本發明方法可解決 習知方法固有之兩種問題。特定言之，本發明可同時增加 位於閘極之矽化物膜厚度及縮小位於源-汲擴散層之矽化 物膜厚度。
^01585 五、發明說明（34) 重複言之’本發明提供一種矽化物裝置包含具有矽化物 結構之Μ I S電晶體，其中位於閘極之矽化物膜製作成至少 為位於源—汲擴散層之矽化物膜之1. 2.倍厚。本發明之特定 半導體裝置可微型化及可以高速作業。本發明也提供— 製造特定半導體裝置之方法。 結構之半導體裝置，及 之石夕化物膜製作成比位 因而可微型化半導體 如前述本發明係針對具有石夕化物 提供一種半導體裂置其中位於閘極 於源-渡擴散層之矽化物膜厚度厚 裝置及達成高速作業。 方種製造具有石夕化物、结構之半導體裝置之 方法，其中位於閘極之矽化物膜製 装置之 層之矽化物膜更厚。 乍成比位於源-汲擴散 其他優點及修改對業界人士顯然易知 本發明並非限於此處所示及所述之特定细f c而言 :如隨附之申請專利範圍及其相當：：：：太=可未悖 構想之精髓及範圍做出多種修改。界疋之本七明之概略

Claims (1)

  1. 401585
    D:\Y87\55134.ptd 第41頁 六、申請專利範圍 將高炫·點金屬膜轉變成石夕化物膜而選擇性於閘極上及 源-汲擴散層上形成矽化物膜之步驟。 7. 如申請專利範圍第6項之製造半導體裝置之方法，其 中該用於抑制矽化之原子係選自包括氟，氮及氧之集團 者。 8. 如申請專利範圍第6項之製造半導體裝置之方法，其 中該用於抑制矽化之原子係利用離子植入引進源-汲擴散 層内。 9. 一種製造半導體裝置之方法，其包含： 形成一閘絕緣膜於一半導體基材上之步驟； 形成一閘極於閘絕緣膜上之步驟； 形成一源-汲擴散層於半導體基材之步驟； 形成一抑制碎化膜於源-汲·擴散層上之步驟； 形成一具有高熔點金屬膜於閘極及於源-汲擴散層上 之步驟；及 將高熔點金屬膜轉變成矽化物膜而選擇性於閘極上及 源-汲擴散層上形成碎化物膜之步驟。 1 〇.如申請專利範圍第9項之製造半導體裝置之方法，其 中該用於抑制矽化之膜係選自包括氧化物膜及氮化物膜。 11. 一種製造半導體裝置之方法，其包含： 形成一閘絕緣膜於一半導體基材上之步驟； .. 形成一閘極於閘絕緣膜上之步驟； 形成一源-汲擴散層於半導體基材之步驟； 形成一絕緣膜於閘極及於源-汲擴散層上之步驟；
    D:\Y87\55134. ptd 第42頁
    D:\Y87\55134. ptcl 第43頁 六、申請專利範圍 其中該形成矽化物膜之步驟包含一加熱處理，兩以將高熔 點金屬膜轉成矽化物膜，及將該非晶性矽膜藉該加熱處理 轉成多晶矽膜。 16. —種製造半導體裝置之方法，其包含： 形成一閘絕緣膜於一半導體基材上之步驟； 形成一閘極於閘絕緣膜上之步驟； 形成一源-汲擴散層於半導體基材之步驟； 選擇性形成一矽化物膜於閘極及於源-汲擴散層上之 步驟； 形成一絕緣膜於位於閘極及源-没擴散層上之發化物 膜上之步驟； 減薄絕緣膜而暴露位於閘極之矽化物膜表面，但仍 使位於源-汲擴散層上之矽化物膜保持以絕緣膜覆蓋之步 驟；及 進一步形成一砍化物膜於暴露的矽化物膜表面之步 驟。 17. —種製造半導體裝置之方法，其包含： 形成一閘絕緣膜於一半導體基材上之步驟； 形成一閘極於閘絕緣膜上之步驟； 形成一源-汲擴散層於半導體基材之步驟； 形成具有高熔點金屬膜於閘極及於源-汲擴散層上之 步驟； 將高熔點金屬膜轉變成矽化物膜而選擇性於間極及 源-汲擴散層上形成矽化物膜之步驟；
    D:\Y87\55134.ptd 第44頁 401585 六、申請專利範圍 形成一絕緣膜於位於閘極及源-汲擴散層上之矽化物 膜上之步驟； 減薄絕緣膜而暴露位於閘極之矽化物膜表面，但仍 使位於源-汲擴散層上之矽化物膜保持以絕緣膜覆蓋之步 驟； 形成高熔點金屬膜於位於間極之矽化物膜上之步 驟；及 將高熔點金屬膜轉變成矽化物膜而選擇性於先前形 成於閘極上之破化物膜上形成碎化物膜之步驟。
    D:\Y87\55134.ptd 第45頁
TW087116147A 1997-10-01 1998-09-29 Semiconductor device comprising metal silicide films formed to cover gate electrode and source-drain diffusion layers and method of manufacturing the same TW401585B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26851397A JP3389075B2 (ja) 1997-10-01 1997-10-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW401585B true TW401585B (en) 2000-08-11

Family

ID=17459564

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087116147A TW401585B (en) 1997-10-01 1998-09-29 Semiconductor device comprising metal silicide films formed to cover gate electrode and source-drain diffusion layers and method of manufacturing the same

Country Status (4)

Country Link
US (3) US6869867B2 (zh)
JP (1) JP3389075B2 (zh)
KR (1) KR100352758B1 (zh)
TW (1) TW401585B (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549573B1 (ko) * 1999-12-30 2006-02-08 주식회사 하이닉스반도체 모스형 트랜지스터의 제조방법
US6562717B1 (en) * 2000-10-05 2003-05-13 Advanced Micro Devices, Inc. Semiconductor device having multiple thickness nickel silicide layers
US20020195919A1 (en) * 2001-06-22 2002-12-26 Choi Jong-Seo Cathode for electron tube and method of preparing the cathode
TW522513B (en) * 2001-10-09 2003-03-01 Winbond Electronics Corp Manufacturing method of self-aligned silicide for metal oxide semiconductor transistor
JP2003308030A (ja) 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
KR100880336B1 (ko) * 2002-06-29 2009-01-28 매그나칩 반도체 유한회사 반도체 소자의 제조방법
JP2004172541A (ja) 2002-11-22 2004-06-17 Renesas Technology Corp 半導体装置の製造方法
JP3696208B2 (ja) * 2003-01-22 2005-09-14 株式会社東芝 半導体装置
CN100367514C (zh) * 2003-03-05 2008-02-06 松下电器产业株式会社 一种半导体装置
BE1015722A4 (nl) * 2003-10-17 2005-07-05 Uni Microelektronica Ct Vzw Werkwijze voor het vervaardigen van een halfgleiderinrichting met een fusi poortelektrode.
DE102004011431B4 (de) * 2004-03-09 2007-09-27 Infineon Technologies Ag Verfahren zum Herstellen eines nicht flüchtigen Halbleiterspeichers
JP4377721B2 (ja) 2004-03-11 2009-12-02 株式会社東芝 半導体装置の製造方法
JP2005260047A (ja) * 2004-03-12 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7208409B2 (en) * 2004-03-17 2007-04-24 Texas Instruments Incorporated Integrated circuit metal silicide method
US7119012B2 (en) * 2004-05-04 2006-10-10 International Business Machines Corporation Stabilization of Ni monosilicide thin films in CMOS devices using implantation of ions before silicidation
US7422968B2 (en) * 2004-07-29 2008-09-09 Texas Instruments Incorporated Method for manufacturing a semiconductor device having silicided regions
US7384857B2 (en) * 2005-02-25 2008-06-10 Seiko Epson Corporation Method to fabricate completely isolated silicon regions
US7422967B2 (en) * 2005-05-12 2008-09-09 Texas Instruments Incorporated Method for manufacturing a semiconductor device containing metal silicide regions
FR2892856A1 (fr) * 2005-11-02 2007-05-04 St Microelectronics Crolles 2 Formation de zones de siliciure dans un dispositif semiconducteur
US20070178683A1 (en) * 2006-02-02 2007-08-02 Texas Instruments, Incorporated Semiconductive device fabricated using a two step approach to silicide a gate and source/drains
JP4143096B2 (ja) 2006-04-25 2008-09-03 株式会社東芝 Ｍｏｓ型半導体装置及びその製造方法
JP4327820B2 (ja) * 2006-06-05 2009-09-09 株式会社東芝 半導体装置およびその製造方法
US7585720B2 (en) * 2006-07-05 2009-09-08 Toshiba America Electronic Components, Inc. Dual stress liner device and method
JP5413563B2 (ja) * 2007-01-10 2014-02-12 日本電気株式会社 半導体装置及びその製造方法
US20080233703A1 (en) * 2007-03-21 2008-09-25 Atmel Corporation Polysilicon conductivity improvement in a salicide process technology
KR101406888B1 (ko) * 2007-12-13 2014-06-30 삼성전자주식회사 반도체 소자의 제조 방법
US20100001317A1 (en) 2008-07-03 2010-01-07 Yi-Wei Chen Cmos transistor and the method for manufacturing the same
FR2938376B1 (fr) * 2008-11-07 2010-12-31 Commissariat Energie Atomique Procede de preparation d'une couche de monosiliciure de nickel nisi sur un substrat en silicium
US8466502B2 (en) 2011-03-24 2013-06-18 United Microelectronics Corp. Metal-gate CMOS device
US8445363B2 (en) 2011-04-21 2013-05-21 United Microelectronics Corp. Method of fabricating an epitaxial layer
US8324059B2 (en) 2011-04-25 2012-12-04 United Microelectronics Corp. Method of fabricating a semiconductor structure
US8426284B2 (en) 2011-05-11 2013-04-23 United Microelectronics Corp. Manufacturing method for semiconductor structure
US8481391B2 (en) 2011-05-18 2013-07-09 United Microelectronics Corp. Process for manufacturing stress-providing structure and semiconductor device with such stress-providing structure
US8431460B2 (en) 2011-05-27 2013-04-30 United Microelectronics Corp. Method for fabricating semiconductor device
US8716750B2 (en) 2011-07-25 2014-05-06 United Microelectronics Corp. Semiconductor device having epitaxial structures
US8575043B2 (en) 2011-07-26 2013-11-05 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8647941B2 (en) 2011-08-17 2014-02-11 United Microelectronics Corp. Method of forming semiconductor device
US8674433B2 (en) 2011-08-24 2014-03-18 United Microelectronics Corp. Semiconductor process
US8476169B2 (en) 2011-10-17 2013-07-02 United Microelectronics Corp. Method of making strained silicon channel semiconductor structure
US8691659B2 (en) 2011-10-26 2014-04-08 United Microelectronics Corp. Method for forming void-free dielectric layer
US8754448B2 (en) 2011-11-01 2014-06-17 United Microelectronics Corp. Semiconductor device having epitaxial layer
US8647953B2 (en) 2011-11-17 2014-02-11 United Microelectronics Corp. Method for fabricating first and second epitaxial cap layers
US8709930B2 (en) 2011-11-25 2014-04-29 United Microelectronics Corp. Semiconductor process
US9136348B2 (en) 2012-03-12 2015-09-15 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US9202914B2 (en) 2012-03-14 2015-12-01 United Microelectronics Corporation Semiconductor device and method for fabricating the same
US8664069B2 (en) 2012-04-05 2014-03-04 United Microelectronics Corp. Semiconductor structure and process thereof
US20130273734A1 (en) * 2012-04-12 2013-10-17 United Microelectronics Corp. Method of manufacturing metal salicide layers
US8866230B2 (en) 2012-04-26 2014-10-21 United Microelectronics Corp. Semiconductor devices
US8835243B2 (en) 2012-05-04 2014-09-16 United Microelectronics Corp. Semiconductor process
US8951876B2 (en) 2012-06-20 2015-02-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8796695B2 (en) 2012-06-22 2014-08-05 United Microelectronics Corp. Multi-gate field-effect transistor and process thereof
US8710632B2 (en) 2012-09-07 2014-04-29 United Microelectronics Corp. Compound semiconductor epitaxial structure and method for fabricating the same
US9117925B2 (en) 2013-01-31 2015-08-25 United Microelectronics Corp. Epitaxial process
JP6026914B2 (ja) * 2013-02-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8753902B1 (en) 2013-03-13 2014-06-17 United Microelectronics Corp. Method of controlling etching process for forming epitaxial structure
US9034705B2 (en) 2013-03-26 2015-05-19 United Microelectronics Corp. Method of forming semiconductor device
US9064893B2 (en) 2013-05-13 2015-06-23 United Microelectronics Corp. Gradient dopant of strained substrate manufacturing method of semiconductor device
US9076652B2 (en) 2013-05-27 2015-07-07 United Microelectronics Corp. Semiconductor process for modifying shape of recess
US8853060B1 (en) 2013-05-27 2014-10-07 United Microelectronics Corp. Epitaxial process
US8765546B1 (en) 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
US8895396B1 (en) 2013-07-11 2014-11-25 United Microelectronics Corp. Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures
US8981487B2 (en) 2013-07-31 2015-03-17 United Microelectronics Corp. Fin-shaped field-effect transistor (FinFET)

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766997A (en) 1909-11-30 1998-06-16 Nkk Corporation Method of forming floating gate type non-volatile semiconductor memory device having silicided source and drain regions
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.
US4356211A (en) * 1980-12-19 1982-10-26 International Business Machines Corporation Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon
US4635347A (en) * 1985-03-29 1987-01-13 Advanced Micro Devices, Inc. Method of fabricating titanium silicide gate electrodes and interconnections
JPS6266679A (ja) 1985-09-19 1987-03-26 Fujitsu Ltd 半導体装置の製造方法
US4755478A (en) 1987-08-13 1988-07-05 International Business Machines Corporation Method of forming metal-strapped polysilicon gate electrode for FET device
JPH0254536A (ja) * 1988-08-19 1990-02-23 Fuji Xerox Co Ltd 半導体装置及びその製造方法
JP2917348B2 (ja) 1990-01-12 1999-07-12 セイコーエプソン株式会社 Ｍｉｓ型半導体装置の製造方法
US5062898A (en) 1990-06-05 1991-11-05 Air Products And Chemicals, Inc. Surface cleaning using a cryogenic aerosol
JP3110054B2 (ja) 1990-12-27 2000-11-20 株式会社東芝 半導体装置及びその製造方法
US5322809A (en) 1993-05-11 1994-06-21 Texas Instruments Incorporated Self-aligned silicide process
JP2891093B2 (ja) * 1994-02-17 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
US5683418A (en) * 1994-04-29 1997-11-04 Mitek Surgical Products, Inc. Wedge shaped suture anchor and method of implantation
US5401674A (en) 1994-06-10 1995-03-28 Advanced Micro Devices Germanium implant for use with ultra-shallow junctions
JP2978736B2 (ja) 1994-06-21 1999-11-15 日本電気株式会社 半導体装置の製造方法
JPH0864691A (ja) 1994-08-18 1996-03-08 Oki Electric Ind Co Ltd サリサイド構造を有するｍｏｓｆｅｔの製造方法
JPH08148561A (ja) 1994-11-16 1996-06-07 Mitsubishi Electric Corp 半導体装置とその製造方法
US5545574A (en) * 1995-05-19 1996-08-13 Motorola, Inc. Process for forming a semiconductor device having a metal-semiconductor compound
US5593924A (en) 1995-06-02 1997-01-14 Texas Instruments Incorporated Use of a capping layer to attain low titanium-silicide sheet resistance and uniform silicide thickness for sub-micron silicon and polysilicon lines
US5569624A (en) 1995-06-05 1996-10-29 Regents Of The University Of California Method for shallow junction formation
JP2845168B2 (ja) 1995-06-15 1999-01-13 日本電気株式会社 半導体装置の製造方法
JP2842842B2 (ja) 1995-06-16 1999-01-06 松下電器産業株式会社 Ｍｏｓ型半導体装置およびその製造方法
JPH0964349A (ja) 1995-08-22 1997-03-07 Sony Corp 高融点シリサイドを持つ半導体装置とその製造方法
US6060387A (en) 1995-11-20 2000-05-09 Compaq Computer Corporation Transistor fabrication process in which a contact metallization is formed with different silicide thickness over gate interconnect material and transistor source/drain regions
JP3263299B2 (ja) 1995-12-04 2002-03-04 株式会社東芝 半導体装置およびその製造方法
JPH09312391A (ja) * 1996-05-22 1997-12-02 Toshiba Corp 半導体装置およびその製造方法
US5691212A (en) * 1996-09-27 1997-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. MOS device structure and integration method
JP2937137B2 (ja) 1996-09-27 1999-08-23 日本電気株式会社 半導体装置の製造方法
US5824586A (en) * 1996-10-23 1998-10-20 Advanced Micro Devices, Inc. Method of manufacturing a raised source/drain MOSFET
JPH10135152A (ja) 1996-10-29 1998-05-22 Nippon Steel Corp 半導体装置の製造方法
US5739064A (en) 1996-11-27 1998-04-14 Micron Technology, Inc. Second implanted matrix for agglomeration control and thermal stability
US5889331A (en) 1996-12-31 1999-03-30 Intel Corporation Silicide for achieving low sheet resistance on poly-Si and low Si consumption in source/drain
TW320744B (en) 1997-01-15 1997-11-21 Winbond Electronics Corp Manufacturing method of self-aligned salicide
US5888888A (en) * 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
KR100234378B1 (ko) 1997-05-20 1999-12-15 윤종용 실리사이드를 이용한 스위칭 소자 및 그 제조방법
US6143613A (en) * 1997-06-30 2000-11-07 Vlsi Technology, Inc. Selective exclusion of silicide formation to make polysilicon resistors
US5953612A (en) * 1997-06-30 1999-09-14 Vlsi Technology, Inc. Self-aligned silicidation technique to independently form silicides of different thickness on a semiconductor device
US6306763B1 (en) * 1997-07-18 2001-10-23 Advanced Micro Devices, Inc. Enhanced salicidation technique
US5933741A (en) 1997-08-18 1999-08-03 Vanguard International Semiconductor Corporation Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors

Also Published As

Publication number Publication date
US20010045605A1 (en) 2001-11-29
JPH11111980A (ja) 1999-04-23
JP3389075B2 (ja) 2003-03-24
KR19990036745A (ko) 1999-05-25
US7220672B2 (en) 2007-05-22
US6869867B2 (en) 2005-03-22
US20050158958A1 (en) 2005-07-21
US20070194382A1 (en) 2007-08-23
KR100352758B1 (ko) 2002-11-18
US7638432B2 (en) 2009-12-29

Similar Documents

Publication Publication Date Title
TW401585B (en) Semiconductor device comprising metal silicide films formed to cover gate electrode and source-drain diffusion layers and method of manufacturing the same
TWI249843B (en) Semiconductor device and its manufacturing method, and electronic apparatus
TW497252B (en) Process of manufacturing semiconductor device
JP3613113B2 (ja) 半導体装置およびその製造方法
JP4151976B2 (ja) 半導体装置
US9281390B2 (en) Structure and method for forming programmable high-K/metal gate memory device
TW200832618A (en) Semiconductor structure
TW200524158A (en) Silicide gate transistors and method of manufacture
JP2000243967A (ja) 半導体装置の製造方法
JPH10284728A (ja) コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法
JP3199015B2 (ja) 半導体装置及びその製造方法
TW508825B (en) Semiconductor device and process of manufacturing the same
JP4491858B2 (ja) 半導体装置の製造方法
TW200425412A (en) CMOS device integration for low external resistance
TW200401433A (en) Semiconductor integrated circuit apparatus and fabrication method thereof
TW469565B (en) Semiconductor device and method of manufacturing same
TWI267895B (en) Manufacturing method of semiconductor device
JP2003526198A (ja) 電界効果トランジスタのチャネル領域へのシリサイドの侵入を防ぐための基板のアモルファス化
GB2177255A (en) VLSI MOSFET circuits using refractory metal and/or refractory metal silicide
JP3348071B2 (ja) 半導体装置の製造方法
JP2001352054A (ja) 半導体装置及びその製造方法
JP2003332579A (ja) 半導体装置
JP2827881B2 (ja) 半導体装置の製造方法
JP2001102583A (ja) Ｍｏｓｆｅｔの製造を目的とした置き換えゲートとしてシリコンゲルマニウムおよびその他の合金の使用
TW442942B (en) Method for simultaneously fabricating self-aligned silicide device and electrostatic discharge protection device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees