TW201829826A - 包括SiC蒸鍍層的半導體製造用部件及其製造方法 - Google Patents

包括SiC蒸鍍層的半導體製造用部件及其製造方法 Download PDF

Info

Publication number
TW201829826A
TW201829826A TW106144374A TW106144374A TW201829826A TW 201829826 A TW201829826 A TW 201829826A TW 106144374 A TW106144374 A TW 106144374A TW 106144374 A TW106144374 A TW 106144374A TW 201829826 A TW201829826 A TW 201829826A
Authority
TW
Taiwan
Prior art keywords
sic
vapor deposition
deposition layer
base material
semiconductor manufacturing
Prior art date
Application number
TW106144374A
Other languages
English (en)
Other versions
TWI667364B (zh
Inventor
金楨一
金基源
金鍾賢
Original Assignee
韓商韓國東海炭素股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商韓國東海炭素股份有限公司 filed Critical 韓商韓國東海炭素股份有限公司
Publication of TW201829826A publication Critical patent/TW201829826A/zh
Application granted granted Critical
Publication of TWI667364B publication Critical patent/TWI667364B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma & Fusion (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明涉及利用在幹式蝕刻工序中利用的半導體製造用部件，本發明的包括SiC蒸鍍層的半導體製造用部件包括：母材；以及SiC蒸鍍層，形成於上述母材表面，上述母材及SiC蒸鍍層的厚度比例為2:1至100:1。

Description

包括SiC蒸鍍層的半導體製造用部件及其製造方法
本發明涉及用於幹式蝕刻工序的半導體製造用部件，更詳細地，涉及耐等離子特性優秀的包括SiC蒸鍍層的半導體製造用部件及其製造方法。
通常，作為在半導體製造工序中使用的等離子處理工法、幹式蝕刻工序中的一種，使用氣體來對目標進行蝕刻的方法。向反應容器內注入蝕刻氣體並進行離子化之後，向晶元表面加速，來以物理、化學去除晶元表面的工序。上述方法中，蝕刻的調節簡單，生產性高，可形成數十nm水準的微細圖案，從而廣泛使用。
包括幹式蝕刻裝置內的聚焦環在內的多種半導體製造用部件在存在等離子的惡劣條件的反應容器內進行蝕刻處理，來使等離子集中在晶元周邊，且部件自身也向等離子露出並被損傷。因此，持續進行用於增加半導體製造用部件的等離子特性的研究。作為其中的一種，研究代替Si材質，製造SiC材質的聚焦環或電極等的部件的方法。
只是，與石墨基材相比，SiC材質的價格昂貴，從而導致產品的成本提高，尤其，在生產半導體製造用部件的情況下，SiC材質的價格成為問題，從而導致生產性降低。
發明所欲解決之問題
本發明用於解決上述問題，本發明的目的在於，提供通過生產成本不會大幅度提高的簡單方法生產半導體製造用部件的方法。
但是，本發明所要解決的問題並不局限於上述提及的問題，本發明所屬技術領域的普通技術人員可從以下的記載明確理解未提及的其他問題。 解決問題之技術手段
本發明的包括SiC蒸鍍層的半導體製造用部件包括：母材；以及SiC蒸鍍層，形成於上述母材表面，上述母材及SiC蒸鍍層的厚度比例為1:1至100:1。
根據本發明的一實施例，上述母材包含選自由石墨、反應燒結SiC、常壓燒結SiC、熱壓SiC、重結晶SiC及化學氣相蒸鍍 SiC組成的組中的至少一種。
根據本發明的一實施例，上述母材呈具有高度差的階梯式結構，上述存在高度差的剖面包括曲面或者形成上述高度差的面形成鈍角。
根據本發明的一實施例，上述SiC蒸鍍層的厚度為2mm至20mm。
根據本發明的一實施例，上述SiC蒸鍍層包括多個層。
根據本發明的一實施例，在上述母材的至少一面形成的SiC蒸鍍層的厚度為在上述母材的上述一面的相反側面形成的SiC蒸鍍層的厚度的1.5倍至3倍。
本發明的包括SiC蒸鍍層的半導體製造用部件的製造方法包括：準備包含選自由石墨、反應燒結SiC、常壓燒結SiC、熱壓SiC、重結晶SiC及化學氣相蒸鍍 SiC組成的組中的至少一種的母材的步驟；以及在上述母材形成SiC蒸鍍層的步驟。
根據本發明的一實施例，上述母材及上述SiC蒸鍍層的厚度比例為1:1至100:1。
根據本發明的一實施例，形成上述SiC蒸鍍層的步驟通過化學氣相蒸鍍（CVD）法執行。
根據本發明的一實施例，形成上述SiC蒸鍍層的步驟在1000℃至1900℃的溫度下執行。
根據本發明的一實施例，形成上述SiC蒸鍍層的步驟在蒸鍍結束時的溫度高於蒸鍍開始時的溫度的條件下執行。
根據本發明的一實施例，形成上述SiC蒸鍍層的步驟在形成上述SiC蒸鍍層的期間連續增加溫度並執行。
根據本發明的一實施例，形成上述SiC蒸鍍層的步驟執行多次。
根據本發明的一實施例，在形成上述SiC蒸鍍層的步驟之後，還包括在1500℃至2000℃中進行熱處理的殘留應力解除步驟。
根據本發明的一實施例，上述母材安裝於夾具，上述夾具呈錐形形狀，寬度沿著上述母材的表面接觸部方向增加。 對照先前技術之功效
本發明一實施例的包括SiC蒸鍍層的半導體製造用部件具有如下效果，即，通過在內部包括母材，在表面形成薄的SiC蒸鍍層的方法製造半導體製造用部件，由此，降低昂貴的產品的成本來提高生產性。
並且，在本發明一實施例中提供的半導體製造用部件中的SiC蒸鍍層即使很薄，母材也不會向等離子露出，由此，通過基於等離子的幹式蝕刻工序，當生產半導體時，產品的品質也不會降低。
以下， 參照附圖，詳細說明實施例。在各個附圖中提出的相同附圖標記為相同部件。
以下說明的實施例可具有多種變更。以下說明的實施例並非限定實施形態，包括對於這些的所有變更、等同技術方案或代替技術方案。
在實施例中使用的術語僅用於說明特定實施例，並非用於限定實施例。在本說明書中，“包括”或“具有”等的術語指定在說明書上記載的特徵、數字、步驟、動作、結構要素、部件或這些組合的存在，而並非預先排除一個或其以上的其他特徵或數字、步驟、動作、結構要素、部件或這些組合的存在或附加可能性。
只要並未明確定義，包括技術或科學術語，在此使用的所有術語具有與本發明所屬技術領域的普通技術人員一般理解的含義相同的含義。與一般使用的預先定義的相同術語具有在相關技術文脈上具有的含義相同的含義，只要在本申請中並未明確定義，不能被解釋成異常或過度形式。
並且，在說明附圖標記的過程中，對與附圖標記無關的相同結構要素賦予相同結構要素，將省略對其的重複說明。在說明實施例的過程中，在判斷為對於相關的公知技術的具體說明使實施例的主旨不清楚的情況下，將省略對其的詳細說明。
圖1為在本發明一實施例中提供的母材110形成SiC蒸鍍層200的半導體製造用部件的剖視圖。圖1中，在相對厚的母材110的表面形成薄的SiC蒸鍍層200。在本發明的一實施方式中，半導體製造用部件包括母材，上述母材佔據半導體製造用部件的大部分厚度。
本發明的包括SiC蒸鍍層的半導體製造用部件包括：母材；以及SiC蒸鍍層，形成於上述母材表面，上述母材及SiC蒸鍍層的厚度比例為1:1至100:1。
在本發明的一實施方式中，包括母材110進行蒸鍍。在本發明一實施例中，為了包括SiC蒸鍍層200並形成半導體製造用部件，母材的厚度增加，SiC蒸鍍層相對變薄。根據本發明的一實施例，上述母材及SiC蒸鍍層的厚度比例可以為1:1至100:1。相對於上述SiC蒸鍍層的厚度，在母材的比例小於1的情況下，SiC蒸鍍層的厚度增加，且生產成本增加，在大於100的情況下，SiC蒸鍍層的相對變薄，從而母材會向等離子露出。
此時，上述SiC蒸鍍層的厚度為在上述母材的上部及下部蒸鍍的厚度的垂直長度。此時，上述母材的厚度即使是形成高度差的結構，而並非為矩形塊形態，在所有任意位置中的垂直長度。
根據本發明的一實施例，上述母材可包含選自由石墨、反應燒結SiC、常壓燒結SiC、熱壓SiC、重結晶SiC及化學氣相蒸鍍 SiC組成的組中的至少一種。上述母材的成分很難與SiC蒸鍍層分離的成分，很難與在母材表面形成的SiC層分離的材料，則還可包含追加成分。
根據本發明的一實施例，上述母材可呈具有高度差的階梯結構。作為一例，上述半導體製造用部件可以為聚焦環，根據適用上述半導體製造用部件的半導體製造裝置的規格和特性，上述半導體製造用部件可呈具有高度差的階梯結構。因此，用於製造上述部件的母材也呈具有高度差的階梯結構。
圖2為包括在本發明一實施例中提供的階梯式高度差的結構的母材120形成SiC蒸鍍層200的半導體製造用部件的剖視圖。
根據本發明的一實施例，上述高度差的剖面包括曲面或者上述高度差形成的面為鈍角。
圖3為本發明一實施例中的高度差的剖面呈曲面的母材130的剖視圖。圖3所提供的本發明一實施例的母材中，具有高度差的剖面呈曲面。
圖4為本發明另一實施例的高度差的剖面形成鈍角的母材140的剖視圖。圖4所提供的本發明另一實施例的母材中，具有高度差的剖面形成鈍角。
本發明的SiC蒸鍍層的形成可通過化學氣相蒸鍍工序執行。此時，在化學氣相蒸鍍工序中，凹陷部分通過周圍的面無法簡單投入蒸鍍氣體，從而，蒸鍍層相對薄。這種問題用可能會導致形成於母材的SiC蒸鍍層的均勻性的降低。因此，在本發明的一實施例中，階梯式結構的高度差形成曲面，形成高度差的面形成鈍角。階梯式結構形成曲面或者形成鈍角，由此，可在母材誘導更加均勻地蒸鍍。
根據本發明的一實施例，上述SiC蒸鍍層的厚度為2mm至20mm。當SiC蒸鍍層從等離子露出時被蝕刻，上述SiC蒸鍍層即使內蝕刻，母材不會露出。在對等離子脆弱的母材直接向等離子露出的情況下，粒子飛散而生產的半導體產品的品質很大程度降低。因此，在通常的幹式蝕刻裝置中，考慮到SiC蒸鍍層的蝕刻厚度，上述SiC蒸鍍層的厚度為2mm至20mm。
根據本發明的一實施方式，上述SiC蒸鍍層可包括多個層。上述SiC蒸鍍層並非為單一層，而是多層。在通過化學氣相蒸鍍法形成SiC單一層的情況下，異常組織形成的擴大會導致產品品質的降低。因此，SiC蒸鍍層以相對薄的厚度形成多層。
根據本發明一實施例，在上述母材的至少一面形成的SiC蒸鍍層的厚度為在上述母材的上述一面的相反面形成的SiC蒸鍍層的厚度的1.5倍至3倍。根據本發明的一實施方式，上述母材的SiC蒸鍍層面的厚度不同。這是因為直接向等離子露出的面相對厚，但是，未直接露出的面厚。因此，優選地，當考慮產品的生產性時，上述厚的面和薄的面存在差異，根據本發明的一實施方式，在與上述一面相反面形成的SiC蒸鍍層的厚度比例可以為1.5倍至3倍。
本發明的包括SiC蒸鍍層的半導體製造用部件的製造方法包括：準備包含選自由石墨、反應燒結SiC、常壓燒結SiC、熱壓SiC、重結晶SiC及化學氣相蒸鍍 SiC組成的組中的至少一種的母材的步驟；以及在上述母材形成SiC蒸鍍層的步驟。
根據本發明一實施方式提供的製造方法，包括在母材形成SiC蒸鍍層的步驟。上述母材的成分不會簡單的從SiC蒸鍍層分離，只要是在母材表面形成的SiC層簡單不會簡單分離的材料，則可包含追加成分。
根據本發明的一實施例，上述母材及上述SiC蒸鍍層的厚度比例可以為1:1至100:1。
根據本發明的一實施例，形成上述SiC蒸鍍層的步驟可以為化學氣相蒸鍍方法。SiC蒸鍍層可通過多種方法形成，但是，在本發明的一實施例中，可通過化學氣相蒸鍍形成。
根據本發明的一實施例，形成上述SiC蒸鍍層的步驟可在1000℃至1900℃的溫度下執行。上述SiC蒸鍍層在高溫的腔室內形成，在小於1000℃的情況下，因溫度過低，蒸鍍速度及產品的生產性會降低，在大於1900℃的情況下，可發生基於內部應力增加的剝離問題。
根據本發明的一實施例，形成上述SiC蒸鍍層的步驟可在蒸鍍結束時的溫度高於蒸鍍開始時的溫度的條件下。溫度增加並進行蒸鍍，在初期步驟中，在相對低的溫度下進行蒸鍍，由此，在表面發生的內部應力可降低，即使蒸鍍速度低，沒有在低溫下未被蒸鍍的部分地均勻地誘導母材的整體面的蒸鍍。之後，提高溫度來增加蒸鍍速度，此時，初期蒸鍍的SiC蒸鍍物質和新蒸鍍的SiC蒸鍍物質為相同成分，因此，即使提高蒸鍍速度也會均勻地附著。因此，在初期步驟中，在均勻形成的SiC蒸鍍層以快速蒸鍍SiC成分，也無法形成均勻的蒸鍍。如上所述，在本發明的一實施方式中，在初期步驟中，在低溫形成均勻地蒸鍍層，之後，提高溫度來迅速形成蒸鍍層。由此，根據本發明一實施方式，在蒸鍍過程中，內部應力解除來解決剝離問題，並可維持生產性。
根據本發明的一實施方式，在形成上述SiC蒸鍍層的步驟中，在形成上述SiC蒸鍍層的期間，連續提高溫度並執行。根據本發明的一實施方式，在形成SiC蒸鍍層的期間的溫度連續上升，此時，溫度的連續增加緩慢地繼續增加，在規定時間維持規定溫度，在更高的溫度條件下再次維持固定時間的方式上升。
根據本發明的一實施方式，形成上述SiC蒸鍍層的步驟可多次執行。如上所述，SiC蒸鍍層為了抑制異常組織的形成而可呈多層層疊的結構，此時，上述多個層執行多次蒸鍍SiC蒸鍍層的過程。
根據本發明的一實施方式，在形成上述SiC蒸鍍層的步驟之後，還包括在1500℃至2000℃中進行熱處理的殘留應力解除步驟。在形成上述SiC蒸鍍層的步驟中，在高溫密閉的空間中形成，內部形成應力，即使蒸鍍結束，上述應力有可能殘留。以此形成的殘留應力有可能導致產品品質的降低。此時，在本發明的一實施方式中，上述殘留應力在1500℃至2000℃中進行熱處理來解除殘留應力。在上述溫度小於1500℃的情況下，應力解除無法有效進行，在上述溫度大於2000℃的情況下，因過高的溫度，SiC會引起相變化，反而提高殘留應力，從而導致在母材的SiC蒸鍍層的剝離變得更頻繁。
圖5為在本發明一實施例的錐形夾具400支撐母材的一面的結構的剖視圖。
根據本發明的一實施例，上述母材安裝於夾具400，上述夾具呈錐形形狀，寬度向上述母材的表面接觸部方向擴大。根據本發明的一實施方式，在母材表面形成SiC蒸鍍層的過程中，通過夾具進行支撐並進行蒸鍍，此時，上述夾具從SiC蒸鍍氣體遮擋母材表面來妨礙均勻品質的蒸鍍層的形成。即，上述夾具以不妨礙SiC蒸鍍的方式以小的面積與母材接觸。
只是，在以很小的面積與母材接觸的情況下，在蒸鍍過程中，母材的穩定支撐結構會發生問題。若母材並不穩定地被支撐，則在蒸鍍過程中，引發母材的晃動，從而無法形成均勻的蒸鍍層。
因此，根據本發明一實施方式的上述夾具中，母材表面接觸部即使不會傾斜很大程度，也會形成穩定的支撐結構，從母材表面相距相對距離的部分相對從SiC蒸鍍氣體很少遮蔽母材。即，在本發明的一實施方式提供的夾具可呈錐形形狀。由此，母材表面接觸部與大面積的夾具相接來形成穩定的支撐結構。並且，與上述母材表層部相比，直接向等離子露出的蒸鍍層的外表面相對通過夾具很好被遮擋，從而可形成均勻的蒸鍍層。這意味著形成穩定的SiC蒸鍍層並可維持SiC蒸鍍層的耐等離子性優秀的特性。
如上所述，通過限定實施例和附圖說明了實施例，只要是本發明所屬技術領域的普通技術人員，可從上述記載進行多種修改及變形。例如，說明的技術與說明的方法以不同順序執行和/或說明的結構要素的與說明的方法不同形態結合或組合，或者通過其他結構要素或等同技術方案代替或置換也可實現適當結果。
因此，與其他實例、其他實施例及發明要求保護範圍等同的內容也屬於後述的發明要求保護範圍。
110‧‧‧母材
120‧‧‧母材
130‧‧‧母材
140‧‧‧母材
200‧‧‧SiC蒸鍍層
400‧‧‧錐形夾具
圖1為在本發明一實施例中提供的母材形成SiC蒸鍍層的半導體製造用部件的剖視圖。
圖2為包括在本發明一實施例中提供的階梯式高度差的結構的母材形成SiC蒸鍍層的半導體製造用部件的剖視圖。
圖3為本發明一實施例中的高度差的剖面呈曲面的母材的剖視圖。
圖4為本發明另一實施例的高度差的剖面形成鈍角的母材的剖視圖。
圖5為在本發明一實施例的錐形夾具支撐母材的一面的結構的剖視圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (15)

  1. 一種包括SiC蒸鍍層的半導體製造用部件，其中， 包括： 母材；以及 SiC蒸鍍層，形成於上述母材表面， 上述母材及SiC蒸鍍層的厚度比例為1:1至100:1。
  2. 如請求項1之包括SiC蒸鍍層的半導體製造用部件，其中，上述母材包含選自由石墨、反應燒結SiC、常壓燒結SiC、熱壓SiC、重結晶SiC及化學氣相蒸鍍 SiC組成的組中的至少一種。
  3. 如請求項1之包括SiC蒸鍍層的半導體製造用部件，其中，上述母材呈具有高度差的階梯式結構，上述存在高度差的剖面包括曲面或者形成上述高度差的面形成鈍角。
  4. 如請求項1之包括SiC蒸鍍層的半導體製造用部件，其中，上述SiC蒸鍍層的厚度為2mm至20mm。
  5. 如請求項1之包括SiC蒸鍍層的半導體製造用部件，其中，上述SiC蒸鍍層包括多個層。
  6. 如請求項1之包括SiC蒸鍍層的半導體製造用部件，其中，在上述母材的至少一面形成的SiC蒸鍍層的厚度為在上述母材的上述一面的相反側面形成的SiC蒸鍍層的厚度的1.5倍至3倍。
  7. 一種包括SiC蒸鍍層的半導體製造用部件的製造方法，其中，包括： 準備包含選自由石墨、反應燒結SiC、常壓燒結SiC、熱壓SiC、重結晶SiC及化學氣相蒸鍍 SiC組成的組中的至少一種的母材的步驟；以及 在上述母材形成SiC蒸鍍層的步驟。
  8. 如請求項7之包括SiC蒸鍍層的半導體製造用部件的製造方法，其中，上述母材及上述SiC蒸鍍層的厚度比例為1:1至100:1。
  9. 如請求項7之包括SiC蒸鍍層的半導體製造用部件的製造方法，其中，形成上述SiC蒸鍍層的步驟通過化學氣相蒸鍍（CVD）法執行。
  10. 如請求項7之包括SiC蒸鍍層的半導體製造用部件的製造方法，其中，形成上述SiC蒸鍍層的步驟在1000℃至1900℃的溫度下執行。
  11. 如請求項7之包括SiC蒸鍍層的半導體製造用部件的製造方法，其中，形成上述SiC蒸鍍層的步驟在蒸鍍結束時的溫度高於蒸鍍開始時的溫度的條件下執行。
  12. 如請求項7之包括SiC蒸鍍層的半導體製造用部件的製造方法，其中，形成上述SiC蒸鍍層的步驟在形成上述SiC蒸鍍層的期間連續增加溫度並執行。
  13. 如請求項7之包括SiC蒸鍍層的半導體製造用部件的製造方法，其中，形成上述SiC蒸鍍層的步驟執行多次。
  14. 如請求項7之包括SiC蒸鍍層的半導體製造用部件的製造方法，其中，在形成上述SiC蒸鍍層的步驟之後，還包括在1500℃至2000℃中進行熱處理的殘留應力解除步驟。
  15. 如請求項7之包括SiC蒸鍍層的半導體製造用部件的製造方法，其中，上述母材安裝於夾具，上述夾具呈錐形形狀，寬度沿著上述母材的表面接觸部方向增加。
TW106144374A 2016-12-20 2017-12-18 包括SiC蒸鍍層的半導體製造用部件及其製造方法 TWI667364B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
??10-2016-0174856 2016-12-20
KR20160174856 2016-12-20
??10-2017-0170791 2017-12-12
KR1020170170791A KR102051668B1 (ko) 2016-12-20 2017-12-12 SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201829826A true TW201829826A (zh) 2018-08-16
TWI667364B TWI667364B (zh) 2019-08-01

Family

ID=62780332

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106144374A TWI667364B (zh) 2016-12-20 2017-12-18 包括SiC蒸鍍層的半導體製造用部件及其製造方法

Country Status (6)

Country Link
US (1) US11694893B2 (zh)
JP (1) JP6995856B2 (zh)
KR (2) KR102051668B1 (zh)
CN (1) CN110050326B (zh)
SG (1) SG10202013142QA (zh)
TW (1) TWI667364B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096787B1 (ko) * 2019-06-11 2020-04-03 주식회사 바이테크 다층 구조의 다결정 탄화규소 성형체의 제조방법
KR102360676B1 (ko) * 2020-02-04 2022-02-11 주식회사 케이엔제이 탄화규소층을 포함하는 부품의 제조 방법
KR102201523B1 (ko) * 2020-07-02 2021-01-13 주식회사 티씨케이 내플라즈마 부재를 포함하는 반도체 제조용 부품 및 이의 제조방법
US11827999B2 (en) 2021-01-12 2023-11-28 Applied Materials, Inc. Methods of forming silicon carbide coated base substrates at multiple temperatures
KR102642090B1 (ko) 2021-08-24 2024-02-29 주식회사 케이엔제이 지지 소켓 및 증착층을 포함하는 부품 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2566796B2 (ja) * 1987-11-11 1996-12-25 東芝セラミックス株式会社 気相成長装置
JP3218092B2 (ja) 1992-07-28 2001-10-15 東海カーボン株式会社 耐酸化性ｃ／ｃ複合材の製造方法
JP3422515B2 (ja) 1993-03-08 2003-06-30 東海カーボン株式会社 炭素質基材の耐酸化性被膜形成法
JPH0758029A (ja) * 1993-08-16 1995-03-03 Sumitomo Metal Ind Ltd サセプタ
FR2712285B1 (fr) * 1993-11-12 1995-12-22 Lorraine Carbone Traitement de surface de matériau carbone pour rendre adhérent un dépôt ultérieur de diamant et pièces revêtues de diamant obtenues.
SE509984C2 (sv) * 1994-03-18 1999-03-29 Sandvik Ab Chargeringssystem för CVD
JPH10209061A (ja) 1997-01-16 1998-08-07 Tokai Carbon Co Ltd 半導体拡散炉用の構成部材
JP3929140B2 (ja) 1997-10-27 2007-06-13 日本碍子株式会社 耐蝕性部材およびその製造方法
US20010001384A1 (en) * 1998-07-29 2001-05-24 Takeshi Arai Silicon epitaxial wafer and production method therefor
JP2001199791A (ja) 2000-01-11 2001-07-24 Applied Materials Japan Inc 熱処理装置および熱処理装置用リフト部材
JP4453140B2 (ja) 2000-01-20 2010-04-21 イビデン株式会社 半導体製造装置用部品及び半導体製造装置
JP4556090B2 (ja) * 2001-07-31 2010-10-06 東海カーボン株式会社 炭化珪素質半導体製造装置用部材およびその製造方法
JP3845563B2 (ja) * 2001-09-10 2006-11-15 株式会社東芝 炭化珪素膜のｃｖｄ方法、ｃｖｄ装置及びｃｖｄ装置用サセプター
JP4007598B2 (ja) * 2003-03-27 2007-11-14 コバレントマテリアル株式会社 サセプタおよびその製造方法
EP1846589B1 (en) * 2005-01-24 2014-10-15 Danfoss A/S A method for coating an object
JP2007149771A (ja) * 2005-11-24 2007-06-14 Sharp Corp 半導体製造装置
JP2008027781A (ja) * 2006-07-24 2008-02-07 Sumitomo Electric Ind Ltd ダイヤモンド電子放出素子およびその製造方法
JP5051909B2 (ja) * 2007-03-30 2012-10-17 コバレントマテリアル株式会社 縦型ウエハボート
US20090314211A1 (en) * 2008-06-24 2009-12-24 Applied Materials, Inc. Big foot lift pin
US8216640B2 (en) 2009-09-25 2012-07-10 Hermes-Epitek Corporation Method of making showerhead for semiconductor processing apparatus
DE202010014805U1 (de) 2009-11-02 2011-02-17 Lam Research Corporation (Delaware Corporation) Heissrandring mit geneigter oberer Oberfläche
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP4956649B2 (ja) * 2010-07-06 2012-06-20 三井造船株式会社 炭化珪素基板、半導体装置およびｓｏｉウエハ
JP5787558B2 (ja) * 2011-03-08 2015-09-30 イビデン株式会社 セラミックス基材支持具及びセラミックス部材の製造方法
KR101337338B1 (ko) * 2011-11-04 2013-12-06 주식회사 티씨케이 ＳｉＣ의 응력해소방법 및 이를 이용한 서셉터의 휨개선 방법
KR101158343B1 (ko) * 2011-12-29 2012-06-22 주식회사 티씨케이 실리콘 카바이드 구조물 및 그 제조방법
US9099514B2 (en) * 2012-03-21 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer holder with tapered region
WO2014123036A1 (ja) 2013-02-06 2014-08-14 東洋炭素株式会社 炭化ケイ素－炭化タンタル複合材及びサセプタ
WO2014196323A1 (ja) 2013-06-06 2014-12-11 イビデン株式会社 ウエハキャリアおよびこれを用いたエピタキシャル成長装置
KR101593922B1 (ko) 2014-12-30 2016-02-15 하나머티리얼즈(주) 화학기상증착법에 의한 반도체 공정용 다결정 탄화규소 벌크 부재 및 그 제조방법
KR101593921B1 (ko) 2015-06-30 2016-02-15 하나머티리얼즈(주) 반도체 공정용 플라즈마 처리 장치용 탄화규소 부품의 재생 방법 및 이러한 방법으로 재생된 탄화규소 부품
CN108140606B (zh) * 2015-10-21 2022-05-24 住友大阪水泥股份有限公司 静电卡盘装置
KR101628689B1 (ko) 2016-01-29 2016-06-09 하나머티리얼즈(주) 플라즈마 처리 장치용 탄화규소 부품 및 이의 제조방법
US10262887B2 (en) * 2016-10-20 2019-04-16 Lam Research Corporation Pin lifter assembly with small gap

Also Published As

Publication number Publication date
KR20180071952A (ko) 2018-06-28
JP2020502806A (ja) 2020-01-23
US20200066514A1 (en) 2020-02-27
KR20190137736A (ko) 2019-12-11
JP6995856B2 (ja) 2022-01-17
US11694893B2 (en) 2023-07-04
TWI667364B (zh) 2019-08-01
KR102051668B1 (ko) 2019-12-04
SG10202013142QA (en) 2021-02-25
CN110050326A (zh) 2019-07-23
CN110050326B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
TWI667364B (zh) 包括SiC蒸鍍層的半導體製造用部件及其製造方法
TWI626327B (zh) 半導體設備的成膜方法、氮化鋁成膜方法以及電子裝置
TWI577820B (zh) Means for improving MOCVD reaction method and improvement method thereof
JPWO2009072252A1 (ja) 気相成長用サセプタおよび気相成長装置
TWI788654B (zh) 用於高溫腐蝕環境之基板支撐件蓋
JP6630025B1 (ja) 半導体製造用部品、複合体コーティング層を含む半導体製造用部品及びその製造方法
KR102352695B1 (ko) 기판을 처리하는 방법
JP5970841B2 (ja) ウエハホルダ、成膜装置
KR20130068137A (ko) 건식식각장치의 포커스링 제조방법
TWI655710B (zh) 使用夾具的半導體製造用之部件製作方法及設備
FR3068506B1 (fr) Procede pour preparer un support pour une structure semi-conductrice
KR20210142075A (ko) 전력반도체 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
JP7049818B2 (ja) 成膜装置
JP2018101707A (ja) サセプタ及びサセプタの製造方法
KR102125510B1 (ko) 박막의 형성방법
JP2013105924A (ja) シリコンエピタキシャルウェーハの製造方法
JP2009032946A (ja) 気相成長装置および気相成長方法
KR20130007066A (ko) 화학기상증착 장치용 새틀라이트 및 이를 구비한 화학기상증착 장치
KR20070021673A (ko) 물리 기상 증착 장치
JP2009032973A (ja) 気相成長方法
JP2018030750A (ja) Ｎｉ薄膜付結晶基板
TW201633450A (zh) 半導體處理元件再生方法
JP2002208566A (ja) 大口径ウェーハの熱処理方法及び該方法に使用する治具
JP2013115342A (ja) シリコンエピタキシャルウェーハの製造方法
JP2011094239A (ja) 真空成膜装置用部品の製造方法