JP2020502806A - ＳｉＣ蒸着層を含む半導体製造用部品及びその製造方法 - Google Patents

ＳｉＣ蒸着層を含む半導体製造用部品及びその製造方法 Download PDF

Info

Publication number
JP2020502806A
JP2020502806A JP2019532781A JP2019532781A JP2020502806A JP 2020502806 A JP2020502806 A JP 2020502806A JP 2019532781 A JP2019532781 A JP 2019532781A JP 2019532781 A JP2019532781 A JP 2019532781A JP 2020502806 A JP2020502806 A JP 2020502806A
Authority
JP
Japan
Prior art keywords
sic
base material
deposited layer
forming
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019532781A
Other languages
English (en)
Other versions
JP6995856B2 (ja
Inventor
イル キム，ジョン
イル キム，ジョン
ウォン キム，キ
ウォン キム，キ
ヒョン キム，ジョン
ヒョン キム，ジョン
Original Assignee
トーカイ カーボン コリア カンパニー．，リミテッド
トーカイ カーボン コリア カンパニー．，リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トーカイ カーボン コリア カンパニー．，リミテッド, トーカイ カーボン コリア カンパニー．，リミテッド filed Critical トーカイ カーボン コリア カンパニー．，リミテッド
Priority claimed from PCT/KR2017/014907 external-priority patent/WO2018117559A1/ko
Publication of JP2020502806A publication Critical patent/JP2020502806A/ja
Application granted granted Critical
Publication of JP6995856B2 publication Critical patent/JP6995856B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma & Fusion (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【解決手段】本発明は、乾式エッチング工程で用いられる半導体製造用部品に関し、本発明のＳｉＣ蒸着層を含む半導体製造用部品は、母材と、前記母材の表面に形成されたＳｉＣ蒸着層とを含み、前記母材及びＳｉＣ蒸着層の厚さの比は２：１ないし１００：１である。

Description

本発明は、乾式エッチング工程で用いられる半導体製造用部品に関し、より詳しくは、耐プラズマ特性に優れるＳｉＣ蒸着層を含む半導体製造用部品及びその製造方法に関する。
一般に、半導体製造工程で用いられるプラズマ処理方式は、乾式エッチング工程のうちの１つとして、ガスを用いて対象をエッチングする方法である。これは、エッチングガスを反応容器内に注入してイオン化させた後、ウェハーの表面で加速させ、ウェハーの表面を物理的、化学的に除去する工程に行う。この方法は、エッチングの調整が容易で、生産性が高く、数十ｎｍレベルの微細パターン形成が可能であることから幅広く用いられている。
乾式エッチング装置内のフォーカスリングをはじめとする様々な半導体製造用部品は、プラズマが存在する苛酷な条件の反応容器内でエッチング処理が行われるウェハーの周辺にプラズマを集中させる役割を果たし、部品自らもプラズマに露出されて損傷する。したがって、半導体製造用部品の耐プラズマ特性を増加させるための研究が持続的に行われてきた。そのうちの１つとして、Ｓｉ材質の代わりにＳｉＣ材質のフォーカスリングや電極などの部品を製造する方法に対する研究が行われてきた。
ただし、ＳｉＣ材質は、グラファイト基材に比べてその価格が高価であるため製品の単価を高める原因となり、特に、半導体製造用部品を生産する場合にＳｉＣ材質の価格が問題になって生産性が低下する原因として残っていた。
本発明の目的は、上述したような問題点を解決するためのもので、生産単価の大きい増加なしに簡単な方法で半導体製造用部品を生産するための方法を提供することにある。
しかし、本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されない更なる課題は下記の記載によって当技術分野の通常の知識を有する者にとって明確に理解されるのである。
本発明のＳｉＣ蒸着層を含む半導体製造用部品は、母材と、前記母材の表面に形成されたＳｉＣ蒸着層とを含み、前記母材及びＳｉＣ蒸着層の厚さの比は１：１ないし１００：１である。
本発明の一実施形態によれば、前記母材は、グラファイト、反応焼結ＳｉＣ、常圧焼結ＳｉＣ、ホットプレスＳｉＣ、再結晶ＳｉＣ及び、ＣＶＤ ＳｉＣからなる群より選択される少なくともいずれか１つを含み得る。
本発明の一実施形態によれば、前記母材は、段差をもって形成された階段式の構造を含み、前記段差の断面が曲面を含んだり前記段差をなしている面が鈍角をなし得る。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層の厚さは、２ｍｍ〜２０ｍｍであり得る。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層は複数の層を含み得る。
本発明の一実施形態によれば、前記母材の少なくとも一面に形成されたＳｉＣ蒸着層の厚さは、前記母材の前記一面の反対側の面に形成されたＳｉＣ蒸着層の厚さの１．５倍〜３倍であり得る。
本発明のＳｉＣ蒸着層を含む半導体製造用部品の製造方法は、グラファイト、反応焼結ＳｉＣ、常圧焼結ＳｉＣ、ホットプレスＳｉＣ、再結晶ＳｉＣ、及びＣＶＤ ＳｉＣからなる群より選択される少なくともいずれか１つを含む母材を備えるステップと、前記母材上にＳｉＣ蒸着層を形成するステップとを含む。
本発明の一実施形態によれば、前記母材及び前記ＳｉＣ蒸着層の厚さの比は１：１ないし１００：１であり得る。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層を形成するステップはＣＶＤ法に基づいてもよい。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層を形成するステップは、１０００℃〜１９００℃の温度で行われてもよい。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層を形成するステップは、蒸着開始時の温度よりも蒸着終了時の温度がさらに高い条件で行われてもよい。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層を形成するステップは、前記ＳｉＣ蒸着層を形成する間に順次温度を上昇しながら実行する。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層を形成するステップは複数回行われてもよい。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層を形成するステップ後に１５００℃〜２０００℃で熱処理する残留応力解消ステップをさらに含み得る。
本発明の一実施形態によれば、前記母材はジグに装着され、前記ジグはテーパされた形状をもって前記母材の表面接触部の方向に幅が増加し得る。
本発明の一実施形態に係るＳｉＣ蒸着層を含む半導体製造用部品は、母材を内部に含み、その表面にＳｉＣ蒸着層を薄く形成する方法で半導体製造用部品を製造することによって、高価な製品の単価を低下して生産性を向上させる効果がある。
また、本発明の一実施形態で提供する半導体製造用部品に含まれるＳｉＣ蒸着層は、薄く形成されても母材をプラズマに露出させないことで、プラズマによる乾式エッチング工程で半導体製品を生産するときにも製品の品質を低下させないことができる。
本発明の一実施形態で提供する母材上にＳｉＣ蒸着層が形成された半導体製造用部品の断面図である。 本発明の一実施形態で提供する階段式の段差をもつ構造を含む母材上にＳｉＣ蒸着層が形成された半導体製造用部品の断面図である。 本発明の一実施形態で提供する段差の断面が曲面をなす母材の断面図である。 本発明の他の一実施形態で提供する段差の断面が鈍角をなす母材の断面図である。 母材の一面を本発明の一実施形態で提供するテーパされた形状のジグが安定的に支持する構造の断面図である。
以下で、添付する図面を参照しながら実施形態を詳細に説明する。各図面に提示された同一の参照符号は同一の部材を示す。
以下、添付する図面を参照しながら本発明の実施形態を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
以下に説明する実施形態及び図面には様々な変更が加えられ得る。以下で説明する実施形態は、実施形態に対して限定しようとするものではなく、これらに対する全ての変更、均等物ないし代替物を含むものとして理解されなければならない。
本明細書で用いた用語は、単に特定の実施形態を説明するために用いられるものであって、本発明を限定しようとする意図はない。単数の表現は、文脈上、明白に異なる意味をもたない限り複数の表現を含む。本明細書において、「含む」又は「有する」等の用語は明細書上に記載した特徴、数字、ステップ、動作、構成要素、部品又はこれらを組み合わせたものが存在することを示すものであって、１つ又はそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品、又はこれを組み合わせたものなどの存在又は付加の可能性を予め排除しないものとして理解しなければならない。
異なる定義がされない限り、技術的であるか又は科学的な用語を含むここで用いる全ての用語は、本実施形態が属する技術分野で通常の知識を有する者によって一般的に理解されるものと同じ意味を有する。一般的に用いられる予め定義された用語は、関連技術の文脈上で有する意味と一致する意味を有するものと解釈すべきであって、本明細書で明白に定義しない限り、理想的又は過度に形式的な意味として解釈されることはない。
また、添付図面を参照して説明することにおいて、図面符号に関係なく同じ構成要素は同じ参照符号を付与し、これに対する重複する説明は省略する。実施形態の説明において関連する公知技術に対する具体的な説明が実施形態の要旨を不要に曖昧にすると判断される場合、その詳細な説明は省略する。
図１は、本発明の一実施形態で提供する母材１１０上にＳｉＣ蒸着層２００が形成された半導体製造用部品の断面図である。図１には、相対的に厚く形成された母材１１０の表面上で相対的に薄く形成されたＳｉＣ蒸着層２００が形成されている。本発明の一側面では半導体製造用部品において、母材を含み、その母材が半導体製造用部品の多くの厚さを占めていることを特徴とする。
本発明のＳｉＣ蒸着層を含む半導体製造用部品は、母材と、前記母材の表面に形成されたＳｉＣ蒸着層とを含み、前記母材及びＳｉＣ蒸着層の厚さの比は１：１ないし１００：１であり得る。
本発明の一側面では、母材１１０を含んで蒸着することを特徴とする。本発明の一実施形態では、ＳｉＣ蒸着層２００を含みつつ半導体製造用部品を形成するために母材を厚く形成しながら、ＳｉＣ蒸着層を相対的に薄く形成する。本発明の一実施形態によれば、前記母材及びＳｉＣ蒸着層の厚さの比は１：１ないし１００：１であり得る。前記ＳｉＣ蒸着層の厚さ対比母材の比が１よりも小さい場合、ＳｉＣ蒸着層の厚さが厚くなることで生産単価が増加する問題が生じ、１００を超える場合は、相対的にＳｉＣ蒸着層が極めて薄くなって、プラズマに母材が露出される危険がある。
ここで、前記ＳｉＣ蒸着層の厚さは、前記母材の上部及び下部に蒸着された厚さの垂直の長さの和を意味する。ここで、前記母材の厚さは、母材が長方形のブロック形態ではない段差をもって形成される構造であっても、全ての任意の位置における垂直の長さを意味する。
本発明の一実施形態によれば、前記母材は、グラファイト、反応焼結ＳｉＣ、常圧焼結ＳｉＣ、ホットプレスＳｉＣ、再結晶ＳｉＣ及びＣＶＤ ＳｉＣからなる群より選択される少なくともいずれか１つを含む。前記母材の成分は、ＳｉＣ蒸着層と容易に分離されない成分であり、母材の表面に形成されるＳｉＣ層と容易に分離されない素材であれば、いずれのものでも更に追加的な成分として含まれてもよい。
本発明の一実施形態によれば、前記母材は、段差をもって形成された階段式の構造を含む。前記半導体製造用部品は、一例として、フォーカスリングであってもよく、前記半導体製造用部品が適用される半導体製造場分のスペックと特性に応じて、前記半導体製造用部品は段差をもって形成された階段式の構造を含んでもよい。したがって、このような部品を製造するための母材についても、段差をもって形成された階段式の構造を含み得る。
図２は、本発明の一実施形態で提供する階段式の段差のある構造を含む母材１２０上にＳｉＣ蒸着層２００が形成された半導体製造用部品の断面図である。
本発明の一実施形態によれば、前記段差の断面が曲面を含んだり、前記段差をなしている面が鈍角をなすものである。
図３は、本発明の一実施形態で提供する段差の断面が曲面をなす母材１３０の断面図である。図３を参照して提供する本発明の一実施形態に係る母材は、段差の断面が曲面を含むように形成されている。
図４は、本発明の他の一実施形態で提供する段差の断面が鈍角をなす母材１４０の断面図である。図４を参照して提供する本発明の他の一実施形態に係る母材は、段差の断面が鈍角をなしている構造を含むように形成されている。
本発明のＳｉＣ蒸着層の形成はＣＶＤ工程により行われてもよい。ここで、ＣＶＤ工程で凹むように入った部分は、周辺の面によって蒸着ガスが容易に進入できず、相対的に少なく蒸着される問題が生じる。このような問題は、母材上に形成されたＳｉＣ蒸着層の均一性を阻害させる原因となる。したがって、本発明の一実施形態では、階段式構造の段差は曲面で形成されたり、段差をなしている面が鈍角をなす構造であってもよい。階段式の構造が曲面で形成されたり、鈍角をなす構造を含むことで、母材上により均質な蒸着を誘導することができる。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層の厚さは２ｍｍ〜２０ｍｍであり得る。ＳｉＣ蒸着層は、プラズマから露出されるときエッチングされるが、前記ＳｉＣ蒸着層は、エッチングされても母材が露出しないよう形成する必要がある。プラズマに弱い母材は、プラズマに直接的に露出される場合に粒子が飛散して生産される半導体製品の品質を大きく低下するためである。したがって、通常の乾式エッチング装置でＳｉＣ蒸着層のエッチングの厚さを考慮するとき、前記ＳｉＣ蒸着層の厚さは２ｍｍ〜２０ｍｍであり得る。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層は複数の層を含み得る。前記ＳｉＣ蒸着層は、単一層ではない複数の層で形成されてもよい。ＣＶＤ法によりＳｉＣ単一層を形成する場合、異常組織の成長が拡大して製品の品質を低下させる問題が生じる。したがって、ＳｉＣ蒸着層は相対的に薄い厚さで複数の層が形成される。
本発明の一実施形態によれば、前記母材の少なくとも一面に形成されたＳｉＣ蒸着層の厚さは、前記母材の前記一面の反対側の面に形成されたＳｉＣ蒸着層の厚さの１．５倍〜３倍であってもよい。本発明の一態様によれば、前記母材のＳｉＣ蒸着層は、面に応じてその厚さが異なる場合がある。これは、プラズマへ直接的に露出される面は相対的に厚い必要があるが、直接的に露出されない面は厚く形成する必要がないからである。したがって、製品の生産性を考慮するとき、前記厚い面と薄い面とを差別して形成することが好ましく、本発明の一側面によれば、前記一面と反対側の面に形成されたＳｉＣ蒸着層の厚さの比は１．５倍ないし３倍であり得る。
本発明のＳｉＣ蒸着層を含む半導体製造用部品の製造方法は、グラファイト、反応焼結ＳｉＣ、常圧焼結ＳｉＣ、ホットプレスＳｉＣ、再結晶ＳｉＣ、及びＣＶＤ ＳｉＣからなる群より選択される少なくともいずれか１つを含む母材を備えるステップと、前記母材上にＳｉＣ蒸着層を形成するステップとを含む。
本発明の一側面で提供する製造方法によれば、母材上にＳｉＣ蒸着層を形成するステップを含む。前記母材の成分は、ＳｉＣ蒸着層と容易に分離されない成分であり、母材の表面に形成されるＳｉＣ層と容易に分離されない素材であれば、いずれのものでも追加的な成分として含まれる。
本発明の一実施形態によれば、前記母材及び前記ＳｉＣ蒸着層の厚さの比は１：１ないし１００：１であり得る。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層を形成するステップは、ＣＶＤ法に基づいてもよい。ＳｉＣ蒸着層は様々な方法で形成され得るが、本発明の一実施形態では化学的気相蒸着（ＣＶＤ）法によって形成され得る。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層を形成するステップは、１０００℃〜１９００℃の温度で行われる。前記ＳｉＣ蒸着層は、高温で形成されたチャンバー内にて形成されるが、１０００℃未満である場合に温度が極めて低く、蒸着速度及び製品の生産性が低下する問題が生じ、１９００℃を超過する場合に、内部応力の増加による剥離問題が生じる。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層を形成するステップは、蒸着開始時の温度よりも蒸着終了時の温度がさらに高い条件で行われる。温度を上昇させながら蒸着することで、初期のステップでは相対的に低い温度で蒸着することにより、表面で発生する内部応力を低くし、蒸着速度が多少低いとしても低い温度で蒸着されない部分が存在せず、均一に母材の全面上に蒸着を誘導できる。その後、温度を高くして蒸着速度を上げて蒸着させるが、ここで、初期に蒸着されたＳｉＣ蒸着物質と新しく蒸着されるＳｉＣ蒸着物質とが同じ成分であるため、速度を上げて蒸着しても均一にくっつくことができる。したがって、初期段階で均一に形成されたＳｉＣ蒸着層上には高い速度でＳｉＣ成分を蒸着しても均等な蒸着が形成され得る。このように本発明の一側面では、初期段階では低い温度で均等な蒸着層を形成し、その後には温度を上げて早く蒸着層を形成する。これにより、本発明の一側面によれば、蒸着過程で内部応力が解消され、剥離問題が解決されながらも生産性を保持できる効果がある。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層を形成するステップは、前記ＳｉＣ蒸着層を形成する間に順次温度を上昇させながら行う。本発明の一態様によれば、ＳｉＣ蒸着層を形成する間の温度は順次上昇するが、ここで、温度の順次的な増加は徐々に継続的に増加してもよく、一定の時間の間に一定温度を保持し、さらに高い温度で再び一定の時間を保持する形態に上昇してもよい。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層を形成するステップは複数回行われてもよい。ＳｉＣ蒸着層は、上述したように、異常組織の成長を抑制するために複数の層に積層された構造を形成するが、ここで、前記複数の層は、ＳｉＣ蒸着層のそれぞれを蒸着する過程を複数回行う。
本発明の一実施形態によれば、前記ＳｉＣ蒸着層を形成する段階の後に、１５００℃〜２０００℃で熱処理する残留応力の解消ステップをさらに含む。前記ＳｉＣ蒸着層を形成するステップは、高温の密閉された空間で形成されるもので、内部に応力が形成されたものであり、蒸着が終了しても前記応力が残留することがある。このように形成された残留応力は、製品の品質低下の原因となる恐れがある。ここで、本発明の一側面では、前記残留応力を１５００℃〜２０００℃で熱処理して残留応力を解消できる。前記温度が１５００℃未満の場合、応力解消が効率よく行うことができない問題があり、前記温度が２０００℃を超過する場合、高過ぎる温度によりＳｉＣに相変化が生じ、かえって、残留応力を上昇させて母材でＳｉＣ蒸着層の剥離が多く発生する問題がある。
図５は、母材の一面を本発明の一実施形態で提供するテーパされた形状のジグ４００を安定的に支持する構造の断面図である。
本発明の一実施形態によれば、前記母材はジグ４００に装着され、前記ジグはテーパされた形状を有し、前記母材の表面接触部の方向に幅が増加する。本発明の一態様によれば、母材の表面にＳｉＣ蒸着層を形成する過程において、ジグで支持しながら蒸着するが、ここで、前記ジグがＳｉＣ蒸着ガスから母材の表面を遮って均質な品質の蒸着層を形成することが妨害される。すなわち、可能な限り、前記ジグがＳｉＣ蒸着を妨害しないように、少ない面積で母材に接触することが好ましい。
ただし、極めて小さい面積で母材と接触する場合、蒸着過程で母材の安定的な支持構造に問題が生じる。母材が安定的に支持されなければ、蒸着過程で母材の揺れを誘発して均質な蒸着層を形成できない原因となる。
したがって、本発明の一側面に係る前記ジグは、たとえ母材の表面接触部が大きく遮られても安定的に支持構造を形成することができ、母材の表面から相対的に距離のある部分は、相対的にＳｉＣ蒸着ガスから母材を少なく遮る構造で形成できる。すなわち、本発明の一側面で提供するジグは、テーパされた形態に形成され得る。これにより、母材の表面接触部はさらに広い面積のジグに接し、安定的に支持構造を形成することができる。また、プラズマへ直接的に露出される蒸着層の外表面は、前記母材の表層部に比べて相対的にジグによってそれ程遮られないため、より均質な蒸着層を形成することができる。これは、ＳｉＣ蒸着層を安定的に形成しながら、ＳｉＣ蒸着層の耐プラズマ性に優れた品質に保持できることを意味する。
上述したように実施形態がたとえ限定された実施形態及び図面によって説明されたが、当技術分野で通常の知識を有する者であれば、前記の記載から様々な修正及び変形が可能である。例えば、説明された技術が説明された方法と異なる順に実行されたり、及び／又は説明された構成要素が説明された方法と異なる形態に結合又は組合わせられたり、他の構成要素又は均等物によって置き換えたり置換されても適切な結果が達成し得る。
したがって、本発明の範囲は、開示された実施形態に限定されて定められるものではなく、特許請求の範囲及び特許請求の範囲と均等なものなどによって定められるものである。

Claims (15)

  1. 母材と、
    前記母材の表面に形成されたＳｉＣ蒸着層と、
    を含み、
    前記母材及びＳｉＣ蒸着層の厚さの比は１：１ないし１００：１である、ＳｉＣ蒸着層を含む半導体製造用部品。
  2. 前記母材は、グラファイト、反応焼結ＳｉＣ、常圧焼結ＳｉＣ、ホットプレスＳｉＣ、再結晶ＳｉＣ及び、ＣＶＤ ＳｉＣからなる群より選択される少なくともいずれか１つを含む、請求項１に記載のＳｉＣ蒸着層を含む半導体製造用部品。
  3. 前記母材は、段差をもって形成された階段式の構造を含み、
    前記段差の断面が曲面を含んだり前記段差をなしている面が鈍角をなす、請求項１に記載のＳｉＣ蒸着層を含む半導体製造用部品。
  4. 前記ＳｉＣ蒸着層の厚さは、２ｍｍ〜２０ｍｍである、請求項１に記載のＳｉＣ蒸着層を含む半導体製造用部品。
  5. 前記ＳｉＣ蒸着層は複数の層を含む、請求項１に記載のＳｉＣ蒸着層を含む半導体製造用部品。
  6. 前記母材の少なくとも一面に形成されたＳｉＣ蒸着層の厚さは、前記母材の前記一面の反対側の面に形成されたＳｉＣ蒸着層の厚さの１．５倍〜３倍である、請求項１に記載のＳｉＣ蒸着層を含む半導体製造用部品。
  7. グラファイト、反応焼結ＳｉＣ、常圧焼結ＳｉＣ、ホットプレスＳｉＣ、再結晶ＳｉＣ、及びＣＶＤ ＳｉＣからなる群より選択される少なくともいずれか１つを含む母材を備えるステップと、
    前記母材上にＳｉＣ蒸着層を形成するステップと、
    を含むＳｉＣ蒸着層を含む半導体製造用部品の製造方法。
  8. 前記母材及び前記ＳｉＣ蒸着層の厚さの比は１：１ないし１００：１である、請求項７に記載のＳｉＣ蒸着層を含む半導体製造用部品の製造方法。
  9. 前記ＳｉＣ蒸着層を形成するステップはＣＶＤ法に基づく、請求項７に記載のＳｉＣ蒸着層を含む半導体製造用部品の製造方法。
  10. 前記ＳｉＣ蒸着層を形成するステップは、１０００℃〜１９００℃の温度で行われる、請求項７に記載のＳｉＣ蒸着層を含む半導体製造用部品の製造方法。
  11. 前記ＳｉＣ蒸着層を形成するステップは、蒸着開始時の温度よりも蒸着終了時の温度がさらに高い条件で行われる、請求項７に記載のＳｉＣ蒸着層を含む半導体製造用部品の製造方法。
  12. 前記ＳｉＣ蒸着層を形成するステップは、前記ＳｉＣ蒸着層を形成する間に順次温度を上昇しながら実行する、請求項７に記載のＳｉＣ蒸着層を含む半導体製造用部品の製造方法。
  13. 前記ＳｉＣ蒸着層を形成するステップは複数回行われる、請求項７に記載のＳｉＣ蒸着層を含む半導体製造用部品の製造方法。
  14. 前記ＳｉＣ蒸着層を形成するステップ後に１５００℃〜２０００℃で熱処理する残留応力解消ステップをさらに含む、請求項７に記載のＳｉＣ蒸着層を含む半導体製造用部品の製造方法。
  15. 前記母材はジグに装着され、前記ジグはテーパされた形状をもって前記母材の表面接触部の方向に幅が増加する、請求項７に記載のＳｉＣ蒸着層を含む半導体製造用部品の製造方法。
JP2019532781A 2016-12-20 2017-12-18 ＳｉＣ蒸着層を含む半導体製造用部品及びその製造方法 Active JP6995856B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2016-0174856 2016-12-20
KR20160174856 2016-12-20
KR1020170170791A KR102051668B1 (ko) 2016-12-20 2017-12-12 SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
KR10-2017-0170791 2017-12-12
PCT/KR2017/014907 WO2018117559A1 (ko) 2016-12-20 2017-12-18 Sic 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2020502806A true JP2020502806A (ja) 2020-01-23
JP6995856B2 JP6995856B2 (ja) 2022-01-17

Family

ID=62780332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019532781A Active JP6995856B2 (ja) 2016-12-20 2017-12-18 ＳｉＣ蒸着層を含む半導体製造用部品及びその製造方法

Country Status (6)

Country Link
US (1) US11694893B2 (ja)
JP (1) JP6995856B2 (ja)
KR (2) KR102051668B1 (ja)
CN (1) CN110050326B (ja)
SG (1) SG10202013142QA (ja)
TW (1) TWI667364B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096787B1 (ko) * 2019-06-11 2020-04-03 주식회사 바이테크 다층 구조의 다결정 탄화규소 성형체의 제조방법
KR102360676B1 (ko) * 2020-02-04 2022-02-11 주식회사 케이엔제이 탄화규소층을 포함하는 부품의 제조 방법
KR102201523B1 (ko) * 2020-07-02 2021-01-13 주식회사 티씨케이 내플라즈마 부재를 포함하는 반도체 제조용 부품 및 이의 제조방법
US11827999B2 (en) 2021-01-12 2023-11-28 Applied Materials, Inc. Methods of forming silicon carbide coated base substrates at multiple temperatures
KR102642090B1 (ko) 2021-08-24 2024-02-29 주식회사 케이엔제이 지지 소켓 및 증착층을 포함하는 부품 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125819A (ja) * 1987-11-11 1989-05-18 Toshiba Ceramics Co Ltd 気相成長装置
JPH0648872A (ja) * 1992-07-28 1994-02-22 Tokai Carbon Co Ltd 耐酸化性ｃ／ｃ複合材の製造方法
JPH06263569A (ja) * 1993-03-08 1994-09-20 Tokai Carbon Co Ltd 炭素質基材の耐酸化性被膜形成法
JPH10209061A (ja) * 1997-01-16 1998-08-07 Tokai Carbon Co Ltd 半導体拡散炉用の構成部材
JPH11131236A (ja) * 1997-10-27 1999-05-18 Ngk Insulators Ltd 耐蝕性部材およびその製造方法
JP2001199791A (ja) * 2000-01-11 2001-07-24 Applied Materials Japan Inc 熱処理装置および熱処理装置用リフト部材
JP2004296778A (ja) * 2003-03-27 2004-10-21 Toshiba Ceramics Co Ltd サセプタおよびその製造方法
JP2008277781A (ja) * 2007-03-30 2008-11-13 Covalent Materials Corp 縦型ウエハボート
WO2014196323A1 (ja) * 2013-06-06 2014-12-11 イビデン株式会社 ウエハキャリアおよびこれを用いたエピタキシャル成長装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758029A (ja) * 1993-08-16 1995-03-03 Sumitomo Metal Ind Ltd サセプタ
FR2712285B1 (fr) * 1993-11-12 1995-12-22 Lorraine Carbone Traitement de surface de matériau carbone pour rendre adhérent un dépôt ultérieur de diamant et pièces revêtues de diamant obtenues.
SE509984C2 (sv) * 1994-03-18 1999-03-29 Sandvik Ab Chargeringssystem för CVD
US20010001384A1 (en) * 1998-07-29 2001-05-24 Takeshi Arai Silicon epitaxial wafer and production method therefor
JP4453140B2 (ja) 2000-01-20 2010-04-21 イビデン株式会社 半導体製造装置用部品及び半導体製造装置
JP4556090B2 (ja) * 2001-07-31 2010-10-06 東海カーボン株式会社 炭化珪素質半導体製造装置用部材およびその製造方法
JP3845563B2 (ja) * 2001-09-10 2006-11-15 株式会社東芝 炭化珪素膜のｃｖｄ方法、ｃｖｄ装置及びｃｖｄ装置用サセプター
CN101146935A (zh) * 2005-01-24 2008-03-19 丹福斯有限公司 涂敷物体的方法
JP2007149771A (ja) * 2005-11-24 2007-06-14 Sharp Corp 半導体製造装置
JP2008027781A (ja) * 2006-07-24 2008-02-07 Sumitomo Electric Ind Ltd ダイヤモンド電子放出素子およびその製造方法
US20090314211A1 (en) * 2008-06-24 2009-12-24 Applied Materials, Inc. Big foot lift pin
US8216640B2 (en) 2009-09-25 2012-07-10 Hermes-Epitek Corporation Method of making showerhead for semiconductor processing apparatus
DE202010014805U1 (de) 2009-11-02 2011-02-17 Lam Research Corporation (Delaware Corporation) Heissrandring mit geneigter oberer Oberfläche
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP4956649B2 (ja) * 2010-07-06 2012-06-20 三井造船株式会社 炭化珪素基板、半導体装置およびｓｏｉウエハ
JP5787558B2 (ja) * 2011-03-08 2015-09-30 イビデン株式会社 セラミックス基材支持具及びセラミックス部材の製造方法
KR101337338B1 (ko) * 2011-11-04 2013-12-06 주식회사 티씨케이 ＳｉＣ의 응력해소방법 및 이를 이용한 서셉터의 휨개선 방법
KR101158343B1 (ko) * 2011-12-29 2012-06-22 주식회사 티씨케이 실리콘 카바이드 구조물 및 그 제조방법
US9099514B2 (en) * 2012-03-21 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer holder with tapered region
KR102239607B1 (ko) 2013-02-06 2021-04-13 도요탄소 가부시키가이샤 탄화규소-탄화탄탈 복합재 및 서셉터
KR101593922B1 (ko) 2014-12-30 2016-02-15 하나머티리얼즈(주) 화학기상증착법에 의한 반도체 공정용 다결정 탄화규소 벌크 부재 및 그 제조방법
KR101593921B1 (ko) 2015-06-30 2016-02-15 하나머티리얼즈(주) 반도체 공정용 플라즈마 처리 장치용 탄화규소 부품의 재생 방법 및 이러한 방법으로 재생된 탄화규소 부품
WO2017069238A1 (ja) * 2015-10-21 2017-04-27 住友大阪セメント株式会社 静電チャック装置
KR101628689B1 (ko) 2016-01-29 2016-06-09 하나머티리얼즈(주) 플라즈마 처리 장치용 탄화규소 부품 및 이의 제조방법
US10262887B2 (en) * 2016-10-20 2019-04-16 Lam Research Corporation Pin lifter assembly with small gap

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125819A (ja) * 1987-11-11 1989-05-18 Toshiba Ceramics Co Ltd 気相成長装置
JPH0648872A (ja) * 1992-07-28 1994-02-22 Tokai Carbon Co Ltd 耐酸化性ｃ／ｃ複合材の製造方法
JPH06263569A (ja) * 1993-03-08 1994-09-20 Tokai Carbon Co Ltd 炭素質基材の耐酸化性被膜形成法
JPH10209061A (ja) * 1997-01-16 1998-08-07 Tokai Carbon Co Ltd 半導体拡散炉用の構成部材
JPH11131236A (ja) * 1997-10-27 1999-05-18 Ngk Insulators Ltd 耐蝕性部材およびその製造方法
JP2001199791A (ja) * 2000-01-11 2001-07-24 Applied Materials Japan Inc 熱処理装置および熱処理装置用リフト部材
JP2004296778A (ja) * 2003-03-27 2004-10-21 Toshiba Ceramics Co Ltd サセプタおよびその製造方法
JP2008277781A (ja) * 2007-03-30 2008-11-13 Covalent Materials Corp 縦型ウエハボート
WO2014196323A1 (ja) * 2013-06-06 2014-12-11 イビデン株式会社 ウエハキャリアおよびこれを用いたエピタキシャル成長装置

Also Published As

Publication number Publication date
KR20190137736A (ko) 2019-12-11
CN110050326A (zh) 2019-07-23
KR102051668B1 (ko) 2019-12-04
TW201829826A (zh) 2018-08-16
TWI667364B (zh) 2019-08-01
KR20180071952A (ko) 2018-06-28
US20200066514A1 (en) 2020-02-27
US11694893B2 (en) 2023-07-04
CN110050326B (zh) 2023-07-18
SG10202013142QA (en) 2021-02-25
JP6995856B2 (ja) 2022-01-17

Similar Documents

Publication Publication Date Title
JP2020502806A (ja) ＳｉＣ蒸着層を含む半導体製造用部品及びその製造方法
TWI670783B (zh) 增進製程均勻性的方法及系統
TWI747033B (zh) 具有嵌入式射頻屏蔽的半導體基板支撐件
JP2021526585A (ja) 金属汚染を制御するためのチャンバのインシトゥｃｖｄ及びａｌｄコーティング
KR101631797B1 (ko) 건식식각장치의 SiC 구조물 및 그 제조방법
TWI626327B (zh) 半導體設備的成膜方法、氮化鋁成膜方法以及電子裝置
JP2013503490A5 (ja)
JP2007067037A (ja) 真空処理装置
JP6030589B2 (ja) ハードマスク形成方法及びハードマスク形成装置
JP6630025B1 (ja) 半導体製造用部品、複合体コーティング層を含む半導体製造用部品及びその製造方法
KR101547621B1 (ko) 플라즈마 처리장치의 실리콘 카바이드 구조물 및 그 제조방법
KR101447006B1 (ko) 플라즈마 처리장치의 실리콘 카바이드 구조물
JP2019525495A (ja) 透過度が異なる複数の層を有するＳｉＣ半導体製造用部品及びその製造方法
US20220246462A1 (en) Sic edge ring
KR20130068137A (ko) 건식식각장치의 포커스링 제조방법
JP5752640B2 (ja) 成膜方法
KR20210142075A (ko) 전력반도체 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
FR3068506B1 (fr) Procede pour preparer un support pour une structure semi-conductrice
KR101592124B1 (ko) 건식식각장치의 포커스링 제조방법
KR102040378B1 (ko) 지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치
JP2021012960A (ja) プラズマ処理装置
KR20180071809A (ko) 분리용 박막층 및 슬릿 홈을 포함하는 SiC 포커스링 제조방법 및 그에 이용가능한 모재
TW202245925A (zh) 使用氫自由基進行熱退火之設備、方法及系統
KR20070021673A (ko) 물리 기상 증착 장치
CN117423626A (zh) 一种晶圆加工方法和晶圆

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211215

R150 Certificate of patent or registration of utility model

Ref document number: 6995856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150