KR101158343B1 - 실리콘 카바이드 구조물 및 그 제조방법 - Google Patents

실리콘 카바이드 구조물 및 그 제조방법 Download PDF

Info

Publication number
KR101158343B1
KR101158343B1 KR1020110145513A KR20110145513A KR101158343B1 KR 101158343 B1 KR101158343 B1 KR 101158343B1 KR 1020110145513 A KR1020110145513 A KR 1020110145513A KR 20110145513 A KR20110145513 A KR 20110145513A KR 101158343 B1 KR101158343 B1 KR 101158343B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
sic
electrical conductivity
manufacturing
base plate
Prior art date
Application number
KR1020110145513A
Other languages
English (en)
Inventor
김정일
임재석
윤미라
Original Assignee
주식회사 티씨케이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티씨케이 filed Critical 주식회사 티씨케이
Priority to KR1020110145513A priority Critical patent/KR101158343B1/ko
Application granted granted Critical
Publication of KR101158343B1 publication Critical patent/KR101158343B1/ko
Priority to JP2012193077A priority patent/JP5769680B2/ja
Priority to US13/609,622 priority patent/US8865519B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Ceramic Products (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 실리콘 카바이드 구조물 및 그 제조방법에 관한 것으로, a) 베이스판에 화학기상증착법으로 실리콘 카바이드를 증착하여 실리콘 카바이드층을 형성하는 단계와, b) 상기 베이스판을 제거하여 실리콘 카바이드로 이루어지는 실리콘 카바이드 구조물을 획득하는 단계와, c) 상기 실리콘 카바이드 구조물을 열처리하여 전기전도도를 낮추는 단계와, d) 상기 실리콘 카바이드 구조물의 상면과 하면을 각각 가공하여 200㎛이상의 두께를 제거하는 단계를 포함한다. 본 발명은 실리콘 카바이드를 CVD법으로 증착하여 형성한 후 후처리 및 후가공을 통해 플라즈마 장치의 보호 링에 요구되는 전기전도도 수준으로 낮춰 별도의 첨가물을 사용하지 않고도 전기전도도를 조절할 수 있는 효과가 있다.

Description

실리콘 카바이드 구조물 및 그 제조방법{Silicon carbide structure and manufacturing method thereof}
본 발명은 실리콘 카바이드 구조물 및 그 제조방법에 관한 것으로, 보다 상세하게는 전기전도도의 조정이 가능한 실리콘 카바이드 및 그 제조방법에 관한 것이다.
최근 반도체, 엘이디 제조장비에 적용되는 소재로서, 내화학, 내마모성, 내열특성이 우수한 SiC에 대한 관심이 높아지고 있다. 특히 CVD법으로 증착형성되는 CVD SiC의 물리적, 화학적 성질은 제조장비의 부품으로 매우 바람직한 것으로 알려져 있다.
이러한 특성에 의하여 SiC를 반도체 제조장치 또는 엘이디 제조장치에 적용하려는 노력들이 있었다. 특히 반도체 웨이퍼 상에 미세 회로 패턴을 형성할 수 있는 플라즈마 에칭 장치 또는 플라즈마 CVD 장치의 보호 링 등에 적용될 수 있다.
이와 같은 반도체 제조장치의 부품은 바람직한 전기전도도가 요구되고 고순도, 높은 내부식성 및 균일성이 요구된다. 특히 보호 링은 웨이퍼 내에서 균일하게 에칭을 수행하기 위해 낮은 전기전도도를 가질 필요가 있으나, 순수하게 CVD법으로 증착된 SiC의 전기전도도는 보호 링에 요구되는 전기전도도 수준 보다 매우 높은 전기전도도를 가지고 있다.
탄화 규소 세라믹의 전기전도도를 조절하기 위한 방법으로서, "Silicon Carbide Ceramics", Uchida Roukakuho, p. 327에는 소결 보조물로서 예를 들어 베릴륨, 탄화 베릴륨, 산화 베릴륨 또는 질소화 보론을 사용하는 방법이 제안되었다.
그러나 위의 제안된 방법은 CVD법으로 증착된 SiC와는 특성에 차이가 있는 소결방식의 SiC 제조예이며, 다른 성분이 혼입되기 때문에, 고순도의 SiC를 얻을 수 없는 문제점이 있었다.
또한 상기 첨가된 베릴륨, 탄화 베릴륨, 산화 베릴륨 또는 질소화 보론은 상기 언급한 플라즈마 장치에 적용되는 경우 이물로 검출될 수 있는 문제점이 있었다.
아울러 CVD법으로 증착 제조되는 SiC는 증착시 발생할 수 있는 결함들에 의하여 높은 전자농도를 제공하고, 그 결함부분의 전자 이동성이 원활하게 되어, 전기전도도가 소결 SiC에 비하여 더 높은 특징이 있으며, 이러한 CVD SiC는 첨가물의 첨가에 의해 전기전도도를 낮추는데에는 한계가 있는 문제점이 있었다.
상기와 같은 문제점을 감안한 본 발명이 해결하고자 하는 과제는, CVD법으로 순수(SiC가 99.9% 이상) SiC를 제조하되, 그 순수 SiC의 전기전도도를 낮출 수 있는 실리콘 카바이드 구조물 및 그 제조방법을 제공함에 있다.
상기와 같은 과제를 달성하기 위한 본 발명 실리콘 카바이드 구조물은, 화학기상증착법으로 증착되며, 전기전도도가 10-3S/cm 이하인 실리콘 카바이드로 이루어진다.
또한 본 발명 실리콘 카바이드 구조물의 제조방법은, a) 베이스판에 화학기상증착법으로 실리콘 카바이드를 증착하여 실리콘 카바이드층을 형성하는 단계와, b) 상기 베이스판을 제거하여 실리콘 카바이드로 이루어지는 실리콘 카바이드 구조물을 획득하는 단계와, c) 상기 실리콘 카바이드 구조물을 열처리하여 전기전도도를 낮추는 단계와, d) 상기 실리콘 카바이드 구조물의 상면과 하면을 각각 가공하여 200㎛이상의 두께를 제거하는 단계를 포함한다.
본 발명은 실리콘 카바이드를 CVD법으로 증착하여 형성한 후, 후처리 및 후가공을 통해 플라즈마 응용설비에 요구되는 전기전도도 수준으로 낮춰 별도의 첨가물을 사용하지 않고도 전기전도도를 조절할 수 있는 효과가 있다.
본 발명은 첨가물을 사용하지 않음으로써, 이물 발생의 염려가 없으며, 순수(SiC가 99.9% 이상) SiC의 물리적, 화학적인 특성의 저하 없이 전기전도도를 조절할 수 있는 효과가 있다.
도 1은 본 발명의 바람직한 실시예에 따른 SiC 제조방법의 순서도이다.
도 2 내지 도 5 각각은 도 1에서의 각 단계별 실리콘 카바이드 구조물의 단면도이다.
도 6은 본 발명에서 열처리 전과 열처리 후의 실리콘 카바이드 구조물의 표면 사진이다.
이하, 본 발명의 바람직한 실시예에 따른 실리콘 카바이드 및 그 제조방법에 대하여 첨부한 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 실리콘 카바이드 제조방법의 순서도이고, 도 2 내지 도 5는 도 1의 각 단계별 SiC의 단면 구성도이다.
도 1 내지 도 5를 각각 참조하면 본 발명의 바람직한 실시에에 따른 실리콘 카바이드 제조방법은, 원판형의 베이스판(1)의 상부에 화학기상증착법으로 SiC층(2)을 증착하는 증착단계(S11)와, 상기 베이스판(1)을 제거하여 순수 SiC 구조물(3)을 획득하는 베이스판제거단계(S12)와, 상기 SiC 구조물(3)을 열처리로에서 열처리하는 열처리단계(S13)와, 상기 SiC 구조물(3)의 상면과 저면을 소정의 두께로 제거하는 후가공을 수행하여, 전기전도도를 10-3S/cm 이하가 되도록 하는 후가공단계(S14)를 포함한다.
이하, 상기와 같이 구성되는 본 발명의 바람직한 실시에에 따른 실리콘 카바이드 제조방법의 구체적인 구성과 작용에 대하여 보다 상세히 설명한다.
먼저, S11단계는 도 2에 도시한 바와 같이 베이스판(1)에 화학기상증착법으로 SiC층(2)을 증착한다. 이때 SiC는 SiC의 함유율이 99.9% 이상의 순수한 SiC이다.
상기 베이스판(1)은 그라파이트 재질을 사용할 수 있으며, 특히 SiC층(2)과는 기계적 또는 화학적인 특성의 차이로 인하여 선택적으로 제거할 수 있는 재질이면 그 재질에 무관하게 사용할 수 있다.
도 2에서는 상기 베이스판(1)의 상부에만 SiC층(2)이 증착되는 것으로 설명하였으나, 실제로는 베이스판(1)의 상면뿐만 아니라 저면과 측면에도 SiC가 증착되나, 설명의 편의를 위하여 상면에만 SiC층(2)이 증착되는 것으로 도시하고 설명한다.
상기 베이스판(1)의 전면에 증착되는 SiC와 그 SiC를 분리하는 방법은, 본 발명의 출원인의 등록특허 10-1001674호(2010년 12월 9일 등록)에 명시되어 있다.
본 발명의 실시예에서는 원판형의 베이스판(1)을 사용하여 역시 원판형의 SiC 구조물을 제작하는 것을 예로 하여 설명하나, 그 베이스판(1)의 측면부에 증착되는 SiC를 이용하여 링 모양의 SiC 구조물을 용이하게 제작할 수 있음은 본 발명의 실시예를 참조하여 용이하게 실시할 수 있다.
상기 증착되는 SiC층(2)의 두께는 그 용도에 비하여 더 두껍게 증착한다. 이는 S14단계의 가공 두께를 고려한 것으로, SiC층(2)은 적어도 용도에 비하여 400㎛ 이상의 두께로 증착한다.
그 다음, S12단계 및 도 3에 도시한 바와 같이 상기 베이스판(1)과 SiC층(2)의 적층구조에서 베이스판(1)을 분리 또는 제거하여 SiC층(2)만으로 구성되는 SiC 구조물(3)을 획득하게 된다.
이때 상기 SiC 구조물(3)은 상면의 전기전도도가 4.27X10-3S/cm이고, 하면의 전기전도도는 4.29X10-3S/cm이다.
그 다음, S13단계 및 도 4에 도시한 바와 같이 상기 획득된 SiC 구조물(3)을 열처리하여 SiC 구조물(3) 내의 결함들을 제거하여 전기전도도를 낮춘다.
이때 열처리 온도는 1500 내지 2100℃의 온도로하며, 열처리 시간은 5 내지 100시간으로 하여, 상기 SiC 구조물(3)의 SiC 결정구조를 재배열하여, SiC 구조물(3)의 내부결함을 제거하게 된다. 이때 SiC 구조물(3)의 표면의 결함은 보다 증가하게 되며, 표면 결함의 증가 이유는 이후에 보다 상세히 설명한다.
도 6은 열처리 이전과 이후의 SiC 구조물(3)의 결정상태를 보인 전자현미경 사진이다.
도 6을 참조하면 열처리 전 직경이 수 ㎛인 SiC 결정의 크기가 상기와 같은 조건의 열처리를 수행한 후에는 직경이 20~100㎛로 증가한 것을 확인할 수 있으며, 이는 결정구조의 변화와 이에 따른 내부의 결함이 제거됨을 알 수 있다.
상기 열처리는 질소, 아르곤 등의 불활성기체 분위기 또는 진공에서 수행될 수 있다.
이와 같이 열처리된 SiC 구조물(3)의 일 표면인 상면 전기전도도는 9.09X10-2S/cm 정도가 된다. 이는 열처리에 의하여 상기 SiC 구조물(3)의 전체 전기전도도는 감소하게 되나, 오히려 표면에서의 전기전도도는 가공전에 비하여 더욱 커지게 되는 것을 알 수 있다.
이는 SiC 구조물의 표면에서는 열에 의한 SiC 손상으로 인해 Si-rich 또는 C-rich로 변화되면서 결함이 많아지고, 그 결함의 주변에서 전자농도가 증가하고 이동도가 높아지기 때문이다.
아래의 표 1은 열처리 전과 열처리 후의 전기전도도의 변화를 보인 표이다.
표 1을 참조하면 시편에 따라 차이는 있으나, 전기전도도가 3.105X10-2S/cm 내지 9.091X10-2S/cm의 범위로 전기전도도가 높아지게 된다.

시료번호
시료명		 표면 전기전도도 S/cm
열처리 전 열처리 후
1 시편1 6.398E-03 9.091E-02
2 시편2 2.587E-02 6.667E-02
3 시편3 2.434E-03 3.105E-02
위의 결과가 시사하는 바는 열처리된 SiC 구조물(3)의 표면 전기전도도와 전체 전기전도도에는 차이가 있다는 것이다. 즉 SiC 구조물(3)은 그 표면 부분에서 내측보다 더 많은 결함들이 발생하여, 전기전도도가 내측보다 더 높은 특징이 있다.
상기와 같이 열처리를 통해 SiC 구조물(3)의 내부와 표면의 전기전도도를 모두 포함한 전체 전기전도도는 낮출 수 있으나, 표면 전기전도도의 상승에 의하여 더 낮은 전기전도도 특성을 요구하는 플라즈마 장치의 부품에 적용할 수 있는 수준으로 전기전도도를 낮출 수 없었다. 따라서 상기 열처리에 의해 전기전도도가 증가하는 SiC 구조물(3)의 표면을 가공한다.
S14단계 및 도 5에 도시한 바와 같이 상기 SiC 구조물(3)의 상면과 하면을 각각 소정의 두께로 절삭, 또는 연마하여 제거한다.
이는 앞서 설명한 바와 같이 CVD법으로 증착된 SiC를 열처리 할 경우 열에 의해서 표면 SiC가 손상을 입어 Si-rich 또는 C-rich로 변화되면서 결함이 많아지고 이로 인해 전기전도도가 내부에 비해 상대적으로 높은 상태가 된다.
이와 같이 전기전도도가 높은 SiC의 표면 부분을 제거함으로써, 그 SiC 구조물(3)의 전체 전기전도도를 더욱 낮출 수 있게 된다.
상기 SiC 구조물(3)의 표면 가공 두께는 최소 200㎛에서 최대 1500㎛가 되도록 한다. 200㎛ 미만의 가공시에는 그 결함부분을 완전히 제거할 수 없어 전기전도도의 감소 효과가 적으며, 1500㎛를 초과하여 가공하는 경우 전기전도도의 감소율이 적으며, 가공이 어렵다.
이와 같이 가공된 SiC 구조물(3)의 전기전도도는 10-3 내지 10-6S/cm 단위의 전기전도도를 가지게 된다.
아래의 표 2는 본 발명의 각 단계별로 측정한 SiC 구조물(3)의 상면과 하면 전기전도도를 기재한 것이다.
베이스판 제거 후 열처리 후 1차 상면 가공
총가공량
(200㎛)		 1차 하면 가공
총가공량
(400㎛)		 2차 상면 가공
총가공량
(600㎛)		 2차 하면가공
총가공량
(800㎛)		 3차 상면 가공
총가공량
(1000㎛)		 3차 하면가공
총가공량
(1240㎛)
상면 전기전도도 4.27E-03 9.09E-02 8.76E-04 2.29E-04 2.24E-04 1.57E-04 1.50E-04 8.86E-05
하면 전기전도도 4.29E-03 3.85E-02 3.11E-02 3.20E-04 2.79E-04 1.65E-04 1.55E-04 1.46E-04
상기 표 2에서 단위는 생략되었으며, 전기 전도도의 단위는 S/cm이다.
시료에 따라 차이가 있을 수 있지만, 준비된 시료를 열처리 전과 열처리 후, 그리고 후가공을 진행하면서 그 SiC 구조물(3)의 상면과 하면의 전기전도도를 측정한 결과 열처리 후 표면의 전기전도도가 10-2의 단위였으나, 상면과 하면을 가공하면 표면의 전기전도도가 10-4 내지 10-5단위로 감소하게 되는 것을 확인할 수 있다.
따라서 본 발명은 열처리를 통해 CVD법으로 증착된 SiC의 전기전도도를 낮춤과 아울러 그 표면을 소정의 두께로 제거하여, 전기전도도를 더욱 낮출 수 있게 된다.
전술한 바와 같이 본 발명에 대하여 바람직한 실시예를 들어 상세히 설명하였지만, 본 발명은 전술한 실시예들에 한정되는 것이 아니고, 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
1:베이스판 2:SiC층
3:SiC 구조물

Claims (6)

  1. 화학기상증착법으로 판상의 SiC를 형성한 후, 상기 증착한 판상의 SiC를 열처리 한 다음, 상기 판상의 SiC의 상면 및 하면을 각각 200㎛ 내지 1500㎛의 두께로 제거하여, 전기전도도가 10-3S/cm 이하인 실리콘 카바이드로 이루어진 원판형 또는 링형의 실리콘 카바이드 구조물.
  2. 제1항에 있어서,
    화학기상증착법으로 증착된 실리콘 카바이드는, 열처리되어 결정의 직경이 20 내지 100㎛인 것을 특징으로 하는 실리콘 카바이드 구조물.
  3. 삭제
  4. a) 베이스판에 화학기상증착법으로 실리콘 카바이드를 증착하여 실리콘 카바이드층을 형성하는 단계;
    b) 상기 베이스판을 제거하여 실리콘 카바이드로 이루어지는 실리콘 카바이드 구조물을 획득하는 단계;
    c) 상기 실리콘 카바이드 구조물을 열처리하여 전기전도도를 낮추는 단계; 및
    d) 상기 실리콘 카바이드 구조물의 상면과 하면을 각각 가공하여 200㎛ 내지 1500㎛의 두께를 제거하는 단계를 포함하는 실리콘 카바이드 구조물 제조방법.
  5. 제4항에 있어서,
    상기 c) 단계는 질소, 아르곤 등의 불활성가스 분위기에서 1500 내지 2100℃의 온도로 5 내지 100시간 동안 열처리하는 것을 특징으로 하는 실리콘 카바이드 구조물 제조방법.
  6. 제4항 또는 제5항에 있어서,
    상기 d) 단계는,
    상기 실리콘 카바이드 구조물의 표면을 절삭 또는 연마하는 것을 특징으로 하는 실리콘 카바이드 구조물 제조방법.
KR1020110145513A 2011-12-29 2011-12-29 실리콘 카바이드 구조물 및 그 제조방법 KR101158343B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110145513A KR101158343B1 (ko) 2011-12-29 2011-12-29 실리콘 카바이드 구조물 및 그 제조방법
JP2012193077A JP5769680B2 (ja) 2011-12-29 2012-09-03 シリコンカーバイド構造物及びその製造方法
US13/609,622 US8865519B2 (en) 2011-12-29 2012-09-11 Method of manufacturing silicon carbide structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110145513A KR101158343B1 (ko) 2011-12-29 2011-12-29 실리콘 카바이드 구조물 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101158343B1 true KR101158343B1 (ko) 2012-06-22

Family

ID=46689225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110145513A KR101158343B1 (ko) 2011-12-29 2011-12-29 실리콘 카바이드 구조물 및 그 제조방법

Country Status (3)

Country Link
US (1) US8865519B2 (ko)
JP (1) JP5769680B2 (ko)
KR (1) KR101158343B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101547621B1 (ko) * 2013-10-17 2015-08-27 주식회사 티씨케이 플라즈마 처리장치의 실리콘 카바이드 구조물 및 그 제조방법
KR102051668B1 (ko) * 2016-12-20 2019-12-04 주식회사 티씨케이 SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
US11827999B2 (en) 2021-01-12 2023-11-28 Applied Materials, Inc. Methods of forming silicon carbide coated base substrates at multiple temperatures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857751B1 (ko) 2002-02-22 2008-09-09 미쯔이 죠센 가부시키가이샤 ＳｉＣ 모니터 웨이퍼의 제조방법
KR100951617B1 (ko) 2008-01-23 2010-04-09 동의대학교 산학협력단 실리콘카바이드 기판의 표면 처리 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3004859B2 (ja) * 1993-12-28 2000-01-31 東芝セラミックス株式会社 Ｃｖｄ自立膜構造体
JP4166346B2 (ja) * 1997-10-27 2008-10-15 日本碍子株式会社 耐蝕性部材、耐蝕性部材の製造方法および腐食性物質の加熱装置
JP2001048649A (ja) * 1999-07-30 2001-02-20 Asahi Glass Co Ltd 炭化ケイ素およびその製造方法
JP2002298311A (ja) * 2001-03-29 2002-10-11 Kyocera Corp 薄膜磁気ヘッド用基板及びその製造方法
JP2003068594A (ja) * 2001-08-29 2003-03-07 Tokai Carbon Co Ltd ＳｉＣダミーウエハ及びその製造方法
JP2008222509A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd ＳｉＣエピタキシャル膜付き単結晶基板の製造方法
US20130320356A1 (en) * 2012-06-01 2013-12-05 Raytheon Company Semiconductor structure having a nitride active layer on a doped silicon carbide heat spreader

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857751B1 (ko) 2002-02-22 2008-09-09 미쯔이 죠센 가부시키가이샤 ＳｉＣ 모니터 웨이퍼의 제조방법
KR100951617B1 (ko) 2008-01-23 2010-04-09 동의대학교 산학협력단 실리콘카바이드 기판의 표면 처리 방법

Also Published As

Publication number Publication date
JP2013139622A (ja) 2013-07-18
US8865519B2 (en) 2014-10-21
US20130168697A1 (en) 2013-07-04
JP5769680B2 (ja) 2015-08-26

Similar Documents

Publication Publication Date Title
US20040169033A1 (en) Holder for use in semiconductor or liquid-crystal manufacturing device and semiconductor or liquid-crystal manufacturing device in which the holder is installed
EP2520691B1 (en) Tantalum carbide-coated carbon material and manufacturing method for same
US8481892B2 (en) Ceramic heater and method for producing same
KR100953707B1 (ko) 반도체 프로세싱 부품 및 이를 사용하는 반도체 제조방법
US20050178334A1 (en) Susceptor Unit and Apparatus in Which the Susceptor Is Installed
US20090142479A1 (en) Method of Manufacturing Semiconductor Device-Fabrication Wafer Holder
KR101158343B1 (ko) 실리콘 카바이드 구조물 및 그 제조방법
KR20200136922A (ko) 세라믹스 기체 및 서셉터
KR101955746B1 (ko) 스퍼터링 타겟 및 그 제조 방법
KR20160124650A (ko) 관통 구멍을 갖는 절연 기판
US20090294776A1 (en) Highly Oxygen-Sensitive Silicon Layer and Method for Obtaining Same
KR102419533B1 (ko) 파티클 발생 최소화에 유리한 치밀한 보론카바이드 재질의 반도체 제조공정용 엣지링 및 그 제조방법
KR20230042679A (ko) 복합 소결체 및 복합 소결체의 제조 방법
TWI777799B (zh) 大尺寸的氧化釔燒結體
JP2017028247A (ja) グラファイトとシリコンとの結合体及びその製造方法
KR100976547B1 (ko) 유도가열 서셉터 및 그 제조방법
US20080060576A1 (en) Wafer Holder for Semiconductor Manufacturing Device and Semiconductor Manufacturing Device in Which It Is Installed
US20040178114A1 (en) Wafer holder for semiconductor manufacturing device and semiconductor manufacturing device in which it is installed
JP2021066624A (ja) 炭化ケイ素多結晶基板の製造方法
US20040187789A1 (en) Wafer holder for semiconductor manufacturing device and semiconductor manufacturing device in which it is installed
EP4258055A1 (en) Member for exposure device, manufacturing method for member for exposure device, and composite member for exposure device
TW202221156A (zh) 濺鍍靶、其製造方法、及成膜方法
KR101268910B1 (ko) 코팅모재에 대한 ＣＶＤ ＳｉＣ 코팅방법
JP6472016B2 (ja) 炭化珪素半導体装置の製造方法
JP7374351B2 (ja) 多結晶ＳｉＣ膜及びその製造方法、プラズマエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190402

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200224

Year of fee payment: 9