KR102201523B1

KR102201523B1 - 내플라즈마 부재를 포함하는 반도체 제조용 부품 및 이의 제조방법

Info

Publication number: KR102201523B1
Application number: KR1020200081412A
Authority: KR
Inventors: 서진원
Original assignee: 주식회사 티씨케이
Priority date: 2020-07-02
Filing date: 2020-07-02
Publication date: 2021-01-13

Abstract

본 발명은 SiC 모재 및 상기 SiC 모재 상에 형성되는 탄화붕소층을 포함하는 내플라즈마 부재를 포함하는 반도체 제조용 부품 및 이의 제조방법에 관한 것으로서, 고출력의 RF Power를 견디기 위해 탄화붕소층을 SiC 모재 상에 형성함으로써 플라즈마 처리 장치 내에서 플라즈마에 노출되는 면의 플라즈마 내식성을 향상시키고 균일한 식각 공정을 할 수 있도록 하는 내플라즈마 부재를 포함하는 반도체 제조용 부품 및 이의 제조방법을 제공한다.

Description

내플라즈마 부재를 포함하는 반도체 제조용 부품 및 이의 제조방법{A PART FOR SEMICONDUCTOR MANUFACTURING WITH PLASMA RESISTANT MEMBER AND METHOD FOR MANUFACTURING THEREOF}

본 발명은, SiC 모재 및 상기 모재 상에 형성되는 탄화붕소층을 포함하는 내플라즈마 부재를 포함하는 반도체 제조용 부품을 제공한다.

반도체 공정에서 사용되고 있는 세라믹 부품의 주요 소재는 석영(Quartz), 탄화규소(SiC), 알루미나(Al₂O₃), 질화알루미늄(AlN) 등이 있으며 이들 소재 중 특히 탄화규소는 강한 공유결합으로 다른 재료에 비해 열전도율과 경도가 높고, 내마모성, 고온 강도 및 내화학성이 우수하기 때문에 하부 전극, 포커스 링, 샤워헤드 등의 플라즈마 처리 장치용 부품 소재로 쓰이고 있다.

하지만, 반도체 공정에서 에칭하여야 하는 단이 증가하면서 많은 단을 한꺼번에 에칭할 필요가 생겼고, 이 때 수직성이 좋아야 해서 높은 RF Power를 사용하여야 한다. 따라서 기존의 Silicon에서 CVD SiC로 전환하여 사용하고 있으나 RF Power의 증가로 인해서 보다 우수한 내플라즈마 특성을 가지는 소재의 개발이 요구되고 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, SiC 모재 및 상기 SiC 모재 상에 형성되는 탄화붕소층을 포함하는 내플라즈마 부재를 포함하는 반도체 제조용 부품을 제공하는 것이다.

또한, 본 발명은, 본 발명에 의한 내플라즈마 부재를 포함하는 반도체 제조용 부품의 제조방법을 제공하는 것이다.

그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 분야 통상의 기술자에게 명확하게 이해될 수 있을 것이다.

본 발명의 일 실시예에 따라, 내플라즈마 부재를 포함하는 반도체 제조용 부품은, SiC 모재 및 상기 SiC 모재 상에 형성되는 탄화붕소층을 포함한다.

본 발명의 일 실시예에 따라, 상기 탄화붕소층은, 상기 SiC 모재 표면 중 적어도 일부에 형성되는 것일 수 있다.

본 발명의 일 실시예에 따라, 상기 탄화붕소층은, 상기 SiC 모재 표면 중 플라즈마 대향면에 형성되는 것일 수 있다.

본 발명의 일 실시예에 따라, 상기 탄화붕소층의 두께는, 0.5 ㎜ 내지 10 ㎜인 것일 수 있다.

본 발명의 일 실시예에 따라, 상기 SiC 모재 중심으로부터 표면까지의 거리 및 상기 탄화붕소층의 두께비는 1 : 1 내지 100 : 1인 것일 수 있다.

본 발명의 일 실시예에 따라, 상기 SiC 모재는, 반응소결 SiC, 상압소결 SiC, 핫프레스 SiC, 재결정 SiC 및 CVD SiC로 이루어진 군에서 선택되는 하나 이상을 포함하는 것일 수 있다.

본 발명의 일 실시예에 따라, 상기 탄화붕소는, B₂C, B₃C, B₄C, B₅C, B₁₃C₂, B₁₃C₃ 및 B₅₀C₂로 이루어진 군에서 선택되는 하나 이상을 포함하는 것일 수 있다.

본 발명의 일 실시예에 따라, 아래의 수학식 1에 의해 결정되는 상기 SiC 모재의 결정립 크기는 70 ㎚ 이하인 것일 수 있다.

[수학식 1]

(λ는 X-ray 광파장[㎚], B는 반치폭(FWHM)[rad], θ는 브래그 각(Bragg angle)[rad])

본 발명의 일 실시예에 따라, 상기 SiC 모재는, 반도체 제조 공정에서 사용 후 회수된 반도체 제조용 부품인 것일 수 있다.

본 발명의 일 실시예에 따라, 상기 탄화붕소층은, 1 ㎚ 내지 55 ㎚ 의 결정립 크기를 가지는 것일 수 있다.

본 발명의 일 실시예에 따라, 상기 SiC 모재 및 탄화붕소층은, 각각, 단일층이거나 복수 개의 층을 포함하는 것일 수 있다.

본 발명의 일 실시예에 따라, 상기 탄화붕소층이 형성된 SiC 모재는, 크랙-프리(Crack-free)인 것일 수 있다.

본 발명의 다른 측면에 따른 반도체는, 본 발명의 내플라즈마 부재를 포함하는 반도체 제조용 부품을 포함할 수 있다.

본 발명의 또 다른 측면의 일 실시예에 따라, 내플라즈마 부재를 포함하는 반도체 제조용 부품의 제조방법은, SiC 모재를 준비하는 단계 및 상기 SiC 모재 상에 탄화붕소층을 형성하는 단계를 포함한다.

본 발명의 일 실시예에 따라, 상기 반도체 제조용 부품은, 본 발명의 내플라즈마 부재인 것일 수 있다.

본 발명의 일 실시예에 따라, 상기 탄화붕소층을 형성하는 단계는, CVD 공정으로 수행되는 것일 수 있다.

본 발명의 일 실시예에 따라, 상기 탄화붕소층을 형성하는 단계는, 1000 ℃내지 1700 ℃의 온도에서 수행되는 것일 수 있다.

본 발명의 일 실시예에 따라, 상기 탄화붕소층을 형성하는 단계는, 복수 회 수행되는 것이고, 상기 탄화붕소층은 둘 이상의 층을 포함하는 것일 수 있다.

본 발명은, SiC 모재 및 상기 SiC 모재 상에 형성되는 탄화붕소층을 포함하는 내플라즈마 부재를 포함하는 반도체 제조용 부품을 제공할 수 있다.

또한, 본 발명은, 본 발명에 따른 내플라즈마 부재를 포함하는 반도체 제조용 부품의 제조방법을 제공할 수 있다.

본 발명에 따르면, 높은 RF 파워의 플라즈마에도 부식되지 않고 SiC 모재를 보호할 수 있는 플라즈마 내식성이 우수한 탄화붕소층을 SiC 모재 상에 형성함으로써 내식성을 향상시키는 반도체 제조용 부품을 제공할 수 있다.

도 1 내지 도 3은, SiC 모재 상에 탄화붕소층이 다양하게 형성되어 있는 내플라즈마 부재를 포함하는 반도체 제조용 부품의 단면도이다.
도 4는 실시예 1의 SiC 모재와 탄화붕소층의 경계면을 확대하여 촬영한 SEM 이미지이다.
도 5는 실시예 2의 SiC 모재와 탄화붕소층의 경계면을 확대하여 촬영한 SEM 이미지이다.
도 6은 실시예 3의 SiC 모재와 탄화붕소층의 경계면을 확대하여 촬영한 SEM 이미지이다.
도 7은 비교예 1의 SiC 모재와 탄화붕소층의 경계면을 확대하여 촬영한 SEM 이미지이다.
도 8은 비교예 2의 SiC 모재와 탄화붕소층의 경계면을 확대하여 촬영한 SEM 이미지이다.

이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.

명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우 뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함하며, 보다 구체적으로, 구성 요소(element) 또는 층이 다른 요소 또는 층 "상에(on)", "에 연결된(connected to)", 또는 "에 결합된(coupled to)" 것으로서 나타낼 때, 이것이 직접적으로 다른 구성 요소 또는 층에 있을 수 있거나, 연결될 수 있거나 결합될 수 있거나 또는 간섭 구성 요소 또는 층(intervening elements and layer)이 존재할 수 있는 것으로 이해될 수 있다.

실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

또한, 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

또한, 첨부 도면을 참조하여 설명함에 있어서, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

이하, 본 발명의 내플라즈마 부재를 포함하는 반도체 제조용 부품 및 이의 제조방법에 대하여 실시예 및 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본 발명이 이러한 실시예 및 도면에 제한되는 것은 아니다.

본 발명의 일 실시형태에 따른 내플라즈마 부재를 포함하는 반도체 제조용 부품은, SiC 모재; 및 상기 SiC 모재 상에 형성되는 탄화붕소층;을 포함한다.

본 발명의 내플라즈마 부재는 플라즈마 처리 장치 내에서 플라즈마와 접촉하는 챔버 및 부품 소재의 성능을 향상시킬 수 있다. 플라즈마에 노출되는 SiC 모재의 표면에 탄화붕소층을 형성하여 우수한 플라즈마 내식성을 가질 수 있다.

본 발명에 따른 내플라즈마를 부재를 포함하는 반도체 제조용 부품에 대하여 X선 회절 분석을 수행하면 결정면 배향에 따른 피크가 형성되며, 이 때 가장 큰 강도 값을 가지는 피크의 면을 우선성장(주성장) 면이라고 정의할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 우선성장 피크의 반치폭은, 0.15° 이상인 것일 수 있다.

상기 우선성장 피크의 반치폭은 Scherrer equation 등에 이용되어 결정립 크기 등의 계산에 이용될 수 있다.

바람직하게는, 상기 우선성장 피크의 반치폭은, 0.15° 내지 0.5°일 수 있고, 더욱 바람직하게는, 0.15° 내지 0.28°일 수 있다.

만일, 상기 우성성장 피크의 반치폭이 상기 범위 미만일 경우, 상기 탄화붕소에 결정립의 성장이 이루어지고 각각 결정립의 식각에 의해 식각표면이 균일한 식각면이 아닌 불규칙한 식각면을 가지게 되어 피팅 현상 등이 발생할 수 있다.

또한, 상기 범위를 초과할 경우 미세한 결정립이 형성되어 플라즈마 노출 시 작은 결정립의 형성으로 결정립계가 증가하여 상대적으로 식각량이 증가하게 되며 최종적으로 비정질상이 형성되어 급격하게 식각량이 증가하게 된다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소층은, 상기 SiC 모재 표면 중 적어도 일부에 형성될 수 있다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소층은, 상기 SiC 모재 표면 중 플라즈마 대향면에 형성될 수 있다.

도 1 내지 도 3은 SiC 모재 상에 탄화붕소층이 다양하게 형성되어 있는 내플라즈마 부재를 포함하는 반도체 제조용 부품의 단면도이다.

도 1에 도시된 바와 같이, 상기 탄화붕소층은 SiC 모재의 일 면에 형성될 수 있다. 또한, 도 2에 도시된 바와 같이, 상기 탄화붕소층이 형성된 SiC 모재의 일 면을 상면으로 할 때 탄화붕소층이 SiC 모재의 측면에도 형성될 수 있다. 또한, 도 3에 도시된 바와 같이, 상기 탄화붕소층 상면을 기준으로 탄화붕소층은 SiC 모재의 측면 및 하면의 전체면에도 형성될 수 있다. 이 때, 플라즈마 내식성이 우수한 탄화붕소층이 플라즈마 노출면이 되도록 한다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소층의 두께는, 0.5 ㎜ 내지 10 ㎜일 수 있다.

통상적인 건식 식각장치에서 식각되는 SiC의 두께는 1 ㎜ 내지 4 ㎜이며, 상기 식각 두께를 고려할 때, 요구되는 탄화붕소층의 두께는 0.5 ㎜ 내지 10 ㎜인 것일 수 있다. 상기 탄화붕소층의 두께가 0.5 ㎜보다 작을 경우 SiC 모재가 플라즈마 내식성을 가지는 탄화붕소층의 보호를 효과적으로 받지 못하는 결과가 발생한다. 또한, 상기 탄화붕소층의 두께가 10 ㎜보다 클 경우 소재 응력의 증가로서 기재와 박리가 일어나거나 SiC 기재에 크랙을 발생시키게 된다.

바람직하게는, 상기 탄화붕소층의 두께는, 0.5 ㎜ 내지 8 ㎜인 것일 수 있으며, 더욱 바람직하게는, 상기 탄화붕소층의 두께는, 1 ㎜ 내지 8 ㎜인 것일 수 있다.

본 발명의 일 실시형태에 따르면, 상기 SiC 모재 중심으로부터 표면까지의 거리 및 상기 탄화붕소층의 두께비는 1 : 1 내지 100 : 1일 수 있다.

본 발명의 일 실시형태에서는 내플라즈마 부재를 포함하는 반도체 제조용 부품을 제조하기 위해 SiC 모재를 두겁게 형성하면서, 탄화붕소층을 상대적으로 얇게 형성할 수 있다. 상기 탄화붕소층의 두께 대비 SiC 모재의 중심으로부터 표면까지의 비가 1보다 작을 경우, 탄화붕소층의 두께가 두꺼워져, 생산 단가가 증가하는 문제가 있을 수 있고, 100을 넘어갈 경우, 상대적으로 탄화붕소층이 너무 얇아져 플라즈마에 SiC 모재가 노출될 위험이 있다.

이 때, 상기 탄화붕소층의 두께는 상기 SiC 모재의 일 면에 증착된 두께의 수직 길이의 합을 의미한다. 이 때, 상기 SiC 모재의 두께는 SiC 모재가 직사각형의 블록 형태가 아닌 단차 있게 형성된 구조일지라도 모든 임의의 위치에서의 수직 길이를 의미할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 SiC 모재는, 반응소결 SiC, 상압소결 SiC, 핫프레스 SiC, 재결정 SiC 및 CVD SiC로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있다.

상기 SiC 모재의 성분들은 탄화붕소층과 쉽게 분리되지 않는 성분들이며, 모재 표면에 형성되는 탄화붕소층과 쉽게 분리되지 않는 소재라면 어떠한 것이라도 추가적인 성분으로 더 포함될 수 있다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소는, B₂C, B₃C, B₄C, B₅C, B₁₃C₂, B₁₃C₃ 및 B₅₀C₂로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소는, 탄소의 함량이 15 at% 내지 60 at%인 것일 수 있다.

본 발명의 일 실시형태에 따르면, 탄화붕소는, 물질 내의 탄소가 더 풍부하거나 붕소가 더 풍부한 것일 수 있으며, 이는 물질 조성 상의 원자의 개수에 따라 중량을 측정하는 atomic percent를 이용하여 측정할 수 있다.

다만, 본 발명에 사용될 수 있는 탄화붕소는 상기 기재된 탄화붕소에 한정되는 것이 아니고, SiC 모재 상에 형성되어 플라즈마 내식성이 우수한 탄화붕소라면 어떠한 것이라도 추가적인 성분으로 더 포함될 수 있다.

본 발명의 일 실시형태에 따르면, 상기 SiC 모재의 결정립 크기는 아래의 수학식 1에 따라 결정되는 것으로서, 70 ㎚ 이하일 수 있다.

[수학식 1]

본 발명의 SiC 모재 및 탄화붕소층은 상기 수학식 1에 기재된 바와 같이, Scherrer equation에 의해 측정될 수 있다. 이 때, λ는 X-ray 광파장, B는 XRD 분석을 통해 얻은 우선성장 peak의 반치폭(FWHM), θ는 브래그 각을 의미한다.

상기 SiC 모재의 결정립 크기가 70 ㎚ 이하일 때 SiC 모재 및 탄화붕소층에 크랙이 형성되지 않는다. 상기 SiC 모재의 결정립 크기는, 바람직하게는, 0.01 ㎚ 내지 70 ㎚, 1 ㎚ 내지 70 ㎚, 1 ㎚ 내지 65 ㎚, 1 ㎚ 내지 60 ㎚, 1 ㎚ 내지 55 ㎚, 1 ㎚ 내지 50 ㎚, 1 ㎚ 내지 47 ㎚, 1 ㎚ 내지 40 ㎚, 1 ㎚ 내지 35 ㎚, 3 ㎚ 내지 30 ㎚, 5 ㎚ 내지 25 ㎚, 10 ㎚ 내지 25 ㎚, 또는 10 ㎚ 내지 20 ㎚ 일 수 있다.

본 발명의 일 실시형태에 따르면, 상기 SiC 모재는, 반도체 제조 공정에서 사용 후 회수된 반도체 제조용 부품일 수 있다.

상기 SiC 모재는 본 발명에 기재된 탄화붕소층이 일 면에 형성된 SiC 모재이거나 탄화붕소층이 형성되지 않은 SiC 모재일 수 있다. 또한, 플라즈마 에칭 처리에 노출된 반도체 제조용 부품이거나 플라즈마 에칭 처리에 노출되지 않은 반도체 제조용 부품일 수 있다.

상기 SiC 모재로서, 예를 들어, 반도체 제조 공정에서 플라즈마 에칭 처리에 노출된 탄화붕소층이 형성되지 않은 SiC 모재인 경우, 플라즈마 에칭 처리에 노출되어 부식된 SiC 모재의 표면 상에 플라즈마 내식성이 우수한 탄화붕소층을 형성하여 상기 SiC 모재의 반도체 제조용 부품으로서 재생시킬 수 있다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소층은, 1 ㎚ 내지 55 ㎚ 이하의 결정립 크기를 가질 수 있다.

상기 탄화붕소층은, 바람직하게는, 30 ㎚ 내지 55 ㎚일 수 있다.

본 발명의 일 실시형태에 따르면, SiC 모재 및 탄화붕소층은, 각각, 단일층이거나 복수 개의 층을 포함할 수 있다.

상기 탄화붕소층은, 예를 들어, 복수 개의 층을 포함할 수 있다. CVD 법으로 탄화붕소층을 복수 개의 층으로 형성하는 경우, 이상 조직 성장의 확대를 막고 제품의 품질을 향상시킬 수 있다. 따라서, 탄화붕소층은 상대적으로 얇은 두께로 여러 층 형성되는 것일 수 있다.

본 발명의 일 실시형태에 따르면, 상기 SiC 모재의 적어도 일 면에 형성된 탄화붕소층의 두께는, 상기 SiC 모재의 상기 일 면의 반대쪽 면에 형성된 탄화붕소층의 두께의 0.5배 내지 3배일 수 있으며, 바람직하게는 1.5배 내지 3배일 수 있다.

본 발명의 일 실시형태에 따르면, 상기 SiC 모재의 탄화붕소층은 모재의 면에 따라 그 두께가 다른 것일 수 있다. 이는, 플라즈마에 직접적으로 노출되는 면은 상대적으로 두꺼울 필요가 있으나, 직접적으로 노출되지 않는 면은 두껍게 형성될 필요가 없기 때문이다. 따라서, 제품의 생산성을 고려할 때, 상기 두꺼운 면과 얇은 면을 차등을 두어 형성하는 것이 바람직할 수 있고, 본 발명의 일 실시형태에 다를 때, 상기 일 면과 그 반대쪽 면에 형성된 탄화붕소층의 두께비는 0.5배 내지 3배일 수 있다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소층이 형성된 SiC 모재는, 크랙-프리(Crack-free)인 것일 수 있다.

상기 SiC 모재에 탄화붕소층이 형성되면서 SiC 모재와 탄화붕소층의 경계면에서 크랙이 발생할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 SiC 모재의 결정립의 크기와 상기 탄화붕소층의 조성 등을 조절하여 SiC 모재 상에 탄화붕소층이 형성되어도 경계면에서 크랙이 발생하지 않는 크랙-프리인 것일 수 있다.

본 발명의 일 실시형태에 따른 반도체는, 본 발명의 내플라즈마 부재를 포함하는 반도체 제조용 부품을 포함한다.

본 발명의 다른 실시형태에 따른 내플라즈마 부재를 포함하는 반도체 제조용 부품의 제조방법은, SiC 모재를 준비하는 단계; 및 상기 SiC 모재 상에 탄화붕소층을 형성하는 단계;를 포함한다.

본 발명의 일 실시형태에 따르면, 상기 반도체 제조용 부품은, 본 발명의 내플라즈마 부재일 수 있다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소층을 형성하는 단계는, CVD 공정으로 수행되는 것일 수 있다.

탄화붕소층은 다양한 방법으로 형성할 수 있지만, 본 발명의 일 실시형태에서는 화학적 기상 증착(CVD) 법에 의해 형성할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소층을 형성하는 단계는, 1000 ℃내지 1700 ℃의 온도에서 수행되는 것일 수 있다.

상기 탄화붕소층은 고온의 챔버 내에서 형성되는데, 1000 ℃미만일 경우 온도가 너무 낮아 증착 속도가 너무 느려 제품의 생산성이 저하되는 문제 및 비정질 상 또는 비목적 결정면의 우선 성장 문제가 생길 수 있고, 1700 ℃를 초과할 경우 결정립이 지나치게 성장하고, 탄화붕소층의 내부 응력 증가에 따른 박리 또는 크랙 발생 및 상대적 경도 증가에 따른 가공성 저하의 문제가 발생할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소층을 형성하는 단계는, 증착 시작시의 온도보다 증착 종료시의 온도가 더 높은 조건으로 수행되는 것일 수 있다. 온도를 증가시키면서 증착함으로써, 초기 단계에서는 상대적으로 낮은 온도에서 증착함으로써 증착 속도가 다소 낮더라도 낮은 온도에서 증착되지 않는 부분 없이 고르게 모재의 전체 면 상에 증착을 유도할 수 있다. 이후, 온도를 높여 증착 속도를 올려 증착하게 되는데, 이 때에는 초기 증착된 탄화붕소 증착 물질과 새로 증착되는 탄화붕소 증착 물질이 같은 성분이므로 속도를 올려 증착하더라도 전체적으로 균일한 증착이 이루어지게 된다.

따라서, 일단 초기 단계에서 고르게 형성된 탄화붕소층 상에는 높은 속도로 탄화붕소 성분을 증착하더라도 고른 증착이 형성될 수 있는 것이다. 이와 같이 본 발명의 일 실시형태에서는 초기 단계에서는 낮은 온도에서 고른 증착층을 형성하고, 이후에는 온도를 올려 빠르게 증착층을 형성할 수 있다.

이로써, 본 발명의 일 실시형태에 따르면 증착과정에서 발생할 수 있는 경계선상의 기공 제거 및 크랙 발생 문제를 해결하면서도, 생산성을 유지할 수 있는 효과가 있다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소층을 형성하는 단계는, 상기 탄화붕소층을 형성하는 동안 순차적으로 온도를 상승시키면서 수행되는 것일 수 있다. 본 발명의 일 실시형태에 따르면, 탄화붕소층을 형성하는 동안의 온도는 순차적으로 상승하는 것일 수 있는데, 이 때 온도의 순차적 증가는 서서히 계속적으로 증가하는 것일 수 있고, 일정 시간 동안 일정 온도를 유지하다가, 더 높은 온도에서 다시 일정 시간 유지하는 식으로 상승하는 것일 수도 있다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소층을 형성하는 단계는, 상기 탄화붕소층을 형성하는 동안 일정 온도에서 수행되는 것일 수 있다.

상기 탄화붕소층을 구성하는 탄화붕소는 결정립 크기가 작아 일정 또는 단일 온도에서 탄화붕소층을 형성하여도 기공층이 발생하지 않는 장점이 있다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소층을 형성하는 단계는, 상기 탄화붕소층을 형성하는 동안의 온도의 상한과 하한의 차이가 50 ℃이내로 유지되며 수행되는 것일 수 있다.

본 발명의 일 실시형태에 따르면, 상기 탄화붕소층을 형성하는 단계는, 복수 회 수행되는 것이고, 상기 탄화붕소층은 둘 이상의 층을 포함하는 것일 수 있다.

상기 탄화붕소층은 상술한 것과 같이 이상 조직의 성장을 억제하기 위해, 복수 개의 층으로 적층된 구조로 형성될 수 있는데, 이 때, 상기 복수 개의 층은 탄화붕소층 각각을 증착하는 과정을 복수 회 수행하는 것일 수 있다.

이하, 실시예 및 비교예에 의하여 본 발명을 더욱 상세히 설명하고자 한다. 단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 내용이 하기 실시예에 한정되는 것은 아니다.

실시예 1

Scherrer equation으로 계산된 결정립의 크기가 46.32 ㎚인 SiC 모재 상에 화학적 기상 증착(CVD) 공정법으로 탄화붕소층을 코팅하여 내플라즈마 부재가 일 면에 형성된 반도체 제조용 부품을 제조하였다.

실시예 2

결정립의 크기가 59.07 ㎚인 SiC 모재를 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 반도체 제조용 부품을 제조하였다.

실시예 3

결정립의 크기가 65.06 ㎚인 SiC 모재를 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 반도체 제조용 부품을 제조하였다.

비교예 1

결정립의 크기가 79.45 ㎚인 SiC 모재를 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 반도체 제조용 부품을 제조하였다.

비교예 2

결정립의 크기가 100.50 ㎚인 SiC 모재를 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 반도체 제조용 부품을 제조하였다.

실험예 1

SiC 모재의 결정립 크기에 차이가 있는 상기 실험예 1 내지 3 및 비교예 1 내지 2의 SiC 모재와 탄화붕소층 사이의 경계면에서 크랙 발생 여부를 살펴보았다. 아래의 표 1은 SiC 모재의 결정립 크기에 따른 탄화붕소층 결정립 크기와 크랙 발생 여부를 나타낸 것이다.

	SiC 모재의 결정립 크기 (㎚)	탄화붕소층의 결정립 크기 (㎚)	크랙 발생 여부
실시예 1	46.32	42.39	X
실시예 2	59.07	41.93	X
실시예 3	65.06	54.52	X
비교예 1	79.45	42.76	O
비교예 2	100.50	41.91	O

상기 SiC 모재 및 상기 탄화붕소층의 결정립 크기는 Scherrer equation을 통하여 계산하였다.

도 4는 실시예 1의 SiC 모재와 탄화붕소층의 경계면을 확대하여 촬영한 SEM 이미지이다.

도 5는 실시예 2의 SiC 모재와 탄화붕소층의 경계면을 확대하여 촬영한 SEM 이미지이다.

도 6은 실시예 3의 SiC 모재와 탄화붕소층의 경계면을 확대하여 촬영한 SEM 이미지이다.

도 7은 비교예 1의 SiC 모재와 탄화붕소층의 경계면을 확대하여 촬영한 SEM 이미지이다.

도 8은 비교예 2의 SiC 모재와 탄화붕소층의 경계면을 확대하여 촬영한 SEM 이미지이다.

상기 표 1을 참조하면, 실시예 1 내지 3은, 크랙이 발생하지 않았으나, 비교예 1 내지 2는, 크랙이 발생한 것을 확인할 수 있었다. 이를 통해, SiC 모재의 결정립 크기가 70 ㎚ 이하일 때 SiC 모재 및 탄화붕소 코팅층에 크랙이 발생하지 않는 것을 확인할 수 있었다.

또한, 도 4 내지 도 8을 참조하면, 비교예 1 내지 2에서는 경계면에서 크랙이 발생한 것을 확인할 수 있었으며, 이와 비교하여 SiC 모재의 결정립의 크기가 작은 실시예 1 내지 3에서는 크랙이 발생하지 않았다. 아울러, SiC 모재의 결정립 크기가 커질수록 응력의 작용으로 인해 크고 경계면과 평행한 경향의 크랙이 발생하는 것을 확인할 수 있었다.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims

SiC 모재; 및
상기 SiC 모재 상에 형성되는 탄화붕소층;을 포함하고,
상기 탄화붕소층의 두께는, 0.5 ㎜ 내지 10 ㎜인 것이고,
상기 SiC 모재 및 탄화붕소층은, 각각, 단일층이거나 복수 개의 층을 포함하는 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품.
SiC 모재; 및
상기 SiC 모재 상에 형성되는 탄화붕소층;을 포함하고,
아래의 수학식 1에 의해 결정되는 상기 SiC 모재의 결정립 크기는 70 ㎚ 이하인 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품:
[수학식 1]

(λ는 X-ray 광파장[㎚], B는 반치폭(FWHM)[rad], θ는 브래그 각(Bragg angle)[rad]).
제1항 또는 제2항에 있어서,
상기 탄화붕소층은, 상기 SiC 모재 표면 중 적어도 일부에 형성되는 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품.
제1항 또는 제2항에 있어서,
상기 탄화붕소층은, 상기 SiC 모재 표면 중 플라즈마 대향면에 형성되는 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품.
제1항 또는 제2항에 있어서,
상기 SiC 모재 중심으로부터 표면까지의 거리 및 상기 탄화붕소층의 두께 비는 1 : 1 내지 100 : 1인 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품.
제1항 또는 제2항에 있어서,
상기 SiC 모재는, 반응소결 SiC, 상압소결 SiC, 핫프레스 SiC, 재결정 SiC 및 CVD SiC로 이루어진 군에서 선택되는 하나 이상을 포함하는 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품.
제1항 또는 제2항에 있어서,
상기 탄화붕소는, B₂C, B₃C, B₄C, B₅C, B₁₃C₂, B₁₃C₃ 및 B₅₀C₂로 이루어진 군에서 선택되는 하나 이상을 포함하는 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품.
제1항 또는 제2항에 있어서,
상기 SiC 모재는, 반도체 제조 공정에서 사용 후 회수된 반도체 제조용 부품인 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품.
제1항 또는 제2항에 있어서,
상기 탄화붕소층은, 1 ㎚ 내지 55 ㎚ 이하의 결정립 크기를 가지는 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품.
제1항 또는 제2항에 있어서,
상기 탄화붕소층이 형성된 SiC 모재는, 크랙-프리(Crack-free)인 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품.
제1항 또는 제2항의 내플라즈마 부재를 포함하는 반도체 제조용 부품을 포함하는,
반도체.
반도체 제조용 부품의 제조방법으로서,
SiC 모재를 준비하는 단계; 및
상기 SiC 모재 상에 탄화붕소층을 형성하는 단계;를 포함하고,
상기 반도체 제조용 부품은, 제1항 또는 제2항의 내플라즈마 부재를 포함하는 반도체 제조용 부품인 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품의 제조방법.
제12항에 있어서,
상기 탄화붕소층을 형성하는 단계는, CVD 공정으로 수행되는 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품의 제조방법.
제12항에 있어서,
상기 탄화붕소층을 형성하는 단계는, 1000 ℃내지 1700 ℃의 온도에서 수행되는 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품의 제조방법.
제12항에 있어서,
상기 탄화붕소층을 형성하는 단계는, 복수 회 수행되는 것이고,
상기 탄화붕소층은 둘 이상의 층을 포함하는 것인,
내플라즈마 부재를 포함하는 반도체 제조용 부품의 제조방법.
삭제
삭제
삭제