TW201810237A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201810237A
TW201810237A TW106120033A TW106120033A TW201810237A TW 201810237 A TW201810237 A TW 201810237A TW 106120033 A TW106120033 A TW 106120033A TW 106120033 A TW106120033 A TW 106120033A TW 201810237 A TW201810237 A TW 201810237A
Authority
TW
Taiwan
Prior art keywords
transistor
electrode
oxide semiconductor
wiring
film
Prior art date
Application number
TW106120033A
Other languages
English (en)
Other versions
TWI631549B (zh
Inventor
池田隆之
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201810237A publication Critical patent/TW201810237A/zh
Application granted granted Critical
Publication of TWI631549B publication Critical patent/TWI631549B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種能夠在一個圖框以上的期間內保持資料且使用少數的元件進行差分運算的影像感測器。在配置為矩陣狀的多個像素中設置光電感測器，該像素在一個圖框以上的期間內將電荷儲存在資料保持部，並根據儲存在該資料保持部的電荷使光電感測器的輸出變化。作為資料保持部的寫入切換元件，使用洩漏電流小(比1×10-14A十分小)的電晶體。作為洩漏電流小的電晶體，可以舉出在氧化物半導體層中形成通道的電晶體。

Description

半導體裝置
本發明係關於一種半導體裝置及其驅動方法。明確而言，本發明係關於一種在多個像素中設置有光電感測器的影像感測器及其驅動方法。本發明還係關於一種具有該影像感測器的電子裝置。
另外，半導體裝置是指半導體元件本身或包括半導體元件的裝置，作為這種半導體元件，例如可以舉出薄膜電晶體。從而，液晶顯示裝置及記憶體裝置等也包括在半導體裝置中。
另外，光電感測器是指設置在像素中的一個元件，影像感測器是指具有多個設置有光電感測器的像素的裝置。
近年來，影像感測器逐漸普及。現在需要提高影像感測器的清晰度，隨著影像感測器的清晰度得到提高，資料處理速度也不斷地得到提高。
另外，還需要擴大影像感測器的動態範圍。作為擴大影像感測器的動態範圍的方法之一，提出了在各個像素中 設置差分運算電路的方法(例如專利檔案1)。
[專利文獻1]日本專利申請公開平第08-223490號公報
為了將上一圖框的資訊儲存在顯示裝置的像素中，使用電容元件。如果對該電容元件寫入資料的切換元件的洩漏電流大，則會丟失所寫入的資料。注意，洩漏電流是指在電晶體處於截止狀態時在源極與汲極之間流過的電流。
例如，在矽半導體層中形成通道的電晶體的洩漏電流大。因此，當將在矽半導體層中形成通道的電晶體用作切換元件進行拍攝60fps(frame per second)的動態影像時，能夠保持資料的期間最長也只有一個圖框(1/60秒)左右，所以在每個圖框中需要改寫資料。
另一方面，為了至少在一個圖框的期間內保持資料，需要增大電容元件的容量值。作為增大電容元件的容量值的方法之一，可以舉出電容元件的面積的擴大。然而，如果擴大電容元件的面積，則會阻擋清晰度的提高，而導致孔徑比的下降。
另外，作為進行差分運算的方法之一，可以舉出使用電流鏡電路的方法。然而，如果在各個像素中設置電流鏡電路，則構成像素電路的元件的數目增加，而會阻擋清晰度的提高。另外，孔徑比也會下降。
本發明的一個方式的目的是提供一種在一個圖框(在60fps的情況下，至少在1/60秒)以上的期間內能夠保持資料的影像感測器。另外，本發明的一個方式的目的是提供一種使用少數的元件能夠進行差分運算的影像感測器，而不使用電路鏡電路等，也不增加構成像素電路的元件的數目。
本發明的一個方式是一種在配置為矩陣狀的多個像素中設置有光電感測器的半導體裝置，該像素在一個圖框以上的期間內將電荷儲存在資料保持部，並且根據儲存在該資料保持部的電荷光電感測器的輸出變化。作為資料保持部的寫入切換元件，使用洩漏電流小的電晶體。作為洩漏電流小的電晶體，可以舉出在氧化物半導體層中形成通道的電晶體。
本發明的一個方式是一種包括配置為矩陣狀的多個像素的半導體裝置，其中，所述像素與第一至第七佈線電連接且包括光電二極體、第一及第二電容元件、第一至第三電晶體以及資料保持部，所述光電二極體的陰極與第一佈線電連接，所述光電二極體的陽極與所述第一電容元件的第一電極電連接，所述第二電容元件的第一電極與第三佈線電連接，所述第一電晶體的源極和汲極中的一方與第二佈線電連接，所述第一電晶體的閘極與第六佈線電連接，所述第二電晶體的源極和汲極中的一方與第四佈線電連接，所述第二電晶體的源極和汲極中的另一方與所述第三 電晶體的源極和汲極中的一方電連接，所述第三電晶體的源極和汲極中的另一方與第七佈線電連接，所述第三電晶體的閘極與第五佈線電連接，所述資料保持部藉由電連接所述第一電容元件的第二電極、所述第二電容元件的第二電極、所述第一電晶體的源極和汲極中的另一方以及所述第二電晶體的閘極而構成，並且，所述第一電晶體的洩漏電流小。
本發明的一個方式是一種包括配置為矩陣狀的多個像素的半導體裝置，其中，所述像素與第一至第八佈線電連接且包括光電二極體、第一及第二電容元件、第一至第四電晶體以及資料保持部，所述光電二極體的陰極與第一佈線電連接，所述光電二極體的陽極與所述第四電晶體源極和汲極中的一方電連接，所述第四電晶體的閘極與第八佈線電連接，所述第四電晶體的源極和汲極中的另一方與所述第一電容元件的第一電極電連接，所述第二電容元件的第一電極與第三佈線電連接，所述第一電晶體的源極和汲極中的一方與第二佈線電連接，所述第一電晶體的閘極與第六佈線電連接，所述第二電晶體的源極和汲極中的一方與第四佈線電連接，所述第二電晶體的源極和汲極中的另一方與所述第三電晶體的源極和汲極中的一方電連接，所述第三電晶體的源極和汲極中的另一方與第七佈線電連接，所述第三電晶體的閘極與第五佈線電連接，所述資料保持部藉由電連接所述第一電容元件的第二電極、所述第二電容元件的第二電極、所述第一電晶體的源極和汲極中 的另一方以及所述第二電晶體的閘極而構成，並且，所述第一電晶體的洩漏電流小。
另外，第一佈線可以為被供應重設信號的佈線。第二佈線設定恆定電位作為參考電位的佈線。第三佈線可以為能夠將電容元件的一方的電極設定為恆定電位的佈線。第四佈線可以為被供應包括第二電晶體的源極跟隨電路的參考電位的佈線。第五佈線可以為能夠選擇檢測出輸出信號的像素的佈線。第六佈線可以為能夠供應用來控制用作資料保持部的切換元件的電晶體的信號的佈線。第七佈線可以為用來傳送輸出信號的佈線。第八佈線可以為能夠供應用來控制像素的曝光的信號(被稱為快門信號)的佈線。
所述構成中的所述第一電晶體的洩漏電流較佳小於1×10-14A。
所述構成中的所述第一電晶體較佳為在氧化物半導體層中形成通道的電晶體。
本發明的一個方式是一種包括配置為矩陣狀的多個像素的半導體裝置的驅動方法，該像素至少包括光電二極體及資料保持部，其中，所述光電二極體的所述資料保持部的讀出工作至少包括第一至第三工作，在所述第一工作中，讀出由於所述光電二極體的第一光接受而產生的第一電流的電位，在所述第二工作中，將所述光電二極體的所述第一電流的電位儲存在所述資料保持部中，並且，在所述第三工作中，讀出將由於所述光電二極體的第二光接受而產生的第二電流的電位與基於藉由所述第二工作儲存的 所述第一電流的電位的輸出電位組合的電位。
另外，當閘極電壓(用閘極的電壓減源極的電壓得到的電位差)為電晶體的閾值以上時電晶體成為導通狀態，而當閘極電壓小於電晶體的臨界電壓時電晶體成為截止狀態。
根據本發明的一個方式，能夠提供一種動態範圍大的影像感測器。另外，能夠提供一種利用差分運算減少資料的影像感測器。
100‧‧‧影像感測器
102‧‧‧第一移位暫存器
104‧‧‧第二移位暫存器
106‧‧‧讀出電路
108‧‧‧像素陣列
110‧‧‧像素
200‧‧‧光電二極體
202‧‧‧第一電容元件
204‧‧‧第二電容元件
206‧‧‧第一電晶體
208‧‧‧第二電晶體
210‧‧‧第三電晶體
212‧‧‧資料保持部
220‧‧‧第一佈線
222‧‧‧第二佈線
224‧‧‧第三佈線
226‧‧‧第四佈線
228‧‧‧第五佈線
230‧‧‧第六佈線
232‧‧‧第七佈線
234‧‧‧第八佈線
311‧‧‧期間
312‧‧‧期間
313‧‧‧期間
314‧‧‧期間
315‧‧‧期間
316‧‧‧期間
400‧‧‧第四電晶體
500‧‧‧設置有p通道型電晶體及n通道型電晶體的半導體基板
501‧‧‧高濃度雜質區
502‧‧‧低濃度雜質區
503‧‧‧閘極絕緣膜
504‧‧‧閘極電極
505‧‧‧層間絕緣膜
510‧‧‧在氧化物半導體層中具有通道形成區的電晶體
511‧‧‧氧化物半導體層
512a‧‧‧源極電極
512b‧‧‧汲極電極
513‧‧‧閘極絕緣膜
514a‧‧‧電極
514b‧‧‧閘極電極
601‧‧‧基底絕緣膜
602‧‧‧埋入絕緣膜
603a‧‧‧半導體區
603b‧‧‧半導體區
603c‧‧‧半導體區
604‧‧‧閘極絕緣膜
605‧‧‧閘極
606a‧‧‧側壁絕緣物
606b‧‧‧側壁絕緣物
607‧‧‧絕緣膜
608a‧‧‧源極
608b‧‧‧汲極
在圖式中：圖1是說明本發明的一個方式的影像感測器的結構的一例的圖；圖2是說明本發明的一個方式的影像感測器的像素的電路結構的一例的圖；圖3是說明設置在本發明的一個方式的影像感測器中的光電感測器的讀出工作的一例的時序圖；圖4是說明本發明的一個方式的影像感測器的像素的電路結構的一例的圖；圖5是可應用的電晶體的剖面示意圖；圖6A至圖6D是說明說明圖5所示的電晶體的製造方法的圖；圖7A至圖7E是說明可用於電晶體的氧化物半導體的結晶結構的圖； 圖8A至圖8C是說明可用於電晶體的氧化物半導體的結晶結構的圖；圖9A至圖9C是說明可用於電晶體的氧化物半導體的結晶結構的圖；圖10是藉由計算得到的遷移率的閘極電壓依賴性的圖；圖11A至圖11C是說明藉由計算得到的汲極電流及遷移率的閘極電壓依賴性的圖；圖12A至圖12C是說明藉由計算得到的汲極電流及遷移率的閘極電壓依賴性的圖；圖13A至圖13C是說明藉由計算得到的汲極電流及遷移率的閘極電壓依賴性的圖；圖14A和圖14B是說明用於計算的電晶體的剖面結構的圖；圖15A至圖15C是說明使用氧化物半導體膜的電晶體的特性的圖；圖16A和圖16B是說明樣本1的電晶體的BT測試後的Vg-Id特性的圖；圖17A和圖17B是說明樣本2的電晶體的BT測試後的Vg-Id特性的圖；圖18是說明Id及場效應遷移率的Vg依賴性的圖；圖19A和圖19B是說明基板溫度與臨界電壓之間的關係以及基板溫度與場效應遷移率之間的關係的圖；圖20是說明樣本A及樣本B的XRD光譜的圖； 圖21是說明電晶體的截止電流與測定時的基板溫度之間的關係的圖。
本發明的選擇圖為圖2。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所述技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。另外，在用於以下說明的圖式中，相同部分或具有相同功能的部分用相同的符號表示，並且省略重複說明。
另外，以下說明中的序數詞是為了方便起見而使用的，可以將第一佈線稱為第二佈線，也可以將第二佈線稱為第一佈線。其他佈線也是同樣的。
實施方式1
在本實施方式中，參照圖1至圖3對本發明的一個方式的影像感測器的電路結構及其驅動方法進行說明。
圖1示出本實施方式的影像感測器的結構的一例。影像感測器100具有第一移位暫存器102、第二移位暫存器104、讀出電路106以及像素陣列108。第一移位暫存器102藉由讀出電路106與像素陣列108電連接。第二移位 暫存器104與像素陣列108電連接。像素陣列108具有多個像素110。在像素陣列108中像素110排列為矩陣狀。從像素陣列108輸出的資料藉由讀出電路106輸出到影像感測器100的外部電路。
圖2示出像素110的電路結構的一例。圖2所示的像素110的電路具有光電二極體200、第一電容元件202、第二電容元件204、第一電晶體206、第二電晶體208以及第三電晶體210。另外，第二電容元件204可以由寄生電容構成。
光電二極體200的陰極與第一佈線220電連接。光電二極體200的陽極與第一電容元件202的一方的電極電連接。第一佈線220與第二移位暫存器104電連接。第一電容元件202的另一方的電極與資料保持部212電連接。第二電容元件204的一方的電極與資料保持部212電連接。第二電容元件204的另一方的電極與保持為恆定電位的第三佈線224電連接。第三佈線224與第二移位暫存器104電連接。或者，第三佈線224還可以藉由第二移位暫存器104與外部電路電連接。第一電晶體206的汲極與資料保持部212電連接。第一電晶體206的源極與第二佈線222電連接。第一電晶體206的閘極與第六佈線230電連接。第二佈線222與第二移位暫存器104電連接。或者，第二佈線222還可以藉由第二移位暫存器104與外部電路電連接。第六佈線230與第二移位暫存器104電連接。第二電晶體208的閘極與資料保持部212電連接。第二電晶體 208的源極與第四佈線226電連接。第二電晶體208的汲極與第三電晶體210的源極電連接。第四佈線226與第二移位暫存器104電連接。第三電晶體210的閘極與第五佈線228電連接。第三電晶體210的汲極與第七佈線232電連接。第五佈線228與第二移位暫存器104電連接。第七佈線232與讀出電路106電連接。
另外，第一電晶體206是洩漏電流小的電晶體。作為洩漏電流小的電晶體，可以舉出在氧化物半導體層中形成通道的電晶體。
在此，洩漏電流小的電晶體是指能夠將每通道寬度1μm的截止電流值在室溫下降低到10aA/μm(1×10-17A/μm)以下，較佳為1aA/μm(1×10-18A/μm)以下，更佳為1zA/μm(1×10-21A/μm)以下，最好為1yA/μm(1×10-24A/μm)以下的電晶體。如後面所述，使第一電晶體206的洩漏電流比10-14A十分低。因此，第一電晶體206的尺寸小是較佳的。
另外，第二電晶體208及第三電晶體210是在矽半導體層中形成通道的電晶體。但是，不侷限於此，第二電晶體208及第三電晶體210也可以是在氧化物半導體層中形成通道的電晶體。
另外，光電二極體200的陽極和陰極也可以互相調換。換言之，也可以將光電二極體200的陽極電連接到第一佈線220，並將其陰極電連接到第一電容元件202的一方的電極。另外，在此情況下，需要調節工作電壓的關 係。另外，根據工作電壓各個電晶體的源極和汲極也會反過來。
當第一電晶體206成為截止狀態時，在第一電晶體206的源極與汲極之間流過的電流低於10-14A，而當第一電晶體206成為導通狀態時，在第一電晶體206的源極與汲極之間流過的電流大於10-14A。
第二電晶體208構成一種源極跟隨電路，其中源極或汲極與第四佈線226電連接，並且根據閘極的電位在源極與汲極之間流過的電流發生變化。第二電晶體208的源極與第四佈線226電連接。第三電晶體210用來從共同使用第七佈線232的多個像素中選擇一個像素。另外，第二電晶體208與第三電晶體210的連接關係不侷限於圖2所示的結構，也可以將第二電晶體208的汲極電連接到第四佈線226，並將第三電晶體210的源極電連接到第七佈線232。
另外，第一佈線可以為被供應重設信號的佈線。第二佈線可以為能夠設定恆定電位作為參考電位的佈線。第三佈線可以為能夠將電容元件的一方的電極設定為恆定電位的佈線。第四佈線可以為被供應包括第二電晶體的源極跟隨電路的參考電位的佈線。第五佈線可以為能夠選擇檢測出輸出信號的像素的佈線。第六佈線可以為能夠供應用來控制用作資料保持部的切換元件的電晶體的信號的佈線。第七佈線可以為用來傳送輸出信號的佈線。另外，雖然未圖示，但是也可以設置第八佈線。使用第八佈線可以為能 夠供應用來控制像素的曝光的信號(被稱為快門信號)的佈線。
接著，參照圖3對圖2的電路的讀出工作進行說明。圖3示出說明圖2的電路的讀出工作的時序圖的一例。縱軸表示電壓，橫軸表示時間。Vres表示第一佈線220的電位。V04g表示第一電晶體206的閘極的電位。Vano表示光電二極體200的陽極與第一電容元件202的一方的電極之間的電位。V213表示資料保持部212的電位。注意，這些電位都依賴於光電二極體200的光敏感性，所以較佳的是適當地利用影像感測器100的外部電路進行調節。
光電感測器的讀出工作可以分為如下三個工作。第一工作為直接讀出光電二極體200的輸出電位即由於光電二極體200接受光而產生的電流的電位的工作(期間311及期間312)。第二工作為儲存光電二極體200的輸出電位的工作(期間313及期間314)。第三工作為讀出將光電二極體200的輸出電位與藉由該第二工作儲存的電位組合的電位的工作(期間315及期間316)。另外，在此光電感測器接受的光不侷限於可見光。
首先，對第一工作進行說明。當使期間311中的第一佈線220的電位比期間312中的第一佈線220的電位低時，光電二極體200成為正向，而光電二極體200的陽極與第一電容元件202的一方的電極之間的電位大致等於第一佈線220的電位。當使期間312中的第一佈線220的電位比期間311中的第一佈線220的電位高時，光電二極體 200成為反向，而光電二極體200的陽極與第一電容元件202的一方的電極之間的電位在光電二極體200的接受光強度高的情況下急劇增大，而在光電二極體200的接受光強度低的情況下漸漸增大。
在期間311中，第一電晶體206成為導通狀態，所以資料保持部212的電位大致等於第二佈線222的電位。另外，在期間312中，第一電晶體206成為截止狀態，而資料保持部212的電位根據光電二極體200的陽極與第一電容元件202的一方的電極之間的電位而發生變化。
在期間312中，當第三電晶體210成為導通狀態時，在第二電晶體208的源極與汲極之間流過根據資料保持部212的電位的電流。資料保持部212的電位根據光電二極體200的接受光強度而變化，並在第二電晶體208的源極與汲極之間流過的電流根據保持部212的電位而變化。因此，藉由檢測在第二電晶體208的源極與汲極之間流過的電流，可以知道光電二極體200的接受光強度。
接著，對第二工作進行說明。在期間313及期間314中，使第一電晶體206成為導通狀態。當第一電晶體206成為導通狀態時，資料保持部212的電位大致等於第二佈線222的電位。換言之，資料保持部212的電位不發生變化。
當使期間313中的第一佈線220的電位比期間314中的第一佈線220的電位低時，光電二極體200成為正向，而光電二極體200的陽極與第一電容元件202的一方的電 極之間的電位大致等於第一佈線220的電位。當使期間314中的第一佈線220的電位比期間313中的第一佈線220的電位高時，光電二極體200成為反向，而光電二極體200的陽極與第一電容元件202的一方的電極之間的電位在光電二極體200的接受光強度高的情況下急劇增大，而在光電二極體200的接受光強度低的情況下漸漸增大。因為資料保持部212的電位被固定，所以即使此時的接受光強度大致等於期間312中的接受光強度，光電二極體200的陽極與第一電容元件202的一方的電極之間的電位的增加也比期間312小。
藉由在期間314結束時使第一電晶體206成為截止狀態，保持資料保持部212的電位(電荷)。
在保持資料保持部212的電位(電荷)的狀態下，當使期間315中的第一佈線220的電位比期間314中的第一佈線220的電位低時，光電二極體200成為正向，而光電二極體200的陽極與第一電容元件202的一方的電極之間的電位被重設信號重設。資料保持部212的電位根據光電二極體200的陽極與第一電容元件202的一方的電極之間的電位而發生變化。
在光電二極體200的接受光強度高的情況下，光電二極體200的陽極與第一電容元件202的一方的電極之間的電位變化大，而在期間314結束時光電二極體200的陽極與第一電容元件202的一方的電極之間的電位變高，並且與光電二極體200的陽極及第一電容元件202的一方的電 極之間的電位變化小的情況相比資料保持部212的電位大幅度降低。
當使期間316中的第一佈線220的電位比期間315中的第一佈線220的電位高時，光電二極體200成為反向。而光電二極體200的陽極與第一電容元件202的一方的電極之間的電位在光電二極體200的接受光強度高的情況下急劇增大，而在光電二極體200的接受光強度低的情況下漸漸增大。資料保持部212的電位根據光電二極體200的陽極與第一電容元件202的一方的電極之間的電位而發生變化。
與期間312不同，在期間316的初期中資料保持部212的電位根據光電二極體200的接受光強度不同。另外，當期間314和期間316中的光電二極體200的接受光強度大致相等時，在期間316結束時光電二極體200的陽極與第一電容元件202的一方的電極之間的電位大致相等。接受光強度高時的資料保持部212的電位與接受光強度低時的資料保持部212的電位大致相等。光電二極體200的陽極與第一電容元件202的一方的電極之間的電位在光電二極體200的接受光強度高的情況下急劇增大，而在光電二極體200的接受光強度低的情況下漸漸增大。
與期間314和期間316中的光電二極體200的接受光強度大致相等的情況相比，在期間316中的光電二極體200的接受光強度比期間314中的光電二極體200的接受光強度高的情況下，資料保持部212的電位變高。另一方 面，在期間316中的光電二極體200的接受光強度比期間314中的光電二極體200的接受光強度低的情況下，資料保持部212的電位變低。當在某一時刻比較多個像素時，即使期間316中的光電二極體200的接受光強度相等，如果期間314中的光電二極體200的接受光強度不同，則期間316結束時的資料保持部212的電位也不同。
換言之，與期間314和期間316中的光電二極體200的接受光強度相等的情況相比，在期間314中的光電二極體200的接受光強度比期間316中的光電二極體200的接受光強度低的情況下，光電二極體200的陽極與第一電容元件202的一方的電極之間的電位變高，而在期間314中的光電二極體200的接受光強度比期間316中的光電二極體200的接受光強度高的情況下，光電二極體200的陽極與第一電容元件202的一方的電極之間的電位變低。
即使在第一工作中直接讀出的資料的值小於由第二電晶體208構成的源極跟隨電路或讀出電路106能夠讀出的下限值，也能夠藉由進行第二工作儲存資料並進行第三工作取差分來讀出該資料。就是說，能夠擴大動態範圍。
第三工作可以重複進行。換言之，不僅取與上一圖框之間的差分，而且還可以繼續取與第二工作所儲存的圖框之間的差分。只要第一電晶體206處於截止狀態，就可以保持資料保持部212的電位(電荷)。當光電二極體200的接受光強度急劇變化時，也可以再次進行第一工作讀出資料並進行第二工作儲存該資料。
例如，當第一電晶體206的洩漏電流10-14A並且第二電容元件204的容量值為100fF時，如果資料保持部212以外的佈線的電位恆定，則資料保持部212的電位變化為1mV以下的期間為10m秒左右。這意味著當拍攝60fps的動態影像時只能儲存一個圖框。然而，如上所述藉由使第一電晶體206的洩漏電流比10-14A十分低，不僅取與上一圖框之間的差分，而且還可以取與更前一圖框之間的差分。
另外，當拍攝隨著時間的亮度變化少的動態影像時，由於藉由第三工作得到的資料(變化量)小，所以能夠減少數位輸出的比特數並進行AD轉換。
本實施方式的影像感測器的結構及工作不侷限於僅用於拍攝動態影像的攝像裝置，還可以應用於觸摸屏等。
另外，在本實施方式中，只有第一電晶體206使用洩漏電流小的電晶體，但是不侷限於此，其他電晶體也可以使用洩漏電流小的電晶體。
本實施方式可以與其他實施方式或實施例適當地組合來實施。
實施方式2
本發明的一個方式可以採用全局快門(global shutter)方式。在本實施方式中，參照圖4對本發明的一個方式的全局快門方式的影像感測器的電路結構進行說明。
圖4所示的影像傳感器具有在圖2所示的光電二極體200的陽極與第一電容元件202的一方的電極之間設置有第四電晶體400的結構。
光電二極體200的陽極與第四電晶體400的源極電連接。第四電晶體400的閘極與第八佈線234電連接。第八佈線234與第二移位暫存器104電連接。第四電晶體400的汲極與第一電容元件202的一方的電極電連接。其他的連接關係與圖2一樣。另外，第四電晶體400的源極和汲極有時彼此互換。
接著，參照圖3對圖4的電路的讀出工作進行說明。在圖3中的期間311、期間313以及期間315中，將第八佈線234的電位設定為高而使第四電晶體400成為導通狀態。
當第四電晶體400成為導通狀態時，光電二極體200的陽極與第四電晶體400的源極之間的電位以及第四電晶體400的汲極與第一電容元件202的一方的電極之間的電位大致等於圖3中的光電二極體200的陽極與第一電容元件202的一方的電極之間的電位。
在圖3中的期間312、期間314以及期間316的初期中，將第八佈線234設定為高而使第四電晶體400成為導通狀態。當第四電晶體400成為導通狀態時，光電二極體200的陽極與第四電晶體400的源極之間以及第四電晶體400的汲極與第一電容元件202的一方的電極之間的電位大致等於圖3中的光電二極體200的陽極與第一電容元件 202的一方的電極之間的電位。
然後，將第八佈線234的電位設定為低而使第四電晶體400成為截止狀態。當第四電晶體400成為截止狀態時，第四電晶體400的汲極與第一電容元件202的一方的電極之間的電位不發生變化。另外，資料保持部212的電位也不發生變化。
在期間312、期間314以及期間316中第四電晶體400處於導通狀態的期間為曝光時間。在曝光時間中，第四電晶體400的汲極與第一電容元件202的一方的電極之間具有與圖2中的光電二極體200的陽極與第一電容元件202的一方的電極之間同樣的功能，能夠實現作為本發明的一個方式的全局快門方式的光電感測器的工作。
實施方式3
作為實施方式1及實施方式2中的第一電晶體206，使用在氧化物半導體層形成通道的電晶體是較佳的。
但是，在本發明中，第一電晶體206以外的電晶體不侷限於具有特定結構的電晶體，也可以使用具有各種結構的電晶體。從而，電晶體既可以使用由多晶矽構成的電晶體，又可以使用設置在SOI(Silicon On Insulator：絕緣體上矽)基板上的電晶體。另外，也可以使用設置在GaAs基板等化合物半導體基板上的電晶體。
另外，在上述說明中作為電晶體使用n通道型電晶體，但是不侷限於此，也可以適當地使用p通道型電晶 體。
接著，對可用於本發明的截止電流小的電晶體進行說明。作為截止電流小的電晶體可以舉出在通道形成區中包含呈現半導體特性的金屬氧化物的電晶體。作為截止電流小的電晶體之外的電晶體，可以舉出設置在半導體基板上的電晶體。
圖5示出可用於本發明的電晶體的剖面結構的概略的一例。在圖5中，在設置在半導體基板上的電晶體上形成有截止電流小的電晶體。設置在半導體基板上的電晶體既可以包含p通道型電晶體及n通道型電晶體的兩者，又可以只設置有其中一個。
設置在半導體基板上的p通道型電晶體及n通道型電晶體可以藉由一般的方法形成。在形成設置在半導體基板上的p通道型電晶體及設置在半導體基板上的n通道型電晶體之後，在其上形成截止電流小的電晶體。換言之，將形成有p通道型電晶體及n通道型電晶體的半導體基板500作為被形成基板在該基板上形成截止電流小的電晶體。作為截止電流小的電晶體，可以舉出在氧化物半導體層中具有通道形成區的電晶體。
另外，設置有p通道型電晶體及n通道型電晶體的半導體基板500具有用作源極區及汲極區的高濃度雜質區501、低濃度雜質區502、閘極絕緣膜503、閘極電極504以及層間絕緣膜505(圖5)。
在氧化物半導體層中具有通道形成區的電晶體510具 有：設置在設置有p通道型電晶體及n通道型電晶體的半導體基板500上的氧化物半導體層511；以接觸於氧化物半導體層511且彼此相隔的方式設置的源極電極512a及汲極電極512b；設置在氧化物半導體層511的至少通道形成區上的閘極絕緣膜513；以及以重疊於氧化物半導體層511的方式設置在閘極絕緣膜513上的閘極電極514b(圖6D)。
層間絕緣膜505還用作氧化物半導體層511的基底絕緣膜。
層間絕緣膜505可以利用至少其表面包含氧，並藉由加熱處理氧的一部分脫離的絕緣氧化物形成。作為藉由加熱處理氧的一部分脫離的絕緣氧化物，使用包含多於化學計量比的氧的絕緣氧化物是較佳的。這是因為可以藉由該加熱處理將氧供應到接觸於層間絕緣膜505的氧化物半導體膜的緣故。
作為包含多於化學計量比的氧的絕緣氧化物，例如可以舉出在SiOx中x>2的氧化矽。但是，不限於此，層間絕緣膜505可以使用氧化矽、氧氮化矽、氮氧化矽、氧氮化鋁、氧化鎵、氧化鉿或氧化釔等形成。
此外，層間絕緣膜505可以是疊層膜。層間絕緣膜505例如可以採用在氮化矽膜上設置有氧化矽的疊層結構。
另外，在包含多於化學計量比的氧的絕緣氧化物中，氧的一部分由於加熱處理而容易脫離。氧的一部分因加熱 處理容易脫離時的根據TDS分析的氧的脫離量(換算為氧原子的值)較佳為1.0×1018atoms/cm3以上，更佳為1.0×1020atoms/cm3以上，進一步較佳為3.0×1020atoms/cm3以上。
在此，說明TDS分析的方法。TDS分析中的氣體的脫離量與離子強度的時間積分值成正比。因此，從氧化物中的離子強度的時間積分值和標準樣本的基準值可以計算出氣體的脫離量。標準樣本的基準值是指在含有所定的原子的樣本(標準樣本)中的在光譜的時間積分值中原子密度所占的比例。
例如，從包含所定密度的氫的矽晶片(標準樣本)的離子強度的時間積分值和氧化物的離子強度的時間積分值，使用NO2=NH2/SH2×SO2×α可以算出氧化物中的氧分子(O2)的脫離量(NO2)。
NH2是從標準樣本脫離的氫分子(H2)的換算為密度的值。SH2是標準樣本的氫分子(H2)的離子強度的時間積分值。就是說，將NH2/SH2設定為標準樣本的基準值。SO2是絕緣氧化物的氧分子(O2)的離子強度的時間積分值。α是影響離子強度的係數。關於所述算式的詳細情況，可以參照日本專利申請公開第06-275697號公報。
另外，根據TDS分析的氧的脫離量(換算為氧原子的值)示出當使用電子科學株式會社製造的熱脫附裝置EMD-WA1000S/W以包含1×1016atoms/cm3的氫原子的矽晶片為標準樣本進行測量時的值。
此外，在TDS分析中，氧的一部作為氧原子而被檢出。氧分子和氧原子的比率可以從氧分子的電離率算出。另外，因為所述係數α包括氧分子的電離率，所以藉由評估氧分子的釋放量，可以算出氧原子的釋放量。
注意，NO2是氧分子(O2)的脫離量。因此，用氧原子換算的氧脫離量是氧分子(O2)的脫離量的2倍。
層間絕緣膜505可以利用濺射法或CVD法等形成，但是利用濺射法形成是較佳的。當作為層間絕緣膜505形成氧化矽膜時，可以使用石英(使用合成石英較佳)靶材作為靶材，並使用氬氣作為濺射氣體。或者，也可以使用矽靶材作為靶材，並使用包含氧的氣體作為濺射氣體。另外，作為包含氧的氣體，既可以是氬氣和氧氣的混合氣體，又可以只是氧氣。
在形成層間絕緣膜505之後且在形成成為氧化物半導體層511的氧化物半導體膜之前進行第一加熱處理。第一加熱處理是用來去除包含在層間絕緣膜505中的水及氫的製程。將第一加熱處理的溫度設定為包含在層間絕緣膜505中的水及氫脫離的溫度(具有脫離量的峰值的溫度)以上且低於設置有p通道型電晶體及n通道型電晶體的半導體基板500變質或變形的溫度，較佳為400℃以上且750℃以下，而低於後面進行的第二加熱處理的溫度。
然後，在形成氧化物半導體膜之後，進行第二加熱處理。第二加熱處理是將層間絕緣膜505用作氧的供應源來將氧供應到氧化物半導體膜的製程。但是，進行第二加熱 處理的時序不限於此，也可以在藉由加工氧化物半導體膜來形成氧化物半導體層511之後進行。
另外，第二加熱處理在氮氣或者氦、氖、氬等稀有氣體氛圍中進行，該氛圍不包含氫、水、羥基或氫化物等是較佳的。或者，較佳的是將引入到加熱處理裝置中的氮氣或者氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，更佳為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳為0.1ppm以下)。
另外，根據第二加熱處理的條件、氧化物半導體膜或氧化物半導體層511的材料，有時氧化物半導體膜或氧化物半導體層511產生晶化而成微晶層或多晶層。例如，有時成為晶化率為90%以上或80%以上的微晶層。另外，根據第二加熱處理的條件、氧化物半導體膜或氧化物半導體層511的材料，有時成為不包含結晶成分的非晶體。另外，有時在非晶層中混有微晶(晶粒直徑為1nm以上且20nm以下)。
另外，當進行第二加熱處理時，層間絕緣膜505用作氧的供應源。
另外，氧化物半導體膜的被形成面的層間絕緣膜505的平均面粗糙度(Ra)較佳為0.1nm以上且低於0.5nm。這是因為當氧化物半導體膜具有結晶性時可以使其結晶定向一致的緣故。
注意，在此平均面粗糙度(Ra)是指為了可以應用於曲面而將在JIS B0601：2001(ISO4287：1997)中定義的 算術線平均粗糙度(Ra)擴大為三維來得到的值。平均粗糙度(Ra)可以用將從基準面到指定面的偏差的絕對值平均而得到的值表示。
在此，作為算術平均粗糙度(Ra)，當從粗糙度曲線在其中心線方向上截取測量長度L的部分，並以該所截取的部分的中心線的方向為X軸，以縱向放大率的方向(垂直於X軸的方向)為Y軸，用Y=F(X)表示粗糙度曲線時，可以由以下算式1得到。
並且，作為平均面粗糙度(Ra)，當由Z=F(X，Y)表示測量資料所示的面即指定面時，可以用將從基準面到指定面的偏差的絕對值平均而得到的值表示。即可以由以下算式2得到。
在此，指定面是粗糙度測量的目標表面，並是由座標(X1,Y1,F(X1,Y1))、(X1,Y2,F(X1,Y2))、(X2,Y1,F(X2,Y1))以及(X2,Y2,F(X2,Y2))四個點表示的方形的區域。
S0表示將指定面投影到XY平面上的長方形的面積， Z0表示基準面的高度(測定面的平均高度)。
如此，為了將層間絕緣膜505的平均面粗糙度設定為0.1nm以上且低於0.5nm，可以進行化學機械拋光(Chemical Mechanical Polishing：CMP)處理。CMP處理可以在形成氧化物半導體膜之前進行，但是較佳的是在進行第一加熱處理之前進行。
在此，可以進行一次以上的CMP處理。當分多次進行CMP處理時，較佳的是在進行高拋光率的初期拋光之後，進行低拋光率的精拋光。
另外，為了使層間絕緣膜505平坦化，也可以進行乾蝕刻等，以代替CMP處理。在此，作為蝕刻氣體，可以使用氯類氣體如氯、氯化硼、氯化矽、四氯化碳等；氟類氣體如四氟化碳、氟化硫、氟化氮等。
另外，為了使層間絕緣膜505平坦化，也可以進行電漿處理等，以代替CMP處理。在此，當進行電漿處理時可以使用稀有氣體。藉由該電漿處理，對被處理面照射惰性氣體的離子，利用濺射效果使被處理面的微細的凹凸平坦化。這種電漿處理被稱為反濺射。
另外，為了使層間絕緣膜505平坦化，可以採用上述處理中的任何一種。例如，可以只進行反濺射，也可以在進行CMP處理之後進行乾蝕刻。注意，為了防止水等混入到氧化物半導體膜的被形成面的層間絕緣膜505，利用乾蝕刻或者反濺射較佳。尤其是，當在進行第一加熱處理之後進行平坦化處理時，利用乾蝕刻或者反濺射較佳。
作為氧化物半導體層511，例如可以形成氧化物半導體膜，並在該氧化物半導體膜上形成蝕刻掩模，藉由進行蝕刻來選擇性地形成。此外，也可以利用噴墨法等。
氧化物半導體膜至少包含銦(In)或鋅(Zn)較佳。尤其包含In和Zn的兩者較佳。並且包含鎵(Ga)較佳。如果包含鎵(Ga)，則可以降低電晶體特性的偏差。將這樣可以降低電晶體特性的偏差的元素稱為穩定劑(stabilizer)。作為穩定劑，可以舉出錫(Sn)、鉿(Hf)或鋁(Al)。
另外，作為其他的穩定劑，可以舉出作為鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)。也可以具有上述元素中的一種或多種。
例如，作為氧化物半導體，可以例示出：氧化銦、氧化錫、氧化鋅；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物的Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、 In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Zr-Zn類氧化物；四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
這裏，例如In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對In、Ga、Zn的比率沒有限制。另外，也可以包含In、Ga、Zn以外的金屬元素。
例如，可以使用其原子數比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的In-Ga-Zn類氧化物或具有與其類似的組成的氧化物。或者，也可以使用其原子數比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn類氧化物或具有與其類似的組成的氧化物。
但是，可以在本發明的一個方式中使用的氧化物半導體膜不侷限於上述材料，根據所需要的半導體特性(遷移率、閾值、偏差等)可以使用適當的組成的材料。另外，根據所需要的電晶體特性(半導體特性)，可以適當地調整載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離及密度等的條件。
例如，使用In-Sn-Zn類氧化物可以獲得較高的遷移率。但是，當使用In-Ga-Zn類氧化物時也可以藉由減小 塊內缺陷密度來提高遷移率。
氧化物半導體既可以為單晶又可以為非單晶。在氧化物半導體為非單晶的情況下，可以為非晶或多晶。此外，也可以採用在非晶體中含有具有結晶性的部分的結構。或者，也可以為非非晶。
此外，較佳的是在所述金屬氧化物中，相對於這些化學計量比，包含過剩的氧。藉由包含過剩的氧，可以抑制由形成的氧化物半導體膜的氧缺損導致的載子的產生。
此外，作為一個例子，當使用In-Zn類金屬氧化物形成氧化物半導體膜時，將靶材的組成設定為原子數比為In/Zn=1至100，較佳為In/Zn=1至20，更佳為In/Zn=1至10。藉由將Zn的原子數比設定為較佳的所述範圍內，可以提高場效應遷移率。在此，為了包含過剩的氧，將金屬氧化物的原子數比In：Zn：O=X：Y：Z設定為Z>1.5X+Y是較佳的。
另外，在此，靶材的填充率為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由提高靶材的填充率，可以使所形成的氧化物半導體膜成為緻密的膜。
另外，可以應用於氧化物半導體膜的金屬氧化物的能隙較佳為2eV以上，更佳為2.5eV以上，進一步較佳為3eV以上。像這樣，藉由使用能隙寬的金屬氧化物，可以降低電晶體的截止電流。
此外，氧化物半導體膜包含氫。氫除了作為氫原子以外，有時作為氫分子、水、羥基或其他氫化物被包含。包 含在氧化物半導體膜中的氫盡可能地少是較佳的。
另外，較佳的是降低氧化物半導體膜中的鹼金屬及鹼土金屬，較佳的是將它們的濃度設定為1×1018atoms/cm3以下，更佳為2×1016atoms/cm3。這是因為有時鹼金屬及鹼土金屬與氧化物半導體接合而產生載子，而導致電晶體的截止電流增高的緣故。
此外，對氧化物半導體膜的形成方法及厚度沒有特別的限制，可以根據製造的電晶體的大小決定。作為氧化物半導體膜的形成方法，例如可以舉出濺射法、分子束外延法、塗敷法、印刷法、脈衝雷射沉積法等。可以將氧化物半導體膜的厚度設定為3nm以上且50nm以下。這是因為如果厚度厚於50nm，則有電晶體成為常導通狀態的擔憂。此外，當將電晶體的通道長度為30μm時，如果將氧化物半導體膜的厚度設定為5nm以下，則可以抑制短通道效應。
在此，作為較佳的一個例子，藉由利用In-Ga-Zn類金屬氧化物靶材的濺射法，形成氧化物半導體膜。在此，作為濺射氣體，可以使用稀有氣體(例如，氬氣)、氧氣或稀有氣體與氧氣的混合氣體。
另外，作為形成氧化物半導體膜時使用的濺射氣體，使用氫、水、羥基或氫化物等被去除的高純度氣體是較佳的。為了使濺射氣體成為高純度氣體，去除附著在處理室的內壁等的氣體，並在形成氧化物半導體膜之前對設置有p通道型電晶體及n通道型電晶體的半導體基板500進行 加熱處理，即可。此外，也可以使引入到處理室的濺射氣體為高純度氣體，在此情況下，作為氬氣，使純度為9N(99.9999999%)以上，露點為-121℃以下，水為0.1ppb以下，氫為0.5ppb以下，即可。作為氧氣，使純度為8N(99.999999%)以上，露點為-112℃以下，水為1ppb以下，氫為1ppb以下，即可。此外，如果對設置有p通道型電晶體及n通道型電晶體的半導體基板500進行加熱以在保持高溫的狀態下形成氧化物半導體膜，則可以降低包含在氧化物半導體膜中的水等雜質的濃度。並且，可以減少由於應用濺射法而混入到氧化物半導體膜的損傷。在此，將設置有p通道型電晶體及n通道型電晶體的半導體基板500的溫度設定為100℃以上且600℃以下，較佳為200℃以上且400℃以下。
此外，為了使氧化物半導體膜包含過剩的氧，可以由離子植入供應氧。
此外，氧化物半導體膜既可以具有非晶結構，又可以具有結晶結構。作為具有結晶結構時的較佳的一個方式，可以舉出向c軸方向配向的結晶性的氧化物半導體(C Axis Aligned Crystalline Oxide Semiconductor：CAAC-OS)膜。藉由採用CAAC-OS膜作為氧化物半導體膜，可以提高電晶體的可靠性。
CAAC-OS膜是指一種氧化物半導體膜，其中結晶進行c軸配向，且在從ab面、表面或介面的方向來看時具有三角形或六角形的原子排列，在c軸上金屬原子排列為 層狀或者金屬原子和氧原子排列為層狀，在ab面(或者表面或介面)上包括a軸或b軸的方向不同(以c軸為中心旋轉)的結晶。
此外，從更廣義來理解，CAAC-OS膜是指非單晶的包括如下相的氧化物半導體膜，在該相中在從垂直於ab面的方向看時具有三角形、六角形、正三角形或正六角形的原子排列，並且從垂直於c軸的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。
另外，雖然CAAC-OS膜不是單晶，但是也不是只由非晶形成。另外，雖然CAAC-OS膜包括晶化部分(結晶部分)，但是也可以不能明確辨別一個結晶部分與其他結晶部分的邊界。
此外，可以用氮取代構成CAAC-OS膜的氧的一部分。另外，構成CAAC-OS膜的各結晶部分的c軸也可以在固定的方向上(例如，垂直於支撐CAAC-OS膜的基板面、CAAC-OS膜的表面或CAAC-OS膜的介面等的方向)一致。或者，構成CAAC-OS膜的各結晶部分的ab面的法線也可以朝向固定的方向(例如，垂直於基板面、表面或介面等的方向)。
此外，CAAC-OS膜根據其組成等可以是導體，也可以是半導體，還可以是絕緣體。另外，CAAC-OS膜根據其組成等既可以對可見光具有透明性又可以對可見光不具有透明性。
作為上述CAAC-OS膜的例子，也可以舉出如下材 料，該材料被形成為膜狀，並且在從垂直於膜表面、基板面或介面的方向觀察時確認到三角形或六角形的原子排列，並且在其膜的剖面中確認到金屬原子的層狀排列或者金屬原子和氧原子(或氮原子)的層狀排列等。
以下，參照圖7A至圖9C詳細說明包括在這樣的CAAC-OS膜中的結晶結構的一例。注意，原則上在圖7A至圖9C中，以垂直方向為c軸方向，並以垂直於c軸方向的面為ab面。另外，在簡單地描述為“上一半”或“下一半”時，以ab面為邊界。在圖7A至圖7E中，使用圓圈圈上的O示出四配位O，而使用雙重圓圈圈上的O示出三配位O。
圖7A示出具有一個六配位銦(以下，In)以及靠近In的六個四配位氧(以下稱為四配位O)的結構。這裏，將對於一個In只示出靠近其的氧的結構稱為子單元。雖然圖7A所示的結構採用八面體結構，但是為了容易理解示出平面結構。另外，在圖7A的上一半及下一半中分別具有三個四配位O。圖7A所示的子單元的電荷為0。
圖7B示出具有一個五配位鎵(以下，Ga)、靠近Ga的三個三配位氧(以下稱為三配位O)以及靠近Ga的兩個四配位O的結構。三配位O都存在於ab面上。在圖7B的上一半及下一半分別具有一個四配位O。另外，因為In也採用五配位，所以也有可能採用圖7B所示的結構。圖7B所示的子單元的電荷為0。
圖7C示出具有一個四配位鋅(以下，Zn)以及靠近 Zn的四個四配位O的結構。在圖7C的上一半具有一個四配位O，並且在下一半具有三個四配位O。或者，也可以在圖7C的上一半具有三個四配位O，並且在下一半具有一個四配位O。圖7C所示的子單元的電荷為0。
圖7D示出具有一個六配位錫(以下，Sn)以及靠近Sn的六個四配位O的結構。在圖7D的上一半具有三個四配位O，並且在下一半具有三個四配位O。圖7D所示的子單元的電荷為+1。
圖7E示出包括兩個Zn的子單元。在圖7E的上一半具有一個四配位O，並且在下一半具有一個四配位O。圖7E所示的子單元的電荷為-1。
在此，將幾個子單元的集合體稱為一個組，而將由多個組構成的一個週期稱為一個單元。
這裏，說明這些子單元彼此接合的規則。圖7A所示的六配位In的上一半的三個O在下方向上分別具有三個靠近的In，而In的下一半的三個O在上方向上分別具有三個靠近的In。圖7B所示的五配位Ga的上一半的一個O在下方向上具有一個靠近的Ga，而Ga的下一半的一個O在上方向上具有一個靠近的Ga。圖7C所示的四配位Zn的上一半的一個O在下方向上具有一個靠近的Zn，而Zn的下一半的三個O在上方向上分別具有三個靠近的Zn。像這樣，金屬原子的上方向上的四配位O的個數與位於該O的下方向上的靠近的金屬原子的個數相等。與此同樣，金屬原子的下方向的四配位O的個數與位於該O 的上方向上的靠近的金屬原子的個數相等。因為O為四配位，所以位於下方向上的靠近的金屬原子的個數和位於上方向上的靠近的金屬原子的個數的總和成為4。因此，在位於一金屬原子的上方向上的四配位O的個數和位於另一金屬原子的下方向上的四配位O的個數的總和為4時，具有金屬原子的兩種單元可以彼此接合。例如，在六配位金屬原子(In或Sn)藉由下一半的四配位O接合時，因為四配位O的個數為3，所以其與五配位金屬原子(Ga或In)和四配位金屬原子(Zn)中的任何一個接合。
具有這些配位數的金屬原子在c軸方向上藉由四配位O接合。另外，除此以外，以使層結構的總和電荷成為0的方式子單元彼此接合而構成一個組。
圖8A示出構成In-Sn-Zn類金屬氧化物的層結構的一個組的模型圖。圖8B示出由三個組構成的單元。另外，圖8C示出從c軸方向上觀察圖8B的層結構時的排列。
在圖8A中，為了容易理解，省略三配位O，關於四配位O只示出其個數，例如，以③表示Sn的上一半及下一半分別具有三個四配位O。與此同樣，在圖8A中，以①表示In的上一半及下一半分別具有一個四配位O。與此同樣，在圖8A中示出：下一半具有一個四配位O而上一半具有三個四配位O的Zn；以及上一半具有一個四配位O而下一半具有三個四配位O的Zn。
在圖8A中，構成In-Sn-Zn類金屬氧化物的層結構的組具有如下結構：在從上按順序說明時，上一半及下一半 分別具有三個四配位O的Sn與上一半及下一半分別具有一個四配位O的In接合；該In與上一半具有三個四配位O的Zn接合；該Zn藉由該Zn的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合；該In與上一半具有一個四配位O的由兩個Zn構成的子單元接合；該子單元藉由該子單元的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的Sn接合。多個上述組彼此接合而構成一個週期的單元。
這裏，三配位O及四配位O的一個接合的電荷分別可以被認為是-0.667及-0.5。例如，In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的電荷分別為+3、+2以及+4。因此，包含Sn的子單元的電荷為+1。因此，為了形成包含Sn的層結構，需要用於消除電荷+1的電荷-1。作為具有電荷-1的結構，可以舉出圖7E所示的包含兩個Zn的子單元。例如，因為如果對於一個包含Sn的子單元有一個包含兩個Zn的子單元則電荷被消除，所以可以使層結構的總電荷為0。
此外，In可以具有五配位或六配位。明確而言，藉由採用圖8B所示的單元來可以得到In-Sn-Zn類金屬氧化物的結晶(In2SnZn3O8)。注意，可以得到的In-Sn-Zn類金屬氧化物的結晶的層結構可以由組成式In2SnZn2O7(ZnO)m(m是0或自然數)表示。
此外，使用其他金屬氧化物時也與上述相同。例如，圖9A示出構成In-Ga-Zn類金屬氧化物的結晶的層結構的 一個組的模型圖。
在圖9A中，構成In-Ga-Zn類金屬氧化物的層結構的組具有如下結構：在從上按順序說明時，上一半和下一半分別有三個四配位O的In與上一半具有一個四配位O的Zn接合；藉由該Zn的下一半的三個四配位O與上一半及下一半分別具有一個四配位O的Ga接合；藉由該Ga的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合。多個上述組彼此接合而構成一個週期的單元。
圖9B示出由三個組構成的單元。另外，圖9C示出從c軸方向上觀察圖9B的層結構時的原子排列。
在此，因為In(六配位或五配位)、Zn(四配位)、Ga(五配位)的電荷分別是+3、+2、+3，所以包含In、Zn及Ga中的任一個的子單元的電荷為0。因此，組合這些子單元而成的組的總電荷一直為0。
此外，構成In-Ga-Zn類金屬氧化物的結晶的層結構的組不侷限於圖9A所示的組。
在此，說明CAAC-OS膜的形成方法。
首先，藉由濺射法等形成氧化物半導體膜。另外，藉由在使設置有p通道型電晶體及n通道型電晶體的半導體基板500保持為高溫度的情況下形成氧化物半導體膜，可以提高結晶部分對非晶部分的比例。此時，例如，將設置有p通道型電晶體及n通道型電晶體的半導體基板500的溫度設定為150℃以上且450℃以下即可，設定為200℃ 以上且350℃以下較佳。
在此，也可以對形成的氧化物半導體膜進行加熱處理。由該加熱處理，可以增加結晶部分對非晶部分的比例。將該加熱處理時的設置有p通道型電晶體及n通道型電晶體的半導體基板500的溫度例如設定為200℃以上且低於設置有p通道型電晶體及n通道型電晶體的半導體基板500本身不變質或變形的程度的溫度，較佳為250℃以上且450℃以下。可以將該加熱處理的時間設定為3分以上，但較佳為24小時以下。這是因為如果延長該加熱處理的時間雖然可以增加結晶部分對非晶部分的比例，但是會使生產性降低的緣故。此外，可以在氧化氛圍下或惰性氛圍下進行該加熱處理，但是不限於此。此外，也可以在減壓下進行該加熱處理。
氧化氛圍是包含氧化氣體的氛圍。作為氧化氣體，例如可以例示出氧、臭氧、一氧化二氮等。較佳的是從氧化氛圍中儘量去除不希望包含在氧化物半導體膜中的成分(例如，水及氫)。例如，可以將氧、臭氧、一氧化二氮的純度設定為8N(99.999999%)以上，設定為9N(99.9999999%)以上較佳。
此外，在氧化氛圍中可以包含有稀有氣體等惰性氣體。但是，需要在氧化氣體中包含有10ppm以上的氧化氣體。作為惰性氛圍，包含惰性氣體(氮氣或稀有氣體等)，且包含小於10ppm的氧化氣體等反應氣體。
另外，所有加熱處理可以使用RTA(Rapid Thermal Anneal：快速熱退火)裝置。藉由利用RTA裝置，如果在短時間內，則也可以在較高的溫度下進行加熱處理。因此，可以形成結晶部分對非晶部分的比例大的氧化物半導體膜，並可以抑制生產性的降低。
但是用於所有加熱處理的裝置不限於RTA裝置，例如可以使用具備有利用電阻發熱體等所產生的熱傳導或熱輻射對被處理物進行加熱的機構的裝置。作為用於所有加熱處理的加熱處理裝置，例如可以舉出電爐、GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置等。LRTA裝置是藉由從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物的裝置。此外，GRTA裝置是將高溫氣體用作熱媒體來加熱被處理物的裝置。在此，高溫氣體的溫度高於被處理物的加熱溫度是較佳的。
此外，當使用氮濃度為1×1017atoms/cm3以上且5×1019atoms/cm3以下的In-Ga-Zn類金屬氧化物時，形成具有c軸配向的六方晶的結晶結構的金屬氧化物膜，包含一個或多個Ga及Zn的層配置在兩層的In-O結晶面(包含銦和氧的結晶面)之間。
CAAC-OS膜例如使用多晶的氧化物半導體濺射靶材，且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域從a-b面劈開，即具有平 行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，由於該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，應用如下條件是較佳的。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於沉積室內的雜質(氫、水、二氧化碳及氮等)的濃度。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
以下，作為濺射靶材的一個例子示出In-Ga-Zn-O化合物靶材。
將InOx粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數比混合，進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到作為多晶的In-Ga- Zn-O化合物靶材。另外，X、Y及Z為任意正數。在此，InOx粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及其混合莫耳數比可以根據所製造的濺射靶材適當地改變。
此外，當形成In-Sn-Zn類金屬氧化物時，可以使用In：Sn：Zn的原子數比為1：2：2、2：1：3、1：1：1或20：45：35的靶材。
如上所說明那樣，可以形成CAAC-OS膜。
CAAC-OS膜與非晶結構的氧化物半導體膜相比，金屬和氧的接合的秩序性高。就是說，當氧化物半導體膜為非晶結構時，根據相鄰的金屬配位在金屬原子的氧原子的個數不同，但是在CAAC-OS膜中配位在金屬原子的氧原子的配位數大致恆定。因此，在微觀水準上也幾乎觀察不到氧缺損，而可以抑制由氫原子(包括氫離子)及鹼金屬原子等導致的電荷的遷移及導電性的不穩定。
從而，當將CAAC-OS膜用於通道形成區製造電晶體時，可以抑制在對電晶體進行光照射或偏壓-熱壓力試驗(BT)的附加之後產生的電晶體的臨界電壓的變化，而可以製造具有穩定的電特性的電晶體。
接著，藉由在氧化物半導體膜上形成蝕刻掩模進行蝕刻，來形成氧化物半導體層511(圖6A)。
然後，形成接觸於氧化物半導體層511且彼此分開而設置的源極電極512a及汲極電極512b(圖6B)。
作為源極電極512a及汲極電極512b，例如利用濺射法形成導電膜(例如金屬膜或添加有一導電型的雜質元素的矽膜等)，然後在該導電膜上形成蝕刻掩模，藉由進行蝕刻來選擇性地形成，即可。或者，可以使用噴墨法等。此外，成為源極電極512a及汲極電極512b的導電膜既可以以單層形成，有可以層疊多個層而形成。例如，可以採用由Ti層夾著Al層的三層的疊層結構。注意，成為源極電極512a及汲極電極512b的層也起信號線的作用。
接著，在氧化物半導體層511的至少通道形成區上形成閘極絕緣膜513，並在形成閘極絕緣膜513之後形成開口部(圖6C)。該開口部形成在重疊於閘極電極504的部分。
作為閘極絕緣膜513，例如可以藉由濺射法形成絕緣材料(例如，氮化矽、氮氧化矽、氧氮化矽或氧化矽等)膜。此外，閘極絕緣膜513既可以以單層形成，又可以層疊多個層而形成。在此，例如採用在氮化矽層上層疊有氧氮化矽層的兩層的疊層結構。另外，當藉由濺射法形成閘極絕緣膜513時，可以防止氫及水分混入到氧化物半導體層511。此外，當閘極絕緣膜513使用絕緣氧化物膜時，可以供應氧以彌補氧缺損，所以是較佳的。
注意，“氮氧化矽”是指在其組成中氮含量多於氧含量。注意，“氧氮化矽”是指在其組成中氧含量多於氮含量。
在此，可以使用乾蝕刻對氧化物半導體膜進行加工。 作為用於乾蝕刻的蝕刻氣體，例如可以使用氯氣體、或三氯化硼氣體和氯氣體的混合氣體。但是，不限於此，既可以使用濕蝕刻，又可以使用能夠加工氧化物半導體膜的其他方法。
較佳的是閘極絕緣膜513使用至少在接觸於氧化物半導體層511的部分中包含氧且藉由加熱氧的一部分脫離的絕緣氧化物形成。就是說，作為層間絕緣膜505的材料使用所例示且列舉的材料較佳。藉由使用氧化矽形成閘極絕緣膜513中的接觸於氧化物半導體層511的部分，可以將氧擴散到氧化物半導體層511中，來可以防止電晶體的低電阻化。
此外，藉由作為閘極絕緣膜513使用矽酸鉿(HfSiOx)、添加了氮的矽酸鉿(HfSixOyNz)、添加了氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔或氧化鑭等high-k材料，可以降低閘極漏電流。在此，閘極漏電流是指流過在閘極電極與源極電極或汲極電極之間的洩漏電流。並且，可以是利用所述high-k材料形成的層與利用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁及氧化鎵形成的層的疊層。但是，即使作為閘極絕緣膜513採用疊層結構，接觸於氧化物半導體層511的部分也為絕緣氧化物較佳。
閘極絕緣膜513可以利用濺射法形成。此外，將閘極絕緣膜513的厚度可以設定為1nm以上且300nm以下，設定為5nm以上且50nm以下較佳。當將閘極絕緣膜513 的厚度設定為5nm以上，可以尤其使閘極漏電流小。
在此，也可以進一步地在惰性氣體氛圍下或氧氣氛圍下，進行第三加熱處理(較佳為200℃以上且400℃以下，例如250℃以上且350℃以下)。藉由第三加熱處理可以將殘留在氧化物半導體層511中的氫或水分擴散到閘極絕緣膜。並且，藉由進行第三加熱處理，可以以閘極絕緣膜513為供應源將氧供應到氧化物半導體層511。
此外，在氧化物半導體層511上形成閘極絕緣膜513之後進行第三加熱處理，但是其時序不限於此，也可以在形成成為電極514a及閘極電極514b或者電極514a及閘極電極514b的導電膜之後進行。
注意，在此將氧化物半導體層511的氫濃度設定為5.0×1019atoms/cm3以下，較佳為5.0×1018atoms/cm3以下。如此，藉由降低氫濃度，可以防止電晶體的臨界電壓向負方向漂移。
此外，較佳的是使氧化物半導體層511的載子濃度降低到小於1.0×1014/cm3。當使載子濃度小時，可以將截止電流抑制為低。
接著，藉由在閘極絕緣膜513上形成導電膜並在該導電膜上形成蝕刻掩模進行蝕刻，來形成電極514a及閘極電極514b(圖6D)。此外，成為閘極電極514b的層至少起掃描線的作用。
電極514a及閘極電極514b可以使用與源極電極512a及汲極電極512b相同的材料及方法形成。
另外，雖然未圖示，但是較佳的是以閘極電極514b為掩模對氧化物半導體層511添加摻雜劑來在氧化物半導體層511中形成源極區及汲極區。
在此，摻雜劑的添加可以藉由離子植入法或離子摻雜法進行。此外，也可以藉由在包含摻雜劑的氣體氛圍中進行電漿處理來進行摻雜劑的添加。此外，作為所添加的摻雜劑可以使用氮、磷或硼等。
如上述所說明那樣，可以如圖5所示那樣在設置於半導體基板的電晶體上製造氧化物半導體電晶體。
如上述所說明那樣，作為氧化物半導體電晶體使用氧化物半導體較佳。使用氧化物半導體的電晶體可以提高場效應遷移率。
但是，實際的使用氧化物半導體的電晶體的場效應遷移率比本來的遷移率低。作為使遷移率降低的原因，有半導體內部的缺陷以及半導體和絕緣膜之間的介面的缺陷。當使用Levinson模型時，可以理論性地導出假定在半導體內部沒有缺陷時的場效應遷移率。
當以半導體本來的遷移率為μ0，以所測量的場效應遷移率為μ，且假定在半導體中存在某種位能障壁(晶界等)時，可以由下述算式3表示其關係。
在此，E是位能障壁的高度，k是玻爾茲曼常數，T是絕對溫度。此外，當假定位能障壁由於缺陷而發生時，在Levinson模型中可以由下述算式4表示位能障壁。
在此，e是元電荷，N是通道內的每單位面積的平均缺陷密度，ε是半導體的介電常數，n是包括在每單位面積的通道中的載子數，COX是每單位面積的電容，Vg是閘極電壓，t是通道的厚度。注意，在採用厚度為30nm以下的半導體層的情況下，通道的厚度可以與半導體層的厚度相同。
線性區中的汲極電流Id可以由下述算式5表示。
在此，L是通道長度，W是通道寬度，並且L=W=10μm。此外，Vd是汲極電壓。當用Vg除算式5的兩邊，且對兩邊取對數時，成為下述算(6)式。
算式6的右邊是Vg的函數。由算式6可知，根據以縱軸為ln(Id/Vg)並以橫軸為1/Vg繪製實際測量值而得到的圖表的直線的傾斜度可以求得缺陷密度N。也就是說，根據電晶體的Id-Vg特性可以對缺陷密度進行評價。在銦(In)、錫(Sn)、鋅(Zn)的比率為In：Sn：Zn=1：1：1的氧化物半導體中，缺陷密度N是1×1012/cm2左右。
基於如上所述那樣求得的缺陷密度等且根據藉由算式3及算式4可以導出μ0=120cm2/Vs。在有缺陷的In-Sn-Zn氧化物中測量出來的遷移率為40cm2/Vs左右。但是，根據上述所導出的結果，在半導體內部以及半導體與絕緣膜之間的介面沒有缺陷時的氧化物半導體的遷移率μ0成為120cm2/Vs。
然而，即使在半導體內部沒有缺陷，電晶體的傳輸特性也受通道和閘極絕緣膜之間的介面中的散射的影響。換言之，離閘極絕緣膜介面有x的距離的位置上的遷移率μ1可以由下述算式7表示。
在此，D是閘極方向上的電場，且B、1是常數。B及1可以根據實際的測量結果求得。根據上述測量結果，B=4.75×107cm/s，1=10nm(介面散射到達的深度)。可知當D增加(即，閘極電壓增高)時，算式7的第二項也增加，所以遷移率μ1降低。
圖10示出計算一種電晶體的遷移率μ2而得到的結果，在該電晶體中將沒有半導體內部的缺陷的理想的氧化物半導體用於通道。另外，在計算中，使用元件模擬軟體Sentaurus Device(Synopsys公司製造)，並且作為氧化物半導體，將能隙設定為2.8eV，將電子親和力設定為4.7eV，將相對介電常數設定為15，並將厚度設定為15nm。再者，將閘極的功函數設定為5.5eV，將源極的功函數設定為4.6eV，並且將汲極的功函數設定為4.6eV。另外，將閘極絕緣膜的厚度設定為100nm，並將相對介電常數設定為4.1。通道長度和通道寬度都為10μm，而汲極電壓Vd為0.1V。
如圖10所示，雖然當閘極電壓超過1V時遷移率示出100cm2/Vs以上的峰值，但是當閘極電壓更高時，介面散亂變大，遷移率降低。另外，為了降低介面散亂，如上述算式1所示出說明那樣，較佳的是將半導體層表面在原子 級上設定為平坦(Atomic Layer Flatness)。
圖11A至圖13C示出使用具有上述遷移率的氧化物半導體形成微型電晶體時的特性的計算結果。在此，圖14A和圖14B示出用於計算的電晶體的剖面結構。圖14A和圖14B所示的電晶體在氧化物半導體層中具有呈現n+導電型的半導體區603a及半導體區603c。半導體區603a及半導體區603c的電阻率為2×10-3Ωcm。
圖14A所示的電晶體具有：基底絕緣膜601；以埋入基底絕緣膜601中的方式且使用氧化鋁形成的埋入絕緣膜602；半導體區603a及半導體區603c；夾在它們之間且成為通道形成區的本質半導體區603b；閘極605。在計算中，閘極605的寬度為33nm。
在閘極605和半導體區603b之間具有閘極絕緣膜604，在閘極605的雙側面具有側壁絕緣物606a及側壁絕緣物606b，並且在閘極605的上部具有用來防止閘極605與其他佈線的短路的絕緣膜607。側壁絕緣物的寬度為5nm。另外，以接觸於半導體區603a及半導體區603c的方式具有源極608a及汲極608b。另外，該電晶體的通道寬度為40nm。
圖14B所示的電晶體具有：基底絕緣膜601；使用氧化鋁形成的埋入絕緣膜602；半導體區603a及半導體區603c；夾在它們之間的成為通道形成區的本質半導體區603b；閘極絕緣膜604；閘極605；側壁絕緣物606a及側壁絕緣物606b；絕緣膜607；以及源極608a及汲極 608b。
圖14A所示的電晶體與圖14B所示的電晶體的不同之處為側壁絕緣物606a及側壁絕緣物606b正下方的半導體區的導電型。側壁絕緣物606a及側壁絕緣物606b正下方的半導體區域在圖14A所示的電晶體中為呈現n+導電型的區域，而在圖14B所示的電晶體中為本質的半導體區。換言之，在圖14B所示的電晶體中，半導體區603a(半導體區603c)與閘極605不重疊的區域的寬度為Loff。將該區域稱為偏置(offset)區，並且將其寬度Loff稱為偏置長度。偏置長度與側壁絕緣物606a(側壁絕緣物606b)的寬度相同。
用於計算的其他參數為如上所述的參數。在計算中，使用Synopsys公司製造的元件模擬軟體Sentaurus Device。圖11A至圖11C示出圖14A所示的結構的電晶體的汲極電流(Id，實線)及遷移率(μ，虛線)的閘極電壓(Vg，以源極為基準的與閘極的電位差)依賴性。將汲極電壓(Vd，以源極為基準的與汲極的電位差)設定為+1V來計算汲極電流Id，並且將汲極電壓設定為+0.1V來計算遷移率μ。
在圖11A中閘極絕緣膜的厚度為15nm，在圖11B中，閘極絕緣膜的厚度為10nm，並且在圖11C中閘極絕緣膜的厚度為5nm。閘極絕緣膜越薄，尤其是截止狀態下的汲極電流Id(截止電流)越顯著降低。另一方面，遷移率μ的峰值以及導通狀態時的汲極電流Id(導通電流)沒 有明顯的變化。
圖12A至圖12C示出在圖14B所示的電晶體中當偏置長度Loff為5nm時的汲極電流Id(實線)及遷移率μ(虛線)的閘極電壓Vg依賴性。將汲極電壓設定為+1V來計算汲極電流Id，並且將汲極電壓設定為+0.1V來計算遷移率μ。在圖12A中閘極絕緣膜的厚度為15nm，在圖12B中閘極絕緣膜的厚度為10nm，並且在圖12C中閘極絕緣膜的厚度為5nm。
圖13A至圖13C示出在圖14B所示的電晶體中當偏置長度Loff為15nm時的汲極電流Id(實線)及遷移率μ(虛線)的閘極電壓依賴性。將汲極電壓設定為+1V來計算汲極電流Id，並且將汲極電壓設定為+0.1V來計算遷移率μ。在圖13A中閘極絕緣膜的厚度為15nm，在圖13B中閘極絕緣膜的厚度為10nm，並且在圖13C中閘極絕緣膜的厚度為5nm。
無論在上述任何一個結構中，都是閘極絕緣膜越薄，截止電流越顯著降低，但是遷移率μ的峰值或導通電流沒有明顯的變化。
另外，在圖11A至圖11C中遷移率μ的峰值為80cm2/Vs左右，而在圖12A至圖12C中遷移率μ的峰值為60cm2/Vs左右，且在圖13A至圖13C中遷移率μ的峰值為40cm2/Vs左右，並且偏置長度Loff越增加，遷移率μ的峰值越降低。另外，截止電流也有同樣的趨勢。另一方面，雖然導通電流也隨著偏置長度Loff的增加而減少，但是 該減少與截止電流的降低相比則要平緩得多。
如上述所說明那樣，使用氧化物半導體的氧化物半導體電晶體具有非常高的遷移率。
此外，在此作為氧化物半導體電晶體說明的電晶體是一個例子，氧化物半導體電晶體不限於此，而可以採用各種各樣的形式。
將以In、Sn、Zn為主要成分的氧化物半導體用於通道形成區的電晶體藉由當形成該氧化物半導體時加熱基板進行成膜或在形成氧化物半導體膜之後進行加熱處理來能夠得到良好的特性。另外，主要成分是指占成分比5atomic%以上的元素。
藉由在形成以In、Sn、Zn為主要成分的氧化物半導體膜之後意圖性地加熱基板，能夠提高電晶體的場效應遷移率。此外，藉由使電晶體的臨界電壓向正方向漂移來能夠實現常關閉化。
例如，圖15A至圖15C示出使用以In、Sn、Zn為主要成分的通道長度L為3μm且通道寬度W為10μm的氧化物半導體膜以及厚度為100nm的閘極絕緣膜的電晶體的特性。另外，Vd為10V。
圖15A示出意圖性地不加熱基板藉由濺射法形成以In、Sn、Zn為主要成分的氧化物半導體膜時的電晶體特性。此時場效應遷移率為18.8cm2/Vsec。另一方面，當藉由意圖性地加熱基板形成以In、Sn、Zn為主要成分的氧化物半導體膜時，能夠提高場效應遷移率。圖15B示出將 基板加熱到200℃來形成以In、Sn、Zn為主要成分的氧化物半導體膜時的電晶體特性。此時的場效應遷移率為32.2cm2/Vsec。
藉由在形成以In、Sn、Zn為主要成分的氧化物半導體膜之後進行加熱處理，能夠進一步提高場效應遷移率。圖15C示出在200℃下藉由濺射形成以In、Sn、Zn為主要成分的氧化物半導體膜之後進行650℃的加熱處理時的電晶體特性。此時的場效應遷移率為34.5cm2/Vsec。
藉由意圖性地加熱基板，可以期待降低濺射成膜中的水分被引入到氧化物半導體膜中的效果。此外，藉由在成膜後進行加熱處理，還能夠從氧化物半導體膜中釋放而去除氫、羥基或水分，由此，可以如上述那樣提高場效應遷移率。上述場效應遷移率的提高可以認為不僅是因為藉由脫水化．脫氫化去除雜質，而且是因為藉由高密度化使原子間距離變短的緣故。此外，藉由從氧化物半導體去除雜質而使其高純度化，可以實現結晶化。可以預測到像這樣被高純度化的非單晶氧化物半導體能夠實現理想的超過100cm2/Vsec的場效應遷移率。
也可以對以In、Sn、Zn為主要成分的氧化物半導體注入氧離子，藉由加熱處理釋放該氧化物半導體所含有的氫、羥基或水分，藉由在該加熱處理的同時或在該加熱處理之後的加熱處理使氧化物半導體晶化。藉由上述晶化或再晶化的處理能夠得到結晶性良好的非單晶氧化物半導體。
藉由意圖性地加熱基板進行成膜及/或在成膜後進行加熱處理，不僅可以提高場效應遷移率，而且還可以有助於實現電晶體的常截止化。將意圖性地不加熱基板來形成的以In、Sn、Zn為主要成分的氧化物半導體膜用於通道形成區的電晶體有臨界電壓漂移到負一側的傾向。然而，在採用意圖性地加熱基板來形成的氧化物半導體膜時，可以解決該臨界電壓的負漂移化的問題。換言之，臨界電壓向電晶體成為常截止的方向漂移，並且從圖15A和圖15B的對比也可以確認到該傾向。
另外，也能夠藉由改變In、Sn及Zn的比率來控制臨界電壓，作為成分比採用In：Sn：Zn=2：1：3來可以實現電晶體的常截止化。此外，藉由作為靶材的成分比採用In：Sn：Zn=2：1：3，能夠獲得結晶性高的氧化物半導體膜。
將意圖性的基板加熱溫度或加熱處理溫度設定為150℃以上，設定為200℃以上較佳，設定為400℃以上更佳。藉由在更高的溫度下進行成膜或進行加熱處理，能夠實現電晶體的常截止化。
此外，藉由意圖性地加熱基板來形成膜及/或在成膜後進行加熱處理，能夠提高穩定性，而不受閘極偏壓．應力的影響。例如，在2MV/cm，150℃且一小時施加的條件下，可以使漂移分別小於±1.5V，較佳小於1.0V。
實際對在形成氧化物半導體膜後不進行加熱處理的樣本1的電晶體和進行了650℃的加熱處理的樣本2的電晶體進行BT測試。
首先，將基板溫度設定為25℃，將Vd設定為10V，而對電晶體的Vg-Id特性進行測量。接著，將基板溫度設定為150℃，將Vd設定為0.1V。然後，以使施加到閘極絕緣膜的電場強度成為2MV/cm的方式將Vg設定為20V，並保持該狀態一個小時。接著，將Vg設定為0V。接著，將基板溫度設定為25℃，將Vd設定為10V，對電晶體的Vg-Id進行測量。將該測試稱為正BT測試。
與此同樣，首先將基板溫度設定為25℃，將Vd設定為10V，對電晶體的Vg-Id特性進行測量。接著，將基板溫度設定為150℃，將Vd設定為0.1V。然後，以使施加到閘極絕緣膜的電場強度為-2MV/cm的方式將Vg設定為-20V，並保持該狀態一個小時。接著，將Vg設定為0V。接著，將基板溫度設定為25℃，將Vd設定為10V，對電晶體的Vg-Id進行測量。將該測試稱為負BT測試。
圖16A示出樣本1的正BT測試的結果，而圖16B示出負BT測試的結果。另外，圖17A示出樣本2的正BT測試的結果，而圖17B示出負BT測試的結果。
樣本1的因正BT測試及負BT測試而發生的臨界電壓變動分別為1.80V及-0.42V。此外，樣本2的因正BT測試及負BT測試而發生的臨界電壓變動分別為0.79V及0.76V。樣本1及樣本2的BT測試前後的臨界電壓變動都小，由此可知其可靠性高。
加熱處理可以在氧氛圍中進行，但是也可以首先在氮、惰性氣體或者減壓下進行加熱處理，然後在含氧的氛 圍中進行加熱處理。藉由在首先進行脫水化．脫氫化之後將氧添加到氧化物半導體，能夠進一步提高加熱處理的效果。此外，作為在完成脫水化．脫氫化之後添加氧的方法，也可以採用以電場加速氧離子並將其注入到氧化物半導體膜中的方法。
雖然在氧化物半導體中及氧化物半導體與在其上層疊的膜之間的介面容易產生起因於氧缺陷的缺陷，但是藉由該加熱處理使氧化物半導體中含有過剩的氧，可以利用過剩的氧補充不斷產生的氧缺陷。過剩的氧是主要存在於晶格間的氧，並且藉由將該氧濃度設定為1×1016atoms/cm3以上且2×1020atoms/cm3以下，可以在不使結晶變歪等的狀態下使氧化物半導體中含有氧。
此外，藉由加熱處理至少使氧化物半導體的一部分含有結晶，能夠獲得更穩定的氧化物半導體膜。例如，在使用成分比為In：Sn：Zn=1：1：1的靶材，意圖性地不加熱基板而進行濺射成膜來形成的氧化物半導體膜中，藉由利用X線繞射(XRD：X-Ray Diffraction)觀察到光暈圖案(halo pattern)。藉由對該所形成的氧化物半導體膜進行加熱處理，能夠使其結晶化。雖然加熱處理溫度是任意的溫度，但是例如藉由進行650℃的加熱處理，能夠利用X線繞射觀察到明確的繞射峰值。
實際進行了In-Sn-Zn-O膜的XRD分析。作為XRD分析，使用Bruker AXS公司製造的X線繞射裝置D8ADVANCE並利用平面外(Out-of-Plane)法來進行測 量。
作為進行XRD分析的樣本，準備樣本A及樣本B。以下說明樣本A及樣本B的製造方法。
在已受過脫氫化處理的石英基板上形成厚度為100nm的In-Sn-Zn-O膜。
在氧氛圍下使用濺射裝置並利用100W(DC)的功率來形成In-Sn-Zn-O膜。作為靶材使用In：Sn：Zn=1：1：1[原子數比]的In-Sn-Zn-O靶材。另外，將成膜時的基板加熱溫度設定為200℃。藉由上述步驟製造的樣本為樣本A。
接著，對以與樣本A相同的方法製造的樣本以650℃的溫度進行加熱處理。首先，在氮氛圍下進行一個小時的加熱處理，然後不降低溫度地在氧氛圍下繼續進行一個小時的加熱處理。藉由上述步驟製造的樣本為樣本B。
圖20示出樣本A及樣本B的XRD光譜。在樣本A中沒有觀察到起因於結晶的峰值，但是在樣本B中當2θ為35deg附近及37deg至38deg時觀察到起因於結晶的峰值。
像這樣，藉由在對以In、Sn、Zn為主要成分的氧化物半導體進行成膜時意圖性地進行加熱處理及/或在成膜後進行加熱處理，能夠提高電晶體特性。
該基板加熱或加熱處理起到不使膜含有對於氧化物半導體來說是惡性雜質的氫或羥基或者從膜中去除該雜質的作用。換言之，藉由去除在氧化物半導體中成為施體雜質的氫來能夠實現高純度化，由此能夠實現電晶體的常截止 化，並且藉由使氧化物半導體實現高純度化來能夠使截止電流為1aA/μm以下。在此，上述截止電流值的單位示出每通道寬度1μm的電流值。
圖21示出電晶體的截止電流與測量時的基板溫度(絕對溫度)的倒數的關係。在此，為了方便起見，橫軸表示測量時的基板溫度的倒數乘以1000而得到的數值(1000/T)。
明確而言，如圖21所示那樣，當基板溫度為125℃時截止電流為0.1aA/μm(1×10-19A/μm)以下，當基板溫度為85℃時截止電流為10zA/μm(1×10-20A/μm)以下。由於電流值的對數與溫度的倒數成正比，所以當基板溫度為室溫(27℃)時可以預想截止電流為0.1zA/μm(1×10-22A/μm)以下。因此，當基板溫度為125℃時可以將截止電流設定為1aA/μm(1×10-18A/μm)以下，當85℃時設定為100zA/μm(1×10-19A/μm)以下，當室溫時設定為1zA/μm(1×10-21A/μm)以下。
當然，為了防止當形成氧化物半導體膜時氫或水分混入到膜中，較佳的是充分抑制來自沉積室外部的洩漏或來自沉積室內壁的脫氣來實現濺射氣體的高純度化。例如，為了防止水分被包含在膜中，作為濺射氣體使用其露點為-70℃以下的氣體較佳。另外，使用靶材本身不含有氫或水分等雜質的高純度化的靶材較佳。以In、Sn、Zn為主要成分的氧化物半導體可以藉由加熱處理去除膜中的水分，但是與以In、Ga、Zn為主要成分的氧化物半導體相 比水分的釋放溫度高，所以較佳的是形成從一開始就不含有水分的膜。
此外，在使用在形成氧化物半導體膜之後進行650℃的加熱處理的樣本的電晶體中，對基板溫度與電特性的關係進行評價。
用於測量的電晶體的通道長度L為3μm，通道寬度W為10μm，Lov為0μm，dW為0μm。另外，將Vd設定為10V。另外，在基板溫度為-40℃，-25℃，25℃，75℃，125℃及150℃下進行測量。在此，在電晶體中，將閘極電極與一對電極重疊的部分的寬度稱為Lov，並且將一對電極從氧化物半導體膜超出的部分的寬度稱為dW。
圖18示出Id(實線)及場效應遷移率(虛線)的Vg依賴性。另外，圖19A示出基板溫度與臨界電壓的關係，而圖19B示出基板溫度與場效應遷移率的關係。
根據圖19A可知基板溫度越高臨界電壓越低。另外，作為其範圍，在-40℃至150℃的基板溫度下，臨界電壓為1.09V至-0.23V。
此外，根據圖19B可知基板溫度越高場效應遷移率越低。另外，作為其範圍，在-40℃至150℃的基板溫度下，場效應遷移率為36cm2/Vs至32cm2/Vs。由此，可知在上述溫度範圍內電特性變動較小。
在將上述那樣的以In、Sn、Zn為主要成分的氧化物半導體用於通道形成區的電晶體中，能夠在將截止電流保持為1aA/μm以下的狀態下，將場效應遷移率設定為 30cm2/Vsec以上，設定為40cm2/Vsec以上較佳，設定為60cm2/Vsec以上更佳，而滿足LSI所要求的導通電流值。例如，在L/W=33nm/40nm的FET中，當閘極電壓為2.7V，汲極電壓為1.0V時，可以流過12μA以上的導通電流。此外，在電晶體的工作所需要的溫度範圍內也能夠確保足夠的電特性。
110‧‧‧像素
200‧‧‧光電二極體
202‧‧‧第一電容元件
204‧‧‧第二電容元件
206‧‧‧第一電晶體
208‧‧‧第二電晶體
210‧‧‧第三電晶體
212‧‧‧資料保持部
220‧‧‧第一佈線
222‧‧‧第二佈線
224‧‧‧第三佈線
226‧‧‧第四佈線
228‧‧‧第五佈線
230‧‧‧第六佈線
232‧‧‧第七佈線

Claims (10)

  1. 一種半導體裝置，包括：光接收元件；第一電容器；半導體基板內的第一電晶體；以及第二電晶體，包括在該半導體基板上的半導體層、與該半導體層接觸的源極與汲極電極、以及在該半導體層上的閘極電極，其中，該光接收元件的一電極電連接至佈線，其中，該第一電容器的一電極電連接至該光接收元件的另一電極，其中，該第一電容器的另一電極電連接至該第二電晶體的源極和汲極之一，以及其中，該第二電晶體的源極和汲極之一電連接至該第一電晶體的閘極。
  2. 如申請專利範圍第1項的半導體裝置，其中該半導體層包含通道形成區內的氧化物半導體。
  3. 一種半導體裝置，包括：光接收元件；第一電容器；第一電晶體；以及第二電晶體，其中，該第二電晶體包括第一區與第二區間的通道形成區、與該通道形成區重疊且以閘極絕緣層插設於其間的 閘極電極、與該閘極電極上表面接觸的絕緣層、與該閘極電極的側表面接觸的側壁絕緣層、與該第一區接觸的源極電極、以及與該第二區接觸的汲極電極，其中，該光接收元件的一電極電連接至佈線，其中，該第一電容器的一電極電連接至該光接收元件的另一電極，其中，該第一電容器的另一電極電連接至該第二電晶體的源極和汲極之一，以及其中，該第二電晶體的源極和汲極之一電連接至該第一電晶體的閘極。
  4. 如申請專利範圍第3項的半導體裝置，其中該通道形成區包含氧化物半導體。
  5. 如申請專利範圍第2或4項的半導體裝置，其中該氧化物半導體包括銦、鎵和鋅。
  6. 如申請專利範圍第1或3項的半導體裝置，其中，依據由該光接收元件接收的光強度之電位被配置為在第一操作中設定，其中，該電位被配置為儲存在第二操作中，其中，透過該第二操作儲存的幀的差被配置為在第三操作中得到，以及其中，該第三操作被配置為連續地重複。
  7. 如申請專利範圍第1或3項的半導體裝置，更包括第二電晶體，其中，該第二電容器的一電極電連接至該第一電容器 的另一電極。
  8. 如申請專利範圍第1或3項的半導體裝置，更包括第三電晶體，其中，該第一電晶體的源極和汲極之一電連接至該第三電晶體的源極和汲極之一。
  9. 如申請專利範圍第1或3項的半導體裝置，更包括第四電晶體，其中，該第四電晶體的源極和汲極之一電連接至該光接收元件的另一電極且該第四電晶體的源極和汲極另一電連接至該第一電容器的一電極。
  10. 如申請專利範圍第3項的半導體裝置，其中該該側壁絕緣層之一與該第一區接觸且該側壁絕緣層之另一與該第二區接觸。
TW106120033A 2011-07-15 2012-07-09 半導體裝置 TWI631549B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-156229 2011-07-15
JP2011156229 2011-07-15

Publications (2)

Publication Number Publication Date
TW201810237A true TW201810237A (zh) 2018-03-16
TWI631549B TWI631549B (zh) 2018-08-01

Family

ID=47518647

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105141422A TWI597714B (zh) 2011-07-15 2012-07-09 半導體裝置
TW101124609A TWI574248B (zh) 2011-07-15 2012-07-09 半導體裝置及其驅動方法
TW106120033A TWI631549B (zh) 2011-07-15 2012-07-09 半導體裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW105141422A TWI597714B (zh) 2011-07-15 2012-07-09 半導體裝置
TW101124609A TWI574248B (zh) 2011-07-15 2012-07-09 半導體裝置及其驅動方法

Country Status (4)

Country Link
US (4) US8836626B2 (zh)
JP (6) JP6080408B2 (zh)
KR (7) KR102030596B1 (zh)
TW (3) TWI597714B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130120331A1 (en) * 2010-07-27 2013-05-16 Sharp Kabushiki Kaisha Display device
JP5763474B2 (ja) * 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
US9200952B2 (en) 2011-07-15 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photodetector and an analog arithmetic circuit
US8836626B2 (en) * 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
US9916793B2 (en) 2012-06-01 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the same
KR102038427B1 (ko) * 2012-09-28 2019-10-31 삼성전자 주식회사 온도별 전압 제어 방법 및 이를 지원하는 단말기
CN103280199B (zh) * 2013-04-19 2015-08-19 合肥京东方光电科技有限公司 一种消除关机残影的电路及阵列基板
US9379138B2 (en) 2013-07-19 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device with drive voltage dependent on external light intensity
US9674470B2 (en) * 2014-04-11 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and method for driving electronic device
JP6612056B2 (ja) 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
US11205669B2 (en) 2014-06-09 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including photoelectric conversion element
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102344782B1 (ko) * 2014-06-13 2021-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입력 장치 및 입출력 장치
JP6545541B2 (ja) 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
TW202243228A (zh) 2014-06-27 2022-11-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
JP6581825B2 (ja) 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
JP2016029795A (ja) 2014-07-18 2016-03-03 株式会社半導体エネルギー研究所 半導体装置、撮像装置及び電子機器
JP6555956B2 (ja) 2014-07-31 2019-08-07 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
TWI529694B (zh) * 2014-08-19 2016-04-11 友達光電股份有限公司 面板驅動電路、液晶畫素資料的升壓電路及驅動其的方法
JP6552336B2 (ja) 2014-08-29 2019-07-31 株式会社半導体エネルギー研究所 半導体装置
KR102509203B1 (ko) * 2014-08-29 2023-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
WO2016034983A1 (en) 2014-09-02 2016-03-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9848146B2 (en) 2015-04-23 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10306168B2 (en) 2015-05-04 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, imaging system, and electronic device
JP6681780B2 (ja) 2015-05-07 2020-04-15 株式会社半導体エネルギー研究所 表示システムおよび電子機器
US11728356B2 (en) 2015-05-14 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
KR102553553B1 (ko) 2015-06-12 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 및 그 동작 방법 및 전자 기기
US9860465B2 (en) 2015-06-23 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9754980B2 (en) 2015-06-30 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
TWI738569B (zh) 2015-07-07 2021-09-01 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US9876946B2 (en) 2015-08-03 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10090344B2 (en) 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
JP2017063420A (ja) 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 半導体装置
US10109667B2 (en) 2015-10-09 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device
JP6796461B2 (ja) 2015-11-18 2020-12-09 株式会社半導体エネルギー研究所 半導体装置、コンピュータ及び電子機器
JP6904730B2 (ja) 2016-03-08 2021-07-21 株式会社半導体エネルギー研究所 撮像装置
US10536657B2 (en) 2016-03-18 2020-01-14 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2018197987A1 (en) 2017-04-28 2018-11-01 Semiconductor Energy Laboratory Co., Ltd. Imaging display device and electronic device
JP2019160866A (ja) 2018-03-08 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7372243B2 (ja) 2018-07-31 2023-10-31 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2020031031A1 (ja) * 2018-08-09 2020-02-13 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
KR20200139327A (ko) 2019-06-04 2020-12-14 삼성전자주식회사 이미지 센싱 장치

Family Cites Families (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3484252B2 (ja) 1995-02-15 2004-01-06 日本放送協会 固体撮像デバイス
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
SE504047C2 (sv) 1995-06-07 1996-10-28 Integrated Vision Prod Anordning för inläsning och behandling av bildinformation
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3413078B2 (ja) 1997-10-06 2003-06-03 キヤノン株式会社 光電変換装置と密着型イメージセンサ
JPH11284911A (ja) * 1998-03-31 1999-10-15 Toshiba Corp 固体撮像装置
JP2000022118A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 撮像装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6587146B1 (en) 1998-11-20 2003-07-01 Eastman Kodak Company Three transistor active pixel sensor architecture with correlated double sampling
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001308306A (ja) * 2000-04-21 2001-11-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4403687B2 (ja) * 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6753585B1 (en) * 2002-12-05 2004-06-22 National Semiconductor Corporation Vertical color photo-detector with increased sensitivity and compatible video interface
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005038908A (ja) * 2003-07-15 2005-02-10 Sony Corp 光電変換装置とその製造方法、並びに固体撮像素子
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
GB0320503D0 (en) * 2003-09-02 2003-10-01 Koninkl Philips Electronics Nv Active maxtrix display devices
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006049196A1 (ja) 2004-11-05 2006-05-11 Sony Corporation 光センサーおよび光センサーの画素選択方法
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP2006165530A (ja) * 2004-11-10 2006-06-22 Canon Inc センサ及び非平面撮像装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US20060103749A1 (en) * 2004-11-12 2006-05-18 Xinping He Image sensor and pixel that has switchable capacitance at the floating node
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7847847B2 (en) * 2005-01-27 2010-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for CMOS image sensor with a plurality of capacitors
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7663165B2 (en) * 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR100830583B1 (ko) * 2006-11-13 2008-05-22 삼성전자주식회사 듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및그것의 구조
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5259132B2 (ja) * 2006-12-27 2013-08-07 三星ディスプレイ株式會社 周辺光感知回路及びこれを有する平板表示装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7642608B2 (en) 2007-03-09 2010-01-05 Aptina Imaging Corporation Dual isolation for image sensors
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009053477A (ja) * 2007-08-28 2009-03-12 Seiko Epson Corp 電気光学装置及び電子機器
EP2190185B1 (en) * 2007-09-05 2013-11-06 Tohoku University Solid-state image sensor
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2008177620A (ja) * 2008-04-11 2008-07-31 Fujifilm Corp 固体撮像装置
US8026960B2 (en) 2008-04-29 2011-09-27 Xerox Corporation Image sensor and associated readout system
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
WO2010007890A1 (ja) * 2008-07-16 2010-01-21 シャープ株式会社 表示装置
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR100975870B1 (ko) * 2008-10-17 2010-08-13 삼성모바일디스플레이주식회사 광 센싱 회로, 이의 구동 방법 및 광 센싱 회로를 포함하는터치 패널
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
US8089036B2 (en) 2009-04-30 2012-01-03 Omnivision Technologies, Inc. Image sensor with global shutter and in pixel storage transistor
KR101074795B1 (ko) * 2009-07-03 2011-10-19 삼성모바일디스플레이주식회사 광 센싱 회로, 이를 포함하는 터치 패널, 및 광 센싱 회로의 구동 방법
KR20110037220A (ko) 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101605984B1 (ko) * 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101727469B1 (ko) 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011055626A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011074392A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG10201500220TA (en) 2010-01-15 2015-03-30 Semiconductor Energy Lab Semiconductor device and method for driving the same
CN102754209B (zh) 2010-02-12 2015-11-25 株式会社半导体能源研究所 半导体装置及其驱动方法
WO2011102183A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104979369B (zh) 2010-03-08 2018-04-06 株式会社半导体能源研究所 半导体器件及其制造方法
CN102804380B (zh) 2010-03-12 2015-11-25 株式会社半导体能源研究所 半导体装置
KR101770550B1 (ko) 2010-03-12 2017-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법
JP5749975B2 (ja) 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 光検出装置、及び、タッチパネル
JP5823740B2 (ja) 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置
JP5797471B2 (ja) 2010-06-16 2015-10-21 株式会社半導体エネルギー研究所 入出力装置
JP5771079B2 (ja) 2010-07-01 2015-08-26 株式会社半導体エネルギー研究所 撮像装置
US8605059B2 (en) 2010-07-02 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Input/output device and driving method thereof
US8803164B2 (en) 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device
US9343480B2 (en) 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5763474B2 (ja) 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
JP6081694B2 (ja) 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 光検出装置
US8836626B2 (en) * 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same

Also Published As

Publication number Publication date
KR20210130682A (ko) 2021-11-01
KR102083410B1 (ko) 2020-03-02
TWI574248B (zh) 2017-03-11
JP2022118032A (ja) 2022-08-12
KR20200022413A (ko) 2020-03-03
JP2017073572A (ja) 2017-04-13
TWI597714B (zh) 2017-09-01
US10304878B2 (en) 2019-05-28
KR102132318B1 (ko) 2020-07-09
KR102493049B1 (ko) 2023-01-27
KR102556827B1 (ko) 2023-07-17
KR20230019180A (ko) 2023-02-07
KR20210068360A (ko) 2021-06-09
KR102030596B1 (ko) 2019-10-10
KR20130009627A (ko) 2013-01-23
US20150340392A1 (en) 2015-11-26
JP2019068435A (ja) 2019-04-25
JP2014195310A (ja) 2014-10-09
US20170317120A1 (en) 2017-11-02
US9659983B2 (en) 2017-05-23
JP6753913B2 (ja) 2020-09-09
TW201717187A (zh) 2017-05-16
JP5827721B2 (ja) 2015-12-02
US20130016035A1 (en) 2013-01-17
US8836626B2 (en) 2014-09-16
JP6080408B2 (ja) 2017-02-15
US9111824B2 (en) 2015-08-18
KR20200084851A (ko) 2020-07-13
KR102262921B1 (ko) 2021-06-08
JP6441971B2 (ja) 2018-12-19
KR20190118147A (ko) 2019-10-17
JP7371167B2 (ja) 2023-10-30
KR102319771B1 (ko) 2021-10-29
TW201306017A (zh) 2013-02-01
US20140361296A1 (en) 2014-12-11
TWI631549B (zh) 2018-08-01
JP2013042482A (ja) 2013-02-28
JP2020202579A (ja) 2020-12-17

Similar Documents

Publication Publication Date Title
TWI631549B (zh) 半導體裝置
TWI570743B (zh) 半導體裝置
KR101957315B1 (ko) 반도체 장치
TWI522791B (zh) 半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees