TW201435941A - 積層陶瓷電子零件 - Google Patents

積層陶瓷電子零件 Download PDF

Info

Publication number
TW201435941A
TW201435941A TW102146263A TW102146263A TW201435941A TW 201435941 A TW201435941 A TW 201435941A TW 102146263 A TW102146263 A TW 102146263A TW 102146263 A TW102146263 A TW 102146263A TW 201435941 A TW201435941 A TW 201435941A
Authority
TW
Taiwan
Prior art keywords
sample
powder
experimental example
internal electrode
layer
Prior art date
Application number
TW102146263A
Other languages
English (en)
Other versions
TWI585794B (zh
Inventor
Shinji Otani
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201435941A publication Critical patent/TW201435941A/zh
Application granted granted Critical
Publication of TWI585794B publication Critical patent/TWI585794B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermistors And Varistors (AREA)
  • Conductive Materials (AREA)

Abstract

本發明提供一種包含對於內部電極具有良好接合性的外部電極之積層陶瓷電子零件。本發明之積層陶瓷電子零件包含使陶瓷層與內部電極積層而成之積層體、及以與內部電極電性連接之方式形成於積層體之外表面上之外部電極，外部電極包含與內部電極接觸之導通層，又，內部電極包含Ni。導通層包含含有Cu3Sn合金之金屬粒子與熱硬化性樹脂。內部電極與導通層經由CuSnNi合金相而接合。

Description

積層陶瓷電子零件
本發明係關於一種積層陶瓷電子零件，特別是關於外部電極之構成。
對於本發明而言感興趣之技術例如於國際公開第2004/053901號說明書(專利文獻1)中有所記載。
於專利文獻1中，如其技術方案1所示，記載有一種積層陶瓷電子零件，其包含由熱硬化型導電膏所形成之外部電極，上述熱硬化型導電膏包含熔點為300℃以下之金屬粉末(金屬A)、高熔點之導電粒子(金屬B)、及樹脂。於同一專利之技術方案2中規定上述膏中之A+B之合計量相對於A+B+樹脂之合計量而為70~95重量%，於同一專利之技術方案3中規定A：B之調配比率以重量比計而為5：95~20：80。又，於同一專利之技術方案4中規定為了獲得外部電極而於80~400℃下保持1~60分鐘，於同一專利之技術方案5中規定外部電極中之導電粒子與內部電極之金屬擴散接合。
若關注上述低熔點金屬(A)之調配比率，則於專利文獻1之技術方案3中規定低熔點金屬(A)之調配比率為5~20重量%。然而，根據本件發明者之實驗結果可知：於包含含有Ni之內部電極之積層陶瓷電子零件中，為了形成外部電極而使用專利文獻1中所記載之導電性接著劑之情形時，由於低熔點金屬(A)之比率較低為5~20重量%，因此與內部電極之接合性差。相反，若超過技術方案4中所規定之80~400℃ 之範圍而於500℃以上之溫度下進行熱處理，則雖然與內部電極之間可實現良好之接合，但自外部電極析出(或噴出)金屬球，因此於其後所實施之鍍Ni等鍍敷步驟中，導致鍍敷附著不良。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2004/053901號說明書
因此，本發明之目的在於，為了解決上述問題而提供一種藉由對外部電極確保對於內部電極而言良好之接合性而可確保電氣穩定性之積層陶瓷電子零件。
本發明係針對一種積層陶瓷電子零件，其特徵在於：包含積層有陶瓷層與內部電極之積層體、及以與內部電極電性連接之方式形成於積層體之外表面上之外部電極，外部電極包含與內部電極接觸之導通層，又，內部電極包含Ni，為了解決上述技術性課題，上述內部電極與上述導通層經由CuSnNi合金相而接合。
較佳為上述CuSnNi合金相中之Ni固溶量為5~42atm%。
根據本發明，藉由使外部電極所包含之導通層經由CuSnNi合金相而與內部電極接觸，可於外部電極與內部電極之間達成牢固之物理接合，因此可確保積層陶瓷電子零件之電氣特性之穩定性。
又，與暫且使用AgSn系金屬代替本發明中之Cu3Sn合金之情形時所產生的Ni3Sn2相比，本發明中所產生之CuSnNi合金相可於更低溫度下且短時間內產生。
於本發明中，若上述CuSnNi合金相中之Ni固溶量選自5~42 atm%之範圍，則抑制內部電極與導通層之間之Ni之過剩擴散，可於外部電極與內部電極之間更加確實地達成牢固之接合。
1‧‧‧積層陶瓷電容器
2‧‧‧陶瓷層
3、4‧‧‧內部電極
5‧‧‧積層體
6‧‧‧第1端面
7‧‧‧第2端面
8、9‧‧‧外部電極
10‧‧‧導通層
11‧‧‧鍍Ni層
12‧‧‧鍍Sn層
21‧‧‧熱硬化型導電性樹脂組合物
22‧‧‧Cu粉末
23‧‧‧Sn粉末
24‧‧‧熱硬化性樹脂
25‧‧‧金屬粒子
圖1係表示本發明之一實施形態之積層陶瓷電容器1的剖面圖。
圖2係模式性地表示圖1中所示之積層陶瓷電容器1之外部電極8及9中之導通層10之形成過程的導通層10之部分放大剖面圖，(1)表示熱處理前之狀態，(2)表示熱處理後之狀態。
圖3係表示對內部電極與導通層接觸之部分所形成之CuSnNi合金相進行拍攝所得之SEM(Scanning Electron Microscope，掃描式電子顯微鏡)照片之圖。
以下，與積層陶瓷電容器關聯地說明本發明之實施形態。
參照圖1，積層陶瓷電容器1包含積層體5，上述積層體5積層有包含介電體陶瓷之複數個陶瓷層2與各為複數個之第1內部電極3及第2內部電極4。於積層體5中，於積層方向上觀看則第1內部電極3與第2內部電極4交互地配置，第1內部電極3與第2內部電極4隔著陶瓷層2而對向。第1內部電極3引出至積層體5之第1端面6，第2內部電極4引出至與積層體5之第1端面6對向之第2端面7。內部電極3及4包含Ni作為導電成分。
又，積層陶瓷電容器1包含形成於積層體5之外表面上之第1外部電極8及第2外部電極9。第1外部電極8係以覆蓋積層體5之第1端面6之方式而形成，與第1內部電極3電性連接。第2外部電極9係以覆蓋積層體5之第2端面7之方式而形成，與第2內部電極4電性連接。
外部電極8及9分別包含與積層體5之外表面接觸之導通層10。因此，第1外部電極8及第2外部電極9之各自之導通層10分別與第1內部電極3及第2內部電極4接觸。關於導通層10之詳細之組成及形成方法 如後所述。
再者，於圖示之實施形態中，包含樹脂之導通層10係1層結構，亦可於導通層10上形成包含樹脂之進一步之導通層。
又，於圖示之實施形態中，外部電極8及9分別進而包含形成於導通層10上之鍍Ni層11及形成於其上之鍍Sn層12。
再者，分別構成鍍敷層11及12之Ni及Sn亦可視需要置換為Cu、Au等其他金屬。又，亦可省略鍍敷層11及12之任一者。進而，亦可不形成鍍敷層11及12，使外部電極8及9僅包含導通層10。
其次，對外部電極8及9之形成方法、特別是導通層10之形成方法加以說明。
為了形成導通層10，準備包含Cu粉末、Sn粉末、熱硬化性樹脂及有機溶劑之熱硬化型導電性樹脂組合物。於熱硬化型導電性樹脂組合物中，Sn粉末相對於Cu粉末與Sn粉末之合計量之含量較佳為36.5~47.8重量%。該熱硬化型導電性樹脂組合物較佳為以硬化後之殘留應力成為8MPa以上之方式選擇所含有之熱硬化性樹脂。
所使用之熱硬化性樹脂只要硬化後之殘留應力滿足8MPa以上，則並無特別限定，例如於使用環氧樹脂作為主劑之情形時，可使用鹼可溶酚醛型之酚樹脂、酚醛清漆型之酚樹脂、二醯肼、雙氰胺、脂肪族或芳香族之胺、三級胺、咪唑等氮化合物、酸酐、其他有機酸或其鹽，或者組合使用該等作為硬化劑。
又，主劑之環氧樹脂可使用雙酚A型環氧樹脂、雙酚F型環氧樹脂、苯酚酚醛清漆型環氧樹脂、甲酚酚醛清漆型環氧樹脂、芳香族系之縮水甘油胺型環氧樹脂、二聚酸改性環氧樹脂、胺基甲酸酯改性環氧樹脂、矽改性環氧樹脂、螯合物改性環氧樹脂、或脂環式環氧樹脂，或者將該等組合使用。
又，即使並非環氧樹脂與硬化劑之組合，作為熱硬化性樹脂， 亦可單獨使用異氰酸酯化合物與多元醇之組合或呈現自聚合反應之鹼可溶酚醛型之酚樹脂。
將上述熱硬化型導電性樹脂組合物賦予至經過煅燒步驟而所得之積層體5之端面6及7。更具體而言，例如藉由刮漿板，使糊狀之未硬化之熱硬化型導電性樹脂組合物延伸為特定之厚度，於其中浸漬積層體5之端面6及7之各者，藉此將未硬化之熱硬化型導電性樹脂組合物賦予至積層體5之端面6及7。對於所賦予之熱硬化型導電性樹脂組合物，繼而加以乾燥而將有機溶劑除去。
於圖2(1)中模式性地表示應構成導通層10之上述熱硬化型導電性樹脂組合物21之乾燥後之狀態的剖面結構。如圖2(1)所示，熱硬化型導電性樹脂組合物21處於Cu粉末22與Sn粉末23分散於熱硬化性樹脂24中之狀態。Cu粉末22與Sn粉末23之各者之至少一部分相互接觸。
此處，乾燥後之熱硬化型導電性樹脂組合物21中之Cu粉末22與Sn粉末23之合計含量較佳為45~65體積%。又，硬化前之熱硬化型導電性樹脂組合物中所含之Cu粉末22之D50較佳為0.5~3.0μm，同樣地Sn粉末23之D50較佳為1.5~5.0μm。
其次，實施熱硬化型導電性樹脂組合物21之熱處理步驟。於該熱處理步驟中，上述熱硬化性樹脂24發生硬化，且於Cu粉末22與Sn粉末23之間進行相互擴散。通常情況下，熱硬化性樹脂24首先硬化，藉由硬化收縮而使Cu粉末22與Sn粉末23之距離縮短，接觸變多。繼而，於Cu粉末22與Sn粉末23之間進行相互擴散。其結果，如圖2(2)所示，產生包含Cu3Sn合金之複數個金屬粒子25。
如上所述，熱硬化型導電性樹脂組合物21於圖2(1)所示之狀態下，Sn粉末23相對於Cu粉末22與Sn粉末23之合計量之含量為36.5~47.8重量%時，圖2(2)所示之金屬粒子25中所含之金屬成分包含Cu及Sn，且Sn相對於Sn及Cu之合計量之重量比成為36.5~47.8%。
雖於圖2(2)中未圖示，但根據相互擴散之進行狀況，存在以下情況：於金屬粒子25中，除了Cu3Sn合金以外，亦殘存有Cu6Sn5合金、Cu金屬及/或Sn金屬，又，相互擴散之結果下亦存在以下情況：於熱硬化性樹脂24中之Cu粉末22或Sn粉末23所存在之部位之一部分殘存空孔。
此時，Cu3Sn合金之存在比率越接近100重量%，越容易產生下述CuSnNi合金相，因此較佳，但只要為25重量%以上，則於實用上並無問題。
以上述方式形成經硬化之導通層10，於該形成步驟中，可抑制金屬球之析出(或噴出)。推測其原因在於：Cu3Sn具有約676℃之熔點，不會於熱處理過程中再熔融。
又，於該熱處理步驟中，於內部電極3及4之各者與導通層10接觸之部分形成CuSnNi合金相。於圖3中表示藉由SEM照片而確認之「CuSnNi合金相」。如圖3所示，於包含Ni之「內部電極」與導通層(存在有「Cu3Sn合金」及「熱硬化性樹脂」之部分)接觸之部分形成有「CuSnNi合金相」。CuSnNi合金相係顯示(Cu,Ni)6Sn5之合金組成，且其組成因Ni之固溶量而變動者。該合金相中之Ni固溶量較佳為5~42atm%。CuSnNi合金相有助於提高外部電極8及9之對於內部電極3及4之接合性。推測作為可於導通層10中產生之金屬間化合物的上述Cu3Sn與包含Ni之內部電極3及4金屬接合，結果形成CuSnNi合金相。
以上，與積層陶瓷電容器關聯地對本發明進行了說明，本發明亦可應用於積層陶瓷電容器以外之積層陶瓷電子零件中。
其次，對為了求出本發明之範圍及更佳之範圍而實施之實驗例加以說明。再者，雖處於本發明之範圍內但脫離更佳之範圍者亦應理解為於實用上不成問題，可解決本發明所欲解決之課題者。
[實驗例1](改變Sn比率之實驗例)
(1)熱硬化型導電性樹脂組合物之製作
藉由小型混合機將包含D50為1.0μm之球狀粒子之Cu粉末、包含D50為2.5μm之球狀粒子之Sn粉末、作為熱硬化性樹脂之可溶酚醛型酚樹脂A、及作為有機溶劑之二乙二醇單丁醚加以混合後，藉由金屬三輥研磨機加以混練。其後，一面使用E型黏度計測定黏度，一面調整作為有機溶劑之二乙二醇單丁醚之量，藉此獲得黏度經調整為1rpm/30±2Pa‧s之成為試樣之未硬化之熱硬化型導電性樹脂組合物。
此處，將熱硬化型導電性樹脂組合物中之Cu粉末與Sn粉末之合計含量設為除有機溶劑以外為55體積%，如表1之「Sn比率」之欄所示般改變Sn粉末相對於Sn粉末及Cu粉末之合計量之比率。
再者，上述D50係藉由雷射繞射法而測定之體積基準之值。
(2)導通層之形成
準備形成有以Ni為主成分之內部電極，平面尺寸為1.0mm×0.5mm，且作為用於靜電電容為1μF之積層陶瓷電容器之零件本體的積層體。
另一方面，藉由刮漿板使以上述方式製作之未硬化之熱硬化型導電性樹脂組合物延伸為150μm之厚度，於其中浸漬上述積層體之一端面，藉此塗佈熱硬化型導電性樹脂組合物，其後使用熱風循環烘箱，於溫度150℃下進行10分鐘之乾燥。其次，對於積層體之另一端面，亦實施同樣之步驟。以上述方式獲得於兩端面賦予有熱硬化型導電性樹脂組合物之積層體。
其次，將上述積層體於如下條件下進行熱處理而使熱硬化型導電性樹脂組合物硬化：於實測氧濃度未達10ppm之氮環境中，以升溫速度15℃/min進行升溫，並於最高溫度(top temperature)450℃下保持20分鐘。藉此，獲得於兩端面形成有外部電極之導通層之積層體。
(3)鍍敷層之形成
其次，使用濕式電解滾筒法而於上述導通層上形成具有約2.5±1.5μm之厚度之鍍Ni層，其次形成具有約3.5±1.5μm之厚度之鍍Sn層。藉此，獲得成為試樣之積層陶瓷電容器。
(4)評價
(4A)硬化後殘留應力(磷青銅板法)
準備平面尺寸為10mm×60mm且厚度為200μm之磷青銅板，於該磷青銅板上以約150μm之厚度塗佈成為試樣之熱硬化型導電性樹脂組合物。
其次，將磷青銅板上之熱硬化型導電性樹脂組合物於如下條件下進行熱處理而使熱硬化型導電性樹脂組合物硬化：使用熱風乾燥烘箱，於溫度150℃下進行10分鐘之乾燥，然後於實測氧濃度未達10ppm之氮環境中，以升溫速度15℃/min進行升溫，並於最高溫度450℃下保持20分鐘。
其後，藉由測微計測定上述經硬化之樹脂膜之厚度，且藉由圖像分析測定磷青銅板之彎曲量h。又，使用微小硬度計，以試樣數為5個而測定經硬化之樹脂膜及磷青銅板各自之楊氏模數，求出其平均值。並且，藉由以下之井上小畠式而求出樹脂硬化後之殘留應力值。
殘留應力P[GPa]=E2×h2/(12ρ)×F(m,n)/(n(n+1))
其中，F(m,n)=((1-mn2)3×(1+m))+(mn(n+2)+1)3+m(mn2+2n+1)3)/(1+mn)3、曲率半徑ρ[mm]=(4x2+L2)/8x、x=h/4、h[mm]：磷青銅板彎曲量、L[mm]：磷青銅板總長、E1[GPa]：樹脂楊氏模數、 E2[GPa]：磷青銅板楊氏模數、m=E1/E2、h1[mm]：經硬化之樹脂膜之厚度、h2[mm]：磷青銅板之厚度、n=h1/h2。
將其結果表示於表1之「硬化後殘留應力」之欄中。再者，表1所示之試樣1~7中，「硬化後殘留應力」僅對試樣4求出。
(4B)導通層之外觀觀察
對於各試樣，準備5個於兩端面形成有外部電極之導通層的鍍敷前之積層體，使用場發射型掃描電子顯微鏡(FE-SEM)，以二次電子像1000倍觀察積層體之任一端面上之導通層之中央部。將5個積層體中，即使1個確認到直徑10μm以上之金屬球之噴出之情形於表1之「金屬球」之欄中表示為「NG」，將5個積層體均未確認到直徑10μm以上之金屬球之情形於同一欄中表示為「G」。
再者，於表1中，並無應表示為「NG」者。
(4C)內部電極與外部電極(導通層)之接合性評價
自作為試樣之積層陶瓷電容器中，對各試樣選出5個積層陶瓷電容器。
其次，對各試樣之積層陶瓷電容器進行樹脂包埋，濕式研磨至寬度方向尺寸之1/2之位置(W/2位置)後，使用FE-SEM，以反射電子像1500倍對內部電極與導通層之界面部分進行拍攝。將5個積層陶瓷電容器中，即使1個無法於內部電極正上方確認到CuSnNi合金相之情形於表1之「接合性」之欄中表示為「×」，將5個均可確認到CuSnNi合金相之情形於同一欄中表示為「○」。
(4D)CuSnNi合金相之Ni比率
關於上述(4C)中所評價之試樣，使用能量分散型X射線分析 (EDX)，以加速電壓10kV對位於積層方向之中央位置之內部電極正上方所產生之CuSnNi合金相進行點分析，並對Cu與Sn與Ni之金屬組成比進行定量，求出Ni固溶量，並求出關於5個試樣之Ni固溶量之平均值。
將其結果表示於表1之「CuSnNi合金相之Ni比率」之欄中。
(4E)電氣特性
對於各試樣，將20個積層陶瓷電容器於150℃之溫度下進行60分鐘之熱處理後，於室溫下放置24小時。其後，使用LCR計，於1MHz、0.5Vrms之條件下測定靜電電容(cap)及介電損耗正切(DF)。
將其結果表示於表1之「電氣特性」之欄中。
於該欄中，表示為「○」者係表示以下情形：於靜電電容方面，20個試樣全部位於1.0μF之±20%以內、亦即0.8~1.2μF之範圍；且於介電損耗正切方面，20個試樣全部為7.5%以下。
表示為「×(cap/DF)」者係表示以下情形：於靜電電容方面，20個試樣中，即使1個偏離0.8~1.2μF之範圍；且於介電損耗正切方面，20個試樣中，即使1個高於15%。
表示為「△(DF)」者係表示雖然介電損耗正切並不高於15%，但即使1個高於7.5%。
再者，於表1中，並無應表示為「△(DF)」者。
(4F)Sn相對於Sn及Cu之合計量之重量比之定量
自作為試樣之積層陶瓷電容器中，對各試樣選出5個積層陶瓷電容器。
其次，對各試樣之積層陶瓷電容器進行樹脂包埋，濕式研磨至寬度方向尺寸之1/2之位置(W/2位置)後，使用能量分散型X射線分析(EDX)，以加速電壓10kV對所露出之導通層之剖面整體進行分析，藉此求出Cu與Sn之強度比，對Sn相對於Sn及Cu之合計量之重量比進 行定量，求出平均值。
所得之值與熱硬化前之熱硬化型導電性樹脂組合物之Sn粉末之含量(表1之「Sn比率」)一致。
(4G)導通層中所含之相對於Sn及Cu之合計量之Cu3Sn合金比率
自作為試樣之積層陶瓷電容器中，對各試樣選出3個積層陶瓷電容器。其次，對各試樣之積層陶瓷電容器進行樹脂包埋，濕式研磨至寬度方向尺寸之1/2之位置(W/2位置)後，使用XRD對所露出之樹脂電極層之剖面整體進行分析，藉此求出樹脂電極層內所含之Cu與Sn與Cu3Sn合金與Cu6Sn5合金之強度比。並且，對3個試樣求出Cu3Sn合金比率之平均值。將所得之值表示於表1之「Cu3Sn合金比率」之欄中。
於表1以及其後之表3、表7及表9中，於表示評價結果之欄中表示為「-」者係表示未評價。
(5)考察
於「CuSnNi合金相之Ni比率」並非為0atm%，亦即形成有CuSnNi合金相之試樣2~7中，「金屬球」、「接合性」、及「電氣特性」之各評價項目獲得較佳之結果。
相對於此，於「CuSnNi合金相之Ni比率」為0atm%，亦即未形 成CuSnNi合金相之試樣1中，「接合性」成為「×」，「電氣特性」成為「×(cap/DF)」之評價。可推測其原因在於：「Sn比率」為35重量%而較低，供至與內部電極之接合之Sn不足。
再者，於「Sn比率」為48重量%，「CuSnNi合金相之Ni比率」為44atm%之試樣7中，「接合性」成為「○」，但於內部電極與導通層之間產生過剩之擴散，雖於表1中並未表示，但於熱衝擊試驗後之電氣特性方面確認到劣化。可推測其原因在於：「CuSnNi合金相之Ni比率」為44atm%而過高，因此接合部變脆弱。
根據上述現象可知：「CuSnNi合金相之Ni比率」較佳為關於試樣2~6之5~42atm%。
再者，對試樣4求出之「硬化後殘留應力」顯示為10MPa之值。根據該現象可推測：僅「Sn比率」與試樣4不同之其他試樣1~3及5~7亦同樣獲得「硬化後殘留應力」。
[實驗例2](改變硬化時之條件且改變Cu3Sn合金比率之實驗例)
(1)熱硬化型導電性樹脂組合物之製作
製作與實驗例1之試樣4同樣組成之未硬化之熱硬化型導電性樹脂組合物。
(2)導通層之形成
將硬化時之最高溫度及保持時間分別如表2之「硬化」之「最高溫度」及「保持溫度」所示般進行變更，除此以外，經過與實驗例1之情形同樣之操作而獲得於兩端面形成有外部電極之導通層之積層體。
再者，用以獲得實驗例2中之試樣4-2之最高溫度及保持時間與用以獲得實驗例1中之試樣4之最高溫度及保持時間相同。
(3)鍍敷層之形成
一面應用與實驗例1之情形同樣之條件，一面於導通層上形成鍍 Ni層及鍍Sn層，獲得成為試樣之積層陶瓷電容器。
(4)評價
如表2所示，對於各試樣，以與實驗例1之情形同樣之要領評價「金屬球」、「接合性」、「Cu3Sn合金比率」、以及「電氣特性」。
(5)考察
若硬化時之最高溫度降低，則難以促進所調配之Cu粉與Sn粉之相互擴散，因此導通層中所含之相對於Sn及Cu之合計量之Cu3Sn合金比率變低。
若Cu3Sn合金比率變低，則存在亦難以形成內部電極與外部電極之間的CuSnNi合金相之傾向。因此，於Cu3Sn合金比率為15重量%之試樣4-5中，雖然「接合性」評價為「○」，但Cu3Sn合金之產生比率降低，由此而造成僅稀鬆地形成CuSnNi合金相。
根據以上可推測：藉由使導通層中所含之相對於Sn及Cu之合計量之Cu3Sn合金比率如試樣4-1至試樣4-4般為25重量%以上，可充分地形成CuSnNi合金相。
[實驗例3](改變熱硬化性樹脂之實驗例)
(1)熱硬化型導電性樹脂組合物之製作
將Sn粉末相對於Sn粉末及Cu粉末之合計量之比率固定為40重量 %，取而代之使用表3之「熱硬化性樹脂之種類」之欄中所示者作為熱硬化性樹脂，除此以外，經過與實驗例1同樣之操作，獲得成為試樣之未硬化之熱硬化型導電性樹脂組合物。
(2)導通層之形成
一面應用與實驗例1同樣之條件，一面對作為用於積層陶瓷電容器之零件本體之積層體之兩端面賦予熱硬化型導電性樹脂組合物，並進行熱處理，藉此獲得於兩端面形成有外部電極之導通層之積層體。
(3)鍍敷層之形成
一面應用與實驗例1同樣之條件，一面於導通層上形成鍍Ni層及鍍Sn層，獲得成為試樣之積層陶瓷電容器。
(4)評價
如表3所示，對實驗例1中所評價之「硬化後殘留應力」、「金屬球」、「接合性」、以及「電氣特性」進行評價。
(5)考察
於實驗例1之試樣4中，使用可溶酚醛型酚樹脂A作為熱硬化性樹脂，如表1所示，「硬化後殘留應力」為10MPa。於實驗例3中，如表3所示，於試樣11中，「熱硬化性樹脂之種類」為可溶酚醛型酚樹脂 B，「硬化後殘留應力」為8MPa。於該等試樣4及11中，「金屬球」、「接合性」、以及「電氣特性」均獲得良好之結果。
相對於此，於試樣12中，「熱硬化性樹脂之種類」為可溶酚醛型酚樹脂C，「硬化後殘留應力」為5MPa。因此，「電氣特性」成為「△(DF)」之評價，確認到介電損耗正切之相對較大之不均一。可推測其原因在於：成為導通層之樹脂膜之硬化後之緊固力(收縮力)不足，因此導通層之導電性惡化。
其次，於試樣13及14中，作為熱硬化性樹脂，並非使用可溶酚醛型酚樹脂，而是使用多官能環氧樹脂與酚醛清漆型酚樹脂之組合。若將試樣13與試樣14加以比較，則作為熱硬化性樹脂，於試樣13中使用多官能環氧樹脂與酚醛清漆型酚樹脂D之組合，於試樣14中使用多官能環氧樹脂與酚醛清漆型酚樹脂E之組合。
其結果，於試樣13中，「硬化後殘留應力」為8MPa，「金屬球」、「接合性」、以及「電氣特性」均獲得良好之結果。另一方面，於試樣14中，「硬化後殘留應力」為6MPa，「電氣特性」成為「△(DF)」之評價，確認到介電損耗正切之相對較大之不均一。其原因亦可與上述試樣12之情形同樣地推測為，成為導通層之樹脂膜之硬化後之緊固力(收縮力)不足，因此導通層之導電性惡化。
根據以上現象可推測：若使用「硬化後殘留應力」可成為8MPa以上之熱硬化性樹脂，則可減低電氣特性之不均一。
[實驗例4](改變乾燥後之金屬含有率之實驗例)
(1)熱硬化型導電性樹脂組合物之製作
將Sn粉末相對於Sn粉末及Cu粉末之合計量之比率固定為40重量%，取而代之如表4所示般改變熱硬化型導電性樹脂組合物中之除有機溶劑以外之Cu粉末與Sn粉末之合計含量、亦即「乾燥後之金屬含有率」，除此以外，經過與實驗例1同樣之操作而獲得成為試樣之未硬 化之熱硬化型導電性樹脂組合物。
再者，實驗例4中之試樣24與實驗例1中之試樣4相同。
(2)導通層之形成
一面應用與實驗例1同樣之條件，一面對作為用於積層陶瓷電容器之零件本體之積層體之兩端面賦予熱硬化型導電性樹脂組合物，並進行熱處理，藉此獲得於兩端面形成有外部電極之導通層之積層體。
(3)鍍敷層之形成
一面應用與實驗例1同樣之條件，一面於導通層上形成鍍Ni層及鍍Sn層，獲得成為試樣之積層陶瓷電容器。
(4)評價
如表4所示，對實驗例1中所評價之「金屬球」、「接合性」、以及「電氣特性」進行評價。
(5)考察
如表4所示，於「乾燥後之金屬含有率」分別為40體積%、45體積%、50體積%、55體積%、60體積%、65體積%及70體積%之試樣21、試樣22、試樣23、試樣24、試樣25、試樣26及試樣27中，「金屬球」、「接合性」、以及「電氣特性」均獲得良好之結果。
然而，對成為導通層之硬化後之樹脂膜之緻密性進行評價，結 果「乾燥後之金屬含有率」為70體積%之試樣27雖然於商品特性上並不成為問題，但樹脂膜之緻密性惡化。
另一方面，對鍍Ni附著性進行評價，結果「乾燥後之金屬含有率」為40體積%之試樣21雖然於商品特性上並不成為問題，但鍍Ni附著性惡化。可推測其原因在於：導通層之金屬量不足而造成影響。
根據以上現象可判斷：「乾燥後之金屬含有率」較佳為45~65體積%。
[實驗例5](改變Cu粉末之D50之實驗例)
(1)熱硬化型導電性樹脂組合物之製作
將Sn粉末相對於Sn粉末及Cu粉末之合計量之比率固定為40重量%，取而代之如表5所示般改變「Cu粉末之D50」，除此以外，經過與實驗例1同樣之操作而獲得成為試樣之未硬化之熱硬化型導電性樹脂組合物。
再者，實驗例5中之試樣33與實驗例1中之試樣4相同。
(2)導通層之形成
一面應用與實驗例1同樣之條件，一面對作為用於積層陶瓷電容器之零件本體之積層體之兩端面賦予熱硬化型導電性樹脂組合物，並進行熱處理，藉此獲得於兩端面形成有外部電極之導通層之積層體。
(3)鍍敷層之形成
一面應用與實驗例1同樣之條件，一面於導通層上形成鍍Ni層及鍍Sn層，獲得成為試樣之積層陶瓷電容器。
(4)評價
如表5所示，對實驗例1中所評價之「金屬球」、「接合性」、以及「電氣特性」進行評價。
[表5]
(5)考察
如表5所示，於「Cu粉末之D50」分別為0.3μm、0.5μm、1.0μm、2.0μm、3.0μm及5.0μm之試樣31、試樣32、試樣33、試樣34、試樣35及試樣36中，「金屬球」、「接合性」、以及「電氣特性」均獲得良好之結果。
然而，「Cu粉末之D50」為0.3μm之試樣31雖然於商品特性上並不成為問題，但熱硬化型導電性樹脂組合物膏之降伏值變高，因此於將熱硬化型導電性樹脂組合物塗佈於積層體上時，成為“角”形狀。
另一方面，「Cu粉末之D50」為5.0μm之試樣36雖然於商品特性上並不成為問題，但鍍Ni附著性惡化。
根據以上現象可判斷：「Cu粉末之D50」較佳為0.5~3.0μm之範圍。
[實驗例6](改變Sn粉末之D50之實驗例)
(1)熱硬化型導電性樹脂組合物之製作
將Sn粉末相對於Sn粉末及Cu粉末之合計量之比率固定為40重量%，取而代之如表6所示般改變「Sn粉末之D50」，除此以外，經過與實驗例1同樣之操作而獲得成為試樣之未硬化之熱硬化型導電性樹脂組合物。
再者，實驗例6中之試樣42與實驗例1中之試樣4相同。
(2)導通層之形成
一面應用與實驗例1同樣之條件，一面對作為用於積層陶瓷電容器之零件本體之積層體之兩端面賦予熱硬化型導電性樹脂組合物，並進行熱處理，藉此獲得於兩端面形成有外部電極之導通層之積層體。
(3)鍍敷層之形成
一面應用與實驗例1同樣之條件，一面於導通層上形成鍍Ni層及鍍Sn層，獲得成為試樣之積層陶瓷電容器。
(4)評價
如表6所示，對實驗例1中所評價之「金屬球」、「接合性」、以及「電氣特性」進行評價。
(5)考察
如表6所示，於「Sn粉末之D50」分別為0.9μm、1.5μm、2.5μm、5.0μm及7.5μm之試樣41、試樣42、試樣43、試樣44及試樣45中，「金屬球」、「接合性」、以及「電氣特性」均獲得良好之結果。
然而，「Sn粉末之D50」為0.9μm之試樣41雖然於商品特性上並不成為問題，但於將熱硬化型導電性樹脂組合物塗佈於積層體上時，成為“角”形狀。
另一方面，「Sn粉末之D50」為7.5μm之試樣45雖然於商品特性上並不成為問題，但成為導通層之硬化後之樹脂膜之緻密性惡化。
根據以上現象可判斷：「Sn粉末之D50」較佳為1.5~5.0μm之範 圍。
[實驗例7](改變其他條件之實驗例)
(1)熱硬化型導電性樹脂組合物之製作
將Sn粉末相對於Sn粉末及Cu粉末之合計量之比率固定為40重量%，取而代之如表7所示，於試樣51中，將「Cu粉末之形狀」設為扁平，除此以外，經過與實驗例1同樣之操作而獲得成為試樣之未硬化之熱硬化型導電性樹脂組合物。
再者，實驗例7中之試樣52及53之熱硬化型導電性樹脂組合物與實驗例1中所製作之熱硬化型導電性樹脂組合物相同。
(2)導通層之形成
基本上一面應用與實驗例1同樣之條件，一面對作為用於積層陶瓷電容器之零件本體之積層體之兩端面賦予熱硬化型導電性樹脂組合物，並進行熱處理，藉此獲得於兩端面形成有外部電極之導通層之積層體。不同點如下所述。
於試樣52中，作為積層體，如於表7之「積層體尺寸」之欄中記載為「1608」般，使用平面尺寸為1.6mm×0.8mm之積層體。於其他試樣51及53中，作為積層體，如於表7之「積層體尺寸」之欄中記載為「1005」般，與實驗例1之情形同樣地使用平面尺寸為1.0mm×0.5mm之積層體。
又，於試樣53中，如表7之「硬化最高溫度」之欄中所示，將用以使熱硬化型導電性樹脂組合物硬化之熱處理最高溫度設為400℃。於其他試樣51及52中，如表7之「硬化最高溫度」之欄中所示，將用以使熱硬化型導電性樹脂組合物硬化之熱處理最高溫度與實驗例1之情形同樣地設為450℃。
(3)鍍敷層之形成
一面應用與實驗例1同樣之條件，一面於導通層上形成鍍Ni層及 鍍Sn層，獲得成為試樣之積層陶瓷電容器。
(4)評價
如表7所示，對實驗例1中所評價之「金屬球」、「接合性」、以及「電氣特性」進行評價。
又，關於試樣53，亦對「硬化後殘留應力」及「CuSnNi合金相之Ni比率」進行評價。
(5)考察
如表7所示，於試樣51~53之任一者中，「金屬球」、「接合性」、以及「電氣特性」均獲得良好之結果。
根據該現象可知：即使將Cu粉變更為扁平粉，變更積層體之尺寸，將硬化最高溫度自450℃變更為400℃，亦可表現出所期望之特性。
特別是若關注試樣53，則即使將硬化最高溫度自450℃變更為400℃，作為「硬化後殘留應力」，亦可獲得實驗例3中認為較佳之8MPa以上之9MPa，又，作為「CuSnNi合金相之Ni比率」，亦可獲得實驗例1中認為較佳之5~42atm%之範圍內之8atm%。
[實驗例8](關於Sn比率之比較實驗例)
(1)熱硬化型導電性樹脂組合物之製作
依照專利文獻2之技術方案3中所記載之比率，如表8之「Sn比 率」之欄所示般改變Sn粉末相對於Sn粉末及Cu粉末之合計量之比率，除此以外，經過與實驗例1同樣之操作而獲得成為試樣之未硬化之熱硬化型導電性樹脂組合物。
(2)導通層之形成
如表8之「硬化最高溫度」之欄所示，關於試樣62及64，將用以使熱硬化型導電性樹脂組合物硬化之熱處理最高溫度設為550℃，除此以外，一面應用與實驗例1同樣之條件，一面對作為用於積層陶瓷電容器之零件本體之積層體之兩端面賦予熱硬化型導電性樹脂組合物，並進行熱處理，藉此獲得於兩端面形成有外部電極之導通層之積層體。
(3)鍍敷層之形成
一面應用與實驗例1同樣之條件，一面於導通層上形成鍍Ni層及鍍Sn層，獲得成為試樣之積層陶瓷電容器。
(4)評價
如表8所示，對實驗例1中所評價之「硬化後殘留應力」、「金屬球」、「接合性」、及「電氣特性」進行評價。
(5)考察
如表8所示，試樣61~64可獲得8MPa以上之「硬化後殘留應力」，關於「金屬球」，亦獲得「G」之評價。
然而，於「Sn比率」為5重量%及20重量%之低水準之試樣61~64中，於「硬化最高溫度」相對較低為450℃之試樣61及63之情形時自不必說，甚至於「硬化最高溫度」相對較高為550℃之試樣62及64之情形時，「接合性」亦成為「×」，「電氣特性」亦成為「×(cap/DF)」之評價。可推測理由在於：Sn之絕對量不足。
[實驗例9](使用Ag粉末代替Cu粉末之比較實驗例)
(1)熱硬化型導電性樹脂組合物之製作
使用Ag粉末代替Cu粉末，且將Sn粉末相對於Ag粉末及Sn粉末之合計量之比率固定為專利文獻2之技術方案3中所規定之低熔點側之金屬之比率的上限20重量%，除此以外，經過與實驗例1同樣之操作而獲得成為試樣之未硬化之熱硬化型導電性樹脂組合物。
(2)導通層之形成
如表9之「硬化最高溫度」之欄所示，一面應用用以使熱硬化型導電性樹脂組合物硬化之熱處理最高溫度，一面關於其他條件而於與實驗例1同樣之條件下，對作為用於積層陶瓷電容器之零件本體之積層體之兩端面賦予熱硬化型導電性樹脂組合物，並進行熱處理，藉此獲得於兩端面形成有外部電極之導通層之積層體。
(3)鍍敷層之形成
一面應用與實驗例1同樣之條件，一面於導通層上形成鍍Ni層及鍍Sn層，獲得成為試樣之積層陶瓷電容器。
(4)評價
如表9所示，對實驗例1中所評價之「硬化後殘留應力」、「金屬球」、「接合性」、以及「電氣特性」進行評價。
(5)考察
如表9所示，試樣71及72獲得8MPa以上之「硬化後殘留應力」。
然而，於試樣71中，「硬化最高溫度」為450℃，因此「接合性」為「×」，結果「電氣特性」成為「×(cap/DF)」之評價。
另一方面，於「硬化最高溫度」為550℃之試樣72中，「接合性」為「○」，又，「電氣特性」成為「○」之評價。可推測其理由在於：「硬化最高溫度」之550℃高於所產生之Ag3Sn之熔點(481℃)，而生成液相。然而，於試樣72中，上述液相亦噴出至導通層之表面，因此「金屬球」成為「NG」，導致外觀不良，而擔心實用上之問題。
1‧‧‧積層陶瓷電容器
2‧‧‧陶瓷層
3、4‧‧‧內部電極
5‧‧‧積層體
6‧‧‧第1端面
7‧‧‧第2端面
8、9‧‧‧外部電極
10‧‧‧導通層
11‧‧‧鍍Ni層
12‧‧‧鍍Sn層

Claims (2)

  1. 一種積層陶瓷電子零件，其包含：使陶瓷層與內部電極積層而成之積層體、及以與上述內部電極電性連接之方式形成於上述積層體之外表面上之外部電極，且上述外部電極包含與上述內部電極接觸之導通層，上述導通層包含含有Cu3Sn合金之金屬粒子與熱硬化性樹脂，上述內部電極包含Ni，上述內部電極與上述導通層經由CuSnNi合金相而接合。
  2. 如請求項1之積層陶瓷電子零件，其中上述CuSnNi合金相中之Ni固溶量為5~42atm%。
TW102146263A 2012-12-18 2013-12-13 Laminated ceramic electronic parts TWI585794B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012275526 2012-12-18

Publications (2)

Publication Number Publication Date
TW201435941A true TW201435941A (zh) 2014-09-16
TWI585794B TWI585794B (zh) 2017-06-01

Family

ID=50978164

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102146264A TWI536412B (zh) 2012-12-18 2013-12-13 Laminated ceramic electronic parts
TW102146263A TWI585794B (zh) 2012-12-18 2013-12-13 Laminated ceramic electronic parts

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102146264A TWI536412B (zh) 2012-12-18 2013-12-13 Laminated ceramic electronic parts

Country Status (6)

Country Link
US (2) US9881737B2 (zh)
JP (2) JP6094597B2 (zh)
KR (2) KR101775913B1 (zh)
CN (2) CN104871271B (zh)
TW (2) TWI536412B (zh)
WO (2) WO2014097823A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101775913B1 (ko) * 2012-12-18 2017-09-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품
JP6112060B2 (ja) * 2013-06-19 2017-04-12 株式会社村田製作所 セラミック電子部品およびその製造方法
JP2015026816A (ja) * 2013-06-19 2015-02-05 株式会社村田製作所 セラミック電子部品およびその製造方法
KR102097329B1 (ko) * 2013-09-12 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
JP6378122B2 (ja) * 2014-12-05 2018-08-22 太陽誘電株式会社 積層セラミック電子部品
KR102139753B1 (ko) * 2015-02-26 2020-07-31 삼성전기주식회사 세라믹 전자 부품 및 이의 제조방법
JP6623574B2 (ja) * 2015-06-24 2019-12-25 株式会社村田製作所 積層セラミックコンデンサ
JP6597008B2 (ja) * 2015-07-16 2019-10-30 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
US10236123B2 (en) * 2015-07-19 2019-03-19 Vq Research, Inc. Methods and systems to minimize delamination of multilayer ceramic capacitors
JP2017034010A (ja) * 2015-07-30 2017-02-09 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
KR101973433B1 (ko) 2016-04-15 2019-04-29 삼성전기주식회사 적층형 커패시터 및 그 제조 방법
US10446320B2 (en) 2016-04-15 2019-10-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor having external electrode including conductive resin layer
KR101892802B1 (ko) 2016-04-25 2018-08-28 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US10580567B2 (en) 2016-07-26 2020-03-03 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
KR101892819B1 (ko) 2016-07-26 2018-08-28 삼성전기주식회사 코일 부품
JP6631547B2 (ja) * 2016-12-09 2020-01-15 株式会社村田製作所 積層セラミックコンデンサ
KR102105345B1 (ko) * 2016-12-09 2020-04-28 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US10770230B2 (en) 2017-07-04 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
KR101973441B1 (ko) 2017-07-04 2019-09-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101941954B1 (ko) 2017-07-04 2019-01-24 삼성전기 주식회사 적층 세라믹 커패시터
JP6919515B2 (ja) * 2017-11-15 2021-08-18 株式会社村田製作所 積層セラミックコンデンサ
JP7089404B2 (ja) * 2018-05-22 2022-06-22 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP6904309B2 (ja) * 2018-06-21 2021-07-14 株式会社村田製作所 電子部品および電子部品の製造方法
KR20190121210A (ko) * 2018-10-17 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP7053095B2 (ja) * 2018-11-29 2022-04-12 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
KR20200064860A (ko) 2018-11-29 2020-06-08 삼성전기주식회사 적층 세라믹 커패시터
JP7276646B2 (ja) * 2019-02-01 2023-05-18 Tdk株式会社 セラミック電子部品
KR20190116179A (ko) 2019-09-20 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP2021057455A (ja) * 2019-09-30 2021-04-08 太陽誘電株式会社 コイル部品、回路基板及び電子機器
KR102281451B1 (ko) * 2019-10-16 2021-07-27 삼성전기주식회사 전고체 전지
KR20210149355A (ko) * 2020-06-02 2021-12-09 삼성전기주식회사 전자 부품 및 그 제조방법
KR20220070922A (ko) 2020-11-23 2022-05-31 삼성전기주식회사 적층형 전자 부품
KR102533750B1 (ko) * 2021-06-22 2023-05-18 삼화콘덴서공업 주식회사 적층 세라믹 커패시터의 외부전극용 도전성 페이스트 조성물
KR102505434B1 (ko) * 2021-10-19 2023-03-03 삼성전기주식회사 적층형 전자 부품
KR20230064236A (ko) 2021-11-03 2023-05-10 삼성전기주식회사 적층형 커패시터
KR20230068722A (ko) * 2021-11-11 2023-05-18 삼성전기주식회사 복합　전자부품
KR20240092958A (ko) * 2022-12-15 2024-06-24 삼성전기주식회사 적층형 전자 부품

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658509B2 (ja) * 1989-06-16 1997-09-30 松下電器産業株式会社 電子部品と電極ペーストおよび端子電極の形成方法
JP2895793B2 (ja) * 1995-02-24 1999-05-24 マブチモーター株式会社 摺動接点材料及びクラッド複合材ならびにそれらからなるコンミテータ及びそのコンミテータを使用した直流小型モータ
JPH10279903A (ja) 1997-04-04 1998-10-20 Asahi Chem Ind Co Ltd 導電性接着剤
JPH11307930A (ja) * 1998-04-24 1999-11-05 Namics Corp 基板およびその製造方法
JP2001118424A (ja) * 1999-10-19 2001-04-27 Kawatetsu Mining Co Ltd 導電ペースト用銅合金粉
JP3472523B2 (ja) * 2000-02-29 2003-12-02 京セラ株式会社 電気素子内蔵配線基板
JP2001244467A (ja) 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
JP2002198654A (ja) * 2000-12-25 2002-07-12 Kyocera Corp 電気素子内蔵配線基板およびその製造方法
CA2359347A1 (en) * 2001-10-18 2003-04-18 Cesur Celik Laminated ceramic capacitor internal electrode material
AU2003289277A1 (en) 2002-12-09 2004-06-30 Matsushita Electric Industrial Co., Ltd. Electronic part with external electrode
WO2006022060A1 (ja) * 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその等価直列抵抗調整方法
JP2007035848A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
EP1965397B1 (en) 2005-12-22 2019-03-20 Namics Corporation Thermosetting conductive paste and multilayer ceramic component having external electrode which is formed by using such thermosetting conductive paste
JP4934456B2 (ja) * 2006-02-20 2012-05-16 古河電気工業株式会社 めっき材料および前記めっき材料が用いられた電気電子部品
KR101056558B1 (ko) * 2006-08-28 2011-08-11 가부시키가이샤 무라타 세이사쿠쇼 도전성 접합재료 및 전자장치
JP2009141292A (ja) * 2007-12-11 2009-06-25 Taiyo Kagaku Kogyo Kk 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法
JP5115349B2 (ja) * 2008-06-13 2013-01-09 株式会社村田製作所 積層セラミック電子部品およびその製造方法
WO2012128175A1 (ja) * 2011-03-18 2012-09-27 株式会社村田製作所 積層セラミックコンデンサ、誘電体セラミック、積層セラミック電子部品および積層セラミックコンデンサの製造方法
CN102222564B (zh) * 2011-03-31 2012-11-28 亿曼丰科技（深圳）有限公司 基于平衡电极内浆和陶瓷膜收缩率的mlcc电容器
KR101775913B1 (ko) * 2012-12-18 2017-09-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품

Also Published As

Publication number Publication date
JPWO2014097823A1 (ja) 2017-01-12
KR101775913B1 (ko) 2017-09-07
JP6094596B2 (ja) 2017-03-15
US9881737B2 (en) 2018-01-30
US20150279566A1 (en) 2015-10-01
KR101775914B1 (ko) 2017-09-07
CN104871271A (zh) 2015-08-26
TWI536412B (zh) 2016-06-01
JPWO2014097822A1 (ja) 2017-01-12
KR20150086343A (ko) 2015-07-27
WO2014097823A1 (ja) 2014-06-26
CN104823252B (zh) 2018-04-06
CN104823252A (zh) 2015-08-05
CN104871271B (zh) 2018-04-20
TW201440100A (zh) 2014-10-16
KR20150086342A (ko) 2015-07-27
US20150279563A1 (en) 2015-10-01
JP6094597B2 (ja) 2017-03-15
US9627133B2 (en) 2017-04-18
TWI585794B (zh) 2017-06-01
WO2014097822A1 (ja) 2014-06-26

Similar Documents

Publication Publication Date Title
TWI585794B (zh) Laminated ceramic electronic parts
JP6623574B2 (ja) 積層セラミックコンデンサ
JP5246207B2 (ja) チップ型電子部品
KR101191503B1 (ko) 도전성 수지 조성물 및 칩형 전자부품
JP2017034010A (ja) 積層セラミックコンデンサおよびその製造方法
KR101559605B1 (ko) 열 경화성 도전 페이스트, 및 그것을 이용하여 형성한 외부 전극을 갖는 적층 세라믹 전자 부품
JP2021019123A (ja) セラミック電子部品
JP2019083291A (ja) 積層セラミックコンデンサ
JP5876110B2 (ja) 積層セラミック電子部品及びその製造方法
WO2008023496A1 (fr) Composant électronique feuilleté et procédé pour le fabriquer
JP2018006501A (ja) 電子部品
KR20230006863A (ko) 도전성 수지 조성물 및 전자 부품의 제조 방법
JP4869515B2 (ja) 導電性ペースト組成物及び固体電解コンデンサ
US20230230766A1 (en) Ceramic electronic chip component and method for manufacturing the same
JP6852846B2 (ja) 電極用ペーストおよび積層セラミック電子部品
JP2014003048A (ja) 電子部品の製造方法
WO2021220975A1 (ja) 電子部品の製造方法