KR101191503B1 - 도전성 수지 조성물 및 칩형 전자부품 - Google Patents

도전성 수지 조성물 및 칩형 전자부품 Download PDF

Info

Publication number
KR101191503B1
KR101191503B1 KR1020100118623A KR20100118623A KR101191503B1 KR 101191503 B1 KR101191503 B1 KR 101191503B1 KR 1020100118623 A KR1020100118623 A KR 1020100118623A KR 20100118623 A KR20100118623 A KR 20100118623A KR 101191503 B1 KR101191503 B1 KR 101191503B1
Authority
KR
South Korea
Prior art keywords
resin composition
conductive
conductive resin
electrode
solvent
Prior art date
Application number
KR1020100118623A
Other languages
English (en)
Other versions
KR20110063311A (ko
Inventor
신지 오타니
아키히로 노무라
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20110063311A publication Critical patent/KR20110063311A/ko
Application granted granted Critical
Publication of KR101191503B1 publication Critical patent/KR101191503B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Polymers & Plastics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Conductive Materials (AREA)
  • Ceramic Capacitors (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Epoxy Resins (AREA)

Abstract

도포형상이 양호하고, 세라믹 소자와의 밀착성이 양호한 수지전극을 확실하게 형성할 수 있는 도전성 수지 조성물 및 그것을 이용해서 형성된 수지전극을 구비한 칩형 전자부품을 제공한다.
분자량이 11000~40000이면서 분자 말단에 글리시딜기를 가지는 직쇄상의 2관능 에폭시 수지와, 표면이 은으로 이루어지는 도전성 분말과, 용제를 함유시킴과 동시에, 항복값을 3.6Pa 이하로 한다.
또한 분자량이 11000~40000이면서 분자 말단에 글리시딜기를 가지는 직쇄상의 2관능 에폭시 수지와, 표면이 은으로 이루어지는 도전성 분말과, 용제를 함유시킴과 동시에, 도전성 분말로서, 표면에 부착해 있는 지방산 또는 그 염의 상기 도전성 분말에 차지하는 비율이 0.5wt% 이하인 것을 사용한다.
또한 도전성 분말로서 구형인 것을 이용하면서, 또한 도전성 수지 조성물을 구성하는 고형분 중에 차지하는 도전성 분말의 비율을 42~54vol%로 한다.

Description

도전성 수지 조성물 및 칩형 전자부품{CONDUCTIVE RESIN COMPOSITION AND CHIP-TYPE ELECTRONIC COMPONENT}
본 발명은 도전성 수지 조성물 및 칩형 전자부품에 관한 것으로, 상세하게는 칩형 전자부품의 외부전극이 되는 수지전극의 형성에 바람직하게 이용되는 도전성 수지 조성물 및 그것을 이용해서 형성된 수지전극(외부전극)을 구비한 칩형 전자부품에 관한 것이다.
최근, 칩형 적층 세라믹 콘덴서 등의 칩형 전자부품에 있어서, 도전 성분을 함유하는 수지 조성물을 도포하여 경화시킴으로써 형성되는 수지전극을 외부전극으로서 구비한 것이 이용되기에 이르렀다.
이러한 칩형 전자부품 중 하나로서, 예를 들면 도 2에 나타내는 것과 같은 구조를 가지는 칩형 콘덴서가 제안되어 있다(특허문헌 1 참조).
이 칩형 콘덴서는 세라믹층(52)과 내부전극(53a, 53b)을 구비한 적층 세라믹 소자(칩 기판)(51)와, 적층 세라믹 소자(51)의 양 단면(端面)(54a, 54b)에, 도전 페이스트를 도포하여 베이킹함으로써 형성된 단면전극(베이킹전극)(55a, 55b)과, 단면전극(55a, 55b)을 덮도록 배치된 수지전극(56a, 56b)을 구비하고 있다.
또한 이 칩형 콘덴서에서는 단면전극(55a, 55b)과 수지전극(56a, 56b)이, 내부전극(53a, 53b)과 도통하는 외부전극을 구성하고 있다.
또한 이 칩형 콘덴서에서는 적층 세라믹 소자(칩 기판)(51)의 최표층의 세라믹층(52a)의 두께를 L이라고 했을 경우에, 단면전극(55a, 55b)이, 노출면으로부터 L×tanθ(θ=30°) 이내로 최표층의 세라믹스층의 표면을 덮도록 하고 있으며, 이 단면전극(55a, 55b)을 덮도록 수지전극(56a, 56b)을 배치하고 있다.
그리고 이 칩형 콘덴서의 경우, 단면전극(55a, 55b)을 덮는 수지전극(56a, 56b)이 유연성을 가지고 있기 때문에, 적층 세라믹 소자(칩 기판)(51) 및 단면전극(55a, 55b)에 대하여 충분한 밀착성을 가지고 있어 응력에 의해 벗겨져서 떨어지는 일이 없고, 또한 베이킹전극인 단면전극(55a, 55b)의 단부를 기점으로 하는 크랙의 발생을 억제하는 기능을 수행함과 동시에, 단면전극(55a, 55b)의 배치영역이 상술한 바와 같이 규정되어 있기 때문에, 크랙이 발생한 경우에도 크랙에 의해 내부전극(53a, 53b)이 절단되는 것을 방지할 수 있게 되어 있다.
또한 수지전극(53a, 53b)을 형성하기 위해 이용되는 도전성 수지 조성물로서, 금속 분말, 에폭시 수지, 경화제 및 용제를 함유하고, 회전 점도계에 있어서의 회전수 1rpm으로 측정한 점도를 회전수 5rpm으로 측정한 점도로 나누어서 구한 틱소비(thixotropic index)를 1.8 이하로 한 도전성 수지 조성물이 제안되어 있다(특허문헌 2의 청구항 1 참조).
또한 상기 에폭시 수지가, 에폭시 당량 900g/eq 이상의 에폭시 수지 성분(A)과, 에폭시 당량 900g/eq 미만의 에폭시 수지 성분(B)을 함유하는 혼합물이고, 에폭시 수지 중의 에폭시 수지 성분(A)의 함유량이 30중량% 이상인 도전성 수지 조성물이 제안되어 있다(특허문헌 2의 청구항 2 참조).
이 특허문헌 2의 도전성 수지 조성물의 경우, 틱소 지수를 1.8 이하로 함으로써 도포형상이 양호해진다고 되어 있다.
또한 에폭시 당량을 상술한 바와 같이 규정함으로써, 청구항 1의 틱소 지수가 1.8 이하인 도전성 수지 조성물이 얻어진다고 되어 있다.
일본국 공개특허공보 2007-67239호 일본국 공개특허공보 2005-264095호
그러나 상술한 특허문헌 1의 칩형 콘덴서의 경우, 수지전극 형성용 도전성 수지 조성물에 적층 세라믹 소자를 침지하여, 적층 세라믹 소자의 단면전극상에 도전성 수지 조성물을 도포할 때에, 도전성 수지 조성물의 리올로지(rheology)가 부적절하면, 도포형상이 나빠져, 수지전극의 형상이 중앙부(적층 세라믹 소자의 단면의 중앙영역에 대응하는 영역)가 올라간 산 형태의 형상이 되는 경향이 있어, 이후의 도금 공정에서의 도금 부착성이나 실장 공정에서의 실장성에 악영향을 끼친다는 문제점이 있다.
또한 상술한 특허문헌 2의 도전성 수지 조성물의 경우, 도포형상을 좌우하는 인자인 틱소 지수에 대해서는 규정되어 있지만, 수지전극을 형성하는 경우에 문제가 되기 쉬운, 형성 대상(예를 들면 적층 세라믹 소자)과의 밀착성 문제에 대해서는 특별히 해결방법이 나타나 있지 않은 것이 현실이다.
또한 특허문헌 2에서는 소망하는 틱소 지수를 얻기 위한 조건으로서, 에폭시 당량만이 구성으로서 규정되어 있지만, 실제로는 도전 성분 등의 필러의 표면 상태나 형상 등에 따라 리올로지가 다르기 때문에, 필러와의 관계를 특별히 고려하지 않고 에폭시 당량만 규정되어 있는 특허문헌 2의 도전성 수지 조성물의 경우, 필러와의 관계에 따라서는 양호한 도포형상이 얻어지지 않게 되는 경우가 있을 것으로 추측된다.
본 발명은 상기 과제를 해결하는 것으로서, 도포형상이 양호하며, 세라믹 소자와의 밀착성이 양호한 수지전극을 확실하게 형성할 수 있는 도전성 수지 조성물 및 그것을 이용해서 형성된 수지전극을 구비한 칩형 전자부품을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해 본 발명의 도전성 수지 조성물은,
분자량이 11000~40000이면서 분자 말단에 글리시딜기를 가지는 직쇄상의 2관능 에폭시 수지와, 표면이 은으로 이루어지는 도전성 분말과, 용제를 포함하면서, 항복값이 3.6Pa 이하인 것을 특징으로 하고 있다.
또한 본 발명의 도전성 수지 조성물은,
분자량이 11000~40000이면서 분자 말단에 글리시딜기를 가지는 직쇄상의 2관능 에폭시 수지와, 표면이 은으로 이루어지는 도전성 분말과, 용제를 포함하면서, 상기 도전성 분말은 표면에 부착해 있는 지방산 또는 그 염의 상기 도전성 분말에 차지하는 비율이 0.5wt% 이하인 것을 특징으로 하고 있다.
또한 본 발명의 도전성 수지 조성물은,
분자량이 11000~40000이면서 분자 말단에 글리시딜기를 가지는 직쇄상의 2관능 에폭시 수지와, 표면이 은으로 이루어지는 도전성 분말과, 용제를 포함하면서, 상기 도전성 분말의 표면이 트리아졸계 화합물 및 이미다졸계 화합물 중 적어도 1종으로 피복되어 있는 것을 특징으로 하고 있다.
또한 상기 트리아졸계 화합물로서는 1-메틸벤조트리아졸을 사용하는 것이 바람직하고, 또한 상기 이미다졸계 화합물로서는 2-메틸이미다졸을 사용하는 것이 바람직하다.
또한 본 발명의 도전성 수지 조성물에 있어서는, 상기 도전성 분말이 구형(球形)이면서, 상기 도전성 수지 조성물을 구성하는 고형분 중에 차지하는 상기 도전성 분말의 비율이 42~54vol%의 범위에 있는 것이 바람직하다.
또한 본 발명의 도전성 수지 조성물에 있어서는, 상기 2관능 에폭시 수지로서 비스페놀 A형 에폭시 수지를 사용하는 것이 바람직하다.
또한 상기 용제가 2종류 이상의 혼합 용제이면서, 상기 혼합 용제는 증기압≥0.8mmHg(25℃)인 용제를 45wt% 이하의 비율로 함유하고 있는 것이 바람직하다.
본 발명의 칩형 전자부품은,
전자부품 소자와, 상기 전자부품 소자에 형성된 외부전극을 구비한 칩형 전자부품에 있어서,
상기 외부전극이, 본 발명의 도전성 수지 조성물을 도포, 건조, 경화시킴으로써 형성된 수지전극을 구비하고 있는 것을 특징으로 하고 있다.
본 발명의 도전성 수지 조성물은 분자량이 11000~40000이고, 분자 말단에 글리시딜기를 가지는 직쇄상의 2관능 에폭시 수지와, 표면이 은으로 이루어지는 도전성 분말과, 용제를 포함하고, 항복값이 3.6Pa 이하이므로, 적당한 유동성을 구비하고 있으며, 전자부품 소자 등의 대상에 도포했을 경우에 양호한 도포형상을 확실하게 얻는 것이 가능해짐과 동시에, 본 발명의 도전성 수지 조성물을 이용함으로써 형상 정밀도가 높고 전자부품 소자 등에의 밀착성이 뛰어난 수지전극을 효율적으로, 게다가 확실하게 형성하는 것이 가능해진다.
또한 본 발명의 도전성 수지 조성물에 있어서는, 도전성 분말로서 표면이 은으로 이루어지는 각종 도전성 분말을 사용하는 것이 가능하며, 표면이 은으로 이루어지는 도전성 분말이란, 전체가 은으로 이루어지는 은 분말은 물론, 표면이 은으로 코팅된 구리 분말, 니켈 분말, 주석 분말, 알루미늄 분말 등을 사용하는 것도 가능하다.
또한 본 발명의 도전성 수지 조성물은 분자량이 11000~40000이면서 분자 말단에 글리시딜기를 가지는 직쇄상의 2관능 에폭시 수지와, 표면이 은으로 이루어지는 도전성 분말과, 용제를 포함하면서, 도전성 분말에 부착해 있는 지방산 또는 그 염의 도전성 분말에 차지하는 비율이 0.5wt% 이하가 되도록 하고 있으므로 적당한 유동성을 구비하고 있어, 전자부품 소자 등의 대상에 도포했을 경우에 양호한 도포형상을 확실하게 얻는 것이 가능해짐과 동시에, 본 발명의 도전성 수지 조성물을 이용함으로써 형상 정밀도가 높고 전자부품 소자 등에의 밀착성이 뛰어난 수지전극을 효율적으로, 게다가 확실하게 형성하는 것이 가능해진다.
또한, 분자량이 11000~40000이면서 분자 말단에 글리시딜기를 가지는 직쇄상의 2관능 에폭시 수지와, 표면이 은으로 이루어지는 도전성 분말과, 용제를 포함하는 도전성 수지 조성물에 있어서, 도전성 분말의 표면이 트리아졸계 화합물 및 이미다졸계 화합물 중 적어도 1종으로 피복된 구성으로 했을 경우, 도포형상이 양호하면서 밀착성이 뛰어난 수지전극을 효율적으로, 게다가 확실하게 형성하는 것이 가능해진다.
또한 트리아졸계 화합물 및 이미다졸계 화합물은 흡착 안정성이 높기 때문에, 도전성 수지 조성물의 제작 공정에서 흡착 반응을 촉진하기 위한 숙성 처리를 하지 않아도 양호한 도포형상을 얻는 것이 가능한 도전성 수지 조성물을 얻을 수 있다.
또한 여기서 숙성 처리란, 도전성 분말을 구성하는 활성이 낮은 Ag와 에폭시 수지의 흡착 상태를 안정시키기 위해 실시하는 처리로, 소정 시간 가열해서 외부 에너지를 부여하여 흡착을 촉진시키기 위해 실시하는 처리를 말한다.
또한 트리아졸계 화합물로서 1-메틸벤조트리아졸을 사용하고, 이미다졸계 화합물로서 2-메틸이미다졸을 사용한 도전성 수지 조성물의 경우, 항복값이 낮고 또한 조기에 안정되기 때문에, 양호한 도포형상을 얻는 것이 가능해짐과 동시에, 밀착성이 뛰어난 수지전극을 효율적으로, 게다가 확실하게 형성하는 것이 가능해진다.
또한 본 발명의 도전성 수지 조성물에 있어서, 도전성 분말로서 구형인 것을 사용하고, 또한 도전성 수지 조성물을 구성하는 고형분 중에 차지하는 도전성 분말의 비율을 42~54vol%의 범위로 했을 경우, 적당한 유동성을 구비하여, 전자부품 소자 등의 대상에 도포했을 경우에 형상 정밀도가 높고 밀착성이나 도금 부착성이 매우 양호한 수지전극을 형성하는 것이 가능해져 본 발명을 보다 실효성 있게 할 수 있다.
또한 본 발명의 도전성 수지 조성물에 있어서, 2관능 에폭시 수지로서 비스페놀 A형 에폭시 수지를 사용함으로써 내열성을 향상시키는 것이 가능해진다.
또한 용제로서 2종류 이상의 혼합 용제를 사용함과 동시에, 혼합 용제가, 증기압≥0.8mmHg(25℃)의 용제를 45wt% 이하의 비율로 함유하도록 했을 경우, 수지전극을 형성함에 있어서, 도포 후의 건조 공정에서 높은 승온 속도로 건조를 행하는 경우에도 수지전극에 마이크로 크랙이 발생하는 것을 억제하여 특성이 양호한 수지전극을 형성할 수 있다.
또한 본 발명의 칩형 전자부품은, 전자부품 소자와, 전자부품 소자에 형성된 외부전극을 구비한 칩형 전자부품에 있어서, 외부전극이, 본 발명의 도전성 수지 조성물을 이용해서 형성한, 형상이 양호하고 전자부품 소자에의 밀착성이 뛰어난 수지전극을 구비하고 있으므로, 예를 들면 실장기판에 실장된 상태로 실장기판에 응력이 가해진 경우에도 전자부품 소자에 갈라짐이 생기거나 하는 것을 방지하는 것이 가능한 신뢰성이 높은 칩형 전자부품을 제공할 수 있다.
도 1은 본 발명의 도전성 수지 조성물을 이용해서 형성한 수지전극을 구비한 칩형 전자부품을 나타내는 단면도이다.
도 2는 종래의 수지전극을 구비한 칩형 콘덴서의 구성을 나타내는 단면도이다.
이하에 본 발명의 실시형태를 나타내어, 본 발명의 특징으로 하는 곳을 더욱 자세하게 설명한다.
<실시예 1>
이 실시예 1에서는 먼저, 본 발명의 실시예에 따른 도전성 수지 조성물을 제작하였다.
그리고 제작한 도전성 수지 조성물을 이용해서, 도 1에 나타내는 것과 같은 수지전극을 구비한 칩형 전자부품(이 실시예에서는 적층 세라믹 콘덴서)을 제작하였다. 즉, 이 실시예에서 제작한 칩형 전자부품(적층 세라믹 콘덴서)은 도 1에 나타내는 바와 같이, 세라믹층(2)과 내부전극(3a, 3b)을 구비한 적층 세라믹 소자(콘덴서 소자)(1)와, 적층 세라믹 소자(콘덴서 소자)(1)의 양 단면(4a, 4b)에 도전 페이스트를 도포하여 베이킹함으로써 형성된 단면전극(베이킹전극)(5a, 5b)과, 단면전극(5a, 5b)을 덮도록 배치된 수지전극(6a, 6b)을 구비하고 있다. 또한 수지전극(6a, 6b)은 본 발명에 따른 도전성 수지 조성물을 이용해서 형성한 것이다.
이하, 설명을 한다.
[1]도전성 수지 조성물의 제작
먼저, 이하의 방법으로 수지전극 형성용 도전성 수지 조성물을 제작하였다. 도전성 수지 조성물을 제작함에 있어서는 표 1의 시료번호 1~3의 조성이 되도록 각 원료를 칭량하여 소형 믹서를 이용해서 혼합한 후 3-롤밀로 혼련하였다. 그 후, 흡착 반응을 촉진하기 위한 숙성 처리를 실시하였다.
또한 표 1의 각 도전성 수지 조성물에서는,
(a)분자량이 11000~40000의 범위인 비스페놀 A형 에폭시 수지와,
(b)수산기 당량이 105g/eq인 노볼락형 페놀 수지와,
(c)이미다졸과,
(d)구형상이고, 표면에 지방산 등을 부여하기 위한 표면 처리를 하지 않은 은 분말(도전성 분말)과,
(e)용제인 부틸카르비톨(디에틸렌글리콜모노부틸에테르)을 원료로서 사용하였다.
그리고 용제인 부틸카르비톨의 양을 조정함으로써, 점도를 30±2Pa?s로 조정하였다. 또한 점도는 E형 점도계(토오키산교 제품 TVE-30)로 1°34'×R24의 콘(cone)을 이용해서 회전수 1rpm으로 측정하였다.
Figure 112010077478873-pat00001
[2]평가용 적층 세라믹 콘덴서(시료)의 제작
이 실시예에서는 평가용 적층 세라믹 콘덴서로서, 상술한 바와 같이 도 1에 나타내는 것과 같은 적층 세라믹 콘덴서를 제작하였다. 그리고 수지전극(6a, 6b)의 형성에는 상술과 같이 해서 제작한 도전성 수지 조성물을 사용하였다.
(1)적층 세라믹 소자(콘덴서 소자)의 제작
평가용 적층 세라믹 콘덴서(시료)를 제작함에 있어서는, 먼저 세라믹층(2)과 내부전극(3a, 3b)을 구비한 세라믹 소결체인 적층 세라믹 소자(콘덴서 소자)(1)를 준비하였다.
이 적층 세라믹 소자(1)는 치수가 길이(L)=3.2mm, 폭(W)=1.6mm, 두께(t)=1.6mm이고, 정전용량이 10㎌인 콘덴서 소자이다.
(2)단면전극(하층전극)의 형성
그리고 준비한 콘덴서 소자(1)의 한쪽 단면(4a)을 300㎛ 두께로 스퀴징(squeegeeing)한, 표 2에 나타내는 조성의 도전 페이스트(단면전극 형성용 도전 페이스트)에 침지하여 콘덴서 소자(1)의 한쪽 단면(4a)에 도전 페이스트를 도포하였다.
또한 도전 페이스트를 구성하는 구리 분말로서는 구형상의 구리 분말과 편평한 형상의 구리 분말을 혼합해서 사용하였다.
그리고나서 오븐에서 120℃/15min의 조건으로 건조시켰다.
다음으로 콘덴서 소자(1)의 다른쪽 단면(4b)에 대해서도 동일한 방법으로 상기 도전 페이스트를 도포하여 건조시켰다.
Figure 112010077478873-pat00002
그 후 피크탑 온도 750℃로 열처리하여 단면전극(베이킹 구리전극)(5a, 5b)을 형성하였다.
(3)수지전극의 형성
상술과 같이 해서 제작한 표 1의 시료번호 1~3의 도전성 수지 조성물(상층전극(수지전극) 페이스트)을 600㎛ 두께로 스퀴징한 수조에, 콘덴서 소자(1)의, 상기 단면전극(하층전극)(5a)이 형성된 한쪽 단면측을 침지하여 단면전극(하층전극)(5a)을 덮도록 도전성 수지 조성물을 딥 도포하였다. 또한 도전성 수지 조성물에의 콘덴서 소자(1)의 돌입 속도는 0.2mm/s, 끌어올림 속도는 3.0mm/s, 하사점(下死點;bottom dead point) 유지 시간은 1.5s로 하였다.
그리고나서 도전성 수지 조성물이 도포된 콘덴서 소자(1)에 도포를 프로그램 오븐에 넣고, 150℃/15min(150℃까지의 승온 시간 11℃/min)의 조건으로 건조시켰다.
이어서 콘덴서 소자(1)의 다른족 단면에 대해서도 동일한 방법으로 단면전극(하층전극)(5b)을 덮도록 도전성 수지 조성물을 도포하여 건조시켰다.
다음으로 피크탑 온도=200℃, 유지 시간=2h, 분위기=Air 분위기의 조건으로 도전성 수지 조성물을 열경화시킴으로써 수지전극(상층전극)(6a, 6b)을 형성하였다.
(4)도금막의 형성
상술과 같이 해서 단면전극 및 수지전극으로 이루어지는 외부전극을 형성한 콘덴서 소자를 배럴에 넣고, 습식 전해 배럴 도금을 행하여 수지전극상에 아래의 도금막을 형성하였다.
a)제1도금막(하층): Ni(두께=약 3.5±1.5㎛)
b)제2도금막(상층): Sn(두께=약 3.5±1.5㎛)
이로 인해, 도 1에 나타내는 것과 같은 구성을 가지는 적층 세라믹 콘덴서가 얻어진다. 또한 도 1에서는 제1 및 제2 도금막은 도시되어 있지 않다.
[3] 특성의 평가
상기 [1]에서 제작한 도전성 수지 조성물, 및 상기 [2]에서 제작한 적층 세라믹 콘덴서(평가용 칩)에 대하여 아래에 설명하는 방법으로 특성을 조사하였다.
(1)도전성 수지 조성물의 항복값
먼저, 상기 [1]에서 제작한 도전성 수지 조성물에 대하여 E형 점도계 TVE-30(토오키산교 제품)을 이용해서 아래의 조건으로 전단 응력을 측정하였다.
사용한 로터(rotor): 1호 로터(콘 1°34×R24)
측정 온도 : 25℃
측정 회전수 : 1.5rpm/5min
1.0rpm/5min
0.6rpm/5min
0.3rpm/5min
그리고 측정으로 얻어진 각 회전수에서의 '전단 속도'의 제곱근과, '전단 응력'의 제곱근을 2축으로 플롯하고, 당해 플롯으로부터 최소 2승법 근사로 얻은 직선의 절편(切片)을 읽어내, 당해 절편값의 2승을 항복값(단위 Pa)으로 하였다.
또한, 각 회전수에서의 전단 속도는 아래와 같다 .
1.5rpm: 5.745[s-1]
1.0rpm: 3.830[s-1]
0.6rpm: 2.298[s-1]
0.3rpm: 1.149[s-1]
(2)수지전극의 형상 특성(도전성 수지 조성물의 도포형상)
제작한 적층 세라믹 콘덴서(시료)의 수지전극의 단면형상(산 형태의 형상으로 되어 있는 정도)을 정량화하기 위해 수지를 굳힌 후 DPA를 실시하여, 수지전극의 단면 모서리부 각도(corner angle)를 200배의 마이크로스코프로 확인하였다(n=20). 단면 모서리부 각도가 163° 이상인 것을 양호(○), 163° 미만인 것을 불량(×)으로 평가하였다.
(3)솔더 침지 후의 수지전극의 밀착성
제작한 적층 세라믹 콘덴서를 270℃로 가열한 솔더욕(Sn-3.0 Ag-0.5 Cu 솔더욕(M705, 센쥬킨조쿠코교 카부시키가이샤 제품))에 10s 침지하였다.
그 후 적층 세라믹 콘덴서를 수지를 굳힌 후 DPA를 실시하여, 수지전극의 가장자리부의 박리 유무를 500배의 실체현미경으로 관찰하였다(n=20). 한편, 여기서 말하는 수지전극의 가장자리부란, 도 1을 이용해서 설명하자면, 수지전극(6a, 6b)이 콘덴서 소자(1)의 측면(1a)으로 돌아 들어간 부분 중, 선단측의 콘덴서 소자(1)에 접해 있는 부분(10)을 말한다. 또한 수지전극의 박리란, 수지전극(6a, 6b)의 콘덴서 소자(1)에 접해 있는 부분(10)이 콘덴서 소자(1)로부터 벗겨져 있는 상태를 말한다. 솔더 침지 후에 수지전극의 박리가 인정되지 않는 것을 밀착성이 양호(○), 박리가 인정된 것을 불량(×)으로 판정하였다.
(4)수지전극 단면의 마이크로 크랙의 발생 상태
콘덴서 소자(1)의 단면(4a, 4b)상에 형성된 수지전극(6a, 6b)의 표면을 광학현미경(30배)으로 관찰하여 마이크로 크랙(금이 감)의 유무를 확인하고, 마이크로 크랙의 발생 상태를 조사하였다(n=5). 그리고 마이크로 크랙이 발생하지 않은 것을 양호(○), 미소 크랙이 있기는 하지만 실용상 문제가 없는 정도인 것을 통과(△), 마이크로 크랙이 다수 인정되어 실용상 문제가 될 수 있는 것을 불량(×)으로 평가하였다.
(5)도전성 수지 조성물의 도포 작업성
도전성 수지 조성물을 콘덴서 소자에 도포할 때에, 용제의 증발에 의해 도전성 수지 조성물의 점도가 상승하여 도포에 악영향을 줄 우려가 있는지 여부를 조사하는 것이며, 특별히 문제가 없는 것을 양호(○), 특별히 문제는 없지만 다소 작업성의 저하를 초래할 우려가 있을 수 있는 것을 통과(△)로 평가하였다.
[4]평가 결과
특성의 측정 결과를 다른 조건과 함께 표 3A에 나타낸다.
Figure 112010077478873-pat00003
실시예 1에서 제작한 시료번호 1~3의 도전성 수지 조성물(상층전극(수지전극) 페이스트)의 경우, 표면에 지방산 등을 부여하는 처리를 실시하지 않은 도전성 분말을 사용하고 있으므로, 고분자의 에폭시 수지와 도전성 분말 사이의 상호작용이 작아진다.
그 결과 실시예 1의 시료번호 1~3의 도전성 수지 조성물의 경우, 항복값(표 3A의 '페이스트 특성'란의 '항복값' 참조)이 낮아지고, 각 도전성 수지 조성물의 도포, 건조, 경화를 행하여 수지전극을 형성하는 경우에 있어서의, 콘덴서 소자의 단면에의 도전성 수지 조성물의 도포형상(표 3A의 '칩 특성'란의 '수지전극의 단면형상' 참조)이 양호해지는 것이 확인되었다.
또한 고분자의 에폭시 수지를 사용하고 있기 때문에, 콘덴서 소자(세라믹 소자)와의 밀착성(표 3A의 '칩 특성'란의 '솔더 침지 후의 수지전극의 밀착성' 참조)이 양호한 수지전극을 구비한 신뢰성이 높은 적층 세라믹 콘덴서가 얻어지는 것이 확인되었다.
또한, 다른 특성(도전성 수지 조성물의 항복값, 도포형상, 및 밀착성 이외의 크랙의 발생 상태나 도포 작업성 등)에 관해서도 특별히 문제가 되는 거동은 확인되지 않았다(표 3A의 '그 밖의 칩 완성 상태'란의 '수지전극 도포시의 페이스트 작업성' 참조).
<실시예 2>
실시예 1의 비스페놀 A형 에폭시 수지 대신에 비스페놀 F형 에폭시 수지를 사용해서 표 3A의 시료번호 4의 도전성 수지 조성물을 제작하였다.
상세하게는, 실시예 1의 시료번호 1에서 사용한 비스페놀 A형 에폭시 수지(분자량 Mw=31000, 에폭시 당량 2600g/eq)를 비스페놀 F형 에폭시 수지(분자량 Mw=30000, 에폭시 당량 2231/eq)로 변경하여 시료번호 4의 도전성 수지 조성물을 제작하였다. 다른 조건은 상기 실시예 1의 경우와 동일하게 하였다.
그리고 얻어진 도전성 수지 조성물을 이용해서 상기 실시예 1의 경우와 동일한 방법으로 수지전극을 구비한 적층 세라믹 콘덴서를 제작하였다.
한편 다른 조건은 상기 실시예 1의 경우와 동일하게 하였다.
이 실시예 2의 도전성 수지 조성물(시료번호 4), 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서의 특성 등을 표 3A에 함께 나타낸다.
표 3A의 시료번호 4에 나타내는 바와 같이, 이 실시예 2의 경우에도 도전성 수지 조성물, 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서에서는 실시예 1의 경우와 동일한 특성이 얻어지는 것이 확인되었다.
<실시예 3>
이 실시예 3에서는 도전성 수지 조성물을 구성하는 도전성 분말(은 분말)의 입경을 변경하여 도전성 수지 조성물을 제작하였다.
상세하게는, 실시예 1에서 사용한 도전성 분말(은 분말)의 평균 입자경(D50)을 0.5㎛에서 0.3㎛(시료번호 5) 및 1.0㎛(시료번호 6)로 변경하여 도전성 수지 조성물을 제작하였다. 다른 조건은 상기 실시예 1의 경우와 같다.
그리고 얻어진 도전성 수지 조성물을 이용해서 상기 실시예 1의 경우와 동일한 방법으로 수지전극을 구비한 적층 세라믹 콘덴서를 제작하였다.
이 실시예 3의 도전성 수지 조성물(시료번호 5 및 6), 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서의 특성 등을 표 3A에 함께 나타낸다.
표 3A의 시료번호 5 및 6에 나타내는 바와 같이, 이 실시예 3의 경우에도 도전성 수지 조성물, 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서에 있어서, 실시예 1의 경우와 동일한 특성이 얻어지는 것이 확인되었다.
<실시예 4>
이 실시예 4에서는 실시예 1에서 사용한 도전성 분말 즉, 은 분말 대신에 표면이 은으로 코팅된 도전성 분말(은 코팅 구리 분말)을 이용해서, 표 3A의 시료번호 7의 도전성 수지 조성물을 제작하였다. 다른 조건은 상기 실시예 1의 경우와 같다.
그리고 얻어진 도전성 수지 조성물을 이용해서, 상기 실시예 1의 경우와 동일한 방법으로 수지전극을 구비한 적층 세라믹 콘덴서를 제작하였다.
이 실시예 4의 도전성 수지 조성물, 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서의 특성 등을 표 3A에 함께 나타낸다.
표 3A의 시료번호 7에 나타내는 바와 같이, 이 실시예 4의 경우에도 도전성 수지 조성물, 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서에 있어서, 실시예 1의 경우와 동일한 특성이 얻어지는 것이 확인되었다.
<실시예 5>
이 실시예 5에서는 실시예 1에서 사용한 도전성 분말(은 분말)의 표면에, 지방산(팔미트산)(표 3B의 시료번호 8) 및 지방산(스테아르산)(표 3B의 시료번호 9)을 약 0.5wt% 부착시킨(코팅한) 은 분말을 이용해서 도전성 수지 조성물을 제작하였다. 다른 조건은 상기 실시예 1의 경우와 같다.
그리고 얻어진 도전성 수지 조성물을 이용해서 상기 실시예 1의 경우와 동일한 방법으로 수지전극을 구비한 적층 세라믹 콘덴서를 제작하였다.
이 실시예 5의 도전성 수지 조성물(시료번호 8 및 9), 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서의 특성 등을 표 3B에 함께 나타낸다.
Figure 112010077478873-pat00004
표 3B의 시료번호 8 및 9에 나타내는 바와 같이, 도전성 분말(은 분말)의 표면에 지방산(팔미트산 혹은 스테아르산)을 부착시키도록 한 경우에도 소량이라면 항복값의 증대는 보여지지 않고, 실시예 1의 경우와 동일한 특성이 얻어지는 것이 확인되었다.
또한, 실시예 5의 각 도전성 수지 조성물(시료번호 8 및 9)을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서에서도 실시예 1의 경우와 동일한 특성이 얻어지는 것이 확인되었다.
또한 지방산이 지방산염일 경우에도 이 실시예 5의 경우와 동일한 결과가 얻어지는 것이 확인되고 있다.
<실시예 6>
이 실시예 6에서는 도전성 분말의 배합비율을 실시예 1의 시료번호 1~3의 도전성 수지 조성물에서의 48vol%에서 42vol%(표 3B의 시료번호 10) 및 54vol%(표 3B의 시료번호 11)로 변경하여 도전성 수지 조성물을 제작하였다. 다른 조건은 상기 실시예 1의 경우와 동일하게 하였다.
그리고 얻어진 도전성 수지 조성물을 이용해서 상기 실시예 1의 경우와 동일한 방법으로 수지전극을 구비한 적층 세라믹 콘덴서를 제작하였다.
이 실시예 6의 도전성 수지 조성물(시료번호 10 및 11), 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서의 특성 등을 표 3B에 함께 나타낸다.
표 3B의 시료번호 10 및 11에 나타내는 바와 같이, 도전성 수지 조성물에 있어서의 도전성 분말의 배합비율을 변화시킨 실시예 6의 경우에도 도전성 수지 조성물, 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서에 있어서, 실시예 1의 경우와 동일한 특성이 얻어지는 것이 확인되었다.
<실시예 7>
이 실시예 7에서는 적층 세라믹 콘덴서의 하층전극(하지도체)을, 실시예 1의 시료번호 1~3의 베이킹 구리전극에서, 도금에 의해 형성한 도금 구리전극으로 변경한 것 이외에는 상기 실시예 1의 경우와 동일한 도전성 수지 조성물을 이용해서 실시예 1의 경우와 같은 조건으로 적층 세라믹 콘덴서(표 3B의 시료번호 12)를 제작하였다.
이 실시예 7에서 제작한 적층 세라믹 콘덴서에 대하여 조사한 특성을 표 3B에 함께 나타낸다.
표 3B의 시료번호 12에 나타내는 바와 같이, 하층전극(하지도체)을 도금 구리전극으로 한 실시예 7의 적층 세라믹 콘덴서에서도 실시예 1의 경우와 동일한 특성이 얻어지는 것이 확인되었다.
<실시예 8>
이 실시예 8에서는 도전성 수지 조성물을 이용해서 수지전극을 형성할 때의, 도전성 수지 조성물을 도포한 후의 건조 온도를, 실시예 1에서의 11℃/min에서 25℃/min로 변경하여 수지전극을 형성하였다(표 3C의 시료번호 13~17).
또한 도전성 수지 조성물의 용제 조성을, 시료번호 13에서는 BC(부틸카르비톨):DAA(디아세톤알코올)=100:0으로, 상기 실시예 1(시료번호 1~3)과 같은 조성으로 하고, 시료번호 14에서는 BC:DAA=85:15, 시료번호 15에서는 BC:DAA=70:30, 시료번호 16에서는 BC:DAA=55:45, 시료번호 17에서는 BC:DAA=40:60으로 변화시켰다.
그리고 얻어진 도전성 수지 조성물(표 3C의 시료번호 13~17)을 이용해서 상기 실시예 1의 경우와 동일한 방법으로 수지전극을 구비한 적층 세라믹 콘덴서를 제작하였다.
이 실시예 8의 도전성 수지 조성물(표 3C의 시료번호 13~17), 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서의 특성 등의 측정 결과를 표 3C에 함께 나타낸다.
Figure 112010077478873-pat00005
표 3C에 나타내는 바와 같이, 건조시의 승온 속도가 25℃/min일 경우, 용제 조성이 실시예 1의 시료번호 1~3의 경우와 같은 조성(BC=100wt%)일 때에는 단면전극 위에 형성된 수지전극에 미소한 마이크로 크랙이 발생하였다(시료번호 13).
또한, 용제 BC에 대한 DAA의 치환비율이 15wt%인 시료번호 14의 경우에도 단면전극 위에 형성된 수지전극에 미소한 마이크로 크랙이 약간 발생하였다.
또한, 시료번호 13 및 14에서의 마이크로 크랙의 발생은 실사용에는 문제가 없는 것이었지만, 외관상은 그다지 바람직하지 않은 것이다.
한편 용제 BC에 대한 DAA의 치환비율이 30wt%를 넘으면, 단면전극 위에 형성된 수지전극의 마이크로 크랙이 억제되어, 외관 특성이 양호한 적층 세라믹 콘덴서가 얻어지는 것을 알 수 있었다(시료번호 15~17).
이는 증기압이 높고 속건성(速乾性) 용제인 DAA의 비율이 늘어남에 따라 건조의 진행이 빨라져, 건조시의 페이스트의 유동이 억제된 것에 기인한 것이라고 추측된다. 단, 용제 BC에 대한 DAA의 치환비율이 60wt%를 넘은 시료번호 17의 경우와 같이, DAA의 비율이 많아지면 도포 작업시의 점도가 상승하여, 실용 가능하기는 하지만 작업성이 다소 저하하는 경향이 보여졌다. 따라서, 용제 조성은 그러한 점도 포함해서, 사용 조건 등을 고려하여 정하는 것이 바람직하다.
한편 그 밖의 점에 있어서는, 이 실시예 8의 각 시료에서는 실시예 1의 경우와 동일한 효과가 얻어지는 것이 확인되었다.
<실시예 9>
이 실시예 9에서는 상기 실시예 8의 시료번호 15의 도전성 수지 조성물에서 사용한 용제인 DAA(디아세톤알코올)를, 그 밖의 속건성 용제(벤질알코올(표 3D의 시료번호 18), 프로필렌글리콜메틸에테르아세테이트(표 3D의 시료번호 19), 프로필렌글리콜메틸에테르(표 3D의 시료번호 20))로 치환해서 도전성 수지 조성물을 제작하였다. 다른 조건은 상기 실시예 7의 경우와 같다.
Figure 112010077478873-pat00006
그리고 얻어진 도전성 수지 조성물(시료번호 18~20)을 이용해서 상기 실시예 1의 경우와 동일한 방법으로 수지전극을 구비한 적층 세라믹 콘덴서를 제작하였다.
이 실시예 9의 도전성 수지 조성물(시료번호 18~20), 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서의 특성 등을 표 3D에 함께 나타낸다.
표 3D의 시료번호 18~20에 나타내는 바와 같이, 이 실시예 9의 경우에도 도전성 수지 조성물, 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서에 있어서, 실시예 1의 경우와 동일한 특성이 얻어지는 것이 확인되었다.
<실시예 10>
이 실시예 10에서는 도전성 분말(도전 분말)로서, 구형이고 D50이 0.5㎛인 은 분말로서, 그 표면이 트리아졸계 화합물 또는 이미다졸계 화합물로 피복되어 있는 은 분말을 사용한 것을 제외하고, 상기 실시예 1의 시료번호 1의 도전성 수지 조성물과 같은 조성의 도전성 수지 조성물(상층전극(수지전극) 페이스트)을 제작하였다.
즉, 이 실시예 10에서는 표면이 트리아졸계 화합물 또는 이미다졸계 화합물로 피복된 이하에 설명하는 은 분말을 사용하고, 이 은 분말과, 상기 실시예 1의 시료번호 1의 도전성 수지 조성물에서 사용한 것과 같은 에폭시 수지, 경화제 및 용제를 표 3E에 나타내는 비율로 칭량하여 소형 믹서를 이용해서 혼합한 후 3-롤밀로 혼련함으로써, 표 3E의 시료번호 24, 25, 26, 및 27의 도전성 수지 조성물을 제작하였다.
또한 상기 실시예 1에서 실시한, 활성이 낮은 Ag와 에폭시 수지의 흡착 상태를 안정시키기 위한 숙성 처리는 이 실시예 10에서는 하지 않았다.
그리고 시료번호 24~27의 도전성 수지 조성물을 이용해서 상기 실시예 1의 경우와 동일한 조건으로 수지전극을 구비한 적층 세라믹 콘덴서를 제작하였다.
<실시예 10에서 사용한 은 분말에 대하여>
이 실시예 10에 있어서, 표 3E의 시료번호 24 및 시료번호 25의 시료에서는 트리아졸계 화합물로서, 상온에서 고체인 1-메틸벤조트리아졸을 이용해서 표면을 피복(코팅)한 은 분말을 사용하였다.
1-메틸벤조트리아졸의 피복량은 시료번호 24에서는 피복 후의 은 분말의 0.5wt%, 시료번호 25에서는 피복 후의 은 분말의 1.5wt%가 되는 비율로 하였다.
또한 시료번호 26 및 시료번호 27의 시료에서는 이미다졸계 화합물로서, 상온에서 고체인 2-메틸이미다졸을 이용해서 표면을 피복한 은 분말을 사용하였다.
2-메틸이미다졸의 피복량은 시료번호 26에서는 피복 후의 은 분말의 0.5wt%, 시료번호 27에서는 피복 후의 은 분말의 1.5wt%가 되는 비율로 하였다.
또한 트리아졸계 화합물, 이미다졸계 화합물에 의해 도전성 분말(이 실시예에서는 은 분말)의 표면을 피복할 경우, 도전성 분말의 표면 전체를 덮는 것이 바람직하지만, 일부 노출되어 있는 부분이 있어도 된다.
이 실시예 10의 도전성 수지 조성물(시료번호 24~27)의 조성, 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서의 특성을 표 3E에 함께 나타낸다. 또한 표 3E에는 실시예 1의 표 3A의 시료번호 1의 데이터를 함께 나타내고 있다.
Figure 112010077478873-pat00007
표 3E에 나타내는 바와 같이, 이 실시예 10의 경우에도 도전성 수지 조성물, 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서에서는 실시예 1의 경우와 동일한 특성이 얻어지는 것이 확인되었다.
또한, 이 실시예 10의 도전성 수지 조성물을 사용했을 경우, 은 분말의 표면을 피복하는 트리아졸계 화합물 및 이미다졸계 화합물이 에폭시 수지와의 젖음(상성)이 양호하므로, 도전성 수지 조성물(페이스트)의 도포형상은 충분히 양호한 것이 확인되었다.
또한, 이 실시예 10의 도전성 수지 조성물은 은 분말의 표면 처리를 하지 않은 경우(상기 실시예 1의 경우)와 비교해서 항복값은 다소 높은 경향이 있지만, 흡착 안정성이 높기 때문에 숙성 처리를 하지 않아도(상술한 바와 같이, 이 실시예 10에서의 도전성 수지 조성물의 제작 공정에서는 흡착 반응을 촉진하기 위한 숙성 처리를 하지 않고 있다), 양호한 도포형상을 유지할 수 있음이 확인되었다.
[비교예 1]
비교용 도전성 수지 조성물로서, 실시예 1의 도전성 수지 조성물에서 사용한 비스페놀 A형 에폭시 수지보다도 분자량이 작은 비스페놀 A형 에폭시 수지를 사용하여, 표 4에 나타내는 조성의 도전성 수지 조성물(표 4 및 표 3D의 시료번호 21 참조)을 제작하였다. 한편 다른 조건은 상기 실시예 1의 경우와 같다.
Figure 112010077478873-pat00008
그리고 얻어진 비교용 도전성 수지 조성물을 이용해서 상기 실시예 1의 경우와 동일한 방법으로 수지전극을 구비한 적층 세라믹 콘덴서를 제작하였다.
이 비교예 1의 도전성 수지 조성물(시료번호 21), 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서의 특성 등을 표 3D에 함께 나타낸다.
표 3D의 시료번호 21에 나타내는 바와 같이, 이 비교예 1의 도전성 수지 조성물의 경우, 저분자의 에폭시 수지를 사용하고 있기 때문에, 본 발명의 요건을 갖춘 도전성 수지 조성물을 사용한 경우에 비해서, 형성된 수지전극의 콘덴서 소자에 대한 밀착성이 낮은 것이 확인되었다.
또한, 도전성 분말로서 표면 처리가 되어 있지 않은 표면이 무구한 은 분말이 사용되고 있어, 표면 상태가 친수측으로 기울어지는 한편, 에폭시 수지로서 저분자인 것이 사용되고 있기 때문에, 에폭시 수지와의 상호작용이 커지고, 결과적으로 도전성 수지 조성물의 항복값이 높아져, 하층전극을 개재하여 형성된 콘덴서 소자의 단면상의 수지전극의 형상이 악화되는 것이 확인되었다.
[비교예 2]
이 비교예 2에서는 실시예 1에서 사용한 도전성 분말(은 분말)의 표면에 지방산으로서 팔미트산(표 3D의 시료번호 22) 및 스테아르산(표 3D의 시료번호 23)을 약 2.5wt% 부착시킨(코팅한) 도전성 분말을 이용해서 도전성 수지 조성물을 제작하였다. 다른 조건은 상기 실시예 1의 경우와 동일하게 하였다.
그리고 얻어진 도전성 수지 조성물을 이용해서, 상기 실시예 1의 경우와 동일한 방법으로 수지전극을 구비한 적층 세라믹 콘덴서를 제작하였다.
이 비교예 2의 도전성 수지 조성물(시료번호 22 및 23), 및 그것을 이용해서 제작한 수지전극을 구비한 적층 세라믹 콘덴서의 특성 등을 표 3D에 함께 나타낸다.
표 3D의 시료번호 22 및 23에 나타내는 바와 같이, 비교예 2의 도전성 수지 조성물의 경우, 도전성 분말(은 분말)의 표면에 2.5wt%로 다량의 지방산(팔미트산 또는 스테아르산)이 부여되어 있기 때문에, 도전성 분말의 표면 상태가 소수성으로 기울어, 고분자의 에폭시 수지와의 상호작용이 커지고, 도전성 수지 조성물의 항복값이 높아졌다. 그리고 그 결과, 하층전극을 개재하여 형성된 콘덴서 소자의 단면상의 수지전극의 형상이 악화되는 것이 확인되었다.
상술과 같이, 상기 실시예 1~10 및 비교예 1 및 2의 결과로부터, 본 발명의 요건을 갖춘 도전성 수지 조성물은 적당한 유동성을 구비하고 있어, 본 발명의 도전성 수지 조성물을 사용함으로써 형상 정밀도가 높고 콘덴서 소자 등의 전자부품 소자에의 밀착성이 뛰어난 수지전극을 효율적으로, 게다가 확실하게 형성할 수 있음이 확인되었다.
또한, 도전성 분말의 표면에 부착해 있는 지방산의 양, 도전성 분말의 형상 및 배합비율, 도전성 수지 조성물을 구성하는 에폭시 수지의 종류, 용제의 종류 등에 관하여, 본 발명의 종속 청구항에 규정되어 있는 조건을 구비하도록 했을 경우, 보다 특성이 양호하고 신뢰성이 높은 도전성 수지 조성물 및 칩형 전자부품이 얻어지는 것이 확인되었다.
또한 상기 실시예에서는 수지전극의 하지가 되는 하층전극이 베이킹전극, 혹은 도금전극일 경우를 예로 들어 설명했지만, 본 발명의 도전성 수지 조성물은 콘덴서 소자 등의 칩형 전자부품 소자의 단면에 직접 수지전극을 형성하는 경우에도 적용할 수 있다.
또한 상기 실시예에서는 수지전극의 형성 대상인 칩형 전자부품이 적층 세라믹 콘덴서인 경우를 예로 들어 설명했지만, 본 발명은 칩형 코일부품, 칩형 LC 복합부품 등의 각종 칩형 전자부품에 수지전극을 형성하는 경우에 적용할 수 있다.
본 발명은 또한 그 밖의 점에 있어서도 상기 실시예에 한정되지 않으며, 내부전극의 구성 재료, 전자부품 소자의 구체적인 형상, 도전성 수지 조성물에 사용되는 도전성 분말의 구성, 용제의 종류 등에 관하여 발명의 범위 내에서 다양한 응용, 변형을 가하는 것이 가능하다.
1 적층 세라믹 소자(콘덴서 소자)
1a 콘덴서 소자의 측면
2 세라믹층
3a, 3b 내부전극
4a, 4b 콘덴서 소자의 단면
5a, 5b 단면전극(하층전극)
6a, 6b 수지전극
10 수지전극이 돌아 들어가서 콘덴서 소자에 접해 있는 부분

Claims (9)

  1. 분자량이 11000~40000이면서 분자 말단에 글리시딜기를 가지는 직쇄상의 2관능 에폭시 수지와, 표면이 은으로 이루어지는 도전성 분말과, 용제를 포함하면서, 항복값이 3.6Pa 이하인 것을 특징으로 하는 도전성 수지 조성물.
  2. 분자량이 11000~40000이면서 분자 말단에 글리시딜기를 가지는 직쇄상의 2관능 에폭시 수지와, 표면이 은으로 이루어지는 도전성 분말과, 용제를 포함하면서, 상기 도전성 분말은 표면에 부착해 있는 지방산 또는 그 염의 상기 도전성 분말에 차지하는 비율이 0.5wt% 이하인 것을 특징으로 하는 도전성 수지 조성물.
  3. 분자량이 11000~40000이면서 분자 말단에 글리시딜기를 가지는 직쇄상의 2관능 에폭시 수지와, 표면이 은으로 이루어지는 도전성 분말과, 용제를 포함하면서, 상기 도전성 분말의 표면이 트리아졸계 화합물 및 이미다졸계 화합물 중 적어도 1종으로 피복되어 있는 것을 특징으로 하는 도전성 수지 조성물.
  4. 제3항에 있어서,
    상기 트리아졸계 화합물이 1-메틸벤조트리아졸인 것을 특징으로 하는 도전성 수지 조성물.
  5. 제3항에 있어서,
    상기 이미다졸계 화합물이 2-메틸이미다졸인 것을 특징으로 하는 도전성 수지 조성물.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 도전성 분말이 구형(球形)이면서, 상기 도전성 수지 조성물을 구성하는 고형분 중에 차지하는 상기 도전성 분말의 비율이 42~54vol%인 것을 특징으로 하는 도전성 수지 조성물.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 2관능 에폭시 수지가 비스페놀 A형 에폭시 수지인 것을 특징으로 하는 도전성 수지 조성물.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 용제가 2종류 이상의 혼합 용제이면서, 상기 혼합 용제는 증기압≥0.8mmHg(25℃)인 용제를 30wt% 이상이면서 45wt% 이하의 비율로 함유하고 있는 것을 특징으로 하는 도전성 수지 조성물.
  9. 전자부품 소자와, 상기 전자부품 소자에 형성된 외부전극을 구비한 칩형 전자부품에 있어서,
    상기 외부전극이, 제1항 내지 제5항 중 어느 한 항에 기재된 도전성 수지 조성물을 도포, 건조, 경화시킴으로써 형성된 수지전극을 구비하고 있는 것을 특징으로 하는 칩형 전자부품.
KR1020100118623A 2009-12-04 2010-11-26 도전성 수지 조성물 및 칩형 전자부품 KR101191503B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2009-276057 2009-12-04
JP2009276057 2009-12-04
JP2010052124A JP5278709B2 (ja) 2009-12-04 2010-03-09 導電性樹脂組成物およびチップ型電子部品
JPJP-P-2010-052124 2010-03-09

Publications (2)

Publication Number Publication Date
KR20110063311A KR20110063311A (ko) 2011-06-10
KR101191503B1 true KR101191503B1 (ko) 2012-10-15

Family

ID=44080897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100118623A KR101191503B1 (ko) 2009-12-04 2010-11-26 도전성 수지 조성물 및 칩형 전자부품

Country Status (6)

Country Link
US (1) US9263188B2 (ko)
EP (1) EP2366739B1 (ko)
JP (1) JP5278709B2 (ko)
KR (1) KR101191503B1 (ko)
CN (1) CN102146194B (ko)
TW (1) TWI412558B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130037485A (ko) * 2011-10-06 2013-04-16 삼성전기주식회사 적층 세라믹 커패시터 및 이의 제조방법
KR101792268B1 (ko) * 2012-03-13 2017-11-01 삼성전기주식회사 적층 세라믹 전자 부품
KR101525652B1 (ko) 2012-05-04 2015-06-03 삼성전기주식회사 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
WO2014024593A1 (ja) * 2012-08-09 2014-02-13 株式会社村田製作所 セラミック電子部品
KR101422926B1 (ko) * 2012-10-26 2014-07-23 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
WO2014174573A1 (ja) * 2013-04-22 2014-10-30 三菱電機株式会社 半導体装置およびその製造方法
KR101444615B1 (ko) * 2013-08-09 2014-09-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102097329B1 (ko) * 2013-09-12 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
KR101477430B1 (ko) * 2013-12-30 2014-12-29 삼성전기주식회사 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품의 실장 기판
JP2016004659A (ja) * 2014-06-16 2016-01-12 株式会社村田製作所 導電性樹脂ペーストおよびセラミック電子部品
JP2017034010A (ja) * 2015-07-30 2017-02-09 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2017073539A (ja) * 2015-10-09 2017-04-13 株式会社村田製作所 電子部品
CN106571229B (zh) 2015-10-09 2018-11-09 株式会社村田制作所 电子部件
JP6806035B2 (ja) * 2017-10-31 2021-01-06 株式会社村田製作所 積層セラミックコンデンサ
JP6926995B2 (ja) * 2017-11-29 2021-08-25 Tdk株式会社 電子部品
JP7493162B2 (ja) * 2018-12-27 2024-05-31 パナソニックIpマネジメント株式会社 電解コンデンサおよびその製造方法
CN110619817A (zh) * 2019-08-27 2019-12-27 武汉华星光电半导体显示技术有限公司 异方性导电胶、显示面板及基板的绑定方法
KR20230082259A (ko) 2021-12-01 2023-06-08 삼성전기주식회사 적층형 커패시터
CN115458330B (zh) * 2022-09-20 2024-05-28 广州创天电子科技有限公司 导电树脂组合物、陶瓷电容器及其制备方法
CN117074131A (zh) * 2023-08-15 2023-11-17 广东微容电子科技有限公司 一种检测片式多层陶瓷电容器端部角裂的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067239A (ja) 2005-08-31 2007-03-15 Rohm Co Ltd チップ型コンデンサ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202153A (en) * 1991-08-23 1993-04-13 E. I. Du Pont De Nemours And Company Method for making thick film/solder joints
EP0803556A4 (en) * 1995-01-12 1998-11-25 Nippon Paint Co Ltd COMPOSITION OF A PAINT
JP3363369B2 (ja) * 1998-01-30 2003-01-08 京セラ株式会社 積層セラミックコンデンサ
JP2002008220A (ja) * 2000-06-21 2002-01-11 Fuji Photo Film Co Ltd 磁気記録媒体及びその製造方法
JP2003059026A (ja) * 2001-08-14 2003-02-28 Fuji Photo Film Co Ltd 磁気記録媒体
US7154206B2 (en) * 2002-07-31 2006-12-26 Kyocera Corporation Surface acoustic wave device and method for manufacturing same
US20030036587A1 (en) * 2002-08-26 2003-02-20 Kozak Kyra M Rheology-controlled epoxy-based compositons
JP4568472B2 (ja) 2002-11-29 2010-10-27 東レ・ダウコーニング株式会社 銀粉末の製造方法および硬化性シリコーン組成物
KR100719993B1 (ko) * 2003-09-26 2007-05-21 히다치 가세고교 가부시끼가이샤 혼합 도전 분말 및 그의 이용
JP4362764B2 (ja) * 2003-12-22 2009-11-11 住友電気工業株式会社 導電ペーストとそれを用いた配線板の製造方法
JP3858902B2 (ja) * 2004-03-03 2006-12-20 住友電気工業株式会社 導電性銀ペーストおよびその製造方法
JP2005264095A (ja) 2004-03-22 2005-09-29 Kyoto Elex Kk 導電性樹脂組成物及び導電性ペースト
WO2006013947A1 (ja) * 2004-08-06 2006-02-09 Mitsubishi Gas Chemical Company, Inc. 絶縁化超微粉末および高誘電率樹脂複合材料
JP2007234800A (ja) 2006-02-28 2007-09-13 Tdk Corp 電子部品及びその製造方法
JP4946130B2 (ja) * 2006-03-28 2012-06-06 住友ベークライト株式会社 導電性ペースト及び導電性ペーストを使用して作製した半導体装置
JP4355010B2 (ja) * 2006-10-04 2009-10-28 昭栄化学工業株式会社 積層電子部品用導体ペースト
JP2010275378A (ja) * 2009-05-27 2010-12-09 Nec Tokin Corp 導電性高分子懸濁液およびその製造方法、導電性高分子材料並びに、固体電解コンデンサおよびその製造方法
EP2507308B1 (en) * 2009-12-01 2014-02-12 Lubrizol Advanced Materials, Inc. Hydrolytically stable multi-purpose polymers
BR112012013063B1 (pt) * 2009-12-01 2020-01-21 Lubrizol Advanced Mat Inc polímeros de múltiplas finalidades hidroliticamente estáveis
JP5457814B2 (ja) * 2009-12-17 2014-04-02 コーア株式会社 電子部品の実装構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067239A (ja) 2005-08-31 2007-03-15 Rohm Co Ltd チップ型コンデンサ

Also Published As

Publication number Publication date
JP5278709B2 (ja) 2013-09-04
TW201129627A (en) 2011-09-01
TWI412558B (zh) 2013-10-21
KR20110063311A (ko) 2011-06-10
EP2366739B1 (en) 2012-12-12
CN102146194A (zh) 2011-08-10
US9263188B2 (en) 2016-02-16
CN102146194B (zh) 2013-05-01
JP2011137128A (ja) 2011-07-14
US20110132637A1 (en) 2011-06-09
EP2366739A1 (en) 2011-09-21

Similar Documents

Publication Publication Date Title
KR101191503B1 (ko) 도전성 수지 조성물 및 칩형 전자부품
KR101559605B1 (ko) 열 경화성 도전 페이스트, 및 그것을 이용하여 형성한 외부 전극을 갖는 적층 세라믹 전자 부품
JP3734731B2 (ja) セラミック電子部品及びその製造方法
TWI408702B (zh) 熱硬化性導電性糊膏及具有使用該導電性糊膏而形成之外部電極之積層陶瓷質電子組件
WO2004053901A1 (ja) 外部電極を備えた電子部品
JP7075397B2 (ja) 電極形成用樹脂組成物並びにチップ型電子部品及びその製造方法
JP5675161B2 (ja) 外部電極用導電性ペースト、及びそれを用いて形成した外部電極を備えた積層セラミック電子部品
KR20050104357A (ko) 도전 페이스트
CN104822789A (zh) 导电性粘接剂组合物及使用其的电子元件
KR101814084B1 (ko) 세라믹 칩부품의 연성외부전극 형성용 도전성 페이스트 조성물
JP3564089B2 (ja) 導体ペースト及びその製造方法
KR20230006863A (ko) 도전성 수지 조성물 및 전자 부품의 제조 방법
JP6737506B2 (ja) 導電性ペースト、チップ電子部品及びその製造方法
JP5877239B2 (ja) 外部電極用導電性ペースト、及びそれを用いて形成した外部電極を備えた積層セラミック電子部品
JP5617851B2 (ja) 樹脂電極ペーストおよびそれを用いて形成された樹脂電極を有する電子部品
JP2005264095A (ja) 導電性樹脂組成物及び導電性ペースト
JP3901135B2 (ja) 導体ペースト
JP2020055912A (ja) 電極形成用樹脂組成物並びにチップ型電子部品及びその製造方法
JP7176654B2 (ja) 電子部品の製造方法
JP2021143226A (ja) 金属ペースト及び端面形成用電極ペースト
KR100294122B1 (ko) 적층세라믹콘덴서의 외부전극 도전성 페이스트 조성물 및 그 제조방법과 그를 이용한 외부전극 형성방법
JP2021128897A (ja) 金属ペーストおよび端面形成用電極ペースト、並びにそれを用いたチップ電子部品
KR20240080254A (ko) 세라믹 커패시터 외부전극용 도전성 페이스트 조성물 및 세라믹 커패시터 외부전극용 도전성 페이스트 조성물 제조방법
JP2021143227A (ja) 金属ペースト及び端面形成用電極ペースト
JP2019206615A (ja) 金属ペーストおよび端面形成用電極ペースト

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190926

Year of fee payment: 8