TW201251026A - Hybrid thin film transistor and manufacturing method thereof and display panel - Google Patents

Hybrid thin film transistor and manufacturing method thereof and display panel Download PDF

Info

Publication number
TW201251026A
TW201251026A TW100119405A TW100119405A TW201251026A TW 201251026 A TW201251026 A TW 201251026A TW 100119405 A TW100119405 A TW 100119405A TW 100119405 A TW100119405 A TW 100119405A TW 201251026 A TW201251026 A TW 201251026A
Authority
TW
Taiwan
Prior art keywords
layer
thin film
film transistor
gate
semiconductor layer
Prior art date
Application number
TW100119405A
Other languages
English (en)
Other versions
TWI500161B (zh
Inventor
Hsiu-Chun Hsieh
Yi-Wei Chen
Ta-Wei Chiu
Chung-Tao Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW100119405A priority Critical patent/TWI500161B/zh
Priority to CN201110215298.4A priority patent/CN102280491B/zh
Priority to US13/234,119 priority patent/US8829511B2/en
Publication of TW201251026A publication Critical patent/TW201251026A/zh
Application granted granted Critical
Publication of TWI500161B publication Critical patent/TWI500161B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

201251026 六、發明說明： 【發明所屬之技術領域] 本發明是有關於—種混合式薄膜電晶體及其製造方 法以及具有此混合式薄膜電晶體之顯示面板。 【先前技術】 隨著現代資訊科技的進步，各種不同規格的顯示器已 被廣泛地應用在消費者電子產品的螢幕之中，例如手機、 筆記型電腦、數位相機以及個人數位助理(PDAs)等。在這 些顯示器中，由於液晶顯示器（liquid crystal displays，LCD) 及有機電激毛光顯示器（〇rganic Eiectr〇iuminesence
Display，OELD或稱為〇LED)具有輕薄以及消耗功率低的 優點’因此在市場中成為主流商品。LCD與〇led的製程 包括將半導體元件陣列排列於基板上，而半導體元件包含 薄膜電晶體(thin film transist〇rs，TFTs)。 狀^統上來說’相電晶體包括非晶⑦薄膜電晶體以及 晶矽薄膜電晶體。非晶矽薄膜電晶體主要的缺點是 動率不夠高且較不穩戈，因此非晶石夕薄膜 用Γ動電路中。但是低溫多晶石夕薄膜電晶體的 I私車乂為禝雜因此製程成本較高。 【發明内容】 4 201251026 本發明提供-魏合式薄膜電晶體及其製造方 及具有上述混合式薄膜電晶體之顯示面板 ，此混合式薄膜 電晶體同時具有純子移動率叹低製减本之優點。、 本發明提出-種混合式薄膜電晶體，其包括第 電晶體以及第二薄膜電晶體。所述第—薄膜電晶體包、 -閘極、第-源極、第—及極以及第—半導體層，第 導體層位於第一閘極與第-源極及第-汲極之間，且第一 t導體層包括結晶。第二_電晶體包括第二閘極、 第:源極、第二及極以及第二半導體層，第二半導體 於苐-閘極與第-源極及第一沒極之間，且第二^ 包括金屬氧化物半導體材料。 體層 ，發明提出-種混合式薄膜電晶體的製造方法，复勺 括在基板上形成第-薄臈電晶體，所述第—薄膜電曰ς = 、第—源極、第—汲極以及位於第—閘二ί -源極及弟-汲極之間的第—半導體層，其中第 ^ :包=晶:層。在基板上形成第二薄膜電晶體，其包： 包括金屬氧化物半導體材料。 -+導體層 =日績出-種顯㈣板，其具有顯示 了區周圍的周邊電路區。此顯㈣板包括書素陣 少-驅動元件。畫料顺_邱中，且及至 周：:路:或顯示區之至少其中之一。特別 ： 兀件為如上所叙混合式_電晶體。 —動 201251026 基於上述，本發明採用金屬氧化物薄膜電晶體與結晶 石夕薄膜電晶體組成混合式薄膜電晶體。此混合式薄膜電晶 體相較於傳統非晶料膜電晶體來說具有較佳的載子移動 率’而且合式薄膜電晶體的製程複雜度相較於傳統低 溫多晶f薄膜電晶體的製程複雜度較低。因此，本發明之 混合式賴電晶體可以應用於__f路、畫素單元或是兩 者之中，而且製程成本較低。 為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉實施例，並配合所關式作詳細說明如下。 【實施方式】 本發明之混合式薄膜電晶體是由第一薄膜電晶體以 及第-4膜電晶體所構成，其中第—薄膜電晶體之第一半 導體層包括結晶糾，且第二薄膜電晶體之第二半導體層 ，括金，氧化物半導體材料。而第_薄膜電晶體以及第二 薄膜電晶體可以各自為底部閘極型賴電晶體或是頂部閘 極型㈣電晶體。因此’以下列舉數個實施例以詳細說明 本發明之混合式薄膜m結構及其製造方法。 曰圖1A至圖1F是根據本發明一實施例之混合式薄膜電 晶體的製造流程剖面示意圖。請參照圖1A，其係為本實施 例，式溥膜電晶體的製造方法：首先在基板1⑻上形 f第一，極G1以及第二閘極G2。基板1G0之材質可為玻 石奂有機聚合物、或是不透光/反射材料(例如：導 材料'金屬 '晶圓、陶i、塑膠或其它可適用的材料）、 6 201251026 ’、匕可適用的材料。形成第一閘極G1以及第二閘極 %旦之例如先在基板1 〇〇上沈積一層導電層，之後利用 刻程序圖案化所述導電層即可形成。基於導電 用八凰第一問極G1以及第二閘極G2之材質一般是使 一二·料。然，本發明不限於此，根據其他實施例，第 如甲>1=1以及第二閘極G2也可以使用其他導電材料，例 材料金屬材料的氮化物、金屬材料的氧化物、金屬 它導材二=層或其它合適的材料）'或是金屬材料與其 -閘：ί:?及3 板100上形成絕緣層102，覆蓋第 :至=广氮氧化，其它:二= 料、合的堆疊層）、有機材料、或其它合適的材 半導t Κ)ί第特—^上方之絕緣層102上形成第-梦層，所述結“104包括結晶 例，第-半導體層二式了 據本發明之實施 體層104還可進一步包括 曰3之外’第-半導 矽層104c。 θ 〇4b及/或經過摻雜之非晶 在圖1A至圖1F之實 1〇4a'^ 之石夕層刚b可包括微晶㈣料或是 201251026 料’即未、_離子_ 石夕層，可包括摻雜p 之經過播雜之非晶 型雜質之非晶矽材料。祕為^非日日矽材料或是摻雜N l〇4a、石夕層_以及經 ，成結晶石夕層 如是先沈積-層非晶砂 雜之非日日⑪層咖之方法例 晶石夕材料轉變成結晶:2利用雷射回火程序使非 成石夕層以及經過摻雜之非^曰^者於結晶石夕材料上依序形 程序同時圖案化上述之膜；，二:ί成=:影以及餘刻 導體層104。 Ρ 了形成島狀圖案之第一半
請參照圖ic，在第二間極G 成第二半導體層刚 層I。2上形 括金屬氧化物半導體材料。根^ 半導體層106包 體声樹虞本貫施例，形成第二半導 後，曰再以們二先沈積—層金屬氧化物半導體材料之 後再以微衫讀刻程序圖案化。另外 之半導體型態與第一半導體層ΠΜ之經過摻雜^日層： 1 曰〇4c之+導體型態互相互補。換言之，触經過摻雜之^ 曰曰石夕層104c是換雜P型雜質之非晶梦材料，那麼第二 =106之金屬氧化物半導體材料是選用N型金屬氧化物 半導體材料。N型金屬氧化物半導體材料例如是氧化銦鎵 鋅(Indmm-Galli聰-Zinc 〇xide，IGZ〇)、氧化鋅(Zn〇)、氧化 銦鋅(Indmm-Zinc 0xide，IZ0)、氧化鎵鋅你出卿— Oxide，GZO)、氧化鋅錫(Zinc_Tin 〇xide，ζτ〇)或氧化姻錫 (Indium-Tm Oxide，ΙΤΟ)。倘若經過摻雜之非晶矽層1〇4c 疋捧雜N型雜質之非晶碎材料，那麼第二半導體層1〇6之 8 201251026 金屬氧化物半導體材料是選用P型金屬氧化物半導體材 料。P型金屬氧化物半導體材料例如是氧化錫(SnO)、氧化 銅銘銦鎵(Cupper-Aluminum-Gallium- Indium Oxide)、氧化 錫銘鋼、氧化銅锶(SrCu202)、LaCuOS 或 LaCuOSe。 請參照圖ID’在第二半導體層106上形成蝕刻終止 層1〇8。所述蝕刻終止層ι〇8是用來保護第二半導體層ι〇6 於後續餘刻程序免於遭到蝕刻氣體或是蝕刻液體的損害。 因此’若後續蝕刻程序可控制得宜，也可省略蝕刻終止層 108的製作。 曰 Μ參照圖1E，在第一半導體層 '…一《 ^ pp - /ΛΤ>
Si以及第一汲極D1，且在第二半導體層i〇6上形成第一 源極犯以及第二没極D2。形成第一源極s卜第一沒極 H一源極S2以及第二祕D2之方法例如是先沈積一 =導電層，之後_郷以及_程序間案化所述 在上楚述之圖案化程序之中，更包括移除位於 l〇4c而二以5 _之間的經過掺雜之非晶石夕層 而留在第^結晶石夕層104a暴露出來。 經過摻雜之非i卵觀'° 1與結晶發層1()4e之間的 終止層1〇二述圖案化程序止層108 ’因此姓刻 nr到姆序的損壞。另外=第電二二趙量層 第-源極s卜第一汲極D1、第㈣生的考里 D2之材質—般弟一源極S2以及第二汲極 疋使用金屬材枓。然，本發明不限於此，根 201251026 據其他實施例，第一源極SI、第一沒極Dl、第二源極$2 以及第二汲極D2也可以使用其他導電材料，例如：合金、 金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧 化物、或其它合適的材料）、或是金屬材料與其它導材料的 堆疊層。 值得一提的是’在上述圖1A至圖ip之實施例中，雖 然第一半導體層104是以結晶矽層l〇4a、石夕層l〇4b以及 經過摻雜之非晶矽層l〇4c之三層結構為例來說明，但本發 明不限於此。根據其他實施例，在上述圖1A至圖ιέ之製 造流程中，第一半導體層1〇4也可以採用結晶矽層1〇乜 以及矽層l〇4b之雙層結構，或是結晶矽層1〇4a以及經過 換雜之非晶發層1 〇4c之雙層結構。 在完成上述之步驟之後，所形成的混合式薄膜雷體 如圖1E所示，其包括第一薄膜電晶體T1以及第二薄膜電 晶體々T2。第-薄膜電晶體T1包括第—閘極⑺、第一源極 S1、第一/及極D1以及第一半導體層1〇4，且第一半導體 層104包括結晶矽層i〇4a。在本實施例中，第一半導體層 1—04還包括㈣1()4b以及經過摻雜之非晶碎層·。第二 薄膜電晶體T2包括第二閘極G2、第二源極s2、第二没極 的以及第二半導體層廳，且第二半導體層讓包括金屬 =化物半導體材料。上述之第—薄膜電晶體τι以及第二 溥膜電晶體T2皆屬於底部閘極型薄膜電晶體。上述之混 合式薄膜電晶體可顧㈣料路+歧_ 201251026 佥辛薄膜電晶體要應用於顯示面板之 ，接著進行如圖1F之步驟。 1照® 1F’在基板_上形成 一薄膜電晶體τι以及第二薄膜雷曰㈣η曰110覆盍第 a人“ 守朕电日日體T2。保謨屏11〇可 匕*吞無機材料(例如：氧化石夕、片 θ ^ . 虱化矽、虱氧化矽、其它合 nT或 一種材料的堆疊層)、有機材料、或 八匕&適的材料、或上述之組合。之後 =第-電極層Π2’其與第二薄膜電晶體 接。第一電極層112之材質例如是銦錫氧化物、 、.口鋅氧化物、铭錫氧化物、銘鋅氧化物、銦鍺鋅氧化物、 ^其它合適的氧化物、或者是上述至少二者之堆疊層。接 在保制110上形成平坦層113，其暴露出第一電極 曰112。之後，在暴露出的第一電極層112上形成發光層 114 ’且於發光層114上形成第二電極層116。上述之第一 電極層112、發光層114以及第二電極層116即構成電致 發，元件。而第-薄膜電晶體T1以及第二薄膜電晶體τ2 則疋用來控制所述電致發光元件的開啟與關閉。 圖2Α至圖2Ε是根據本發明一實施例之混合式薄膜電 晶體的製造流程剖面示意圖。在圖2Α至圖2Ε之實施例 中，與上述1Α圖至圖1F之實施例相同的元件以相同的符 號表示，且不再重複贅述。請參照圖2Α，本實施例之混合 式薄膜電晶體的製造方法首先在基板丨〇 〇上形成第一閘極 G1以及第二閘極。 晴參照圖2B，在基板1〇〇上形成絕緣層1〇2，覆蓋第 11 201251026 一閘極G1以及第二間榀 之絕緣層脱上形成道之後，在第一間極⑴上方 一半導體層104包括处日^體層刚，特別是，所述第 可包括多晶石夕材料。所述結晶石夕層叫 料。根據本實施例，第二料或是其他結晶形式之石夕材 购、妙層刚b ^體層刚是包括了結晶石夕層 層刚b可包括微晶石夕;^參晶石夕層贈C。所述石夕 之非晶石夕層104c可包非晶石夕材料。所述經過穆雜 雜N型雜質之非晶石夕材^ ?型雜質之非晶石夕材料或是換 μ以導f⑽上形成第—源極 上方形成第二源極心==;兩側之絕緣物 請參照圖2D，在第- 及第二源極S2以及^^ ^ 、緣層1〇2上以 ⑽。第二半導# 及極S2上形成第二半導體層 或是P MU物氧化物半導體材料 體声n Γ導體材料’其主要是根據第一半導 混合式薄_電體==第賴= 膜電晶_皆屬於底__= 上=ΐ:Γ體可應用於驅動電路之中或 ’在上述圖2Α至圖2D之實施例中， 之、第—+導體層刚是以結晶石夕層刚a、石夕層麗以 12 201251026 及經過摻雜之非晶矽層l〇4c之三層結構為例來說明，但本 發明不限於此。根據其他實施例，在上述圖2A至圖2D之 製造6α私中’第一半導體層1 〇4也可以採用結晶碎層1 〇4a 以及矽層104b之雙層結構，或是結晶矽層1〇4a以及經過 摻雜之非晶矽層l〇4c之雙層結構。 倘若上述之混合式薄膜電晶體要應用於顯示面板之 a素单元中，則在圖2D之步驟之後，接著進行圖之步 驟。也就是，在第一薄膜電晶體T1以及第二薄膜電晶體 T2上保護層110。之後，在保護層11〇上形成第一電極層 112，其與第二薄膜電晶體Τ2之第二汲極D2電性連接。 接著，在保護層110上形成平坦層113，其 極層112。之後，在暴露出的第一電極層112上形成發光 層114,且於發光層114上形成第二電極層ιΐ6。上述^第 -電極層m、發光層_及第二電極 致發光元株。 丨傅取*4 圖3A至圖3E是根據本發明—實施例之混合式薄 曰:曰體的製造流程剖面示意圖。在圖3A至圖3e之實施 矣與上述1A圖至圖1F之實施例相同的元件以相同 且不再重複贅述。請參照圖3A，本實施例 :膜*電晶體的製造方法首先在基板i⑽上形成緩。 -丰導Λ在、㈣層101上形成第—半導體層刚。所述第 導體層104包括結㈣層刚a，其可 j 料'微晶⑪材料或是其他結晶形式之:材 例，第-半導體層咖上還可進-步包括^ 13 W1251026 過摻雜之非晶石夕 材料或是非晶石夕;料g°j；述之石夕層104b可包括微晶石夕 經過摻雜之非日^卩未』過離子摻雜㈣材料。所述 結晶矽層1()4 a 日日材科。根據本實施例，形成 之方法例4:及:一=^^ 程，晶蝴轉變丄结;：::火 刻程序同時圖案化上層即 半導體層104。 状膜層~可形成島狀圖案之第- 請參照圖3Β，在第—半導體層ω 幻以及第-汲極m，並 &成第—源極 閘極㈣成第：在、; G2夕古味m u 弟〆及極D1以及第二閘極 闽安0疋》尤積一層導電層，之後再以微影以及餘 刻程序圖案化即可形成。類似地，在上述之贿化程序中， ^進-步移除位於第一源極s!以及第一汲極⑴之間的矽 s 104b(或經過摻雜之非晶砍層1〇4c)，以使結晶碎層1〇知 暴露出來。 凊參照圖3C，錢衝層1Q1上職絕緣層搬， 蓋第-半導體層1〇6、第—源極8卜第—錄⑴以及第 二閘極G2。之後，在第二閘極G2上方之絕緣層1〇2上形 成第二半導體層106。第二半導體層1Q6可為金屬氧 化物半導體材料或是P型金屬氧化物半導體材料。倘若第 -半導體層HM巾的經過雜之非㈣層馳的半導體型 201251026 態是P型’那麼第二半導體層廳是採用㈣ =導體材料。若第-半導體層104中的經過播雜之非晶石夕 每104c的半導體型態是N型’那麼第二半導體層刚是 採用P型金屬氧化物半導體材料。在本實施例中 半導體層106上可包括形成_終止層1〇8。類似地，: 刻f止層⑽可保護第二半導體層1〇6時免於遭到後續钱 刻製程的損害。然’若後續侧料可控制得宜，也可 略蝕刻終止層108的製作。 ’ ，請參照圖3D’在第一半導體層1〇4上方之絕緣層ι〇2 上形成第一閘極G1’且在第二半導體層1〇6上形成第二源 極S2以及第二汲極D2。形成第一閘極G1、第二源極 以及第二汲極D2之方法例如是先沈積一層導電層，之後 再以微影以及银刻程序圖案化即可形成。 在圖3D之步驟完成之後，即形成由第一薄臈電晶體 Τ1以及第二薄膜電晶體Τ2構成的混合式薄膜電晶體。上 述之第一薄膜電晶體Τ1是屬於頂部閘極型薄膜電晶體且 第二薄膜電晶體Τ2是屬於底部閘極型薄膜電晶體。上述 之/昆合式薄膜電晶體可應用於驅動電路中或是顯示面板之 晝素單元中。 值得一提的是，在上述圖3Α至圖3D之實施例中， 雖然第一半導體層1〇4是以結晶矽層l〇4a以及石夕層 104b(或經過摻雜之非晶矽層i〇4c)之雙層結構為例來說 明，但本發明不限於此。根據其他實施例，在上述圖3a 至圖3D之製造流程中，第一半導體層104也可以採用結 15 201251026 晶矽層104a、矽層l〇4b以及經過摻雜之非晶矽層1〇如之 三層結構。 ，若上述之混合式薄膜電晶體要應用於顯示面板之 ，，單几中’則在圖3D之後’接著進行圖3E之步驟。也 就疋’在第-薄膜電晶體T1以及第二薄膜電晶體 T2上保 護層uo。之後，在保護層11()上形成第—電極層112，其 薄膜電晶體T2之第二沒極D2電性連接。接著，在 '、。蒦θ 110上形成平坦層113,其暴露出第 一電極層112。 =暴露出的第一電極層112上形成發光層114，且 ⑴旅:114上形成第二電極層116。上述之第一電極層 層114以及第二電極層116即構成電致發光元件。 晶體_ 4 E是根據本發明—實施敎混合式薄膜電 中1流程剖面示意圖。在圖4A至圖4E之實施例 二1A圖至gj ip之實施例相同的元件以相同的符 現表不’且不再重複贅述。 式薄膜電晶體的製造方、圖4A，本實施例之混合 _，並日方法首先在基板⑽上形成緩衝層 -應上形成第—半導體㈣4。所述第 牛導體層104包括社曰功麻1Λ 料、微轉材料或是豆二日日广，其可包括多晶石夕材 例，第-半導體异^式之㈣料。根據本實施 摻雜之非晶矽/巧進一步包括矽層刚b或是經過 料或是非曰矽二41 Ο述之矽層1〇牝可包括微晶矽材 過摻^經_子摻雜㈣材料。所述經 ^雜之非晶矽層1〇4c可包衽 或是穆雜N型雜質之非晶石^^雜質之非晶石夕材料 201251026 關犯’在第—半導體層1〇4上形成第一源極 S1以及第一汲極D1 ’並且在缓衝層1〇1上同時 ^極第幻D2。形成第—源極1第-祕 爲道t 以及第二砂顶之方法例如是先沈積一 層導電層’之後再崎f彡以及朗程序圖案化即可形成。 在1之圖案化程序中，更進—步移除位於第—源極S1 以及第-錄m之間的傾娜(或經過播雜之非晶石夕声 104c) ’以使結晶石夕層1〇4a暴露出來。 …請參照圖4C，在第二源極S2以及第二沒極〇2之間 形成第二半導體層1%。第二半導體層觸可為^型金屬 乳，物半導體材料或是？型金屬氧化物半導體材料，其主 ==據第-半導體層1〇4之經過摻雜之非晶矽層刚c H體型/而定。接著’在緩衝層101上形成絕緣層 ，復盘弟一源極S卜第一没極D1以及第二半導體層 ，請參照圖4D’在第一半導體層刚上方之絕緣層撤 上形成第一閘極〇1，且在第二半導體層1〇6上方之絕緣層 102上形成第二閘極。 在圖4D之步驟完成之後，即形成由第一薄膜電晶體 乂及苐一薄膜電晶體T2構成的滿合式薄膜電晶體。上 述之第-薄膜電晶體T1以及第二薄膜電晶體T2都^於 員Ρ閘極型4膜電晶體。上述之混合式薄膜電晶體可與用 於驅動電路中或是顯示面板之晝素單元中。 〜 值得一提的是，在上述圖4Α至圖4D之實施例中， 17 201251026 雖然第一半導體層104是以結晶矽層i04a以及石夕層 l〇4b(或經過摻雜之非晶矽層104c)之雙層結構為例來& 明，但本發明不限於此。根據其他實施例，在上述圖4A 至圖4D之製造流程中，第一半導體層104也可以採用結 晶矽層104a、矽層104b以及經過摻雜之非晶矽層1〇4(1之 二層結構。 倘若上述之混合式薄膜電晶體要應用於顯示面板之 晝素單元中，則在圖4D之步驟之後，接著進行圖4E之步 驟。也就是，在第一薄膜電晶體T1以及第二薄臈電晶體 T2上保護層丨1〇。之後，在保護層11〇上形成第—電極^ 112 ’其與第二薄膜電晶體T2之第二沒極D2電性連接。 接著，在保護層110上形成平坦層113 ,其暴露出第一電 極層112。之後，在暴露出的第一電極層112上形成發光 層114,且於發光層114上形成第二電極層116。上述之第 一電極層112、發光層114以及第二電極層116即構成電 致發光元件。 曰圖5A至圖5E是根據本發明一實施例之混合式薄膜電 晶體的製造流程剖面示意圖。在圖5A至圖5E之實施例 ，，與上述1A圖至圖1F之實施例相同的元件以相同的符 不，且不再重複贅述。請參照圖5A，本實施例之混合 ^寻膜電晶體的製造方法首先在基板刚上形成第一問極 mi並且在基板刚上形成第二源極S2以及第二沒極 、。形成第一閘極G卜第二源極S2以及第二汲極D2< 方去例如是先沈積—層導電層，之後再以微影以及蚀刻程 201251026 序圖案化即可形成。 請參照圖5B，在第二源極S2以及第二汲極D2之間 形成第二半導體層106。第二半導體層106可為n型金屬 氧化物半導體材料或是P型金屬氧化物半導體材料，其主 要是根據第一半導體層104之經過摻雜之非晶石夕層1〇4c 的半導體型態而定。之後，在基板1〇〇上形成絕緣層1〇2， 以覆蓋第一閘極G1以及第二半導體層106。 請參照圖5C’在第一閘極G1上方之絕緣層ι〇2上形 成第一半導體層104。根據本實施例，第一半導體層1〇^ 包括結晶矽層l〇4a、矽層1〇4b以及經過摻雜之非晶矽層 、請參照圖5D，在第一半導體層104上形成第一源極 S1以及第一汲極D1 ,並且在第二半導體層1〇6上方之絕 彖層102上开>成第二閘極G2。形成第一源極μ、第—沒 極D1以及第二閘極㈤之方法例如是先沈積—層導電層， =再以微影以及敍刻程序圖案化即可。在上述之圖案曰化 f中，更進—步移除第一源極S1以及第一沒極D1之間 =過雜之非晶销咖，以使抑論甚至是妹曰 矽層104a暴露出來。 选主疋、，口日日 τι以之步驟完成之後’即形成由第-薄膜電晶體 述之f ^相1晶射2構成的混合式_電晶體。上 第二薄膜屬於底部閘極型薄膜電晶體，且 現合式雜: 頂部開極型薄膜電晶體。上述之 電晶體可應祕轉魏+或是顯示面板之晝 19 201251026 素單元中。 值得一提的是，在上述圖5A至圖5D之杳,丄 ^ ^ 、貫施例中， 雖然第一半導體層1〇4是以結晶矽層1〇4 β 4Λ Α； 矽層 104b 以 及經過摻雜之非晶矽層104(；之三層結構為例來說明，彳曰 發明不限於此。根據其他實施例，在上述圖5 一 ., 八主圖5D之 1造;^程中，第一半導體層104也可以採用钍 4、、、°晶石夕層l〇4a 以及矽層l〇4b之雙層結構，或是結晶矽層1〇如γ ^ 推雜之非晶石夕層104c之雙層結構。 、、 倘若上述之混合式薄膜電晶體要應用於 金本-山，丄 、顯不面板之 旦素早兀中，則在圖5D之步驟之後，接著進行圖5e之牛 驟。也就是’在第-薄膜電晶體T1以及第二薄膜電曰曰^ Τ2上保護層11()。之後，在保護層11〇上形成第」電^ 112—’其與第二薄膜電晶體T2之第二汲極D2電性連接: 接著，在保護層11G上形成平坦層113，其暴露出第一電 極層112。之後，在暴露出的第一電極層112上形成發光 層114,且於發光層114上形成第二電極層116。丄述^第 -電極層112、發光層114以及第二電極^ 116 致發光元件。 成電 值得一提的是，在上述各實施例中，經過摻雜之非晶 石夕層之形成方式也可利用非摻雜製程(n〇n i〇n_implemeSnt process)而不以習知離子摻雜製程來製作，也就是直接沉積 具有推雜物的非晶石夕層。 ' 圖6疋根據本發明一實施例之顯示面板的上視示意 圖。請參照圖6，本實施例之顯示面板2〇()具有顯示區a 20 201251026 以及位於顯示區A周圍的周邊電路區B。在顯示面板200 之顯示區A中設置有晝素陣列，所述畫素陣列包括多個畫 素單元p。根據一實施例，每一個畫索单元P包括知描線、 資料線、與掃描線以及資料線電性逮接的至少一主動元件 以及與主動元件電性連接的電極層。 另外，在周邊電路區B中則是設置有至少一驅動電路 202、204，其與畫素單元P電性連接。驅動電路202、204 包括驅動元件、導線等等元件，其玎以提供畫素單元P特 定的驅動訊號，以控制晝素單元P顯示特定的影像。根據 本實施例，所述驅動電路包括設置在顯示區A之兩側邊處 的閘極驅動電路202以及源極驅動電路204，然’本發明 不限於此。根據其他實施例，驅動電路202、204亦可僅設 置在顯示區A的其中一側、或是設置在顯不區A的四周等 等。 值得一提的是，在上述之顯示面板200中’驅動電路 202、204可採用如圖ιέ、圖2D、圖3D、圖4D或圖5D 所示之混合式薄膜電晶體作為其驅動元件。由於上述圖 1E、圖2D、圖3D、圖4D或圖5D所示之混合式薄膜電晶 體具有高載子移動率之特性，因此可應用於驅動電路 202、204 中。 另外’在上述之顯示面板200中，畫素單元P中的主 動元件也可採用如圖1E、圖2D、圖3D、圖4D或圖5D 所示之混合式薄膜電晶體。換言之，每一個晝素單元p可 為如圖1F、圖2E、圖3E、圖4E或圖5E所示，其包括混 21 201251026 合式薄膜電晶體以及電致發光元件。更詳細來說，畫素單 兀p之等效電路圖如圖7所示，晝素單元p包括由第一薄 膜電晶體T1以及第二薄膜電晶體T2構成的混合式薄膜電 晶體。畫素單元Ρ還包括掃描線SL、資料線DL、電源線 PL、訊號線QL、電容器sc以及電激發光元件〇led。第 -薄膜電晶體T1包括第—閘極G卜第—源極s卜第一沒 3二第—半導體層（未標示於圖7)。第二薄膜電晶體 T2匕括第—閘極G2、第二源極S2、第二汲極m以及第 ^導體層（未標示於圖7)。第一閘極⑴與掃描線乩電 性連接，且第一源極S1與資料線沉電性連接。第二問極 G2與第一沒極Di電性連接，第二源極s2與電源線pL電 性連接’且第二沒極〇2與電激發光元件〇led之一端電 性連接。電㈣光元件⑽D之另1與簡線GL(例如 是接地線)電性連接。電容器SC之—端與電源線PL電性 連接，且另一端與第二閘極G2以及第一汲極D1電性連 接。換言之，在上述晝素單元P中，第一薄膜電晶體T1 以及第二薄膜電晶體T2是作為晝素單元ρ的驅動元件。 根據本實施例’在上述圖6之顯示面板2〇〇之周邊電 路區B中，驅動電路202、204是採用如圖1E、圖2D、圖 3D、圖4D或圖5D所示之混合式薄膜電晶體作為其驅動 元件。而且，在顯示面板20之顯示區A中，晝素單元P 是採用圖1F、圖2E、圖3E、圖4E或圖5E所示之結構(即 圖7之等效電路圖）。然，本發明不限於此。 換言之，根據另一實施例，也可以僅在顯示面板200 22 201251026 之周邊電路區B中採用如圖1E、圖 圖5D所示之混合式_電晶體作為其驅圖1或 Ϊ元二=件(主動元件)是採用=薄St 體。或者疋，僅在顯不面板aoota 、曰曰 _、圖3e、_或圖5E所示 之荨效電路圖)’而周邊電路區B之驅動電路:圖7 採用傳統的驅動元件（主動元件）。 204僅 石”產所Ϊ ’本發明採用金屬氧化物薄膜電晶體_曰 ^ :成混合式薄膜電晶體。此混合式薄膜ΐ: =相較於傳統非晶f細電晶體來說具有較佳的載子移^ 二：：二匕：：式薄膜電晶體的製程複雜度相較於傳統低 /皿夕日日矽溥膜電晶體的製程複雜度較低。因此，本發明之 混合式薄膜電晶體可以應用於驅動電路、晝素單元^是兩 者之中，而且製程成本較低。 雖然本發明已以實施例揭露如上，然其並非用以限定 本毛月，任何所屬技術領域中具有通常知識者，在不脫離 本發明之精神和範圍内，當可作些許之更動與潤飾，故本 發明之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1Α至圖1F是根據本發明一實施例之混合式薄膜電 晶體的製造流程剖面示意圖。 圖2Α至圖2Ε是根據本發明一實施例之混合式薄膜電 晶體的製造流程剖面示意圖。 23 201251026 圖3A至圖3E是根據本發明一實施例之混合式薄膜電 晶體的製造流程剖面示意圖。 圖4A至圖4E是根據本發明一實施例之混合式薄膜電 晶體的製造流程剖面示意圖。 圖5A至圖5E是根據本發明一實施例之混合式薄膜電 晶體的製造流程剖面示意圖。 圖6是根據本發明一實施例之顯示面板的上視示意 圖。 圖7是根據本發明一實施例之晝素單元的等效電路 圖。 【主要元件符號說明】 100 基板 101 緩衝層 102 絕緣層 104 第一半導體層 104a :結晶矽層 104b :石夕層 104c :經過摻雜之非晶矽層 106 第二半導體層 108 I虫刻終止層 110 保護層 112 第一電極層 113 平坦層 24 201251026 114 :發光層 116 :第二電極層 200 :顯示面板 202、204 :驅動電路
Gl、G2 :閘極 S卜S2 :源極
Dl、D2 :汲極 ΤΙ、T2 :薄膜電晶體 A .顯不區 B:周邊電路區 P:晝素單元 SL :掃描線 DL :資料線 PL :電源線 GL :訊號線 OLED :電致發光元件 SC :電容器 25

Claims (1)

  1. 201251026 七 、申請專利範圍： 1·-種混合式薄膜電晶體，包括： 一第一薄膜電晶體，其包括： 一，-閘極、—第—源極以及—第_及極； 極與該第，::體:中該第-源 層；以及 4 +導體層純-結晶石夕 一第二薄膜電晶體，其包括： 第一閘極、一第-源朽|、； β ^ -第二本道·β 第二及極；以及 極與該第一二體該==該第1 化物半導體材料。 X —+導體層匕括-金屬氧 其中=申範圍第1項所述之混合式薄祺電晶體， 導體層之該結晶㈣包括-多晶二:是 *’且該，括二夕層上 其中該第-半導體層述之混合式薄膜電晶體， 於該結晶矽層上方二2摻雜之非晶矽層’其位 型雜質之非晶赠料。過軸之非轉層包括摻雜Ρ 5.如申請專利範圍 其中該第二半導體層之該金屬二;體 ==化 26 201251026 銦鎵鋅(Indium-Gallium_Zinc 〇xide，IGZ〇)、氧化辞(Zn〇)、 氧化銦鋅(Indium-Zinc Oxide，IZO)、氧化鎵鋅(⑽ Oxide，GZO)、氧化鋅錫(Zinc_Tln 〇xide，ZT〇)或氧化姻錫 (Indium-Tin Oxide, ITO)。 6.如申請專利範圍第1項所述之混合式薄膜電晶體， 其^該第-半導體層更包括—經過摻雜之非㈣層，其位 於該結晶⑪層上方，且舰過彳錄之非晶⑪層包括推雜N 型雜質之非晶矽材料。 7·如申請專利範圍第6項所述之混合式薄膜電晶體， 其中該第二半導體層之該金屬氧化物半導體材料包括氧化 錫（SnO)、氧化銅鋁銦鎵（Cupper_Aluminum Ga出跡 Indium Oxide)、氧化錫鋁銦、氧化銅錄(SrCu2〇2)、LaCu〇s 或 LaCuOSe。 8_如申請專利範圍第1項所述之混合式薄膜電晶體， 其中該第-薄膜電晶體以及該第二薄膜電晶體各自為一底 部閘極型薄膜電晶體或是一頂部閘極型薄膜電晶體。 9.一種混合式薄膜電晶體的製造方法，包括： 在一基板上形成一第一薄膜電晶體，其包括第一閘 極、一第一源極、一第一汲極以及位於該第一閘極與該第 一源極及該弟一、及極之間的一第一半導體層，其中該第一 半導體層包括一結晶石夕層；以及 在該基板上形成一第二薄臈電晶體，其包括一第二閘 極、一第二源極、一第二汲極以及位於該第一閘極與該第 一源極及戎第一没極之間的—第二半導體層，其中該第二 27 201251026 半導?〇!包由括一金屬氧化物半導體材料。 10. 如申請專利範圍第 的製造方法，其中形成^項所述之混合式薄膜電晶體 電晶體的方法包括： 薄膜電晶體以及該第二薄膜 在該基板场成料 形成-絕緣層，覆蓋_ 乂及°玄第一閘極， 層 在該第-閘極上方之閘極以及該第二閘極； 該第-半導體層形㈣帛—半導體 層 3第二閘極上方之該絕緣二形成該第二半導體 極，且在該第柄帛—源㈣及該第-没 極。 +導_切成該第二雜叹該第二沒 11. 如申請專利範圍第1〇 的製造方法，其中該第一 、斤述之混合式薄膜電晶體 上之-石夕層或是-經過摻雜=更包括位於該結晶石夕層 晶矽材料或是一非晶矽材料。θθ矽層，該矽層包括一微 12. 如申請專利範圍第 體的製造方法，其令形成 、所述之混合式薄膜電晶 包括沉積—具有摻雜物的〔、曰V摻雜之非晶石夕層之方法係 13. 如申請專利範圍第層。 的製造方法，其尹在形成、所述之混合式薄膜電晶體 前，更包括在該第二半導體;弟:源極以及該第二汲極之 14.如申請專利範園第99形成—蝕刻終止層。 項所述之私式薄膜電晶體 28 201251026 的製造方法，其中形成該第一薄膜電晶體以及該第二薄膜 電晶體的方法包括： 在該基板上形成該第一閘極以及該第二閘極； 形成一絕緣層，覆蓋該第一閘極以及該第二閘極； 在該第一閘極上方之該絕緣層上形成該第一半導體 層，該第一半導體層包括該結晶矽層； 在該第一半導體層上形成該第一源極以及該第一汲 極，且在該第二閘極兩側之該絕緣層上方形成該第二源極 以及該第二汲極；以及 在該第二閘極上方之該絕緣層上以及該第二源極以 及該第二汲極上形成該第二半導體層。 15. 如申請專利範圍第14項所述之混合式薄膜電晶體 的製造方法，其中該第一半導體層更包括位於該結晶矽層 上之一石夕層或是一經過摻雜之非晶石夕層，且該石夕層包括一 微晶矽材料或是一非晶矽材料。 16. 如申請專利範圍第9項所述之混合式薄膜電晶體 的製造方法，其中形成該第一薄膜電晶體以及該第二薄膜 電晶體的方法包括： 在該基板上形成該第一半導體層，該第一半導體層包 括該結晶矽層； 在該第一半導體層上形成該第一源極以及該第一汲 極，且在該基板上形成該第二閘極； 形成一絕緣層，覆蓋該第一半導體層、該第一源極、 該第一汲極以及該第二閘極； 29 201251026 在該第二閘極上方之該絕緣層上形成該第二半導體 層；以及 在該第二半導體層上形成該第二源極以及該第二〉及 極0 17. 如申請專利範圍第16項所述之混合式薄膜電晶體 的製造方法，其中該第一半導體層更包括位於該結晶矽層 上之一石夕層或是一經過摻雜之非晶石夕層，且該石夕層包括一 微晶砍材料或是一非晶石夕材料。 18. 如申請專利範圍第16項所述之混合式薄膜電晶體 的製造方法，其中在形成該第二源極以及該第二汲極之 前，更包括在該第二半導體層上形成一触刻終止層。 19. 如申請專利範圍第9項所述之混合式薄膜電晶體 的製造方法，其中形成該第一薄膜電晶體以及該第二薄膜 電晶體的方法包括： 在該基板上形成該第一半導體層，該第一半導體層包 括該結晶矽層； 在該第一半導體層上形成該第一源極以及該第一汲 極，且在該基板上形成該第二源極以及該第二汲極； 在該第二源極以及該第二汲極之間形成該第二半導 體層； 形成一絕緣層，覆蓋該該第一源極、該第一汲極以及 該第二半導體層；以及 在該第一半導體層上方之該絕緣層上形成該第一閘 極，且在該第二半導體層上方之該絕緣層上形成該第二閘 30 201251026 極 20.如申請專利範圚笛 的製造方法，其中兮笛 9項所述之混合式薄膜電晶體 上之-石夕層或是—；；過^導體層更包括位於該結晶石夕層 微晶石夕材料或是—非晶^材=非Μ層，且财層包括一 的製=申3 = : 9 :之混合式薄膜電晶體 電晶體的方法包括： 4膜電晶體以及該第二薄膜 第二==:=7間極’並且在該基板上形成該 沒極之間形成該第二半導 體層 在该第二源極以及該第 層 ;形成-絕緣層，覆蓋該第—閘極以及該第二半導體 晶石夕層；以及 極，並-該第—及 。 卞♦體層上方之該絕緣層上形成該第二 層，^之該絕緣層上形成該第—半導體 層料-+導體層包括該結 *干等體 閘極 的製造方圍第21項所述之混合式薄膜電晶體 上之1 夕層或是一導體層更包括位於該一 微晶物或是-非晶价且該梦層包括- 23.一種顯示面板，其具有-顯示區以及位於該顯示區 31 201251026 周_—財電賴L面板包括·· 一，素陣列’位於該顯示區中；以及 至f一驅動元件’位於該周邊電路區或該顯示區之至 1中，所述'_元件如巾請專鄕圍第1項所述之混 合式薄膜電晶體。 24·如申請專利範圍第23項所述之顯示面板，其 :::列包括多個晝素單元’該至少—驅動元件位於該_ 不品而不位於該周邊電路區中，且每一晝素單元中星戈 一電激發光元件’其無鶴元件電性連接。 /、' 2 5.如申請專利範圍第2 3項所述之 =列包括多個畫素單元，且該至少-嫩件 旦素驅動元件以及至少一電路驅動元件，且 每-晝素單元包括一個畫素驅動元件以及與該 驅動元件電性連接之-電激發光元件；以及 … 該電路驅動元件位於該周邊電路區中。 佥26.如申請專利範圍第23項所述之顯示面板，其中鲁 j陣列包括多個晝素單元’該至少—驅料件位於該^ 邊電路區中而不位於該顯示區中。 32
TW100119405A 2011-06-02 2011-06-02 混合式薄膜電晶體及其製造方法以及顯示面板 TWI500161B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100119405A TWI500161B (zh) 2011-06-02 2011-06-02 混合式薄膜電晶體及其製造方法以及顯示面板
CN201110215298.4A CN102280491B (zh) 2011-06-02 2011-07-25 混合式薄膜晶体管及其制造方法以及显示面板
US13/234,119 US8829511B2 (en) 2011-06-02 2011-09-15 Hybrid thin film transistor, manufacturing method thereof and display panel having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100119405A TWI500161B (zh) 2011-06-02 2011-06-02 混合式薄膜電晶體及其製造方法以及顯示面板

Publications (2)

Publication Number Publication Date
TW201251026A true TW201251026A (en) 2012-12-16
TWI500161B TWI500161B (zh) 2015-09-11

Family

ID=45105812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119405A TWI500161B (zh) 2011-06-02 2011-06-02 混合式薄膜電晶體及其製造方法以及顯示面板

Country Status (3)

Country Link
US (1) US8829511B2 (zh)
CN (1) CN102280491B (zh)
TW (1) TWI500161B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337349B2 (en) 2014-05-09 2016-05-10 Chunghwa Picture Tubes, Ltd. Thin film transistor with a ring-shaped hole of a stopper layer and pixel structure having the thin film transistor
US9437618B2 (en) 2014-01-29 2016-09-06 Au Optronics Corp. Pixel structure and method of fabricating the same
TWI608610B (zh) * 2015-12-03 2017-12-11 群創光電股份有限公司 顯示裝置
US9911762B2 (en) 2015-12-03 2018-03-06 Innolux Corporation Display device
CN108550590A (zh) * 2018-04-19 2018-09-18 友达光电股份有限公司 主动元件基板及其制法
TWI668494B (zh) * 2018-05-07 2019-08-11 友達光電股份有限公司 顯示面板
TWI748498B (zh) * 2014-08-05 2021-12-01 南韓商三星顯示器有限公司 顯示設備
US11587954B2 (en) 2013-08-26 2023-02-21 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800709B (zh) * 2012-09-11 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管主动装置
CN102881712B (zh) 2012-09-28 2015-02-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法、oled显示装置
CN103000631A (zh) * 2012-12-12 2013-03-27 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
CN103000632B (zh) 2012-12-12 2015-08-05 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
CN103293785B (zh) * 2012-12-24 2016-05-18 上海天马微电子有限公司 Tn型液晶显示装置及其触控方法
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
CN105390503B (zh) * 2014-08-29 2018-12-28 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
CN105390502B (zh) * 2014-08-29 2019-07-12 乐金显示有限公司 显示装置
CN104347643B (zh) * 2014-09-04 2017-07-28 上海天马微电子有限公司 驱动电路及其形成方法、有机发光显示装置及其形成方法
TWI555169B (zh) * 2014-11-28 2016-10-21 友達光電股份有限公司 驅動電路結構及其製作方法
KR102374537B1 (ko) 2015-08-21 2022-03-15 삼성디스플레이 주식회사 표시 장치
KR102454087B1 (ko) * 2015-10-27 2022-10-13 엘지디스플레이 주식회사 박막 트랜지스터 기판
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
CN105575893A (zh) * 2016-01-05 2016-05-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN105514126B (zh) * 2016-02-19 2019-01-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US20170294459A1 (en) * 2016-04-08 2017-10-12 Innolux Corporation Display device
CN107403804B (zh) * 2016-05-17 2020-10-30 群创光电股份有限公司 显示设备
CN105929615B (zh) 2016-06-21 2019-05-03 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及液晶面板
KR20180024817A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US10191345B2 (en) * 2016-11-01 2019-01-29 Innolux Corporation Display device
CN109964172A (zh) * 2016-11-23 2019-07-02 株式会社半导体能源研究所 显示装置、显示模块及电子设备
KR102566551B1 (ko) 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법
CN106783921A (zh) * 2016-12-22 2017-05-31 深圳市华星光电技术有限公司 有机发光显示面板及其制作方法
WO2018180617A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
CN107632428A (zh) * 2017-08-21 2018-01-26 合肥惠科金扬科技有限公司 一种防护型tft‑lcd液晶屏幕
JP6684769B2 (ja) * 2017-09-28 2020-04-22 シャープ株式会社 アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
EP3485513A4 (en) * 2017-09-29 2020-07-29 Boe Technology Group Co. Ltd. NETWORK SUBSTRATE, DISPLAY APPARATUS AND METHOD OF MANUFACTURING NETWORK SUBSTRATE
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法
CN109887968A (zh) * 2019-02-25 2019-06-14 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN112736087B (zh) * 2019-10-10 2024-03-05 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN112768479A (zh) * 2021-01-22 2021-05-07 北海惠科光电技术有限公司 一种显示面板及其制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW456048B (en) * 2000-06-30 2001-09-21 Hannstar Display Corp Manufacturing method for polysilicon thin film transistor liquid crystal display panel
TWI248319B (en) * 2001-02-08 2006-01-21 Semiconductor Energy Lab Light emitting device and electronic equipment using the same
TW535293B (en) 2001-10-03 2003-06-01 Hannstar Display Corp Structure of and method for producing double vertical channel thin film transistor (DVC TFT) CMOS
KR100458710B1 (ko) * 2001-11-06 2004-12-03 네오폴리((주)) Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
US7059983B2 (en) * 2002-03-20 2006-06-13 Jon Heim Multiple sprocket, multiple function chain guide
CN1549229A (zh) * 2003-05-07 2004-11-24 Pt普拉斯有限公司 用于lcd或oeld的具有ldd区的结晶硅tft板
CN100479119C (zh) * 2004-02-16 2009-04-15 夏普株式会社 薄膜晶体管及其制造方法、显示装置、氧化膜的改性方法、氧化膜的形成方法、半导体装置、半导体装置的制造方法以及半导体装置的制造装置
TW200616232A (en) * 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
JP5303119B2 (ja) * 2007-06-05 2013-10-02 株式会社ジャパンディスプレイ 半導体装置
KR101446249B1 (ko) * 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
TW201009434A (en) * 2008-08-29 2010-03-01 Au Optronics Corp Method for fabricating pixel structure, display panel and electro-optical apparatus
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US20110020771A1 (en) * 2009-07-23 2011-01-27 Rea Ryan M Electronic braille typing interface
CN102473734B (zh) * 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011056710A2 (en) * 2009-11-03 2011-05-12 Applied Materials, Inc. Thin film transistors having multiple doped silicon layers

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587954B2 (en) 2013-08-26 2023-02-21 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US11876099B2 (en) 2013-08-26 2024-01-16 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9437618B2 (en) 2014-01-29 2016-09-06 Au Optronics Corp. Pixel structure and method of fabricating the same
US9337349B2 (en) 2014-05-09 2016-05-10 Chunghwa Picture Tubes, Ltd. Thin film transistor with a ring-shaped hole of a stopper layer and pixel structure having the thin film transistor
TWI748498B (zh) * 2014-08-05 2021-12-01 南韓商三星顯示器有限公司 顯示設備
TWI608610B (zh) * 2015-12-03 2017-12-11 群創光電股份有限公司 顯示裝置
US9911762B2 (en) 2015-12-03 2018-03-06 Innolux Corporation Display device
US10312268B2 (en) 2015-12-03 2019-06-04 Innolux Corporation Display device
CN108550590A (zh) * 2018-04-19 2018-09-18 友达光电股份有限公司 主动元件基板及其制法
TWI662330B (zh) * 2018-04-19 2019-06-11 友達光電股份有限公司 主動元件基板及其製法
US10840380B2 (en) 2018-04-19 2020-11-17 Au Optronics Corporation Active device substrate and manufacturing method thereof
TWI668494B (zh) * 2018-05-07 2019-08-11 友達光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
US20120305910A1 (en) 2012-12-06
CN102280491A (zh) 2011-12-14
TWI500161B (zh) 2015-09-11
US8829511B2 (en) 2014-09-09
CN102280491B (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
TW201251026A (en) Hybrid thin film transistor and manufacturing method thereof and display panel
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
KR101102261B1 (ko) 반도체 장치
TWI529468B (zh) 製造薄膜電晶體之方法，利用該方法製造之薄膜電晶體、製造有機發光顯示裝置之方法、以及利用該方法製造之有機發光顯示裝置
CN103094304B (zh) 薄膜晶体管阵列基板及其制造方法和有机发光显示装置
WO2016000336A1 (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
KR20170124523A (ko) Tft 어레이 기판, 그 제조 방법, 및 디스플레이 디바이스
CN102456624A (zh) 有机电致发光显示器的阵列基板及其制造方法
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
CN102867839A (zh) 有机电致发光显示装置的阵列基板及其制造方法
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
CN106816443A (zh) 显示基底、制造显示基底的方法及显示器件
CN108140675A (zh) 半导体装置及其制造方法
WO2015074420A1 (zh) 阵列基板及其制备方法和显示装置
KR101134989B1 (ko) 어레이 기판의 제조방법
WO2015035832A1 (zh) 阵列基板及其制备方法和显示装置
WO2015096307A1 (zh) 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
US7471350B2 (en) Array substrate for liquid crystal display and fabrication method thereof
CN103413834A (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
KR20190076094A (ko) 디스플레이 장치와, 이의 제조 방법
TWI424531B (zh) 半導體裝置及其製造方法