TW201137957A - Method of manufacturing bonded substrate, bonded substrate, method of manufacturing solid-state imaging apparatus, solid-state imaging apparatus, and camera - Google Patents

Method of manufacturing bonded substrate, bonded substrate, method of manufacturing solid-state imaging apparatus, solid-state imaging apparatus, and camera Download PDF

Info

Publication number
TW201137957A
TW201137957A TW099134258A TW99134258A TW201137957A TW 201137957 A TW201137957 A TW 201137957A TW 099134258 A TW099134258 A TW 099134258A TW 99134258 A TW99134258 A TW 99134258A TW 201137957 A TW201137957 A TW 201137957A
Authority
TW
Taiwan
Prior art keywords
bonding layer
layer
bonding
substrate
semiconductor
Prior art date
Application number
TW099134258A
Other languages
English (en)
Other versions
TWI480936B (zh
Inventor
Nobutoshi Fujii
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201137957A publication Critical patent/TW201137957A/zh
Application granted granted Critical
Publication of TWI480936B publication Critical patent/TWI480936B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y10T428/24372—Particulate matter
    • Y10T428/24421—Silicon containing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

201137957 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種製造一接合基板之方法、由此所製造 之一種接合基板、一種製造一固態成像裝置之方法、由此 所製造之一種固態成像裝置及一種攝影機。更特定而兮， 本發明係關於一種製造其中具有光電二極體之像素係以一 矩陣圖案配置於一光接收表面上之一固態成像裳置之方 法，由此所製造之一種固態成像裝置、一種製造用於該固 態成像裝置之一接合基板之方法、由此所製造之—種接人 基板、及包括該固態成像裝置之一種攝影機。 【先前技術】 如製造一 SOI(絕緣體上矽）型基板之一方法所描述，用 於使半導體基板彼此直接接合之一方法通常使用藉由在氧 化矽薄膜之間的脫水縮合之接合。 在製造該SOI基板之該方法中，舉例而言，在各氧化石夕 薄膜之彼此試探性接合之後，在一高溫下執行一熱處理以 實現脫水縮合，藉此增强接合强度。為獲得一充分接合强 度，可需要一充分脫水縮合反應，且一般而言，可需要 800°C 至 1200eC 之一高溫。 雖然關於這一點已報告在一低溫下之一熱處理，如在 (舉例而言）曰本專利特許公開案2001_274368號（在下文中 稱作專利文件1)中所闡述的已報告超過500°C之溫度。 對於在更低溫度下執行接合，已執行利用藉由藉助電 漿之輻射或藉由藉助一液體化學品之處理來加速對氧化矽 149945.doc 201137957 薄膜表面之改性之一方法。 另外，對於在一低溫下接合之方〉去，經常使肖的一技術 係藉由一黏合劑接合，如在（舉例而言）日本專利特許公開 案2008-3 0055 1號（在下文中稱作專利文件2)中所閣述。 在其中將具有半導體器件及金屬布綫及類似物之半導體 基板彼此直接接合用於製造一半導體裝置之情况中，在一 熱處理中施加至該等基板之一處理溫度之上限受限於用於 該布綫之金屬之熔點及該所期望之半導體裝置之特性。 特定而言，在將銅用於布綫之情况中，該熱處理溫度之 上限應不超過4 0 〇 。 在此情况中，對於在400。(：或低於400〇c之一低溫下使半 導體基板彼此接合之一方法，通常執行上述藉由藉助電漿 之輻射或藉由藉助一液體化學品之處理而藉由表面改性之 接合或執行上述藉由一黏合劑之接合。 基於使用一黏合劑之方法具有問題，此乃因由該黏合劑 本身之耐熱溫度决定該溫度上限或黏合劑對在形成該等半 V體件中所用之液體化學品之耐久性係低的。 另一方面，在藉由藉助電漿之輻射或藉由藉助一液體化 學品之處理而藉由表面改性之接合之情况中，在4〇(rc或 低於400°C之一低溫下之一處理之溫度對於既定之脫水縮 合係不足的，從而使得由此所獲得之接合强度低於藉由在 不低於800°C之一高溫下之一熱處理所獲得之接合强度。 人們認為藉由該高溫熱處理所獲得之高接合强度部分地 係歸因於其中藉由熱振動使羥基振動之一現象，藉此縮短 U9945.doc 201137957 該等每基之間的間隔，從而導致可使即使在一低溫下彼此 刀開彳于太遠以至於彼此無法反應之彼等羥基亦達成脫水縮 合0 在一低接合强度之情况中，在接合之後在對該晶圓之處 理期間可存在自該密配合表面（接合表面或連結表面）脫離 之擔心。因此，即使在低溫接合之情况中，仍需要藉以可 獲得一盡可能高之接合强度之一技術。 為提高藉由一低溫熱處理所獲得之接合强度，重要的係 增加脫水縮合反應所產生之Si-0-Si鍵之密度。 用於增加Si-〇-Si鍵密度之方法之實例包括： (1) 在試探性接合之後，將可獲得可比得上在高溫下所 產生之羥基之熱振動之振動之此一能量施加至該界面；及 (2) 形成可獲得即使在小振動幅度之情况中仍許可一脫 水縮合之一羥基間隔之此一密配合表面，具體而言，提高 該表面中之經基之密度。 對於以上方法（1)，可涵蓋藉助作用於該密配合表面上 之光學能量（諸如雷射）之輻射之一方法。然而’在存在半 導體器件之情况中，應僅在該密配合表面處誘導一反應。 為滿足該要求，可需要在該密配合表面處提供一專門光 吸收層且使用對該光之波長透明之一基板作為欲接合之義 板中之至少U用於半導㉟器件普通製造心 辛，此等量測係極其難以實現的。 另-方面’以上方法(2)可藉由針對表面改性製 對該密配合表面處之薄膜性質之調節來實施且因此係較易 I49945.doc • 6 - 201137957 於實現的。 對於基於在該密配合表面處之薄膜性質之調節之該方 法，已嘗試大量方法。舉例而言，曰本專利特開案 2009-173949號（在下文十稱作專利文件3)揭示—種方法^ 其中將一官能團引入氧化物薄膜中且利用該等官能團之消 去（離去）部分進行接合❶ 雖然藉由此方法容易達成羥基之形成，然而’在該等官 能團之消去（離去）部分處所形成之羥基之密度與在該氧化 物薄膜表面處所形成之羥基之密度相同，因而該等羥基並 不促成對藉由一低溫熱處理所獲得之接合强度之增强。 另外，大多數官能團本質上係疏水的。因此，引起在該 氧化物薄膜中之未被消去（未脫離）之官能團抵製該脫水縮 δ所產生之水分子之一問題，從而在該密配合表面處容易 形成空隙。 曰本專利特許公開案2005-285988號（在下文中稱作專利 文件4)含有對一背照式固態成像裝置之一說明。 A. Kuwabara等人 Phys· Rev·，Β78 (2008) 064104(在下文 中稱作非專利文件1)闡述在諸如氧化石夕、氮化石夕及碳化矽 等材料令之一平均原子間距離。 R.H. Dauskardt等人工程斷裂力學61，（1998) 141頁至162 頁（在下文中稱作非專利文件2)闡述一種基於四點彎曲技術 之接合强度量測方法。 【發明内容】 如上所述’在用於藉由使半導體基板彼此接合來製造一 I49945.doc 201137957 接合基板之方法中，難以藉由在一低溫下執行之一接合 (連結）處理來獲得一高接合强度。 根據本發明之一實施例，提供一種製造一接合基板之方 法’其包括如下步驟：在一半導體基板之一個側上之一表 面上形成一第一接合層；在一支撑基板之一個側上之一表 面上形成一第二接合層；使該第一接合層與該第二接合層 彼此黏附；一熱處理用於使該第一接合層與該第二接合層 彼此接合；及自該半導體基板之另一側上之一表面薄化該 半導體基板以形成一半導體層。在該製造方法中，在該第 一接合層形成步驟及該第二接合層形成步驟中之至少任一 者中’在該第一接合層及該第二接合層中之至少任一者之 表面處形成具有碳化碎或碳氣化^夕之一層β 在如上該接合基板製造方法中，在該半導體基板之一個 側上之一表面上形成該第一接合層；且另一方面，在該支 撑基板之一個側上之一表面上形成該第二接合層。然後， 使該第一接合層與該第二接合層彼此黏附，後跟一熱處理 以藉此使該第一接合層與該第二接合層彼此接合（連結）。 隨後，自該半導體基板之另一側上之表面薄化該半導體基 板’藉此形成一半導體層。 此處，在該第一接合層形成步驟及該第二接合層形成步 驟中之至少任一者中，在該第一接合層及該第二接合層中 之至少任一者之一表面處形成具有碳化矽或碳氮化矽之一 層。 根據本發明之另一實施例，提供一種接合基板，其包 149945.doc -8- 201137957 括：一半導體層’其具有一電子電路；一支撑基板，其支 撑該半導體層；一第一接合層，其形成於該半導體層之該 支撑基板側上之一表面上；及一第二接合層，其形成於該 支撑基板之該半導體層側上之一表面上且接合至該第一接 合層；其中該第一接合層及該第二接合層中之任一者具有 碳化矽或碳氮化矽。 在如上該接合基板中，具有該電子電路之該半導體層係 由違支撑基板支撑，該第一接合層係形成於該半導體層之 該支撑基板侧上之該表面上，而該第二接合層係形成於該 支撑基板之該半導體層側上之該表面上，且該第一接合層 與該第二接合層係彼此接合。 此處，該第一接合層及該第二接合層中之任一者具有碳 化矽或碳氮化矽。 根據本發明之再一實施例，提供一種製造一固態成像裝 置之方法，其包括如下步驟：形成具有一光接收表面之一 電子電路，該光接收表面包括基於以一矩陣圖案配置於一 半導體基板之一個側上之一表面上之像素中之每一者而割 分之光電二極體；在該半導體基板之一個側上之該表面上 形成一第一接合層；在一支撑基板之一個側上之一表面上 形成一第二接合層；使該第一接合層與該第二接合層彼此 黏附·’一熱處理用於使該第一接合層與該第二接合層彼此 接合，及薄化該半導體基板至使來自該半導體基板之另— 側上之一表面之光到達該光接收表面之此—程度以形成 -半導體層。在該製造方法中’在該第—接合層形成步驟 I49945.doc 201137957 及該第二接合層形成步驟中之至少任一者中，在該第一接 合層及該第二接合層中之至少任一者之一表面處形成具有 碳化石夕或碳氮化秒之一層。 在如上固態成像裝置製造方法中，在該半導體基板之一 個側上之該表面上形成該電子電路’該電子電路具有包括 基於以一矩陣圖案配置之像素中之每一者而劃分之光電二 極體之光接收表面。然後，在該半導體基板之—個側上之 S亥表面上形成該第一接合層。另一方面，在該支撑基板之 一個侧上之該表面上形成該第二接合層。隨後，使該第一 接合層與該第二接合層彼此黏附，後跟一熱處理，以藉 此使§玄第一接合層與該第二接合層彼此接合。然後，薄 化該半導體基板至使來自該半導體基板之另—側上之該 表面之光到達該光接收表面之此一程度，以形成一半導 體層。 此處’在該第一接合層形成步驟及該第二接合層形成步 驟中之至少一者中，在該第一接合層及該第二接合層中之 至少任一者之一表面處形成具有碳化矽或碳氮化矽之一 層0 根據本發明之又另一實施例，提供一種固態成像裝置， 其包括.一半導體層，其具有一電子電路，該電子電路具 有包括基於以一矩陣圆案配置之像素中之每一者而劃分之 光電二極體之一光接收表面；一支撑基板，其支撐該半導 體層；一第一接合層，其形成於該半導體層之該支撑基板 側上之一表面上；及一第二接合層，其形成於該支撑基板 -1〇 - 149945.doc 201137957 之遠半導體層側上之一表面上且接合至該第一接合層其 中該第一接合層及該第二接合層中之任一者具有碳化矽或 碳乳化石夕。 在如上固態成像裝置中，具有該電子電路之該半導體層 係由該支撑基板支撑，該電子電路具有包括基於以一矩陣 圖案配置之像素中之每一者而劃分之光電二極體之光接收 表面。該第一接合層係形成於半導體層之該支撑基板側上 之該表面上，而該第二接合層係形成於該支撑基板之該半 導體層側上之該表面上，且該第一接合層與該第二接合層 係彼此接合。 此處，該第一接合層及該第二接合層中之任一者具有碳 化矽或碳氮化矽。 根據本發明之又再一實施例，提供一種攝影機，其包 括：-固態成像裝置’其具有整合於—光接收表面上之複 數個像素；―光學系、統，其可運作以將入射光引導至該固 態成像裝置之-成像單元；及—信號處理電路，其可運作 以處理來自該固態成像裝置之一輪出信號。該固態成像裝 置包括：一半導體層，其具有—電子電路，該電子電路具 有包括基於以一矩陣圖案配置之像素中之每一者而劃分之 光電二極體之-光接收表面；—支撑基板，其支撑該半導 體層；-第-接合層，其形成於該半導體層之該支撑基板 側上之-表面上m合層，其形成於該支撑基板 之該半導體層側上之-表面上且接合至該第一接合層，其 中該第-接合層及該第二接合層中之任一者具有碳化矽或 149945.doc • 11 · 201137957 碳氮化石夕。 如上之攝影機具有：具有整合於該光接收表面上之該複 數個像素之該固態成像裝置；用於將入射光引導至該固態 成像裝置之一成像單元之該光學系統；及用於處理來自該 固態成像裝置之輸出信號之該信號處理電路。此處，該固 態成像裂置係經如上所述組態之根據本發明之一實施例之 一固態成像裝置。 製造根據本發明之一實施例之一接合基板之方法係製造 其中組成一密配合表面之該第一接合層及該第二接合層中 之任一者具有碳化矽或碳氮化矽之一接合基板之一方法。 此使得藉由在一低溫下執行之一接合處理來獲得一高接合 强度成為可能。 根據本發明之另一實施例之接合基板係其中組成該接合 基板中之一密配合表面之該第一接合層及該第二接合層中 之任一者具有碳化矽或碳氮化矽。此確保可在一低溫下執 行一接合處理來製造該接合基板，且可藉此獲得一高接合 强度。 製造根據本發明之再一實施例之一固態成像裝置之方法 係製造使用一接合基板之一固態成像裝置之一方法，在该 接合基板中組成一密配合表面之該第一接合層及該第二接 合層中之任一者具有碳化石夕或碳氮化石夕。此使得藉由在〆 低溫下執行之一接合處理來獲得一高接合强度成為可能。 根據本發明之又另—實施例之該固態成像裝置係使用/ 接合基板之一固態成像裝置’在該接合基板中組成一密I己 149945.doc -12- 201137957 &表面之…接合層及該第二接合層中之任一者 化石夕或碳氮切。此確保可於在一低溫下執行一接合處理 之同時製造該接合基板（且因此該固態成像裝幻且 此獲得一高接合强度。 曰 根據本發明之又再_實施例之攝影機將❹—接合基板 之一固態成縣置作為該攝影機之—組件，其中組成該接 合基板中之-密配合表面之該第一接合層及該第二接合層 中之任-者具有碳切或碳氮切。此確保可於在—低溫 下執行-接合處理之同時製造該接合基板(且因此該固： 成像裝置且進-步以及該攝影機），且可藉此獲得-高接 合强度。 【實施方式】 ，見在將於下文參照各圖式闡述關於本發明之一實施例之 :造-接合基板之一方法、由此所製造之一接合基板'製 以口 t成像裝置之—方法、由此所製造之—固態成像裝 置及包括該固態成像裝置之一攝影機之實施例。 將以如下次序進行說明。 第a鈿例（接合基板及製造該接合基板之方法） 2·實例1 3.實例2 4. 法） 實施例（固態成像裝置及製造該固態成像裝置 之方 5 ·實例3 6.實例4 I49945.doc 201137957 7·第三實施例（使用固態成像裝置之攝影機） 8.第四實施例（其中一半導體層及一支撑基板具有電子電 路且藉由觸點彼此電連接之一接合基板及製造該接合基板 之一方法） <第一實施例> [接合基板之組態] 圖1係根據此實施例之一接合基板之一示意性剖視圖。 根據本發明之此實施例之接合基板具有其中藉由一支撐 基板20支撑一半導體層1〇3之一組態。 一第一接合層11係形成於半導體層10a之支撑基板20侧 上之一表面上。一第二接合層21係形成於支撑基板20之半 導體層10a側上之一表面上。第一接合層u與第二接合層 21係彼此接合。 此處，第一接合層U及第二接合層21中之任一者具有碳 化石夕或碳氮化石夕。 第一接合層11與第二接合層21之間的一密配合表面（接 合表面或連結表面）具有（舉例而言）其令已將羥基引入第一 接合層II之表面及第二接合層21之表面，且第一接合層u 及第二接合層21已藉由在一熱處理步驟中所實施之脫水縮 合而彼此接合之一組態。 舉例而言，半導體層10a具有一電子電路（未顯示）。 此外’在其中半導體層l〇a不具有一電子電路之情况 中，像在普通的SOI(絕緣體上矽）型半導體基板之情况中 一樣，可在半導體層10a中或上適當地形成一期望之電子 149945.doc -14- 201137957 電路。 另外’半導體層10a可結合或獨立於已形成於半導體層 10a中或上之—電子電路而另外地形成有一電子電路。 舉例而言，支撑基板20係矽或類似物之一半導體基板， 且支撑基板20亦可具有一電子電路。 在此情况中’若需要，支撑基板20之電子電路及半導體 層10a之電子電路可藉由一個或多個觸點彼此連接。 舉例而言，可採用如下一組態：其中到達支撑基板20之 個或夕個接觸孔係自半導體層i 〇a之上表面鑽出且該兩 個電子電路係彼此連接。 或，另一選擇係，可採用如下一組態：其中初步提供其 中穿透第一接合層U且連接至半導體層1〇a之電子電路之 一第一觸點及穿透第二接合層21且連接至支撑基板2〇之電 子電路之-第二觸點’且該第一觸點與該第二觸點彼此連 接。稍後在第四實施例中將詳細闡述此組態。 舉例而言，第一接合層u及第二接合層21中之任一者之 至少一部分具有具有碳化矽或碳氮化矽之一層。 上文所用的表達「第—接合層n及第二接合層η中之任 一者之至少一部分」意指（舉例而言）用於在第一接合層u 與第二接合層21之間接合之一表面。 舉例而言，在其中提供穿透第―接合層u且連接至半導 體層心之電子電路之該第一觸點及穿透第二接合層Μ 連接至支撑基板20之電子電路之該第二觸點之情况中， 「第-接合層u及第二接合層21中之任一者之至 149945.doc •15· 201137957 分」可係除該第一觸點及第二觸點之區之外的一區。 第接0層11及第二接合層21中之其他部分具有（舉例 而d具有氧化碎、氮切、碳化#、碳氮化⑪或類似物 之層並不特疋地限制形成此層之材料，且可將碳化矽 或碳氮化矽較佳地用作該材料。 因此，此實施例中之接合基板具有一組態，其中組成該 接合基板中之該密配合表面（接合表面或連結表面）之第一 接合層11及第二接合層21中之任—者具有碳化石夕或碳氮化 矽。此使彳牙於在一低溫下執行一接合處理之同時製造該接 合基板且獲得一高接合强度成為可能。 稍後將闡述可獲得剛剛所述之效果之原因。 [製造接合基板之方法] 圖2 A至圖2 D係用於圖解說明製造根據此實施例之該接 合基板之一方法中之製造步驟之示意性剖視圖。 首先，如在圖2A中所示，在一半導體基板1〇之一個側上 之一表面上形成一第一接合層n。 另一方面，如在圖2B中所示，舉例而言，在一支撑基板 20之一個側上之一表面上形成一第二接合層21。 然後，如在圖2 C中所示，舉例而言，使第一接合層11及 第二接合層2 1之表面經受一氧電漿處理及一水清潔處理， 以將羥基引入第一接合層U及第二接合層21之表面内，且 此後使第一接合層11與第二接合層21彼此黏附。 然後，舉例而言，執行一熱處理以在第一接合層丨丨及第 二接合層21之表面處實施羥基之脫水縮合，藉此使第一接 149945.doc -16- 201137957 合層11與第二接合層21彼此接合。
Ik後，如在圖2D中所示，舉例而言，自半導體基板1〇之 另一側之表面薄化半導體基板丨〇，以將半導體基板丨〇轉變 成一半導體層10ae 在前述内容中，在形成第一接合層n之步驟及形成第二 接合層21之步驟中之至少任一者中，在第一接合層及第二 接合層中之至少任一者之表面處形成具有碳化矽或碳氮化 石夕之一層。 在使第一接合層11與第二接合層2丨彼此黏附之步驟之 前，進一步提供（舉例而言）在半導體基板1〇及支撑基板2〇 中之至少任一者上形成一含銅層之一步驟，且該熱處理步 驟中之處理溫度不超過400°C。 應在不高於銅之耐熱溫度之一溫度下執行且較佳地（舉 例而言）在4〇〇t或400t以下執行用於接合第一接合層n 與第二接合層21之熱處理。 另外，在使第一接合層11與第二接合層21彼此黏附之步 驟之則，進一步提供（舉例而言）在半導體基板1〇及支撑基 板20中之至少任一者上形成一含鋁層之一步驟，且該熱處 理步驟中之處理溫度不超過5〇〇。〇。 • 應在不高於鋁之耐熱溫度之一溫度下實施且較佳地（舉 例而言）在5〇(rc或50〇t以下執行用於接合第一接合層11 與第二接合層21之熱處理。 在使第一接合層11與第二接合層2丨彼此黏附之步驟之 則，進一步提供（舉例而言）在半導體基板1〇及支撑基板2〇 149945.doc •17· 201137957 中之至少任一者中或上形成一電子電路之一步驟。 該電子電路通常包括藉由使用上述銅或鋁或類似物所形 成之一布綫。在此情况中，如上文所述，在不高於銅或鋁 之耐熱溫度之一溫度下執行用於使第一接合層丨丨與第二接 合層2 1彼此接合之熱處理。 此外’舉例而言，支撑基板2〇係矽或類似物之一半導體 基板，且在使第一接合層丨丨與第二接合層2丨彼此黏附之步 驟之間進一步提供在半導體基板1〇及支撑基板2〇之每一者 中或上形成一電子電路之一步驟。 同樣’在剛剛所述之情况中’該電子電路通常包括藉由 使用銅或鋁形成一布綫，因而，亦在不高於銅或鋁之耐熱 溫度之一溫度下執行用於使第一接合層u與第二接合層21 彼此黏附之熱處理。 另外’在其中半導體層i 0a之電子電路係未形成之情况 中’可像在普通SOI型半導體基板之情况中一樣，可在半 導體層10a中或上適當地形成一期望之電子電路。 另外，半導體層l〇a可結合或獨立於已形成於半導體層 l〇a中或上之一電子電路而另外地形成有一電子電路。 舉例而言，在形成第一接合層丨丨之步驟及形成第二接合 層21之步驟中之至少任一者中，在第一接合層^及第二接 〇層21中之至少任一者之至少一部分之一表面處形成具有 碳化矽或碳氮化矽之一層。 上文所用的表達「第一接合層U及第二接合層21中之任 者之至少一部分」意指（舉例而言）欲用於第一接合層11 149945.doc -18- 201137957 與第二接合層2〗之間的接合之一表面。 具體而言，在形成第—接合層11及第二接合層21之步驟 中之至少任一者中，在第一接合層11及第二接合層21中之 至少任一者之用於第一接合層11與第二接合層21之間的接 口之一表面處形成具有碳化矽或碳氮化矽之一層。 舉例而言，在提供亦具有電子電路之支撑基板2〇之情况 中’右需要’可藉由一個或多個觸點使支撑基板2〇之電子 電路與半導體層IGa之電子電路彼此連接。 舉例而έ，可採用如下一組態：其中到達支撑基板2〇之 一個或多個接觸孔係自+導體層1〇a之上表面鑽出且該兩 個電子電路係彼此連接。 在其中提供穿透第一接合層u之第一觸點及穿透第 合層21之第二觸點之情况中，前文中之表達「用於第-接 合f U與第二接合層21之間的接合之—表面」意指（舉例 而吕）除該第一觸點及該第二觸點之區域之外的一區域。 另外可採用其中提供穿透第一接合層”且連接至半導 體層10a之電子電路之一第一觸點及穿透第二接合層。且 連接至支撑基板20之電子電路之一第二觸點之一組態。在 此情况中，舉例而t，伴隨著第一接合層u與第二接合層 21之間的接合使第一觸點與第二觸點電連接。稍後將在第 四實施例中詳細闡述此製造方法。 在此實施例中製造一接合基板之方法係製造其中組成_ 密配合表面之該第一接合層及該第二接合層中之任一者具 有礙化石夕或碳氮化石夕之—接合基板之—方法，藉此，可： 149945.doc .19· 201137957 在一低溫下執行一接合處理之同時獲得一高接合强度。 稍後將闡述可獲得剛剛所述之效果之原因。 [可藉由在一低溫下執行之一結合處理獲得一高接合强度 之原因] 若組成該密配合表面之材料中之原子間距離係短的，則 在表面改性時所產生之羥基之間隔係短的，且因此，該表 面中之羥基之密度係高的。 因此’可藉由由一種具有一短原子間距離之材料形成該 密配合表面來達成在藉由在—低訂之脫水縮合之接合中 獲得之接合强度之增强。 舉例而言，為在一低溫下增强各氧化矽顆粒之間的接合 强度’確保藉由使用具有一薄臈密度大於氧化矽之薄膜密 度之-種材料來形成欲彼此接合之該等密配合表面中之至 少一者即足够。 在此實施例中，此處用以形成一薄膜之材料係可形成如 下-缚膜之任一材料’該薄膜具有小於氧化石夕之原子間距 離之-原子間距離且具有有脫水縮合能力之此等物理性 舉例而 此外，並不特定地限制形成此處之薄膜之方法； 言，可使用化學氣相沈積（CVD)方法、— 啦鐵方法、其协 一溶膠··凝膠製程之一塗佈方法或類似方法。 土、 用於 ，可 另外，此一材料並不限於矽化合物而可係 3¾. μ aj m * '、^成可 +導體裂置中之-絕緣薄膜之任—種材料；舉例而丄 使用猎由使用產大、紹或類似物而形成之—絕緣薄膜。。 149945.doc 201137957 作為-自然結果，比較在兩者皆具有短原子間距離之材 料之間的接合與-種具有一短原子間距離之材料與—種不 具有-短原子間距離之材料之間的接合，在兩者皆具有短 . 原子間距離之該等材料之間的該接合導致—較高接合= 度。 ° • 在一半導體裝置之應用之情况中，引入-氮化矽薄膜、 一碳化石夕薄膜或-碳氮化石夕薄膜係容易#，_般，氮化石夕 薄膜、碳化石夕薄膜或碳氮化石夕薄膜就像氧化石夕薄膜一樣用 作絕緣薄膜。 此外，在本發明中意欲藉由脫水縮合增强所獲得之接合 强度。因此，為防止在脫水縮合時所產生之水分子被_ 於該密配合表面中而形成空隙，期望可渗透水分子之一薄 膜。 / 作為實現上述性質之—絕緣薄膜，舉例而言，可尤其較 佳地使用藉由將碳引入氮化石夕中所獲得之一碳氮化石夕（在 下文中稱作SiCxNy)薄膜。 並不特定地限制該薄膜中之碳對氮之比例；舉例而言， 在化學分子式SiCxNy中x:y之比例係5:5。 '此外’作為實現上述性質之絕緣薄膜，舉例而言，可特 - 別較佳地使用一碳化矽薄膜。 引入該密配合表面中之經基之密度與組成該密配合表面 之材料中之晶格常數之間的關聯如下。該等薄膜中之每一 者均不易形成單晶，且單晶可呈現數種結構。 特定而言’在藉由一電漿增强型CVD方法形成一薄膜之 149945.doc •2】· 201137957 情况中，形成一多晶結構。 石英（其係氧化矽晶體）之晶格常數（舉例而言）在a_Si〇2 之情况中具有0.49 nm之一 a軸及0.54 nm之一 c軸。 另一方面’氮化矽（舉例而言）在|3_叫队之情况中具有 0.78 nm之一 a軸及0.29 nm之一 c軸。碳化矽SiC具有0.46 nm之一 a軸° 對晶格常數之比較展示氮化矽之晶格常數可能未必小於 氧化矽之晶格常數。然而，認為在該表面中形成之羥基之 密度係高的，此乃因Si-N之原子間距離係大的，如下文中 將闡述。 各材料之平均原子間距離係：氧化矽係〇 25至〇 3 nm ; 氮化矽係0.174 11111;且碳化矽係0.18811111(參見非專利文件 1)。 氮化石夕或碳化矽本身之密度係高的且對水分子之滲透性 極低。因此，當單獨使用氮化矽或碳化矽時，空隙產生率 係高的。在此態樣中，氮化矽薄膜之間的接合並非較佳， 此乃因水分子被捕獲於該密配合表面中。 在一氮化矽薄膜之情况中，藉由調節形成該氮化矽薄暝 之方法來降低該薄膜密度或在該薄膜中產生無數之缺陷以 使得該薄膜可吸收水分子即足够。 在此情况中，碳與氮之互相混合使得難以形成一單一固 相，且在該晶體中產生許可水分子進入其中之此等缺陷。 因此，藉由脫水縮合來產生空隙可受到抑制。 另外，此處所要求之薄膜厚度係許可對所產生之水分子 149945.doc -22- 201137957 進行吸收之任一薄膜厚度。若已達到此目#，則可能不必 品要在氧化矽薄膜之情况中普通之脫水縮合接合所要求之 10 nm之薄膜厚度。 <實例1 > 以與在第一實施例中相同之方式，如在圖2A中所示，在 矽之半導體基板10之一表面上形成100 nm之一厚度之— 第一接合層11，如下。 對於第一接合層丨i，藉由化學氣相沈積（CVD)使用—普 通電衆增强型薄膜形成裝置形成氧化石夕薄膜。在該氧化石夕 薄膜之情况中，藉由將冗03(原矽酸四乙酯）及氧引入一斛 電t中（頻率：13.56MHZ，麼力：25pa，功率：200灼形 成該薄膜。 類似地’對於第一接合層u，可藉由引入石夕院及敗來形 成-氮化石夕薄膜。或者，藉由引入三f氧基石夕院(TMS)及 氮形成一碳氮化矽薄膜。或者，形成一碳化矽薄膜。 然後，如在圖2B中所示’亦將與上文相同之矽之半導體 基板用作一支撑基板20，且在支撑基板2〇之一表面上以 100 nm之一厚度形成一第二接合層21。 對於第二接合層2卜以與上文相同之方式形成氧化石夕薄 膜、氮化矽薄膜、碳氮化矽薄膜或碳化矽薄膜。 率之條件下使用-氧電漿輻射如上所形成之第—接合層η 之表面達6〇秒鐘以使該表面改性，且使用不足ΐ8觀之純 水清潔該表面達3_4 ’以在第_接合層u之整個表面區 149945.doc -23· 201137957 域上產生羥基。 亦以與上文相同之方式使第二接合層21經受一氧電漿處 理及一純水清潔處理，以在第二接合層21之整個表面區域 上產生經基。 然後，如在圖2 C中所示，使第一接合層1〗與第二接合層 21彼此面對’且藉由使用一銷子壓下該基板之一部分藉由 範德瓦爾斯力使其彼此黏附。 隨後’在大氣壓力下在一氮氣氛中執行一熱處理以對第 一接合層11及第二接合層21之表面處之羥基實施脫水縮 合，藉此使第一接合層11與第二接合層21彼此接合。 此處，在樣本！及2中，第一接合層及第二接合層係氧化 矽薄膜。 在樣本3及4中，第一接合層係—氮化石夕薄膜，且第二接 合層係氧化矽薄膜》 在樣本5及6中，第一接合層係一碳氮化石夕薄膜，二 接合層係氧化石夕薄膜。 膜，且第二接 在樣本7及8中，第一技人恩总 山 矛接合層係—碳化矽薄 合層係氧化石夕薄膜。 薄膜。本及財第—接合層及第二接合層係碳氮化石夕 該等接合樣本中之每一 點彎曲技術進行量測。 者之接合强度皆係 藉由所謂之四 在該四點彎曲方法中 專利文件2中所闡述》 以如下方式執行該 量測，如在非 149945.doc •24· 201137957 製備一樣品，其中將包括該等接合層（欲對其接合强度 進行量測）之一層夾在兩個具有—厚度h之矽基板之間。舉 例而言，該樣品係呈一橫樑樣形狀，具有約3_之一寬度 b’約30 mm之一長度及約h4 mm之一厚度（大致對應於 2h)。此處，垂直於該樣品之縱向方向形成自一個側上之 矽基板之表面延伸到達包括該等接合層之該層之表面層之 一切口 ° 以一四點之一總量，使該樣品負載p/2之一負載。該四 個點由兩個外側負載點及兩個内側負載點組成，該兩個外 側負載點係在該經切口表面側上且與該十刀口等距，且該兩 個内側負載點係在該經切σ表面之背側上、經定位比該等 外側負載點距該切口更近且與該切口等距。 根據負載Ρ/2、外側負載點與内側負載點之間的距紅、 樣品寬度b及石夕基板厚度h之值、及該主體石夕基板之彈性模 數E及泊& 、藉由使用非專利文件2及類似文件令所闡 述之預定表達式計算一解接合驅動力 此處’使所施加之負載之值變化以獲得一負載位移曲 殘。在此例項中，在該切口作為一開始點及在該負載位移 曲錢中出現—負載平殘區之情况下，產生裂縫。根據如此 獲，之平殘區值’獲得—臨界界面破裂能量Ge(單位： J/m ) ’作為指不受量測之接合層之接合强度之—量測。 此里測方法經建立而作^在其中欲量測之接合强度係低 之情况中用於精確量測之—方法。採用此方法用於使接人 强度之細微差別清晰、從而參與該試驗之目的。 ° 149945.doc •25- 201137957 在下表1中顯示上述樣本1至1 〇之接合强度之量測結果。 [表1] 樣本 1 2 3 4 5 第一 接合層 氧化矽 氧化矽 氮化矽 氮化矽 碳氮化矽 第二 接合層 氧化矽 氧化矽 氧化矽 氧化矽 氧化矽 接合强度 (J/m2) 5.60 5.78 6.48 6.90 超出量測 上限 樣本 6 7 8 9 10 第一 接合層 碳氮化矽 碳化矽 碳_化矽 碳氮化矽 碳氮化矽 第二 接合層 氧化矽 氧化矽 氧化矽 碳氮化矽 碳氮化矽 接合强度 (J/m2) 超出量測 上限 超出量測 上限 超出量測 上限 超出量測 上限 超出量測 上限 在樣本1及2中，接合强度係約5.6至5.7 J/m2。 此外，在樣本3及4中，接合强度係約6.5至6.9 J/m2。 在樣本5、6、7、8、9及10中，接合强度超過用於量測 20 J/m2之四點彎曲測試裝置之量測上限，且係無法量測 的。 根據以上結果，可見接合强度趨於以[氧化矽薄膜之一 組合]、[氧化矽薄膜與氮化矽薄膜之一組合]、及[氧化矽 薄膜與碳氮化矽薄膜之一組合或碳化矽薄膜與氧化矽薄膜 之一組合或碳氮化矽薄膜之一組合]之逐漸增加之次序增 加。因此，驗證了所假定之機制曾展現。 149945.doc -26- 201137957 <實例2> 以與實例1中相同之方式執行基板接合，只是代替石夕基 板而將藉由在一矽基板上形成鋁、銅、氮化石夕或氮化鈦之 一薄膜而獲得之基板用作半導體基板及支撑基板，且比較 所獲得之接合基板之接合强度。 在此情况中，同樣獲得與表1中相同之結果。具體而 言’經確認，接合强度相依於經受接合之接合層，而不相 依於下伏層之性質。 <第二貫施例〉 [固態成像裝置之組態] 圖3係一 CMOS影像感測器之一示意性剖視圖，該cM〇s 影像感測器係根據本發明之此實施例之一固態成像裝置， 且圖4係根據此實施例之固態成像裝置之剖視圖之一主要 部分之一放大圖。在圖3中，省略濾色器及晶片上微透 鏡0 舉例而言，如在圖3及4中所顯示，單晶矽或類似物之一 半導體區4與一絕緣層7彼此堆叠。在下文中，將半導體區 4及絕緣層7—起稱作一半導體層1〇a。 在 路， 一成像區24中，形成有具有一光接收表面之一電子電 其中具有一個光電轉換元件（光電二極體PD)及複數個 Μ 0 S型電晶體τ r丨之單位像素2 2以一矩陣圖案配置於在基 於每一像素進行劃分之狀態中之半導體區4中。光電二2 體PD係安置於半導體區4之一個側上之一表面(該表面在該 圖中係在上部側且將稱作「背側表面」）之側上。 149945.doc -27· 201137957 另外’在一周邊區25中’具有複數個CMOS型電晶體Tr2 之一周邊電路部件23形成於半導體區4中。 在成像區24及周邊區25中，上述絕緣層7係形成於半導 體區4之另一側之一表面（該表面在該圖中係在下部側上且 將稱作「前側表面」）之側上。此外，一多層布綫層8(81、 82、83)形成於絕緣層7中。 附帶而吕，雖然未在該圖中顯示，但除成像區24及周邊 區25之外，亦形成（舉例而言）其中提供用於連接至一外部 布綫之一墊之一區。 形成於單位像素22中之M0S型電晶體Trl中之每一者均 具有如下一組態，其中一閘極電極6透過一閘極絕緣薄膜 形成於在半導體區4中形成之一對一源極區與一汲極區（兩 者皆未顯示）之間的一部分上。 此外，周邊電路部件23之CMOS型電晶體Tr2亦具有如下 一組態：其中一閘極電極6透過一閘極絕緣薄膜形成於在 半導體區4中形成之一對一源極區與一汲極區（兩者皆未顯 不）之間的一部分上。 另一方面’包括（舉例而言）一抗反射薄膜、一平坦化薄 膜或類似物之一絕緣薄膜32係形成於半導體區4之背側 上’且在絕緣薄膜32之上部側上形成對應於單位像素22之 光電二極體PD之晶片上透鏡34，而濾色器33係在一絕緣薄 膜32與晶片上透鏡34之間。 在具有此一組態之CMOS型固態影像感測器中，當以自 半導體區4之背側透過晶片上透鏡34入射之光照明光電二 149945.doc -28 - 201137957 極體PD時，在一像素基礎上產生信號電荷。因此，產生對 應於該等信號電荷量之電壓信號或類似物，且關於所有像 素讀取影像信號，藉此可獲得影像資料。 包括半導體區4及絕緣層7之半導體層l〇a係藉由支撑基 板20支撑。 一第一接合層11係形成於半導體層l〇a之支撑基板2〇側 之表面上。一第二接合層21係形成於支撑基板2〇之半導體 層10a側之表面上。第一接合層丨丨與第二接合層21彼此接 合0 此處，第一接合層11及第二接合層21中之任一者具有碳 化矽或碳氮化矽。 第一接合層11與第二接合層21之間的密配合表面（接合 表面或連結表面）具有（舉例而言）如下一組態：其中已將羥 基引入第一接合層11之表面及第二接合層21之表面中，後 跟—熱處理步驟以實現脫水縮合，藉此使第一接合層11與 第二接合層2 1彼此接合（連結）。 舉例而言，支撑基板20可係矽或類似物之一半導體基 板，且支揮基板20亦可具有一電子電路》 在此情况中，若需要，支撑基板20之電子電路與半導體 層1 0a之電子電路可藉由—個或多個觸點彼此連接。 一舉例而言，可採用如下-組態：其中到達支撑基板20之 一個或多個接觸孔係自半導體層l〇a之上表面鑽出且上述 兩個電子電路係彼此連接。 或者，可知用如下另_組態：其中初步提供穿透第一接 149945.doc •29· 201137957 合層π且連接至半導體層10a之電子電路之一第—觸點及 穿透第二接合層21且連接至支撑基板2〇之電子電路之一第 二觸點，且該第一觸點與該第二觸點係彼此連接。稍後在 第四實施例中將詳細闡述此組態。 舉例而言，第一接合層u及第二接合層21令之任一者之 至少一部分具有具有碳化矽或碳氮化矽之一層。 此處所用的表達「該第—接合層及該第二接合層中之任 一者之至少一部分」意指（舉例而言）用於第一接合層η與 第二接合層21之間的接合之一表面。 舉例而s，在提供穿透第—接合層11之第一觸點且穿透 第接口層21且連接至支撑基板2〇之電子電路之第二觸點 之情况中，「第一接合層及第二接合層中之任一者之至少 一部分」意指除第一觸點及第二觸點之區之外的一區。 第接0層11及第二接合層21中之其他部分具有（舉例 。…有氧化石夕、氮化石夕、碳化石夕' 碳氣化石夕或類似物 之層ϋ不特疋地限制此層之材料，且可較佳地使用碳 化石夕或碳氮化石夕。 根據此實施例之固態成像褒置具有如下一組態：其中組 成使用接合基板之固態成像裝置中之密配合表面之第一接 合層及第二接合層中之任—者具有碳切或碳氣化石夕。此 呆可於在⑯Ύ執行—接合處理之同時製造該接合基 板(且因此該固態成像裝置)，且可藉此獲得-高接合强 度。 [製造固態成像裝置之方法] 149945.doc 201137957 現在，將於下文參照圖5A至8B闡述製造如上組態之固 態成像裝置之一方法。 圖5 A至圖8 B係用於圖解說明製造根據此實施例之固態 成像裝置之-方法中之製造步驟之示意性剖視圖。附帶而 言，對應於上文圖3及圖4中之彼等部分之部分係藉由與上 文所用之參考符號相同之參考符號指明。 首先，如在圖5A中所示，製備一 s〇I型半導體基板1〇， 其中單晶矽之一半導體區4係形成於（舉例而言）一矽基板2 上方，而一隱埋式絕緣層（所謂之Β〇χ層）3係在兩者之間。 附帶而言，可任意地設定隱埋式絕緣薄膜3及半導體區4 之厚度。 然後，如在圖5Β中所示，在一成像區24中，在s〇I型半 導體基板10之一個側上之一表面處之半導體區4中之一預 定位置處形成一光電二極體PD。 隨後，如在圖5C中所示，在半導體區4之成像區24及一 周邊區25上方形成閘極電極6，而一閘極絕緣層5在閘極電 極6與半導體區4之間。此外，在半導體區4之表面處、在 閘極電極6之每一者之兩個橫側面上形成一對一源極區及 一汲極區，藉此形成一M0S型電晶體Trl及一 CM〇s型電晶 體 Tr2 。 然後，如在圖6A中所示，在半導體區4之成像區24及周 邊區25上形成一絕緣層7，且以隱埋於絕緣層7中之狀態形 成一多層布殘層8。 具體而言，首先，在半導體區4之成像區24及周邊區25 149945.doc 201137957 上形成絕緣層7，後跟一平坦化（平面化）處理。此後，以一 預定圖案形成作為（多層布綫層8之）一第一層之一布殘8ι。 隨後，再次在整個區域上方形成絕緣層7以含有第—層 布綫81及一電極層29,後跟一平坦化處理。然後，以一^ 定圖案形成作為一第二層之—布綫82。 然後，再次在整個區域上方形成絕緣層7以含有第二層 布綫82，後跟一平坦化處理。此後，以一預定圖案形成作 為一第三層之一布綫83。 附帶而言，雖然在圖6A中顯示布綫層8具有—三層結 構’但在其中布綫層8具有多於三個層之情况中可進一步 重複此一步驟。 此外’在上述步驟之後，可在絕緣層7上形成具有（舉例 而言）一 SiN薄膜、一 SiON薄膜或類似物之一平坦化薄膜。 隨後’如在圖6B中所示，在絕緣層7上形成一第—接合 層11。 另一方面’如在圖7A中所示，舉例而言，在一支撑基板 2〇之一個側之一表面上形成一第二接合層21。 然後，如在圖7B中所示’舉例而言’使第一接合層11及 第二接合層21之表面經受一氧電漿處理及一水清潔處理， 藉此，將羥基引入第一接合層11及第二接合層21之表面 中。此後’使第一接合層11與第二接合層21彼此黏附。 隨後’舉例而言，執行一熱處理，以對第一接合層丨t及 第二接合層21表面處之經基實施脫水縮合，藉此使第—接 合層11與第二接合層21彼此接合。 149945.doc •32- 201137957 ㈣’如在®8A中所示’舉例而言，自半導體基板Η)之 另-側上之一表面(背側表面，矽基板2)之側薄化半導體基 板10，U形成具有（舉例而言）約15至2〇⑽之一厚度之一 半導體層10a。附帶而言’圖8Α相對於圖7Β係類倒的。 因此，如在圖8Α中所*，組成s〇I型半導體基板1〇之半 導體區4係曝露的。 寸帶而。’不僅可藉由背部研磨執行該薄化，而且可藉 由CMP、濕式蝕刻或類似製程執行該薄化。 …、:後如在圖8B中所示，舉例而言，在半導體區4之另 側之表面（背側纟面）上形成包括一抗反射薄膜或一平 坦化薄膜或類似物之一絕緣薄膜32。 在、、邑、彖薄膜32上方對應於每一單位像素22之光電二極體 PD形成曰曰片上透鏡34，而濾色器33係在兩者之間。 以此方式，可製造圖3及4中所示之一背照式CM〇s型固 態成像裝置。 在别述内谷中，在形成第一接合層11之步驟及形成第二 接合層21之步驟中之至少任—者中，在第—接合層n及第 一接合層21中之至少任一者之一表面處形成具有碳化矽或 碳·氮化石夕之一層。 在使第一接合層11與第二接合層21彼此黏附之步驟之 則’進一步提供（舉例而言）在半導體基板1〇及支撑基板2〇 中之至少任一者上形成一含銅層之一步驟，且一熱處理步 驟中之一處理溫度不超過4〇〇°c。 應在不高於銅之耐熱溫度之一溫度下執行且較佳地在 149945.doc -33- 201137957 (舉例而言）400°C或40(TC以下執行使第一接合層11與第二 接合層21彼此接合之熱處理。 另外’在使第一接合層11與第二接合層21彼此黏附之步 驟之前，進一步提供（舉例而言）在半導體基板1〇及支撑基 板20中之至少任一者上形成一含鋁層之一步驟，且一熱處 理步驟中之一處理溫度不超過500°C。 應在不高於鋁之耐熱溫度之一溫度下實施且較佳地在 (舉例而言）500°C或500°C以下執行使第一接合層11與第二 接合層21彼此接合之熱處理。 此外’舉例而言，支撑基板2 0係>6夕或類似物之一半導體 基板’且在使第一接合層11與第二接合層21彼此黏附之步 驟之前進一步提供在半導體基板10及支撑基板20中之每一 者中或上形成除半導體基板1〇之上述電子電路之外的一電 子電路之一步驟。 在上述情况中，同樣通常包括銅或鋁或類似物之一布 綫’且在不高於銅或鋁之耐熱溫度之一溫度下執行用於使 第一接合層11與第二接合層21彼此黏附之熱處理。 附帶而言，雖然在圖5A至8B中所顯示之製造步驟中已 頁示和除石夕基板2及fe埋式絕緣薄膜3以曝露s 型半導體 基板10之半導體區4之情形，但亦可僅移”基板2而保留 隱埋式絕緣薄膜3。 在此實施例中製&一固態成像裝置之方法係製造立中组 成該密配合表面之該第一接合層及該第二接合層中之任一 者具有碳化矽或碳氮化矽之—固態成像襞置之_方法，藉 149945.doc -34- 201137957 此，可在一低溫下執行一接合步驟之同時獲得一高接合强 度。 ° 〈實例3> 在根據以上第二實施例在該半導體基板上形成半導體器 件之後，將該半導體基板接合至該支撑基板，以產生一背 照式固態影像感測器。 在 &通景> 像感測器中’形成於前側上之電路元件或一 布綫層或類似物會吸收或反射入射光，從而導致入射光之 光電轉換效率低且靈敏性低。 作為用於解决此問題之一組態，已開發且已於專利文件 4及類似文件中揭示該背照式固態影像感測器。 具體而言，在該半導體基板之前側上形成電路元件及一 布綫或類似物，在該半導體基板之背側上形成光電二極 體’且使光自該半導體基板之背側入射。此組態確保光接 收之一高數值孔徑並抑制入射光之吸收或反射。 在過去’將存在一布綫層及類似物之一密配合表面直接 接合至一支撑基板之嘗試係難以實現的，此乃因在該密配 合表面處存在凹入及凸出（或凹凸不平因此，舉例而 言’在專利文件4及類似文件中，一般嘗試藉由使用一黏 合劑進行接合。 #於此’在此實施例中’藉由電漿增强型Cvd在該布殘 層上形成使用TEOS之氧化物薄膜，此係實例1中所示之方 法。 使具有該粗糙度之表面經受CMP(機械化學拋光），以使 149945.doc -35- 201137957 得對該表面進行拋光直至獲得允許直接接合至該支撑基板 之一粗糙度，具體而言，直至該表面之一微粗糖度（RMS) 减小至0.5 nm或低於0.5 nm。 在該支撑基板上，形成該固態影像感測器之步驟所需之 一氮化矽薄膜，且在其上形成一碳氮化矽薄膜。 使該等半導體器件及支撑基板兩者皆經受使用電聚之轄 射用於實例1中所示之表面改性，且經受接合，以達成該 等基板之間的試探性接合，後跟在4〇〇°C下之一熱處理， 藉此完成該接合β 在藉由自背側研磨薄化如此接合之基板之半導體器件側 之後，形成等效於一普通固態影像感測器中之彼等元件之 濾色器、晶片上透鏡及類似物，以完成該背照式固態影像 感測器。 在此例項中，在藉由在該密配合表面處使用氧化矽薄膜 黏附之情况中，不足之接合强度將導致產生微小之空隙， 其通甲年冉作「微空隙」。S巾，在根據本發明之—實_ 使用忒抢配合表面之情况中，不產生微空隙。此促成一半 導體裝置在該黏附區域中之可靠性之增强。 夕卜 ，既然該接合强度係高的，因而無需對如此黏附之 基板予以特別考量。因Α，可產生該半導體裝置 修改在用以製栌 _ 073 ^ …、而 叔k —則照式固態影像感測器之相關技術中 執行之步驟。 <實例4> 以與在實·你丨·^ + 相同之方式’在將基板彼此黏附之同時 I49945.doc -36- 201137957 將.亥等半導體益件彼此接合，只是實例3中之半導體器件 被一通用半導體電路所替代，且該支撐基板並非係一單獨 基板而是其上具有半導體電路之一基板。 在此情况中’以與在以上實例3尹之固態影像感測器之 月、中之相同之方式，藉由在將CMp施加至氧化矽薄膜之 後藉由電焚增强型CVD形成一碳氮化石夕薄膜而使該支撑基 板側上之該基板上之半導體器件達成黏附。 另外’同s寺，在光學對準之後執行該黏_。此使得在自 上部基板之背側薄化該上部基板之後形成接觸通孔作為用 於一上部電路（該半導體基板側上之一電子電路）與一下部 電路（該支撑基板側上之一電子電路）之間的連接之布殘成 為可能。 在此實例卡，以兩個層之形式形成該等半導體器件。然 而，可藉由如下一程序堆叠第三層及後面的層：其中在: «兩個層之後’ #1由電t增强型CVD進—步形成氧切 薄膜’在CMP之後，形成一碳氮化石夕薄膜。 <第三實施例> [使用固態成像裝置之攝影機] 圖9係根據此實施例之一攝影機之一示意性方塊圖。 該攝影機包括具有4复數個整合之像素之一固態成像裝置 5 0 光學系統5 1、及一信號處理電路5 3。 在此實施例中，冑於固態成像裝置5〇, #入屬於以上第 -實施例及第二實施例中之任—者之一固態成像裝置。 光學系統51引導來自一對象之影像光（入射光）在固態成 149945.doc -37- 201137957 像裝置50中之—成像表面上形成一影像。因此，在固態成 像裝置50中之成像表面上組成像素之光電二極體處，根據 該入射光之里將該影像轉換成信號電荷，且該等信號電荷 累積達某一週期。 如此累積之^號電荷（舉例而言）經由一 ccd電荷轉移路 徑引導而作為—輸出信號Vout取得。 信號處理電路53對來自固態成像裝置50之輸出信號Vout 施加各種信號處理竹I & 作某且輸出經如此處理之信號作為一影 像信號。 在此實施例中之攝影機中，在組成該攝影機之使用一接 合基板之該固態成像裝置中組成一密配合表面之該第一接 合層及該第二接合層中之任一者具有碳化石夕或碳氮化石夕。 此使得於在-低溫下執行一接合處理之同時製造該接合基 板（且因此該固態成像I置及進—步該攝影機）且獲得-高 接合强度成為可能。 <第四實施例> [接合基板之組態] 圖10係根據此實施例之一接合基板之一示意性剖視圖。 根據本發明之如上-實施例之接合基板具有由一支撑基 板20支撑之一半導體層10a。 一第一接合層丨丨形成於半導體層1〇a之支撑基板2〇側上 之一表面上，*-第二接合層21形成於支撑基板2〇之半導 體層10a側上之一表面上。第一接合層丨丨與第二接合層η 係彼此接合。 149945.doc -38· 201137957 此處，第一接合層11及第二接合層21中之任一者具有碳 化矽或碳氮化矽。 該第-接合層與該第二接合層之間的一密配合表面具有 (舉例而言）如下一組態：其中已將羥基引入第一接合層。 之表面及第二接合層21之表面中，後跟—熱處理步驟以實 現脫水縮合，且藉此使第—接合層n與第二接合層21彼此 接合。 舉例而言，半導體層10a具有電子電路（未顯示）。另外， 支撑基板20係矽或類似物之一半導體基板，且支撑基板Μ 亦具有電子電路。 在此實施例中，形成穿透第一接合層丨丨且連接至半導體 層10a之電子電路之第一觸點CT1及穿透第二接合層2丨且連 接至支撑基板20之電子電路之第二觸點CT2。第一觸點 CT1與第一觸點CT2係彼此連接。 ^ 舉例而言，第一接合層丨丨及第二接合層21中之任一者之 至少一部分具有具有碳化矽或碳氮化矽之一層。 在此實施例中，表達「第一接合層n及第二接合層21中 之任一者之至少一部分」意指除第一觸點及第二觸點之區 之外之一區。 第一接合層11及第二接合層21中之其他部分具有（舉例 而言）具有氧切、氮化硬、碳化碎、碳氮化碎或類似物 之一層。在此情况中，並不特定地限制所考量之層之材 料；舉例而言，可較佳地使用碳化矽或碳氮化矽。 在此實施例中之該接合基板中，組成該接合基板之密配 149945.doc -39· 201137957 合表面之第一接合層11及第二接合層21中 〜仕—者具有碳 化矽或碳氮化矽。此使得於在一低溫下執行—接人處理之 同時製造該接合基板且獲得一高接合强度成為可能。 [製造接合基板之方法] 圖11A至圖12B係用於圖解說明製造根據此實施例之接 合基板之一方法中之製造步驟之示意性剖視圆。 首先，如在圖11A中所示，一半導體基板1〇具有電子電 路（未顯示）且形成有與該等電子電路連接之第一觸點 CT1 〇 然後，在整個表面上方形成一第一接合層U以覆蓋第一 觸點CT1。 隨後，如在圖11B中所示，舉例而言’藉由執行一 CMp 處理或類似處理來移除第一接合層U直至曝露第一觸點 CT1。 另一方面，如在圖lic中所示，—支撑基板2〇具有電子 電路（未顯示）且形成有與該等電子電路連接之第二觸點 CT2。 然後，在整個表面上方形成一第二接合層21以覆蓋第二 觸點CT2。
隨後，如在圖11D中所示’舉例而言，藉由執行一 CMP 處理或類似處理來移除第二接合層2丨直至曝露第二觸點 CT2。 然後’如在圖12 A中所示，舉例而言，使第一接合層丄丄 及第二接合層21之表面經受一氧電漿處理及一水清潔處 H9945.doc •40· 201137957 理’以將羥基引入第—垃人a t 弟接合層11及第二接合層21之表面 中，且此後使第一接合層丨丨盥 ^第一接合層21彼此黏附。 然後’舉例而言，執^千一 仃熱處理，以對第一接合層丨丨及 第一接合層21表面處之跑其杳^ 、 ^基貫她脫水縮合，藉此使第一接 合層11與第二接合層21彼此接合。 半隨著4接。’使第—觸點CT i與第二觸點。丁2彼此電 連接’藉此使半導體基板1G側之電子電路與支撑基板糊 之電子電路彼此連接。 隨後，如在圖12B中所示，舉例而言，自半導體基板10 之另一側表面薄化半導體基板1〇以形成一半導體層1〇&。 在刖述内谷中，在形成第一接合層11之步驟及形成第二 接合層21之步驟中之至少任一者中，在第一接合層丨丨及第 一接合層21中之至少任一者之一表面處形成具有碳化矽或 叙氮化碎之一層。 舉例而言，在使第一接合層11與第二接合層21彼此黏附 之步驟之前’進一步提供在半導體基板10及支撑基板2〇中 之至少任一者上形成一含銅層之一步驟，且該熱處理步驟 中之一處理溫度不超過400。(：。 應在不高於銅之耐熱溫度之一溫度下執行且較佳地在 (舉例而言）400°C或400°C以下執行使第一接合層11與第二 接合層2 1彼此接合之熱處理。 另外，在使第一接合層11與第二接合層21彼此黏附之步 驟之前，進一步提供在半導體基板10及支撑基板20中之至 少任一者上形成一含鋁層之一步驟，且該熱處理步驟中之 149945.doc •41 · 201137957 一處理溫度不超過500°C。 應在不高於鋁之耐熱溫度之一溫度下執行且較佳地在 (舉例而言）500°C或500°C以下執行使第一接合層U與第二 接合層21彼此接合之熱處理。 舉例而言’在形成第一接合層11之步驟及形成第二接合 層21之步驟中之至少任一者中，在第一接合層I〗及第二接 合層21中之至少任一者之至少一部分之一表面處形成具有 碳化矽或碳氮化矽之一層。 上述「第一接合層11及第二接合層21中之任一者之至少 一部分j意指（舉例而言）欲用於第一接合層丨丨與第二接合 層21之間的接合之一表面。 在此實施例中，該欲用於第一接合層丨丨與第二接合層21 之間的接合之該表面係除第一觸點CT1及第二觸點ct2之 區之外的一區。 根據此實施例之製造接合基板之方法係製造如下一接合 基板之一方法：其中組成一密配合表面之—第一接合層及 第一接D層中之任一者具有碳化石夕或碳氮化石夕，藉此可 於在-低溫下執行一接合處理之同時獲得—高接合强度。 在上文所闡述之此實施例中之接合基板及其製造方法以 與在以上第二實施例及第三實施例中相同之方式適用於一 固態成像裝置、 機0 製造該固 態成像裝置之一方法及一攝影 本發明並不限於以上說明。 舉例而5 ’雖然在以上實施例中已將該固態成像裝置之 149945.doc -42- 201137957 概念應用於一 CMOS影像感測器，但其亦可應用於一 ccD Is件。在一 CCD器件之情况卡，一信號讀取單元具有其中 一電荷耦合式器件（CCD)係連接至光電二極體之一組態。 在該CCD中，讀取自像素轉移之信號電荷。 此外，根據本發明之實施例之接合基板可用作組成除固 態成像裝置之外的一般半導體裝置之一接合基板。 本申"月案3有與在2009年π月3〇曰在日本專利局提出申 请之日本優先專利中請案2⑽9_272491中所揭示之標的 物相關之標的物，特此以引用方式併入JP 2009-272491之 整體内容。 熟習此項技術者應理解，可端視設計要求及其他因素而 作出各種修改、έ且入、工ΛΑ ' ^ 、·且口子組合及變更，只要其歸屬於隨附 申。月專利範圍及其等效範圍之範♦内即可。 【圖式簡單說明】 圖1係根據本發明之 贷 ^ u I \ 意性剖視圖； 第-貫施例之-接合基板之-示 圖2Α至圖2D係用於圖解說明製造根據 實施例之該接合基板…亥第 圖； < 方法中之製造步驟之示意性剖視 囫3係根據本發明_ 一示意性剖視圖；之-固態成像裝置之 圖4係根據本發明之兮结 該剖視圖之-主要邻：貫施例之該固態成像裝置之 1要部分之-放大圖； 圖解說明製隸據本發明之該第二 149945.doc -43- 201137957 實施例之固態成像敦 視圖， 置之一方法中之製造步驟之示意性剖 圖6 A及圖6 β俾田+人^ 于'用於圖解說明製造根據本發明之該第二 實施例之固態成傻#Α · 像裝置之該方法中之製造步驟之示意性剖 視圖； 圖7 Α及圖7Β係用於圖解說明製造根據本發明之該第二 實她例之固態成像裝置之該方法中之製造步驟之示意性剖 視圖； 圖8A及圖8B係用於圖解說明製德據本發明之該第二 貫鉍例之固態成像裝置之該方法中之製造步驟之示意性剖 視圖； 圖9係根據本發明之—第三實施例之—攝影機之一示意 性方塊圖； 圖10係根據本發明之—第四實施例之—接合基板之一示 意性剖視圖； 圖11A至圖11D係用於圖解說明製造根據本發明之該第 四貫施例之該接合基板之一方法中之製造步驟之示意性剖 視圖；及 圖12A至圖12B係用於圖解說明製造根據本發明之該第 四實施例之該接合基板之該方法中之製造步驟之示意性剖 視圖。 【主要元件符號說明】 2 矽基板 3 隱埋式絕緣薄膜 149945.doc •44- 201137957 4 半導體區 5 閘極絕緣層 6 閘極電極 7 絕緣層 8 多層布錢層 10 半導體基板 10a 半導體層 11 第一接合層 20 支撑基板 21 第二接合層 22 單位像素 23 周邊電路部件 24 成像區 25 周邊區 32 絕緣薄膜 33 濾色器 34 晶片上透鏡 50 固態成像裝置 51 光學系統 53 信號處理電路 81 布綫 82 布綫 83 布綫 I49945.doc -45-

Claims (1)

  1. 201137957 七、申請專利範圍： 1. 一種製造一接合基板之方法，其包含如下步驟： 在一半導體基板之一個側上之一表面上形成一第一接 合層； 在一支撑基板之一個側上之一表面上形成一第二接合 層； 使該第一接合層與該第二接合層彼此黏附； 用於使該第一接合層與該第二接合層彼此接合之一熱 處理；及 自該半導體基板之另一側上之一表面薄化該半導體基 板以形成一半導體層， 其中在該第一接合層形成步驟及該第二接合層形成步 驟中之至少任一者中，在該第一接合層及該第二接合層 中之至少任一者之一表面上形成具有碳化矽或碳氮化矽 之一層。 2. 如請求項1之製造接合基板之方法，其中： 在使該第一接合層與該第二接合層彼此黏附之該步驟 之前’將羥基引入至該第一接合層之該表面及該第二接 合層之該表面中；且 藉由該熱處理步驟中之脫水縮合使該第一接合層與該 第二接合層彼此接合。 3. 如請求項1之製造接合基板之方法，其進一步包含 在使該第一接合層與該第二接合層彼此黏附之該步驟 之前在該半導體基板及該支撑基板中之至少任一者上形 149945.doc 201137957 成一含銅層之一步驟， 其中該熱處理步驟中之一處理溫度不超過400°C。 4. 如請求項1之製造接合基板之方法，其進一步包含 在使該第一接合層與該第二接合層彼此黏附之該步驟 之則在該半導體基板及該支撑基板中之至少任一者上形 成一含鋁層之一步驟， 其中該熱處理步驟中之一處理溫度不超過5〇〇°c。 5. 如請求項1之製造接合基板之方法，其進一步包含 在使該第一接合層與該第二接合層彼此黏附之該步驟 之前在該半導體基板及該支撑基板中之至少一者中或其 上形成一電子電路之一步驟》 6. 如請求項5之製造接合基板之方法，其進一步包含 在使該第一接合層與該第二接合層彼此黏附之該步驟 之前在該半導體基板及該支撑基板中之每一者中或其上 形成一電子電路之一步驟。 7. 如請求項6之製造接合基板之方法，其中在該第一接合 層形成步驟及該第二接合層形成步驟中之至少任一者 中，在該第一接合層及該第二接合層中之至少任一者之 至少一部分之一表面處形成具有碳化矽或碳氮化矽之一 層0 8·如請求項7之製造接合基板之方法，其中在該第一接合 層形成步驟及該第二接合層形成步驟中之至少任一者 中’在該第一接合層及該第二接合層中之至少任一者之 欲用於該第一接合層與該第二接合層之接合之一表面處 149945.doc •2- 201137957 形成具有碳化矽或碳氮化矽之一層。 9.如請求項8之製造接合基板之方法，其進一步包含 在使該第一接合層與該第二接合層彼此黏附之該步驟 之前形成穿透該第一接合層且連接至該半導體基板之該 電子電路之一第一觸點之一步驟’及形成穿透該第二接 合層且連接至該支撑基板之該電子電路之一第二觸點之 一步驟，其中 在該第一接合層形成步驟及該第二接合層形成步驟 中之至少任一者中，在該第一接合層及該第二接合層 中之至少任一者之除該第一觸點及該第二觸點之區域 之外的一區域之一表面上形成具有碳化矽或碳氮化矽 之一層，且 在使該第一接合層與該第二接合層彼此黏附之該步 驟中’使該第一觸點與該第二觸點彼此電連接。 1 〇. —種接合基板，其包含·· 一半導體層，其具有一電子電路； 一支撑基板，其支撑該半導體層； 一第一接合層，其形成於該半導體層之在該支撑基板 側上之一表面上；及 一第二接合層，其形成於該支撑基板之在該半導體層 側上之一表面上且其接合至該第一接合層， 其中該第一接合層及該第二接合層中之任一者具有碳 化矽或碳氮化矽。 A 11.如凊求項10之接合基板，其中一電子電路亦形成於該支 149945.doc 201137957 撑基板中或其上。 12·如請求項11接合基板，其中已在形成該第一接合層之一 步驟及形成該第二接合層之一步驟中之至少住一者中於 該第一接合層及該第二接合層中之至少任一者之至少一 部分之一表面處形成具有碳化矽或碳氮化矽之一層。 13. 如請求項12之接合基板，其中已在該第一接合層形成步 驟及該第二接合層形成步驟中之至少任一者中於該第一 接合層及該第二接合層中之至少任一者之欲用於該第一 接合層與該第二接合層之接合之一表面處形成具有碳化 石夕或碳氮化石夕之一層。 14. 如請求項13之接合基板，其進一步包含 穿透δ玄第一接合層且連接至該半導體基板之該電子電 路之一第一觸點，及穿透該第二接合層且連接至該支撑 基板之該電子電路之一第二觸點，其中 已於該第一接合層及該第二接合層中之至少任一者 之除該第一觸點及該第二觸點之區域之外的一區域之 一表面處形成具有碳化矽或碳氮化矽之一層，且 該第一觸點與該第二觸點係彼此電連接。 15. —種製造一固態成像裝置之方法，其包含如下步驟： 形成具有一光接收表面之一電子電路，該光接收表面 包括基於以一矩陣圖案配置於一半導體基板之一個側上 之一表面上之像素中之每一者而劃分之光電二極體； 在該半導體基板之一個側上之表面上形成一第一接合 層； 149945.doc -4 - 201137957 在一支撑基板之-個侧上之—表面上形成—第二接合 層； 使該第-接合層與該第二接合層彼此黏附； 用於使該1接合層與該第二接合層彼此接合之一熱 處理；及 將該半導嫂基板薄化至使來自該半導體基板之另一側 上之-表面之光到達該光接收表面之此—程度，以便形 成一半導體層， 其中在該第-接合層形成步驟及該第二接合層形成步 驟中之至少任—者中，在該[接合層及該第二接合層 中之至少任一者之一表面處形成具有碳化矽或碳氮化矽 之一層。 16. —種固態成像裝置，其包含： 一半導體層，其具有—電子電路，該電子電路具有包 括基方；以一矩陣圖案配置之像素中之每一者而劃分之光 電二極體之—光接收表面； —支撑基板’其支撑該半導體層； —第一接合層’其形成於該半導體層之在該支撑基板 側上之—表面上；及 —第二接合層’其形成於該支撑基板之在該半導體層 側上之一主 心—表面上且其接合至該第一接合層， /、中。亥第接合層及該第二接合層中之任一者具有碳 化砂或碳氮化矽。 17. —種攝影機，其包含： 149945.doc 201137957 -固態成像裝置，其具有整合於一光接收表面上之複 數個像素； 光子系·统纟可運作以將入射光引導至該固態成像 裝置之一成像單元；及 L號處理電路’其可運作以處理來自該固態成像裝 置之一輸出信號， 其中該固態成像裝置包括 一半導體層，其具有一電子電路，該電子電路具有 包括基於以一矩陣圖案配置之像素中之每一者而劃分 之光電二極體之一光接收表面； 一支撐基板，其支撑該半導體層； 一第一接合層’其形成於該半導體層之在該支撐基 板側上之一表面上；及 一第二接合層，其形成於該支撑基板之在該半導體 層側上之一表面上且其接合至該第一接合層，且 該第一接合層及該第二接合層中之任一者具有碳化 石夕或碳氮化石夕。 149945.doc
TW099134258A 2009-11-30 2010-10-07 製造接合基板之方法、接合基板、製造固態成像裝置之方法、固態成像裝置及攝影機 TWI480936B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009272491A JP5644096B2 (ja) 2009-11-30 2009-11-30 接合基板の製造方法及び固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
TW201137957A true TW201137957A (en) 2011-11-01
TWI480936B TWI480936B (zh) 2015-04-11

Family

ID=44068574

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099134258A TWI480936B (zh) 2009-11-30 2010-10-07 製造接合基板之方法、接合基板、製造固態成像裝置之方法、固態成像裝置及攝影機

Country Status (5)

Country Link
US (3) US8642444B2 (zh)
JP (1) JP5644096B2 (zh)
KR (2) KR101699979B1 (zh)
CN (1) CN102082157B (zh)
TW (1) TWI480936B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797492B (zh) * 2017-03-02 2023-04-01 奧地利商Ev集團E塔那有限公司 用於接合晶片之方法及裝置
US11843018B2 (en) 2017-09-01 2023-12-12 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164898B2 (en) * 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
JP5857399B2 (ja) * 2010-11-12 2016-02-10 ソニー株式会社 固体撮像装置及び電子機器
US9947688B2 (en) * 2011-06-22 2018-04-17 Psemi Corporation Integrated circuits with components on both sides of a selected substrate and methods of fabrication
US8735219B2 (en) * 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
JP6007137B2 (ja) * 2013-03-14 2016-10-12 本田技研工業株式会社 異種材接合品及びその製造方法
KR102136845B1 (ko) 2013-09-16 2020-07-23 삼성전자 주식회사 적층형 이미지 센서 및 그 제조방법
JP2015122566A (ja) * 2013-12-20 2015-07-02 株式会社村田製作所 弾性波装置
KR102360695B1 (ko) 2014-01-23 2022-02-08 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US10312134B2 (en) * 2014-09-04 2019-06-04 Globalwafers Co., Ltd. High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
EP3573094B1 (en) 2014-11-18 2023-01-04 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
JP6650463B2 (ja) 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
EP3367424B1 (en) 2015-03-03 2022-10-19 GlobalWafers Co., Ltd. Charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
JP2016171307A (ja) * 2015-03-10 2016-09-23 株式会社デンソー 基板接合方法
WO2016143282A1 (ja) * 2015-03-10 2016-09-15 株式会社デンソー 基板接合方法
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
CN107408532A (zh) 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
US10355039B2 (en) * 2015-05-18 2019-07-16 Sony Corporation Semiconductor device and imaging device
JP2016219660A (ja) 2015-05-22 2016-12-22 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
JP6592534B2 (ja) 2015-06-01 2019-10-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層構造体及びその製造方法
EP3304586B1 (en) 2015-06-01 2020-10-07 GlobalWafers Co., Ltd. A method of manufacturing silicon germanium-on-insulator
US10644187B2 (en) 2015-07-24 2020-05-05 Artilux, Inc. Multi-wafer based light absorption apparatus and applications thereof
WO2017019632A1 (en) * 2015-07-24 2017-02-02 Artilux Corporation Multi-wafer based light absorption apparatus and applications thereof
CN105261586B (zh) * 2015-08-25 2018-05-25 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
US10529616B2 (en) 2015-11-20 2020-01-07 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
WO2017142704A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
JP7002456B2 (ja) 2016-03-07 2022-01-20 グローバルウェーハズ カンパニー リミテッド 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
CN111201341B (zh) 2016-06-08 2023-04-04 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
SG10201913373WA (en) 2016-10-26 2020-03-30 Globalwafers Co Ltd High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
CN110352484B (zh) 2016-12-05 2022-12-06 环球晶圆股份有限公司 高电阻率绝缘体上硅结构及其制造方法
WO2018125565A1 (en) 2016-12-28 2018-07-05 Sunedison Semiconductor Limited Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
EP3993018A1 (en) 2017-07-14 2022-05-04 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
KR102593272B1 (ko) * 2018-05-24 2023-10-23 엘지디스플레이 주식회사 표시 장치
CN112262467A (zh) 2018-06-08 2021-01-22 环球晶圆股份有限公司 将硅薄层移转的方法
CN112567495B (zh) * 2018-06-29 2023-04-11 长江存储科技有限责任公司 半导体结构及其形成方法
CN112567521B (zh) * 2018-06-29 2023-09-01 长江存储科技有限责任公司 半导体结构及其形成方法
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
CN109037035A (zh) * 2018-07-31 2018-12-18 成都海威华芯科技有限公司 一种提高SiC基GaN晶圆背金粘附性的方法及系统
JP7240833B2 (ja) * 2018-08-01 2023-03-16 日本放送協会 撮像素子
JP7024668B2 (ja) * 2018-09-05 2022-02-24 株式会社Sumco Ｓｏｉウェーハ及びその製造方法
JP7006544B2 (ja) * 2018-09-05 2022-02-10 株式会社Sumco Ｓｏｉウェーハ及びその製造方法
TW202044333A (zh) * 2019-02-20 2020-12-01 日商索尼半導體解決方案公司 攝像裝置
GB202008892D0 (en) * 2020-06-11 2020-07-29 Spts Technologies Ltd Method of deposition
CN112652676A (zh) * 2020-12-02 2021-04-13 广东省大湾区集成电路与系统应用研究院 一种探测器的集成结构及集成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274368A (ja) 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
JP4023285B2 (ja) * 2002-10-24 2007-12-19 ソニー株式会社 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法
DE60335074D1 (de) * 2002-12-27 2011-01-05 Panasonic Corp Kondensator und Verfahren zu dessen Herstellung, und Leiterplatte mit einem eingebauten Kondensator und Verfahren zu deren Herstellung
JP4389626B2 (ja) 2004-03-29 2009-12-24 ソニー株式会社 固体撮像素子の製造方法
US20050263891A1 (en) * 2004-05-28 2005-12-01 Bih-Huey Lee Diffusion barrier for damascene structures
KR101185757B1 (ko) * 2005-06-20 2012-09-25 고에키자이단호진 고쿠사이카가쿠 신고우자이단 층간 절연막 및 배선 구조와 그것들의 제조 방법
US20070173071A1 (en) * 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
KR100769144B1 (ko) * 2006-07-24 2007-10-22 동부일렉트로닉스 주식회사 에스아이피 구조의 반도체 장치 및 그 제조방법
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
JP4644696B2 (ja) 2007-05-30 2011-03-02 富士フイルム株式会社 裏面照射型撮像素子及びその製造方法
JP2009035720A (ja) 2007-07-11 2009-02-19 Seiko Epson Corp 接合膜付き基材、接合方法および接合体
US20090061649A1 (en) * 2007-08-28 2009-03-05 International Business Machines Corporation LOW k POROUS SiCOH DIELECTRIC AND INTEGRATION WITH POST FILM FORMATION TREATMENT
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
US20090130414A1 (en) * 2007-11-08 2009-05-21 Air Products And Chemicals, Inc. Preparation of A Metal-containing Film Via ALD or CVD Processes
US7947570B2 (en) * 2008-01-16 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method and manufacturing apparatus of semiconductor substrate
JP4725614B2 (ja) * 2008-01-24 2011-07-13 ソニー株式会社 固体撮像装置
JP5269454B2 (ja) * 2008-03-25 2013-08-21 株式会社東芝 固体撮像素子
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797492B (zh) * 2017-03-02 2023-04-01 奧地利商Ev集團E塔那有限公司 用於接合晶片之方法及裝置
US11764198B2 (en) 2017-03-02 2023-09-19 Ev Group E. Thallner Gmbh Method and device for bonding of chips
US11843018B2 (en) 2017-09-01 2023-12-12 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus

Also Published As

Publication number Publication date
JP2011114326A (ja) 2011-06-09
KR20110060796A (ko) 2011-06-08
US10217791B2 (en) 2019-02-26
CN102082157B (zh) 2014-03-19
TWI480936B (zh) 2015-04-11
US20110128399A1 (en) 2011-06-02
KR101699979B1 (ko) 2017-02-13
CN102082157A (zh) 2011-06-01
JP5644096B2 (ja) 2014-12-24
US8642444B2 (en) 2014-02-04
US20170084647A1 (en) 2017-03-23
US9530687B2 (en) 2016-12-27
US20140120654A1 (en) 2014-05-01
KR20170012513A (ko) 2017-02-02

Similar Documents

Publication Publication Date Title
TW201137957A (en) Method of manufacturing bonded substrate, bonded substrate, method of manufacturing solid-state imaging apparatus, solid-state imaging apparatus, and camera
TWI812747B (zh) 在微電子中將不相似材料結合的技術
JP2024515032A (ja) 担体の直接接合及び剥離
TWI331777B (en) Method for fabricating sige-on-insulator (sgoi) and ge-on-insulator (goi) substrates
JP5994274B2 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
TWI402170B (zh) 鍵結兩底材之方法
EP3203495B1 (en) Bonded substrate, method for manufacturing the same, and support substrate for bonding.
TW200804172A (en) Semiconductor apparatus and method for manufacturing the same
FR3011679A1 (fr) Procede ameliore d'assemblage par collage direct entre deux elements, chaque element comprenant des portions de metal et de materiaux dielectriques
TW200821636A (en) Solid-state image pickup device and method of fabricating the same
JP6168366B2 (ja) 半導体装置、半導体装置の製造方法及び電子機器
Lee et al. Suppression of interfacial voids formation during silane (SiH4)-based silicon oxide bonding with a thin silicon nitride capping layer
KR20140114351A (ko) 일체로 집적된 cmos 및 음파장치
JP2018125325A (ja) 半導体装置及びその製造方法
JP2020043298A (ja) 半導体装置、その製造方法および電子機器
US20110180896A1 (en) Method of producing bonded wafer structure with buried oxide/nitride layers
Benaissa et al. Next generation image sensor via direct hybrid bonding
Di Cioccio et al. Vertical metal interconnect thanks to tungsten direct bonding
CN102403324A (zh) 半导体器件的制造方法、半导体器件及相机组件
Tan et al. Silicon layer stacking enabled by wafer bonding
CN112368828A (zh) 在微电子学中用于接合异种材料的技术
Teh et al. 200 mm wafer-scale epitaxial transfer of single crystal Si on glass by anodic bonding of silicon-on-insulator wafers
Cheemalamarri et al. Ultrathin New Dielectric Interlayer Layer-Enhancer for TEOS-TEOS Bond Strength at Low Thermal Budget for C2W and W2W Bonding Applications
JP6465665B2 (ja) 固体撮像素子およびその製造方法
Maebashi et al. A new fabrication method for multi-layer stacked devices using wafer-to-wafer stacked technology based on 8-inch wafers