TW200917498A - Semiconductor device and a method of manufacturing the same - Google Patents

Semiconductor device and a method of manufacturing the same Download PDF

Info

Publication number
TW200917498A
TW200917498A TW097122729A TW97122729A TW200917498A TW 200917498 A TW200917498 A TW 200917498A TW 097122729 A TW097122729 A TW 097122729A TW 97122729 A TW97122729 A TW 97122729A TW 200917498 A TW200917498 A TW 200917498A
Authority
TW
Taiwan
Prior art keywords
region
semiconductor
forming
conductivity type
well
Prior art date
Application number
TW097122729A
Other languages
English (en)
Other versions
TWI431783B (zh
Inventor
Kunihiko Kato
Hideki Yasuoka
Masatoshi Taya
Masami Koketsu
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200917498A publication Critical patent/TW200917498A/zh
Application granted granted Critical
Publication of TWI431783B publication Critical patent/TWI431783B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Description

200917498 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝 於適用於具備肖特基障壁二極久方法，特別是關 者。 體之+導料置的有效技術 【先前技術】 作為顯示用裝置而廣泛實 T . . , „ 、化之液晶顯示器（LCD : quid Crystal Display)等，朝向 笙 '隹—„政 门更加回精細化、長壽命化 專進仃開發。LCD之動作控制時 m . f 子使用稱為LCD驅動用積 體電路（驅動器1C :積體電路， 裝置。 次間稱為驅動器）的半導體 除了 LCD驅動器之外，在接 電源之。P位使用的驅動用 積體電路中，如藉由施加電源時之電壓逆轉而導入主要裝 置内的反方向電流，可能成為特別是在寄生元件等中引起 異常發熱之所謂閉鎖⑽chup)現象的原因。用於防止此種 閉鎖現象之牛’在各種驅動器中内藏有將流至其主要部 ^之反方向電流加以整流的二極體。特別是經本發明人檢 討之⑽驅動器係適用肖特基障壁二極體（SBD: Sch〇ttk"y
Bader Diode ’或簡稱為肖特基二極體）。以下為了揭示其 理由’而簡單地說明必要之肖特基障壁二極體的動作 原理及電特性。 土 肖特基障壁二極體藉由金屬材料與半導體材料之接合而 構成。特別是考慮在金屬材料中之功函數與半導體材料中 之電子親和力之間有S異情況下的接合時，熱平衡狀態 I32199.doc 200917498 下，係在接合面中保持上述能差，且在材料内部使兩者之 費米能級相同地接合。因此，在接合面中產生相當於上述 功函數與電子親和力之原本差分的位壘特別是 障壁之高度遠比熱能大時，妨礙在金屬/半導體材料間往 來之載體的輸送，特別將此種障壁稱為肖特基障壁。以 下，將具有可產生肖特基障壁之物性的金屬材料與半導體 材料之接合稱為肖特基接合。 在此於肖特基接合中施加電場時，在半導體側電位分 術。亦即，雖然在接合界面之電位不連續 1的高度本身不改變，但是從半導體側之多 :肖特基障壁的高度變化。因此，依電場條件，發現僅： :能即越過肖特基障壁而輸送至金屬側的多數載體，且相 二於二之電流流動(正方向特性）。另外，在即使施加電 场’電位分布不產生大φ5戀 生大幅受化之金屬側，從載體觀察之肖 I 3 ，4壁的高度不變化。亦即，金屬側之絕大部分的載體 =不致成為可越過肖特基障壁的狀態。因此，即使施加 從金屬側向半導體側輸送載體之電流不變成短路狀 二=常低之值大致保持一定(反方向特性P如此， ^ 土障壁之肖特基接合，通常具有僅准許從半導體 側向金屬側輸送載許 等體 肖特基障壁H 而利用該整流作用者即是 體：二瞭解肖特基障壁二極體之正方向特性係藉由半導 =:常的载體的舉動而決定。因此，與利用佈植少數載 通爷的Pn接合二極體比較，具有正方向之電壓下降 132I99.doc 200917498 小，對高頻之切換快的特徵。此外’通常肖特基接合中之 宵特基障壁的高度比pn接合之擴散電位低。因此，具有肖 特基障壁二極體之正方向特性中電流上昇時之電壓比卯接 合二極體低的特徵。基於此等特性，肖特基障壁二極體適 用於如標準邏輯1C、音頻機器之電源電路、切換電源等之 上述LCD驅動n，希望以高頻·低電壓而高速切換動作的 驅動器。
先前，係以作為分立製品而製造之肖特基障壁二極體構 =防止閉鎖用之電路’並以外掛之形式搭載於[CD驅動 益。另外，按照本發明人之檢討，由於近年來lcd之需求 動向，對移動式it訊終端等的搭載急速增加，而要求[CD 驅動器本身之小型晶片 障壁二極體内藏於LCD 形成LCD驅動器之晶片 成本實現省空間且低耗 化、低耗電化等，而創出使肖特基 驅動器的技術。特別是希望藉由在 内置入肖特基障壁二極體，而以低 電之LCD驅動器。 如在日本特開2006_31〇791號公報（專利文獻十日本特 開平Μ·11·號公報（專利文獻2)、或是日本特開平8_ 64845號公報（專利文獻3)等中揭示有 之肖特«壁二極體的構造及製法等。+導體基板上 [專利文獻1]曰本特開2006-3 10791號公報 [專利文獻2]曰本特開平m 17〇〇2號公報 [專利文獻3]日本特開平8_64845號公報 【發明内容】 [發明所欲解決之問題] 132199.doc 200917498 但疋，本發明人經檢討在與lcd驅動器同一個半導體晶 片中形成肖特基障壁二極體的技術時，發現了損害防止上 述閉鎖時之可罪性的問題。以下顯示其詳細内容。 如上述之說明，肖特基障壁二極體基於防止反方向電流 導入LCD驅動器主要部分之目的，而内藏於⑽驅動器本 冑。因此，除了可發揮以低電壓之高速切換性能的顯示低 i歼電壓•低電p且特性的正方向特性之外，顯示作為本來 ( '^極體之功能的反方向電流之整流性的反方向特性之性能 亦重要。 在肖特基障壁二極體中施加了反方向電壓時，亦藉由穩 定地從金屬側輸送至半導體側之少許載體，而流入一定之 微小電流（飽和電流）。而後，持續施加更高之反方向電壓 時因所4背納效應及雪崩效應，大之反方向電流（漏電 流）開始流動。將此時之反方向電壓稱為擊穿（break down) 電壓。亦即’擊穿電壓高之肖特基障壁二極體可以說是可 u |揮將反方向電流整流至更高之反方向電壓的功能之反方 向耐壓高的元件。 就這一點，本發明人所檢討之肖特基障壁二極體的擊穿 電壓約為15[v]。這表示考慮本發明人檢討導 . 動器的實際使用電壓係i3[v]附近時，僅多出2[¥]程度。 一般而言，在製造步驟中之半導體裝置中，在接近完成 階段所實施之測試步驟，係以比通常使用更嚴苛的條件測 試電性導通。藉此，藉由鑑別（篩選）不良半導體裝置，最 後保留可靠性高之半導體裝置。在本發明人檢討之⑽驅 132199.doc 200917498 動器的製造步驟中，藉由對成批形成於半導體晶圓上之 LCD驅動器實施施加比實際使用電壓更高之電壓的測試， 而對出貨前之製品實施篩選。 但疋，如上述，本發明人檢討之肖特基障壁二極體，與 實際使用電壓比較，制反方向擊穿電壓之範圍小。藉此 篩選時，無法對實際使用電壓施加大之測試電壓。結果僅 停留在實施效果低H經本發明人檢討而發現了造成 半導體裝置可靠性降低的問題。 因此，本發明之目的為提供一種在同一晶片内具備肖特 基障壁二極體之半導體裝置及其製造技術中，提高可靠性 的技術。 —本發明之前述及其他目的與新型特徵，從本說明書之内 容及附圖應可明瞭。 [解決問題之技術手段]
本申請案中雖揭示數個發明，不過，將其中一個實施例 為例’而簡單說明其概要如 井區域，其係形成於第一導 且為與第一導電型相反之第 其係形成於其中之一部分， 之第二導電型；第二半導體 成之第一導電型；第一導體 體區域與第二半導體區域， 半導體區域，其係隔以分離 外側；及第二導體膜，其係 亦即，其特徵為具有：第— 電型之半導體基板的主面上， 二導電型；第一半導體區域， 且為雜質濃度比第一井區域高 區域，其係環狀地包圍其而形 臈，其係一體地覆蓋第一半導 且分別電性連接地形成；第三 部而形成於第二半導體區域之 132199.doc 10 200917498 且肖特基連接 覆蓋第三半導體區域，且電性連接地形成 第一導體膜與第一半導體區域。 【實施方式】 [發明之效果] 本申請案中揭示之數個發明中，狃 T M糟由上述一種實施例 而獲得之效果為代表’簡單說明如下。
亦即’在同-晶片内具備肖特基障壁：極體之半導體裝 置及其製造技術中’由於可使肖特基障壁二極體之反方向 耐壓上昇，因此可使可靠性提高。 以下之實施形態中，權宜上於必要時，分割成數個部分 或實施形態作說明’不㉟’除特別明示之情況外，此等並 非彼此無關係I，而為-方係、另—方之—部分或全部的變 形例、詳細、補充說明等之關係。此外，在以下之實施形 態中，提及要素之數等（包含個數、數值、量、範圍等）的 情況，除了特別明示之情況及在原理上顯然限定於特定之 數的情況等之外，並非限定於其特定之數，亦可為特定數 以上或以下。再者，以下之實施形態中，其構成要素.（亦 包含要素步驟等），除了特別明示之情況及原理上顯然認 為必須之情況等之外，當然未必為必須者。同樣地在以 下之實施形態中’提及構成要素等之形狀、位置關係等 時，除了特別明示之情況及原理上顯然認為並非如此之情 況等之外’係包含實質地近似或類似其形狀等者等。這在 上述數值及範圍中亦同。此外，用於說明本實施形態之全 部圖式中，具有同一功能者註記同一符號，而儘可能省略 132199.doc -11 - 200917498 其重複之說明。以下，依據圖式詳細說明本發明之實施形 態。 (第一種實施形態）首先，就本發明人所檢討之肖特基障 壁二極體的結構及其電特性中發現的問題作說明。 通常，半導體裝置之製造步驟中，如將矽（Si)等作為母 材之高純度且單結晶的半導體材料，以稱為晶圓之平面概 略圓形薄板的狀態作處理。而後，將其主面區分成成為半 ㈣晶片之區域，藉由在多數之晶片區域中成批地形成同 樣之元件群，而形成具備了具有希望之電路功能的半導體 積體電路之半導體晶片。本發明人所檢討之肖特基障壁二 極體形成於與形成LCD驅動器之半導體晶片同一個晶片 内。圖1係顯示形成於其半導體晶片内之肖特基障壁二極 體SBDa的平面圖者。此外，圖2係顯示圖⑷線的剖 面圖者。另夕卜’圖!之平面圖的陰影係權宜上附加者二 非在九構上具有特定意義者。此外，該圖i之平面圖中僅 U m示半導體區域，而省略了金屬導體膜、絕緣分離部及金 屬電極。此等省略之部位的結構藉由圖2之剖面圖詳細說 在卩型（第—導電型）之半導體基板1的主面S1上形成有八 離部2 ’在藉由該分離部所規定之活性區域中，: 1基障，二極體SBDa等之各種半導體㈣（無圖ς)。在 導體(S Π母材係1V知7^素之碎的半導體材料或半 ==:(Β)等可成為受體的111族雜質，且 夕數載體係電洞（h。丨e)。以了，只要未事先說明時均同。 132199.doc •12· 200917498 分離部2如係藉由在形成於半導體基板丨之主面S1的淺溝内 埋入由氧化矽等構成之絕緣膜所形成的稱為所謂STI(淺溝 渠隔離）之溝形分離部。 在半導體基板1之主面S1上形成有p型之半導體區域的p 井區域wlx，其中形成有丨個元件部分之肖特基障壁二極體 SBDa 〇 在P井區域wlx内形成有多數载體係電子之(第二導電 型）的半導體區域之η型陰極區域nCax。在此，所謂n型， 係表示在母材為IV族元素之矽的半導體材料或半導體區域 中，如含有磷（Ρ)及砷（As)等可成為施體之V族雜質，且多 數載體係電子者。以下，只要未事先說明時均同。 η型陰極區域nCax構成肖特基障壁二極體沾]^中之肖特 基接合的半導體側，亦即構成電流流人之陰極側。而後， 在η型陰極區域nCax中之半導體基板丨的主面Μ之一部分形 成有陽極導體膜EAx。陽極導體臈ΕΑχ如作為將矽與鈷 U (C〇)之化合物的矽化鈷（CoSix)作為主體的導體臈等。該陽 極導體膜ΕΑχ構成肖特基障壁二極體SBDa中之肖特基接合 的金屬側，亦即構成電流流出之陽極側。nS陰極區= nCax與陽極導體膜ΕΑχ係藉由肖特基接合而電性連接者。 以下，將藉由肖特基接合之電性連接簡稱為與特基連接。 在位於陽極導體膜ΕΑχ之端部下方的η型陰極區域 中j形成有ρ型之半導體區域的p型保護環區域（第二半導 體區域）pg。p型保護環區域pg係基於在肖特基障壁二極體 咖3中施加電料，緩和因在肖特基接合面之端部發生 132199.doc -13- 200917498 的電场集中造成财壓減少的效應之目的而形成。關於該效 應，在爾後之電特性評估時詳細作說明。 藉由形成以上之結構，以一體地覆蓋η型陰極區域ncax 與P型保護環區域pg之方式，且兩者分別電性連接之方 式’特別是與η型陰極區域ncax肖特基連接之方式，而在 半導體基板1之主面S1上形成有陽極導體膜e Αχ。 此外，為了與η型陰極區域nCax取得電性連接，而成為
以下之結構。亦即，在n型陰極區域nCax之一部分形成有 雜質濃度比其高（亦即電阻低）之η型的半導體區域之^型陰 極導通區域（第二半導體區域）nCb。該！^型陰極導通區域 nCb隔以分離部2而形成於肖特基接合之端部的p型保護環 區域Pg外側。此外，為了與n型陰極導通區域11(：15取得電性 連接，以覆蓋半導體基板1之主面S1，且為n型陰極導通區 域nCb之表面的方式，而形成有陰極導體膜（第二導體 膜）EC。在此，為了實現n型陰極導通區域nCb與陰極導體 膜EC之間的歐姆連接，亦可形成雜質濃度更高之n型半導 體區域nCc。陰極導體膜EC需要係實現與η型陰極導通區 域nCb或η型半導體區域nCc歐姆連接之材料，如亦可為與 陽極導體膜E Αχ同樣地形成之妙化姑膜， #其他元素之石夕化合物’或是由銘（Ai) 屬元素構成之導體膜。 與鎢（W)、鎳（Ni) 銅（Cu)等單體金 主面S 1上，形成數個 等絕緣之層間絕緣膜 且電性連接於陽極導 在具有上述結構之半導體基板1的 導電部及布線，並形成有用於將此 IP1。以貫穿層間絕緣臈IP1之方式， 132199.doc 200917498 體膜ΕΑχ之方式，而形成有陽極接觸插塞（第一導電 部）CPA。藉&，可電性導通於肖特基障壁二極體咖&之 金屬側，亦即陽極側。同樣地，以貫穿層間絕緣膜之 方式，且電性連接於陰極導體膜ECi方式而形成有陰極接 觸插塞（第二導電部）CPC。藉此，可電性導通於肖=基障 壁二極體SBDa之半導體側，亦即陰極側。 藉由以上之結構’已說明了肖特基障壁二極體咖a之 基本構成要素。除此之外，本發明人檢討之半導體裝置具 有以下之結構。亦即，係用於在形成有肖特基障壁二極體 SBDa之P井區域wlx中施力口電壓的所謂井供電部。為了與
井區域wlx取得電性導通，而在p井區域_内之半導體基P 板！的主面S1中’以環狀包圍„型陰極區域^之方式，: 成有P型之半導體區域的p型井供電區域（第四半導體 域）psw。 豆 〇" 為了與P型井供電區域psw取得電性連接，以覆蓋半 Ο 土板1之主面S1 ’ j^p型井供電區域psw之表面的方 形成有井供電用導體媒(第三導體膜咖。在此，為了實現
P型井供電區域PSW與井供電用導體獏之歐姆連接， 亦可形成雜曾、、普® A 用導體腺p “ 之13型半導體區域pc。形成井供電 -、W之材料如與上述陰極導體 以貫穿層間絕緣膜IP1$+ 而後， 體膜Ew之方式，、而=方式，且電性連接於井供電用導 部)CPW。 而形成有井供電接觸插塞(第三導電 在^成了上述結構之肖特基障壁二極體SBDa的半導體 132199.doc 200917498 晶片内之半導體基板丨上，形成有構成用於發揮希望之功 症的積體電路之數個場效電晶體（FET : FieM Effect Transistor)等。因此，為了將此等連線，以電性連接於電 性導通於肖特基障壁二極體沾以之主要構成部分的各接 觸插塞CPA，CPC，CPw的方式形成有第-布線層M1。第 一布線層Μ1如由鋁或銅等構成。 關於本發明人檢討之以上結構的肖特基障壁二極體 SBDa，將彙整各半導體區域之平面尺寸及深度尺寸之一 例者顯示於圖3。半導體基板丨之平面方向的尺寸中，代表 性部位之一例係陰極區域寬’陰極電極寬 WCb=0.86bm]，保護環寬Wga=〇 32[μιη]，保護環間距離 Lgg 5[μηι] ’保β蒦ί衣/陰極間距離LgC = 2.68[pm]，陰極/供電 部間距離Lcs = 2.2|^m]，井/供電間距離Lws=2.3丨[μηι]。此 外，半導體基板1之深度方向的尺寸中代表性部位之一例 係井深度ϋ\ν=5[μιη]，供電部深度Ds=1 1[μπι]，陰極深度 DCa=0.8bm]，分離部深度Dst=〇 35[μιη]，保護環深度 Dga=0.25〇m]。 在上述結構之肖特基障壁二極體SBDa的電特性中，藉 由本發明人之評估而發現出問題，關於此，在以下詳細說 明。 本發明人檢討之肖特基障壁二極體SBDa的電特性，係 將測定施加於陽極接觸插塞CPA與陰極接觸插塞cpc之間 的電壓Va，與此時流入陽極導體膜e Ax與η型陰極區域 nCax間之電流la的結果顯示於圖4及圖5。圖4中顯示對η型 132199.doc 16 200917498 陰極區域nCax，以陽極導體膜ΕΑχ成為正之方式而施加電 壓Va時之電流Ia_電壓Va特性，圖5中顯示在其反方向施加 電壓Va時之電流ia_電壓va特性。以下，只要未特別事先 說明，包含全部之實施形態，均將施加前者之電壓時的電 特性稱為正方向特性，並將施加後者之電壓時的電特性稱 為反方向特性。
本發明人在同一半導體晶片或是同一半導體晶圓上，藉 由相同製程形成有數個肖特基障壁二極體卿，圖心 5中彙整顯示有從此等肖特基障壁二極體咖&所獲得之數 個電特性。此外，將測定正方向特性時之電壓〜之值，及 此時流動之電Wa的方向分別作為正值，反方向特性之圖 的圖5係將電壓％、電流1a均作為負的絕對值來顯示。以 後，只要未事先說明，本實施形態之肖特基障壁二極體顯 示相同的電㈣。另外，此時通料供㈣觸插塞^而 施加於P井區域W1X的㈣，對接地電位為·13[V]者。 與-般之肖特基障壁二極體SBDa的特性相同，在正方 向特性中成為上昇快的特性。進—步定量化時，如電壓 V㈣.3m時，獲得電流㈣·㈣g.5[a]程度之值。按照本 =人之檢討，在LCD驅動器中可發揮目的之功 綱二極體之正方向特性，該特性滿足要求。
但疋反方向特性中，從和讲g + A 攸起過反方向之電壓Va=15[v]的邊 緣開始急遽地流出反方向電产，t & 门窀机，而喪失二極體之整流性。 :即，本發明人檢討之肖特基障壁二極體S㈣的擊穿電 可以說約為15[V]。這表示考慮實際使用電展仙⑺程 132I99.doc 200917498 度時’僅有2 [V]程度之餘晉 之餘曰彻士 、 而後，如此與實際使用電壓 之餘罝低時，盔法絲‘ I a — 1 …、沄轭加大之師選時的電壓，不 測精度降低，而成為半導體I 日日片之檢 Q亍等體裝置之可靠性降低的原因。 因此，本發明人進—步檢 /檢讨以下構造之肖特基障壁二搞 體SBDb。圖6中係本發明人产叫_ +货3人松4之其他構造的肖特基障 二極體咖的重要部分剖面圖，且相當於與圖2相同之部 位。與使用圖2作說明的之前肖特基障壁二極體咖&不同
之處為：η型陰極區域_之雜質濃度為比上述η型陰極區 域nCax低之值。 此外，使用圖2作說明者係形成有肖特基障壁二極體 SBDa之基本結構的n型陰極區域n(：ax形成於p井區域 内。另外，使用圖6作說明之本發明人檢討的其他肖特基 障壁二極體SBDb，係以與p型之半導體基板1直接接合的 方式形成η型陰極區域nCay，進一步其接合邊界形成與上 述P井區域wlx相同程度之深度。此因，為了防止因將打型 陰極區域nCay低遭度化，施加反方向電壓時之耗盡層的擴 大至基底之p型區域（此時為p型之半導體基板丨），而發生所 谓穿通之漏電流。 此外，如上述，藉由在P型之半導體基板丨上直接形成η 型陰極區域nCay的結構，在圖2中說明之井供電部，在圖6 中替換成基板供電部。亦即’係以可供電於本發明人檢討 之形成了其他肖特基障壁二極體SBDb的η型陰極區域nCay 基底之p型區域的半導體基板1之方式，設有P型半導體區 域之2層p型基板供電區域（第四半導體區域）pSa，pSb。在 132199.doc -18- 200917498 此，形成2層構造者係為了分擔以分離為目的之低雜質濃 度的P型基板供電區域psa ’與電性連接於供電部用之電阻 較低的高雜質濃度之p型基板供電區域psb的角色。進—步 形成電性連接於P型基板供電區域？以，psb用之基板供電 用導體膜（第三導體膜）Es ’並以與其電性連接之方式而形 成有基板供電接觸插塞（第三導電部）CPs。 本發明人檢討之其他肖特基障壁二極體沾加的結構 中，除了上述特別說明之部位以外，與之前說明之本發明 人之前檢討的肖特基障壁二極體SBDa相同，因此在此省 略詳細之說明。 基於提高反方向耐壓之目的，本發明人檢討具有雜質濃 度低之η型陰極區域nCay的肖特基障壁二極體sBDb< 者，係以下所考察者。 般而5，瞭解在一極體上施加反方向電壓時，擊穿電 壓之後急遽的漏電流開始流動者，係因雪崩效應及齊納效 應。前者於高之反方向電麼造成耗盡層中之電場變化急遽 時，越過障壁而少許佈植之載體被加速，與晶格碰撞而使 其離子化(衝擊離子化)’產生之載體進-步引起同樣之衝 擊離子化’藉由雪崩放大地增加導電載體之效應，而產生 大之反方向電流者。後者，同樣地於高之反方向電壓造成 耗盡層中之電場變化急遽時’在載體之漂移方向看到之禁 帶寬更薄，載體之存在概率藉由波動函數之染出，越過禁 帶，藉由即使半導體側亦非〇(穿隧效應），而產生反方向 流者。 132l99.doc -19- 200917498 按照本發明人之檢討’瞭解上述效應在電場集中之肖特 錢合面的端部特別容易發生。因此，使用前述圖i，圖2 作況月之本發明人之前檢討的肖特基障壁二極體沾以， 上述肖特基接合面之端部並非肖特基接合，而係pn接合， 為了緩和因電場集中造成反方向耐壓減少的效應，而設置 了 P型保護環區域pge此因，—般而^，接合材料之兩者
係半導體材料之pn接合者的反方向耐壓比—方係金屬材料 之肖特基接合高。 但疋’如上述，即使是設置了 p型保護環區域叩之肖特 基障壁二極體SBDa’其反方向耐壓仍然不足。因此，為 了使該P型保護環區域pg之功能更有效地發揮，本發明二 考慮到〜員使有助於接合之半導體區域的雜質濃度降低即 可。
“此因導體區域之雜質濃度低時，為了獲得相同量之 蓄積載體’需要在更廣之區域使雜f原子離子化，且耗盡 層擴大至比接合面更深之區域。因此，如上述，使反方向 耐壓降低之⑼效應及齊納效應’係因反方向電壓造成耗 盡層中急遽之電場變化，因此本發明人考慮到進—步延長 擴大耗盡層，係使電場降低的有效手段。 、實際上，本發明人測定了具有雜質濃度低之η型陰極區 域nCay的肖特基障壁二極體8嶋之電特性。並在圖7中_ 示正方向特性，在圖8中顯示反方向特性。 在此， 課題，因 由於將反方向特性中之擊穿電屋的上昇作為檢討 此先提到反方向特性。如圖8所示，纟反方向特 132I99.doc •20. 200917498 性中’引起電流急遽地開始流動之擊穿，係反方向之電壓
Va=：22〜23[V]附近，與圖5所示之擊穿電壓約15[v]之肖特 基障壁二極體SBDa比較’看到電壓提高。即使與本發明 人檢討之實際使用電壓13 [V]比較，仍多出1 〇 [v]程度。 另外，觀察正方向特性時（圖7)，於正方向之電壓
Va=0_3[V]附近時，係電流la=1.〇xl〇-9[A]程度之值，與圖4 所不之該ι·〇χΐ〇_5[Α]之肖特基障壁二極體SBDa比較，成為
低了 4位數之值。如前述，在正方向特性中，除了上昇快 之外，以低電壓可處理大電流（亦即低電阻）者，反而是使 用肖特基障壁二極體，而並非pn接合二極體的主要一個優 點。因此，在此，於本發明人檢討之其他肖特基障壁二極 體SBDb中’纟現了反方向特性中雖可提高擊穿電廢，但 疋無法實現正方向特性中之優點的低電壓動作之新的課 題。 如以上所述，本發明人檢討出為了使對反方向電壓之耐 壓提高’而將在半導體中可進__步擴大耗盡層之雜質滚度 低的η型半導體區域作為陰極。但是陰極之雜質濃度降低 表示同時造成多數載體之絕對數降低，對藉由多數載體之 舉動而決定特性的肖特基障壁二極體而言 流值降低的主因。 电 本發明人—連串之檢討，發現形成於半 立土板上之肖特基障壁：極體中，因為 昇電屋及低電阻特性的保持，與反方向之 = 之關係，所以解決課題困難。 ^為取捨 132199.doc 200917498 其次，就本第一種實施形態之半導體褒置作說明。 第-種f施形態的半導體裝置t，可發現希望 ?:;?LCD驅動器，係在同一半導體晶片中形成有數個 场效電晶體等構成之積體電路與肖特基障壁二極體者。 請顯示形成於其半導體晶片内之诗特基障壁二極體 麵的平面圖者°此外，㈣係顯示圖9之似2線的剖 面圖者。以下’係使用圖9 ’圖1〇詳細說明在本第一種實 施形態例示之肖特基障壁二極體_的結構，不過，除 了下述特別說明之構成要素之外，與之前本發明人檢討之 上述使用圖卜圖2或圖6而說明之肖特基障壁二極體 SBDa ’ SBDb相同’而省略重複之說明。 在由多數載體係電洞（hole)的p型之單晶石夕構成的半導體 基板1之主面S1上形成有分離部2，並在藉由該分離部冰 規疋之活ίΐ區域中形成有肖特基障壁二極體⑴等各種 半導體元件（無圖示）。 在半導體基板1之主面81上形成有η型之半導體區域的n 井區域（第一井區域）wln，其中形成有i個元件部分之肖特 基障壁二極體SBD1。 在η井區域Wln内，於半導體基板1之主面S1的一部分上 形成有η型之半導體區域的n型陰極區域（第一半導體區 域）nCa 1。如以後詳細之說明，該n型陰極區域nCa丨構成肖 特基接合之半導體側，亦即構成電流流入之陰極側。在 此，η型陰極區域ncal具有與使用圖}，圖2而說明之本發 明人檢討的肖特基障壁二極體SBDa中之η型陰極區域nCax 132199.doc -22- 200917498 相同程度的雜質濃度。此外，η井區域wln具有與使用圖6 而說明之本發明人檢討的肖特基障壁二極體SBDb中之η型 陰極區域nCay相同程度的雜質濃度。亦即，η型陰極區域 nCal之雜質濃度比η井區域win之雜質濃度高。 進一步在η井區域win内，形成有以環狀地包圍上述n型 陰極區域nCal之方式，而形成於半導體基板丨之主面以的口 型之半導體區域的p型保護環區域（第二半導體區域）pg。此
時，η型陰極區域11(^1與]3型保護環區域卯係彼此不接觸地 隔著距離而形成者。 在此，半導體基板1之主面81中，在包含形成環狀之？型 保護環區域p g本身的其環狀内之表面形成有陽極導體膜 (第-導體膜)ΕΑβ藉由如此構成，在n井區域_内，以一 體地覆盍p型保護環區域pg與形成於其環狀内之η型陰極區 域nCal的方式，形成有陽極導體膜εα。陽極導體膜^八如 係以石夕化鈷為主體之導體膜等，而形成分別電性連接於η 型陰極區域nCal及ρ型保護環區域pg。 、，特別是η型陰極區域nCal與陽極導體膜ea之電性連接係 宵特基連接。因此’陽極導體膜EA在n型陰極區域nCal 上構成肖特基接合之金屬側，亦即構成電流流出之陽極 =而，：在陽極導體膜EA2端部下方形成ρ型保護環區 二：k疋基於緩和在肖特基接合面之端部發生 中引起之反方向耐壓減少的效應之目的而形成。 保==:=cal取得電性連接，而在。型 隔以为離部2，形成有n型陰極導通 132199.doc •23- 200917498 區域（第二半導體區域）nCb、n型半導體區域nCc及陰極導 體膜（第—導體膜）EC。此等具有與使用圖2或圖6作說明之 本心明人檢討的肖特基障壁二極體SBDa，SBDb中相同符 號之結構相同的特徵’而在此省略詳細之說明。 此外，為了與上述之陽極導體膜EA及陰極導體膜£<：取 侍電性導通，而形成有被層間絕緣膜ιρ丨絕緣之陽極接觸 插塞（第一導電部）CPA及陰極接觸插塞（第二導電部）CPC。 此等之結構亦與上述同樣地具有與本發明人檢討之肖特基 障壁二極體SBDa，SBDb中相同符號的結構相同之特徵。 再者’本第一種實施形態中，基於元件分離及基板供電 之目的而形成有以下之結構。亦即，以環狀地包圍形成了 肖特基障壁二極體SBD1之主要部分的n井區域_之外側 的方式’而形成有雜質濃度不同之2層？型基板供電區域 (第四半導體區域）psa’ _、p型半導體區域pc、基板供電 用導體臈（第三導體膜）Es及基板供電接觸插塞（第三導電 部仰。此外，以電性連接於上述各接觸插塞cpA， CPC，CPs之方式，而形成有第一布線層⑷。此等之結構 亦與上述同樣地’具有與本發明人檢討之肖特基障壁二極 體SBDa，SBDb中相同符號之結構相同的特徵。土 此外，關於本第一種實施形態中例示之以上結構 基障壁二極體SBD1 ’冑彙整各半導體區域之平面尺寸及 深度尺寸之一例者顯示於圖!卜半導體基板i之平面方向 的尺寸中，代表性部位之-例係陽極區域寬職〜 [㈣]，陰極區域寬WCa=1.5[㈣，陰極電極寬WCb=()86 132199.doc -24· 200917498 [μηι]，保護環寬Wga=0.32〇m]，保護環間距離Lgg=5 [μιη] ’保§蒦環/陰極間距離LgC=2.68[pm]，陰極/供電部間 距離Lcs=2.2[pm] ’井/供電間距離Lws=2.3 1 [μηι]。此外， 半導體基板1之深度方向的尺寸中代表性部位之一例係井 深度Dw=5[pm]，陽極深度〇Α=1·3[μηι],供電部深度 〇π1·1[μπι]，陰極深度Dcpo.sbm]，分離部深度 〇·35[μηι]，保護環深度 Dga=〇.25[pm]。
如以上所述，本第一種實施形態中之肖特基障壁二極體 SBD1，與本發明人檢討之肖特基障壁二極體沾以，⑶训 比較，在以下之處具有不同之構成要素。亦 明人之檢討，可獲得充分大之正方向電流，及在陽極t 膜EA下之一部分，不與p型保護環區域肫接觸之方式，而 形成相同程度之雜質濃度的n型陰極區域nCal。再者，η型 陰極區域nCamp型保護環區域pg之間，係以雜質濃度低 之η井區域win隔著。 精此可期待以下之效果 一 ，一 a从此形成 尚雜質濃度，可確保正方向電流，亦即可保持正方向特性 之低電阻性，，在與藉由電場集中造成以低之 電壓擊穿的P型保護環區域祕合的n料導體材料中 由離開高雜質濃度之η型睁炻f a ρ , U«域心卜而與雜質濃度低 之η井區域win接合，可更加 旯加擴大耗盡^。因此，耗盡層中
對反方向電壓之電場蠻彳卜ι + ± T 穷支化綾和，可使擊穿電壓提高。 本發明人實際地評估本第一 種m鈀形態所例示之肖特美 障壁二極體S则的電特性 特土 T顯不正方向特性，圖 132199.doc -25· 200917498 圖中以淡灰色表示之曲線群，係顯 示在圖4’圖5,圖7及圖8所示之本發日月人所檢討之肖特基 障壁二極體SBDa，SBDb的相同特性者，且為了作比較而 同時記載。特別是本發明人檢討者中，註記符hfi者係 表示使用圖4，圖5所說明之肖特基障壁二極體咖已的特
之結構的肖特基障壁二極體SBm之特性中註記有符號 exl，並以黑實線表示。 如圖12所不，正方向特性中，如電壓Va=〇 3[v]時，獲 付電流Ia=l.〇xl〇5「Ai藉碎夕伯 , L八_!枉度之值。如此，上昇之特性成為 與本發明人檢討之肖特基障壁二極體SBDa的特性ΜΗ同樣 的特性，其低電阻特性良好。另外，並未發現本發明人檢 討之其他肖特基障壁二極體SBDb之高上昇電壓、高電阻
1 3中顯示反方向特性 性者，註記符號ref2者係表示使用圖7,圖8所說明之肖特 基障壁二極體SBDb的特性者。纟第—種實施形態所例示 特性。這是在電特性中特別是有助於電流值之提高n型陰 極區域nCal之雜質濃度者造成的效果。 此外，如圊13所示，在反方向特性中，從電壓心=1 m附近擊穿現象顯著。這是顯示本發明人檢討之2種宵特 基障壁二極體SBDa，SBDb間之特性者。換言之，雖無法 獲件如將陰極區域全部予以低濃度化之肖特基障壁二極體 的间耐壓特性，不過，與之前例示的構造之肖特基 障壁-極體SBDa比較，實現了提高2〜2 5[v]程度的擊穿電 壓。 肖特基障壁二 亦即’本第一種實施形態所例示之結構的 I32199.doc -26- 200917498 極體s則中，可獲得在將正方向電流保持大的值之狀離 下，使擊穿電壓提高2〜2.5[V]程度的上述所期待之效果。 因此，可形成對實際使用耐壓13[v]具有4〜45[力餘量之肖 特基障壁二極體8刪，而可提高筛選時之施加電壓。結 果’藉由使用本第-種實施形態所例示之結構的肖特基障 壁二極體SBD1，可使半導體裝置之可靠性提高。 土
在此’纟第-種實施形態所例示< 肖特基障壁二極體 SBm係在LCD驅動器中，搭載於與其他元件同—個半導 體晶片上，亦即與其他元件同時形成。以下例示其製造步 驟。特別是在本第一種實施形態所例示之半導體裝置中了 在形成由耐壓不同之3種MIS(金屬絕緣體半導體）型之場效 電晶體（以後簡稱為電晶體）構成的LCD驅動器用之積體電 路的半導體晶片中，亦合併形成肖特基障壁二極體 SBD1。在以下詳細作說明，不過其製造步驟不具肖特基 障壁二極體S刪專用之步驟。亦即，形成肖特基障壁二 極體SBm之全部步驟歸屬於與上述3種電晶體之形成步驟 的任何一個同一個步驟。 本第一種實施形態所例示之半導體装置的製造方法，使 用圖14〜圖29依序作說明。圖14〜圖29顯示在半導體基板i 中形成數個元件之主面81側的重要部分剖面圖。 首先’在半導體基板i之主面81上，形成用於形成元件 之區域。如圖14所示，纟半導體基之主面81上形成絕 緣膜3。絕緣膜3如為將氧切（Si〇x)作為主體之膜與氣化 石夕（SiNx)作為主體之膜的疊層膜等。此時之絕緣膜3係底層 132199.doc •27- 200917498 以乳化矽為主體之膜，如蘚 糟由熱虱化法等而形成。上層係 以氮化矽為主體之膜， 、 °藉由化學氣相生長（CVD: C— VaP〇rDepositi〇n)法等而形成。在以下詳細作說 明’而圖14所示之步驟階 /诹卩自玟，由於除去了上層之以氮化矽 為主體的膜，因此在此無圖示。 其後，藉由實施光抗钱膜（無圖示）塗布、經由遮罩圖案 曝光及顯像之一連串光微爭+ T疋儆〜步驟，而在光抗蝕膜上形成 望之圖案。此時，欲將更精密之圖案正確地加工時等，亦 可在光抗I虫膜之下塗布摇在#吨^ a 咕 布％為所明BARC(底層防反射塗布） #之防反射劑。藉此，可防 丨方止曝先之先在階差部等散射 (:_)，而進行更正確之圖案顯像。以後，關於 ㈣亦同。藉由以上之步驟，而在半導體基板1之主面S1 /成加工成希望之圖案的光抗钮膜，成為在其開口部形 =於主面81之絕緣膜3露出的形狀。另外，使用上述議C 情況下，係在開口部露出barc 均省略該記述。 、要未特別說明， 其次，將圖案化之光抗！虫膜作為餘刻遮罩，而在露出於 開口部之絕緣膜3及其下之半導體基板1上實施各向里性姓 藉此，在半導體基W之主面S1上形成淺溝部ST。宜 :，如藉由《灰化法等灰化除去光抗餘膜，而「4 所示之構造。 繼續，如圖15所示，以埋入淺溝部8丁之方式，而在 ::板1之主面S1上形成以氧切為主體之絕緣㈣。絕 緣魏如係藉由乾式熱氧化法等在淺溝部ST<表面堆 132199.doc -28- 200917498 乙酯）及臭氧 為基底之薄氧化矽臈後，藉由將TE〇s(原矽酸 (〇3)作為原料之CVD法等而形成者。 在絕緣膜2L上，如藉由化學機械研磨(cMp: Mechanic PoHshing)法等’從半導體基板丨之主 其後，
Chemical 面si側實絲面研磨，後退至由氮切等構成之絕緣膜3 的程度。藉此’形成以氧化矽等構成之絕緣膜乩埋入淺溝 部ST的STI型之分離部2。
藉由以上之步驟而在半導體基板1之主面S1上規定被上 述分離部2絕緣分離之數個元件區域_。而後，在該數個 元件區域act中形成各種半導體元件。本第一種實施形態所 例示之半導體裝置中’係在此等數個元件區域-中形成數 個電晶體及肖特基障壁二極體等。以下顯示在數個元件區 域act中之低耐壓電晶體區域（第一區域）RLF中形成低耐壓 電晶體（第一場效電晶體）（圖23〜圖29中之符號〇1〇，在中 耐壓電晶體區域（第二區域）RMF中形成中耐壓電晶體（第二 場效電晶體）（圖23〜圖29中之符號，在高耐壓電晶體區 域（第三區域）RHF中形成高耐壓電晶體（第三場效電晶 體）（圖23〜圖29中之符號QH)，在二極體區域（第四區 域）RSBD形成肖特基障壁二極體（圖24〜圖29中之符號 SBD1)的步驟。 本第一種實施形態中例示之半導體裝置的製造步驟，係 顯示在二極體區域RSBD中同樣地適用實施於各電晶體區 域RLF ’ RMF ’ RHF的電晶體形成步驟之任何一個，而形 成圖1 0中例示之構造的肖特基障壁二極體SBD1的步驟 132199.doc -29- 200917498 者。因此，以下係將形成於二極體區域RSBD之構成要素 的製造步驟與圖1〇中例示之肖特基障壁二極體SBD1的構 成要素對比作說明。此外’由於形成之肖特基障壁二極體 SBD1的構造與在上述使用圖1〇而說明之構造相同，因 此’在此省略形成於製造步驟中之構造的詳細說明。 如圖1 6所示’在高耐壓電晶體區域rhf中 〜yu ΊΤ ΙΞΕ 域act中的一部分形成ρ型之半導體區域的高耐壓用ρ井（電 晶體形成用第五井區域）pwl。在此，首先藉由光微影法 等，將開口欲形成高耐壓用p井pwl之區域的光抗敍膜等形 成於半導體基板1之主面81上（無圖示）。其後，使用離子 佈植法#，以希望之能及劑量從半導體基板!之主面以側 t植如由娜子等之⑽元素構成的雜f離子。此時之劑 量與決定該半導體區域中之載體濃度的雜質濃度有關。繼 續，除去光抗敍膜’在惰性氣體氣氛中，以希望之時間實 施加熱至希望溫度之稱為所謂退火處理的熱處理。藉此， Ο _用?井PwH廣散至希望之深度。此時，同時被佈植之 雜質進入結晶位置㈣而成為受體離子，並成為可產生成 為載體之電洞的狀能（祜、壬彳 盘#一 化)。如活化率係1時，雜質濃度 _ 以後形成Ρ型半導體區域之步 驟’只要未事先說明均同。 本第一種實施形態中， n«J ^ ^ i# ^ 阿才壓用P井PW1之雜質濃度為比 P型之+導體基板1高者。 本第一種實施形態中， ^ , ^ α 精田在咼耐壓電晶體區域RHF中 形成鬲耐壓用Ρ井Pwl之步驟， 驟同時在二極體區域RSBD中 132199.doc '30- 200917498 形成P型基板供電區域（第四半導體區域）psa。 其後’在形成於半導體基板1之主面81上的數個元件區 域act中’在低耐壓電晶體區域RLF及中耐壓電晶體區域 RMF的全體中形成n型半導體區域之元件用〇井（元件形成 用井區域）dnw。此外，同樣地，在高耐壓電晶體區域rhf 中之上述高耐壓用p井pwl以外的區域之一部分，形成η型 之半導體區域的高耐壓用11井（電晶體形成用第六井區 域）nwl。上述元件用η井dnw與高耐壓用11井nwl亦可由不 同之步驟形成，亦可由同一步驟形成。在此，n型半導體 區域之形成與上述說明之由高耐壓用卩井口界丨所代表之Ρ型 半導體區域的形成方法相同。亦即，係將藉由光微影法等 而形成於半導體基板丨之主面S1上的具有希望之開口圖案 的光抗蝕膜作為離子佈植遮罩，藉由離子佈植法等，佈植 如由磷離子或砷離子等V族元素構成之雜質離子，藉由實 她退火處理使其擴散及活化，而形成希望之擴散深度及載 體濃度的η型半導體區域。以後，形成η型半導體區域之步 驟只要未事先說明均同。 在此，上述係說明高耐壓用卩井口⑺丨比元件用η井dnw及 同耐壓用η井nwl先形成，不過並非限於此者，亦可將後者 以之河的步驟形成此外，亦可依兩者所希望之擴散深度 及載體濃度等的條件’而同時進行退火處理步驟。 本第—種實施形態中’元件用η井dnw及高耐壓用_ nwl之雜質濃度係與上述高耐壓用卩井㈣之雜質濃度相同 程度’且為比半導體基板1高者。 132199.doc 200917498 本第一種實施形態中，係藉由在低耐壓電晶體區域RLF 及中耐壓電晶體區域RMF中形成元件用η井dnw之步驟，或 是在尚财壓電晶體區域RHF中形成高耐壓用η井nw 1之步驟 的任何一方，或是此等兩者’同時在二極體區域RSBD中 形成η井區域（第一井區域）win者。 其次，如圖1 7所示，在中耐壓電晶體區域RMF中之包含 於元件用η井dnw的數個元件區域act中的一部分，形成n型 半導體區域之中耐壓用η井（電晶體形成用第四井區 域）nw2。此外，同樣地在高耐壓電晶體區域RHF中之高耐 壓用P井pwl的一部分形成n型半導體區域之高耐壓用n型源 極/汲極（第五源極/汲極區域）nSDH。上述中耐壓用η井 與高耐壓用η型源極/汲極nSDH亦可以不同之步驟形成，亦 可以同一步驟形成。在此，高耐壓用η型源極/汲極nSDH成 為擔任在以後形成之電晶體中放出載體至通道，或是從通 道吸收載體之角色的所謂源極/沒極區域。 本第一種實施形態中，中耐壓用n井nw2及高耐壓用nS 源極/汲極nSDH之雜質濃度為比元件用11井加〜、高耐壓用 η井nwl及n井區域wln之雜質濃度高者。 本第—種實施形態中，係藉由形成中耐壓用11井11界2之步 驟，或是形成高耐壓用n型源極/汲極nSDH之步驟的任何一 方，或此等兩者，同時在二極體區域RSBD中形成n型陰極 區域（第—半導體區域）nCal者。 其後，在高耐壓電晶體區域RHF中之高耐壓用11井11〜1的 P刀形成p型半導體區域之高耐壓用p型源極/汲極（第六 132199.doc -32- 200917498 源極/ >及極區域）pSDH。在此，高财壓用p型源極/汲極 pSDH成為擔任在以後形成之電晶體中放出載體至通道， 或是從通道吸收載體之角色的所謂源極/汲極區域。 本第一種實施形態中，高耐壓用p型源極/汲極pSDH之 雜質濃度為比高耐壓用P井pwl及P型基板供電區域pSa之雜 質濃度面者。 此外，本第一種實施形態中，如上述使用圖丨0之說明， 〇 係將肖特基障壁二極體SBD1對基板之供電部作為雜質濃 度不同之2層p型半導體區域的情況。在此，第二層之p型 基板供電區域（第四半導體區域）psb係雜質濃度比在圖16中 說明之本第一種實施形態的製造步驟中，已經形成之第一 層的P型基板供電區域psa高者。因此，本第一種實施形態 中，為藉由形成高耐壓用p型源極/汲極pSDH之步驟，同時 在二極體區域rSBD中形成p型基板供電區域psb者。 其次，如圖1 8所示，在高耐壓電晶體區域RHF中之高耐 〇 壓用卩井口从1的一部分形成η型高耐壓用閘極絕緣膜（第五閘 極絕緣臈）GIHn。此外，在高耐壓電晶體區域RHF中之高 耐壓用η井nwl的一部分形成？型高耐壓用閘極絕緣膜（第六 開極絕緣膜）GIHp。 在此，η型高耐壓用閘極絕緣膜GIHn&p型高耐壓用閘 極絕緣膜GIHp如為依序適用熱氧化法與TE〇s_CVD法所形 成之以氧化矽為主體的絕緣臈。此外’其圖案化加工時，y 為使用通常之光微影法等者。另外，形成於高耐壓電晶體 區域RHF之上述2種閘極絕緣膜GIHn，GIHp只要是要求之 i32J99.doc •33· 200917498 膜質及膜厚相同’亦可同時形成膜，並同時圖案化。 其後’在t耐屢電晶體區域_中之元件用_—的上 述中耐麼用η井㈣2以外的區域之一部》，形成_半導體 區域之中耐㈣p井(電晶體形成用第三井區域)pw2。 本第一種實施形態中，巾紛厭田. ^ 中耐壓用卩井]3你2之雜質濃度係盥 中㈣用η井nw2相同程度，且比元件用η井_、高耐壓 用η井nwl&n井區域wln之雜質濃度高者。 其次，如圖19所示，在低耐麼電晶體區域rlf中之包含 於元件用η井dnw之數個元件區域⑽中的—部分形細型半 導體區域之低耐壓用n井(電晶體形成用第二井區域細3。 本第-種實施形態中，低耐壓用。井…之雜質濃度為比中 耐壓用η井nw2的雜質濃度高者。 本第一種實施形態中，係藉由形成低耐壓用11井nw3之步 驟，同時在二極體區域rSBD形成„型陰極導通區域（第三 半導體區域）nCb者。 此外，在低耐壓電晶體區域RLF中之包含於元件用η井 dnw的數個元件區域act中，在未形成上述之低耐壓用11井 nw3的區域之一部分’形成p型半導體區域之低耐壓用p井 (電晶體形成用第一井區域）pW3。本第—種實施形態中， 低对壓用p井pw3之雜質濃度為與中耐壓用卩井卩界〗之雜質 濃度相同程度或比其高者。 在此’低耐壓電晶體區域RLF中之上述低耐壓用n井nw3 及二極體區域RSBD中之上述η型陰極導通區域ncb，與低 而才壓電晶體區域RLF中之上述低财壓用p井pW3，亦可先形 132199.doc -34· 200917498 成^何㈤。此外，依兩者希望之擴散深度及載體濃度等 之條件，亦可與退火處理步驟同時進行。 其次，如圖20所示，在中耐壓電晶體區域rmf中之中耐 壓用P井PW2的一部分形成_中耐壓用閘極絕緣膜（第三閑 極絕緣膜）GIMn。此外，在中耐壓電晶體區域卿中之中 耐塵用η井nw2的-部分形成？型中耐壓用閘極絕緣膜（第四 . 閘極絕緣膜）㈣P。此外，在低耐壓電晶體區域RLF中之 p 低耐廢用卩井PW3之一部分形成㈣低耐壓用閘極絕緣膜（第 一閘極絕緣膜）GILn。此外，在低耐壓電晶體區域rlf中 ^低耐壓用！1井請3的一部分形成p型低财壓帛閘極絕緣膜 (第一閘極絕緣膜）GJLp。 在此，上述閘極絕緣膜GIMn，GIMp，GILn ’ GiLp如為 依序適用熱氧化法與TE〇s_CVD法所形成之以氧化矽為主 體的絕緣膜。此等如上述亦可藉由不同之步驟形成，依條 件亦可以同一步驟形成。 U 其後，在半導體基板1之主面si的全面形成導體膜E1。 在此，如藉由CVD法等形成以多結晶（p〇ly)矽為主體之 膜。其後，如以藉由光微影法等而圖案化之光抗蝕膜覆蓋 • 導體膜E1，並藉由離子佈植法等而在希望之區域實施希望 . 之摻雜。藉此，在所形成之導體膜E1中，如在低耐壓電晶 體區域尺^上與中耐壓電晶體區域RMF上之間，如使電阻 率等之特性彼此不同。 其-人，如圖2 1所示，如藉由光微影法及各向異性蝕刻法 等將導體臈E1圖案化。此時，在各電晶體區域rlf， 132I99.doc -35- 200917498 RMF，RHF中，加工成希望之閘極電極形狀。此外，在二 極體區域RSBD中，於光微影時不保留光抗蝕膜，而藉由 Ί虫刻則面’在該·一極體區域R S B D中不保留導體膜e 1者。 如以上所述’在高耐壓電晶體區域RHF中之高耐壓用p 井pwl的上部形成n型高耐壓用閘極電極（第五閘極電 極）GEHn，並在該高耐壓用11井11^¥1的上部形成p型高耐壓 . 用閘極電極（第六閘極電極）GEHp。此外，在中耐壓電晶體 、 區域RMF中之中耐壓用p井pW2的上部形成n型中耐壓用閘 極電極（第三閘極電極）GEMn，在該中耐壓用η井nw2之上 部形成p型中耐壓用閘極電極（第四閘極電極）GEMp。此 外，在低耐壓電晶體區域rLF中之低耐壓用p井pw3之上部 形成η型低耐壓用閘極電極（第一閘極電極）GELn，在該低 耐壓用η井nw3之上部形成p型低耐壓用閘極電極（第二閘極 電極）GELp。此等，通常藉由光微影法及各向異性蝕刻法 等而成批加工形成。 〇 其後，在低耐壓電晶體區域RLF及中耐壓電晶體區域 RMF中，在位於上述所形成之各閘極電極GELp，GELn， GEMp，GEMn的側方下部之各井體3，pw3，㈣，pw2(分 別正對應），如藉由離子佈植法等，而形成希望之極性、 #望之#質濃度的+ 1體區域。具體而f ’係在低耐壓用 η井nw3中形成低耐壓用p型延伸區域，在低耐壓用p井 PW3中形成低耐壓用η型延伸區域，在中耐壓η井中 形成中耐壓用P型延伸區域pxM，在中耐壓p井pw2中形成 中耐壓用η型延伸區域ηχΜ。 132199.doc -36- 200917498 上述各延伸區域pxL，nxL，PxM，ηχΜ在分別歸屬之各 電晶體中’係佈植載體於通道之所謂延伸區域，且成為決 定電晶體之特性的一個因素。因& ’藉由歸屬之電晶體被 要求的特性’來決定與井之接合深度及雜質濃度等。定性 而言，係比之後詳細說明之源極/汲極區域（圖23〜圖29中之 符號pSDL ’ nSDL ’ pSDM ’ nSDM)低的雜質濃度。 Ο
其次’如圖22所示，以t蓋半導體基板1之主面si的方 式形成絕緣膜4。在此，絕緣臈4如為以藉由丁e〇s_cvd法 等所形成之氧化矽作為主體的絕緣膜等。 其後，如圖23所示，對絕緣膜4從半導體基板丨之主面Sl 側，全面地實施蝕刻（回蝕p藉此，在突出於半導體基板工 之主面S1的各閘極電極GELp ’ GELn，GEMp，， GEHp，GEHn之側壁形成由絕緣膜4構成之侧壁間隔物 SP。 其次’在形成於上述各閘極電極GELp，GELn，GEMp， GEMn之側壁間隔物SP的位於側方下部之各井謂3，pw3， nw2，Pw2(分別正對應）中，如藉由離子佈植法等，形成希 望之極性、希望之雜質濃度的半導體區域。具體而言，係 在低耐壓用η井nw3中形成低耐壓用p型源極/汲極（第二源 極/汲極區域）pSDL，在低耐壓用p井pw3中形成低耐壓用n 型源極/汲極（第一源極/汲極區域）nSDL，在中耐壓用口井 中形成中耐壓用ρ型源極/汲極（第四源極/汲極區 域）pSDM ’在中而t壓用p井pw2中形成中耐壓用η型源極/没 極（第三源極/汲極區域）nSDM ^此等成為擔任在之後形成 132199.doc •37- 200917498 pxM » nxM 色的所謂源 之電晶體中，經由上述各延伸區域px；L，ηχί， 而放出載體於通道，或是從通道吸收載體之角 極/>及極區域。 在此，相同極性之源極/汲極區域亦可以同一步驟形 成。如低耐壓用P型源極/汲極pSDL與中耐壓用P型源極/汲 極pSDM之組合，或是低耐壓用n型源極/汲極nSDL與中耐 壓用η型源極/汲極nSDM之組合亦可分別以同一步驟形 成。
此外，在高耐壓電晶體區域RHF中之位於各閘極電極 GEHp，GEHn的側方下部之各源極/沒極區域口犯^，nSDH 中，形成用於形成電性連接之雜質濃度較·高的半導體區域 時，亦可藉由上述步驟同時形成。具體而言，亦可藉由形 成低财壓用P型源極/汲極pSDL或中耐壓用p型源極/汲極 pSDM之任何一方或是此等兩者的步驟，而在高耐壓用p型 源極/汲極pSDH中形成p型半導體區域pH。此外，亦可藉 由形成低耐壓用η型源極/汲極nSDL或中耐壓用n型源極/汲 極nSDM之任何一方或是此等兩者的步驟，而在高耐壓用η 型源極/汲極nSDH中形成η型半導體區域ηΗ。 此外’本第一種實施形態中’低耐壓用ρ型源極/汲極 pSDL及中耐壓用ρ型源極/汲極區域pSDM的雜質濃度，為 比低耐壓用ρ型延伸區域pXL及中耐壓用ρ型延伸區域pxM 的雜質濃度高者。此外，低耐壓用η型源極/汲極nSDL及中 耐壓用η型源極/汲極區域nSDM之雜質濃度，為比低耐壓 用η型延伸區域nxL及中耐壓用n型延伸區域nxM之雜質濃 132199.doc -38 - 200917498 度高者。 本第種實施形態中，係藉由形成低耐麼用p型源極/沒 極pSDL之步驟或是形成中耐壓用p型源極/汲極pSDM之步 驟的任何-方或是此等兩者，而同時在二極體區域rsbd 中形成P型保護環區域（第二半導體區域）肫者。此外，同樣 地亦可在一極體區域RSBD中形成p型半導體區域pc。 此外，本第一種實施形態中，亦可藉由形成低对慶用η 型源極/汲極nSDL之步驟，或是形成十耐壓用η型源極/汲 極nSDM之步驟的任何一方或是此等兩者，同時在二極體 區域RSBD中形成n型半導體區域ηα。 藉由以上之步驟，而在各電晶體區域RLF，RMF , rhf 中形成耐壓不同之電晶體的基本結構。亦即，在低耐壓電 晶體區域RLF中形成2種低耐壓電晶體（第一場效電晶 體）QL，在中耐壓電晶體區域RMF中形成2種中耐壓電晶體 (第二場效電晶體），在高耐壓電晶體區域RHF中形成2 種尚耐壓電晶體（第三場效電晶體）QH。 特別是2種低耐壓電晶體qL係形成於低耐壓用p井pw3之 η通道型低耐壓電晶體（以下，簡稱為n型低耐壓電晶 體）QLn及形成於低耐壓用11井11从3之1)通道型低耐壓電晶體 (以下，簡稱為P型低耐壓電晶體）QLp，且各個動作耐壓係 1.5[V]。此外，2種中耐壓電晶體QM係形成於中耐壓用p井 pw2之η通道型中耐壓電晶體（以下簡稱為n型中耐壓電晶 體）QMn，及形成於中财壓用11井nw2i ρ通道型中耐壓電晶 體（以下簡稱為P型中耐壓電晶體）QMp，且各個動作耐壓係 132199.doc -39- 200917498 6.0[V]。此外，2種高耐壓電晶體卩^1係形成於高耐壓用p井 pwl之η通道型高耐壓電晶體（以下簡稱為n型高耐壓電晶 體）QHn及形成於高耐壓用11井11〜1之1)通道型高耐壓電晶體 (以下簡稱為p型高耐壓電晶體）QHp，且各個動作耐壓係 25.0[V]。 其次，如圖24所示，在各電晶體QL，QM，QHi各源極 / 汲極 nSDL，PSDL，nSDM，PSDM ’ nSDH，pSDH(以下， 全部表示為符號SD)及各閘極電極GELn，GELp，GEMn， GEMp，GEHn ’ GEHp(以下全部表示為符號GE)的表面形 成用於取得電性連接之接觸插塞時，以實現歐姆連接之方 式，而形成電阻值低之矽化物層（電性連接用導體膜）cs。 具體而言藉由以下所示之方法。 在使用圖23而說明之步驟後，對半導體基板丨之主面si 實施洗淨，並藉由藥劑處理等而除去藉此所形成之薄氧化 膜等此時，在半導體基板1之主面s 1中，在源極/汲極 L) SD閘極電極GE及二極體區域RSBD中之分離部2以外的 表面矽路出。其後，藉由濺鍍法等如將鈷膜等堆積於半導 體基板1之主面81上（無圖示P繼續，在上述狀態之半導 -- 體基板1上實施退火處理。在此，上述源極/汲極SD、閘極 . 電極GE及二極體區域RSBD中分離部2以外之表面，矽與 钻接觸，藉由上述之退火處理，而形成石夕與銘之化合物的 矽化鈷層。 女此幵y成之矽化姑層由於具有金屬級之低電阻值，且與 形成了石夕化始層之原來的石夕層電性連接，因此適合與如電 132199.doc 200917498 晶體專中之源極、閘極、汲極等的構成要素電性連接。如 上述，而如圖24所示地在各電晶體ql，qm，qh之源極/ 沒極SD及閘極電極GE上形成碎化物層cs。
此外，本第一種實施形態中，如上述，藉由在各電晶體 區域RLF，RMF，RHF中形成石夕化物層cs之步驟，同時在 二極體區域RSBD之半導體基板1的主面S1中，在未形成分 離部2的區域形成同樣之矽化物層cs。亦即，藉由該步驟 而形成了陽極導體膜（第一導體膜）EA、陰極導體膜（第二 導體膜）EC及基板供電用導體膜（第三導體膜）Es。特別 是，陽極導體膜EA與n型陰極區域nCal之電性連接成為肖 特基連接。在此，不㈣於在上述所示之全部區域形成同 -個石夕化物層es。此時，上述之藉㈣鍍法等堆積銘膜 時’不欲形㈣化物層cs之區域，如預先藉由光抗触膜等 覆蓋’以防切化，可選擇性地形成不形切化物層此 區域。 藉由以上之步驟， 基接合之肖特基障壁 電性連接於各個元件 的布線形成步驟。 在二極體區域RSBD中形成具有肖特 一極體SBD1的基本結構。以後，為 ，而構成具有希望功能之積體電路用 :圖25所不’在半導體基板1之主面S1上，如藉由CVD 緣^成如由氮切等構成之絕緣膜5。其後，以覆蓋絕 絕緣膜之方式’如^TE〇S_CVD：^f，形成遠比基底之 膜厚的如由氧切等構成之層間絕緣膜IP1。 其後’形成貫穿至希望之石夕化物層cs的接觸孔CH。具體 132199.doc 200917498 而& ，係藉由光微影法等形成以將形成接觸孔CH之區域 開口之方式而圖案化的光抗钱膜等。而後，藉由從半導體 基板1之主面S 1側實把各向異性蝕刻，而形成接觸孔。 此時，由氧化矽構成之層間絕緣膜Ιρι對於由氮化矽構 成之絕緣膜5的蝕刻速度不同。特別是以基底之絕緣膜5比 層間絕緣膜ΠΜ之蝕刻速度充分緩慢的條件實施上述之各 向異性蝕刻。藉此’實施用於形成接觸孔CH之蝕刻時， 在轴刻料基底之絕賴5的時點，㈣上㈣之進行停 止。其後，藉由改變成㈣氮切之條件實施處理，而持 續姓刻絕緣膜5。因此，在較厚m㈣IP1上實施餘 刻時’亦藉由過分㈣而穿切化物層es，結果不致對源 極/沒極SD造成損傷，而可自對準（Seif A1㈣地形成接觸 孔CH。 其-人，如圖26所示，藉由如由氮化欽（TiN)等構成之障 壁金屬6a覆蓋上述之接觸孔⑶内。在此，如藉由濺鍍法 及CVD等之組合’而形成障壁金屬6a。其次，以埋入接觸 孔CH之方式’而①成如由鎢等構成之導體膜。在此， 如藉由CVD法等而形成導體膜〜。其後，藉由從層間絕緣 膜IP1之上面以CMP法等實施研磨，而僅在接觸孔⑶内保 留障壁金屬6a及導體膜以，而除去其他。 藉由以上之步驟’可在各電晶體QL，QM，QH之源極/ 及極SD及閘極電極GE的表面，形成具有障壁金屬及導 體膜7a之電晶體用接觸插塞(布線用導電部)CPt。本第一種 實施形態係藉由形成電晶體用接觸插塞CPt之步驟， 132199.doc -42- 200917498 同時在二極體區域RSBD中形成分別具有障壁金屬6a及導 體膜7a之陽極接觸插塞（第一導電部）CPA、陰極接觸插塞 (第二導電部）CPC及基板供電接觸插塞（第三導電部）cps 者。 在此，以氮化鈦為主體之障壁金屬6a係防止以鎢為主體 之導體膜7a與矽之化學反應，及導體膜〜之電移等，此 外，與鎢為主體之導體膜7&及以氧化矽為主體之層間絕緣 膜IP1等的接著性優異者。基於上述之理由，以氮化鈦為 主體之障壁金屬6a係用於將各接觸插塞cpt，CPA，CPC， CPs形成如希望之形狀。 其次，為了形成希望之布線，而在層間絕緣膜Ip丨上， 如藉由濺鍍法等依序形成障壁金屬6b、導體膜8&、障壁金 屬补。在此，2層之障壁金屬讣相同，且為藉由與如上述 接觸插塞cPt，CPA，CPC’ CPs等具有之障壁金屬相同 目的、材料而形成者。此外，導體膜8a如為鋁與銅之合金 專為主體者。 ’ 其後’藉由光微影法及各向異性蝕刻法等，以加工成希 望之布線圖案的方式，形成具有2層障壁金屬讣及 8a的第—布線層Ml。 其次，如圖27所示，如以由TEOS-CVD法等形成之氧化 矽等構成的層間絕緣膜IP2覆蓋第一布線層Μι。其後，形 成電性連接於第一布線層M1之具有障壁金屬^及導體臈 ^的第—介層插塞VP1。構成障壁金屬6c及導體膜几之材 料及第—介層插塞VP1的形成方法等，如與使用上述圖％ 而說明之接觸插塞CPt，CPA，CPC，CPs相同。 132199.doc -43- 200917498 其後，精由與形成第一布線層Ml、層間絕緣膜IP2及第
一介層插塞VP1之步驟知m >止M 相冋之^驟，進一步形成上層之第 二布線層M2、層間絕緣膜IP3、第二介層插塞及第三 布線層M3等。如此，形士、> /成希望之布線構造，而形成要求 之特性的半導體裝置。 其次’如圖28所示’本第一種實施形態，，在最上之層 間絕緣臈ΠΜ上形成金屬電極则。該金屬電極細中，亦藉 由與各布線層M1〜M3等相同的材料構成。亦即，金屬電極 職藉由如以氣化欽為主體之障壁金屬等爽著如由銘 與銅之合金等構成的導體膜朴之構造。 在此，金屬電極ME最後露出於外部。目此，為了防止 構成主布線材料之導體膜8b的軟氧化性之紹藉由爾後之步
驟專而露出，而將卜藤备gAA 肝上層之障壁金屬6d形成較厚。如第一布 線曰1甲之上層的障壁金屬6b約為2〇[_]，則金屬電極 me中之上層的障壁金屬6d約為75[n叫。 其次，如圖29所示’以覆蓋金屬電極ME之方式，而形 成如由氧切及氮切#構叙料1賴⑼。在此，如/ 為藉由CVD法及TE0S.CVD法等而形成保護絕緣膜⑼。 其後’藉由光微影法及各向異性蝕刻法等形成金屬電極 ME露出之開口部膨在如此露出之金屬電極则中如形成 所謂引線接合或凸塊電極等。藉此，與外部電路及布線基 板或是搭載不同功能之積體電路的其他半導體晶片電性^ 接。 如以上所述’本第-種實施形態中，使用圖1〇而說明之 132I99.doc -44- 200917498 結構的肖特基障壁二極體SBD1，如使用圖14〜圖29之說 明，可藉由適用形成其構成LCD驅動器之多種場效電晶體 QL，QM，QH的步驟而形成。亦即，本第_種實施形態 中，說明其效果之肖特基障壁二極體SBm在將包含其基 本結構及布線構造的全部結構形成於半導體晶片上時，無 須導入特化成該肖特基障壁二極體SBm之新的步驟。因 此’可藉由與之前所述之半導體裝置的製造步驟同一步 驟’而在與LCD驅動器同一個半導體晶片上形成具有新的 效果之肖特基障壁二極體。在半導體裝置之製造步驟中導 入新的步驟，將造成良率降低及製造成本上昇，亦需要導 入新的檢查㈣，而< 為損害半導體裝置之可靠性的原 因。因此，藉由適用本第一種實施形態中例示之半導體裝 置的製造方法’結果可進一步提高半導體裝置之可靠性。 (第二種實施形態)上述第-種實施形態係顯示藉由在形 成於半導體晶片上之肖特基障壁二極體中，從肖特基接合 Ο 端部之P型保護環’物理性隔以距離而形成濃度高之η型陰 極區域，以提高對反方向電壓的耐壓之例。本第二種實施 形態係例示藉由以濃度低之ρ型半導體區域覆蓋ρ型保護環 之周邊，而隔離濃度高之η型陰極區域的構造 壁二極體。 # 本發明之第二種實施形態的半導體裝置，可發現希望之 =的LCD驅動器，係在同一個半導體晶片 效電晶料構成之積體電路與肖録障壁：極體者。 圖3〇係顯示形成於其半導體晶片内之肖特基障壁二極體 132199.doc •45- 200917498 SBD2的平面圖者。此外，圖3 1传。 Α 糸，..、貝不圖3 0之A3 - A3線的气 面圖者。以下’使用圖30、圖31詳細地說明本第二種實二 形態例示之肖特基_二極體SBD2的結構。在此，係與 上述第一種實施形態中使用圖9、岡,Λ二％。口 w /、 m y、圖1 〇而說明之構造的肖 特基障壁二極體SBD1作比較來說明。 本第二種實施形態中例示之肖特基障壁二極體§ b触 上述第-種實施形態之肖特基障壁二極體SBm比較，在: 井區域win内具有不同之結構，其以外相同。 在肖特基障壁二極體咖之,井區域win内，以一體地 包含η型陰極導通區域nCb及p型保護環區域四之方式，形 成有η型之Μ體區域的n型陰極區域（第—半導體區 域）nCa2。在此’ η型陰極區域nCa2與陽極導體膜μ肖特 基連接者，係肖特基障壁二極體8咖中之載體漂移至動 型陰極區域咖。其雜質濃度與上述第—種實施形態㈣ 不之肖特基障壁二極體SBD1中的n型陰極區域心相同程 度0 再者，於肖特基障壁二極體_2之〇井區域_内，以 包含p型保護環區域pg之周圍的方式，形成有p型之半導體 區域的低濃度P井區域(第二井區域)w2p。低漢度p井區域 %之雜質濃度為ttp型保護環區域叩之雜質濃度低者。亦 即，低濃度p井區域w2p隔離形成於陽極導體膜以之端部 的P型保護環區域pg與雜f濃度高之㈣陰極區域心2。 乂上之、’’σ構在本第：種實施形態例示之肖特基障壁二極 體SBD2中’與上述第一種實施形態所例示之肖特基障壁 132199.doc -46- 200917498 二極體SBD1不同。其他結構與使用圊9、圖1()而說明之上 述第-種實施形態尹的肖特基障壁二極體8则相同，因 此在此省略說明。 此外’關於本第二種實施形態中例示之以上結構的肖特 : 基障壁二極體⑽⑺，將彙整各半導體區域之平面尺寸及 $度尺寸之-例者顯示於W3h半導體基板】之平面方向 . 的尺寸中，代表性部位之一例係陰極區域寬％以=1.5 ζ'\ [μΠ1]，陰極電極寬 WCb=0.86bm]，保護環寬 Wga=〇 32 [_ ’低漠度保護環寬Wgb=〇.4[_，保護環間距離心= 5㈣’保護環/陰極間距離Lgc=2 68_]，陰極/供電部間 距離LcS=2.2bm] ’井/供電間距離Lws=231[_。此外， 半導體基板1之深度方向的尺寸中代表性部位之一例係井 深度Dw，m]，供電部深度Ds吐，陰極深度 DCa 0.8[μηι]，分離部深度Dst=〇 35[叫]，保護環深度 Dga=0.25[_，低濃度保護環深度_=〇 8[㈣。 〇 本第二種實施形態中，藉由形成上述結構之肖特基障壁 -極體SBD2可期待以下之效果。肖特基障壁二極體SBD2 中藉由將載體漂移之n型陰極區域nCa2形成高雜質濃度， 可確保正方向電流’亦即可保持正方向特性。此外，藉由 ' 在P型保濩ί哀之周圍形成低雜質濃度之低濃度p井區域 Ρ即使藉由反方向電壓而電場集中，與η型陰極區域 nCa2之ρη接合中的耗盡層在低濃度ρ井區域〜邛中更緩慢 地擴大。因此，耗盡層中之電場對反方向電壓的變化缓 慢’可使擊穿電壓提高。 132199.doc -47- 200917498 本發明人實際地評估太笛_级虚〃 __ 本第一種實把形態所例示之肖特基 障壁二極體SBD2的雷4主ω· 電特性。圖3 3顯示正方向特性，圖3 4 顯示反方向特性。圖φ冰女Λ 士 圖干，大灰色表示之曲線群係表示本發明 人檢4之肖特基障壁二極體SBDa，沾⑽的該特性者，且 係為了作比k而同時記載。註記方法與上述第—種實施形 〜中之圖12目13相同。不過，本第二種實施形態所例示 之構造的宵特基障壁二極 ex2，且以黑實線表示。 體SBD2之特性中，係註記符號
如圖33所不’正方向特性中，如電壓Va=0.3[V]時，可 獲得電流㈣.0χ10-5[Α]程度之值。如此，上昇之特性為 與本發明人檢討之肖特基障壁二極體⑽以之特性的相同 的特性’且為良好之低電阻特性。另彳，未發現本發明人 檢討之其他肖特基障壁二極體SBDb之高上昇電壓、高電 阻特性 之提高η型陰極 此係電特性令特別有助於電流值 區域nCa2的雜質濃度者產生之效果。 此外，如圖34所示，反方向特性中，從電壓Va=i75[v] 附近擊穿現象顯著。這表示本發明人檢討之2種肖特基障 壁二極體SBDa’ SBDb間的特性者。換言之，雖無法：得 將陰極區域全部予以低濃度化之肖特基障壁二極體咖匕 程度的高耐壓特性，不過比之前例示之構造的肖特基障壁 二極體SBDa實現了提高2〜2.5[V]程度的擊穿電壓。 土 亦即，本第二種實施形態所例示之結構的肖特基障壁二 極體SBD2中，可獲得在將正方向電流保持大之值的狀熊 下，使擊穿電壓提高2〜2.5[V]程度的如上述所期待之效 132199.doc •48- 200917498 果。因此’可形成對實際使用耐壓13[V]具有4〜4.5[V]之餘 量的肖特基障壁二極體SBD2，可提高篩選時之施加電 ^ 、,、σ果精由使用本弟二種實施形態所例示之結構的肖 特基障壁二極體SBD2，可提高半導體裝置之可靠性。 其次，例示本第二種實施形態所例示之肖特基障壁二極 體SBD2形成於半導體基板丨上的方法。與上述第一種實施 幵y態同樣地，本第二種實施形態例示之肖特基障壁二極體 SBD2中，亦將LCD驅動器形成於與形成之多種元件同一 個半導體晶片_L。特別是藉由與形成耐壓不同之數種電晶 體的步驟同一個步驟，同時亦形成肖特基障壁二極體 SBD2。亦即，形成肖特基障壁二極體SBD2之全部步驟歸 屬於與上述電晶體之形成步驟的任何—個同一的步驟。 本第二種實施形態例示之半導體裝置的製造方法，使用 圖35〜圖37依序作說明。在此，許多步驟與在上述第一種 實施形態中使用圖14〜圖29而說明之半導體裝置的製造方 法相同。因此，本第二種實施形態中特別說明形成肖特基 障壁二極體SBD2特有之構成要素的步驟，關於與上述第 一種實施形態同樣之其他步驟，只要不作特別說明者係省 略詳細之說明。 首先，藉由與上述第一種實施形態中，使用圖14〜圖16 而說明之步驟相同的步驟，形成圖16所示之構造。亦即， 在半導體基板i之主面上形成分離部2，在各電晶體區域 RLF，RMF ’ RHF中形成元件用#dnw、高耐壓用n井 nwl、及高财壓用卩井一 ’並在二極體區域r咖中形成口 132199.doc •49- 200917498 井&域w 1 η、p型基板供電區域p s a β 其次，如圖3 5所示，藉由與使用圖1 7而說明之步驟相同 的步驟形成中耐壓用η井nw2、高耐壓用η型源極/汲極 nSDH及高耐壓用ρ型源極/汲極pSDH。此外，藉由形成高 耐壓用p型源極/汲極pSDH之步驟，同時在二極體區域 RSBD中形成ρ型基板供電區域…!^。 此時，本第二種實施形態中，係藉由形成中耐壓用η井 nw2之步驟’或是形成高耐壓用η型源極/没極nSDH之步驟 的任何一方或此等兩者，同時在二極體區域rsbd中形成η 型陰極區域（第一半導體區域）nCa2者。 在此’ η型陰極區域nca2之雜質濃度為比η井區域win之 雜質濃度高者。此因，與η型陰極區域nCa2同時形成之中 耐壓用η井nw2或是高耐壓用η型源極/汲極nsDH的雜質濃 度比與η井區域win同時形成之元件用^井dnw高。亦即， 無須另外步驟，藉由與既有之形成電晶體的步驟同一個步 驟，而形成肖特基障壁二極體SBD2時，n型陰極區域nCa2 之雜質濃度比η井區域win高。 其次，如圖36所示，藉由與使用圖18而說明之步驟相同 的步驟，形成η型高耐壓用閘極絕緣膜GIHn、p型高耐壓用 閘極絕緣膜GIHp及中耐壓用卩井pw2。 此時，本第二種實施形態中，係藉由形成中耐壓用ρ井
Pw2之步驟’同時在二極體區域RSBD中形成低濃度ρ井區 域（第二井區域）w2p者。 在此，於本第二種實施形態中’從以希望之尺寸形成低 132199.doc -50- 200917498 濃度P井區域W2p之觀點，該低濃度P井區域w2p之雜質濃 度須與η型陰極區域nCa2之雜質濃度相同程度。此因製造 步驟中頻繁地進行退火處理時，若低濃度p井區域w2p與η 型陰極區域nCa2之雜質濃度接近時，則卯接合之邊界位置 ㈣困難。因此’為雜質濃度接近之各擴散層時，尺寸精 ' 度提高。 : 從此種觀點，與n型陰極區域nCa2同時形成之中耐壓用n 〇 井11〜2或是高耐壓用η型源極/汲極nSDH，以及與低濃度ρ 井區域w2p同時形成之中耐壓用p#pw2，亦始終係相同程 度之雜質濃度’且滿足要求。在此，中耐壓用p井基於 元件分離之目的而形成於元件用11井（11^内’因此前者一定 成為高濃度。因此，本第二種實施形態中，與中耐壓用p 井pw2同時形成之低濃度p井區域w2p以及相同程度之雜質 濃度的η型陰極區域nCa2之雜質濃度，比與元件用1^井加研 同時形成之η井區域win高。 〇 後續之步驟係藉由實施與上述第-種實施形態中使用圖 19〜圖29而說明之方法相同的步驟，而形成本第二種實施 形態中之圖37所示構造的半導體裝置。具體而言，係在半 - 導體基板1之主面S 1上，形成低耐壓電晶體QL、中耐壓電 晶體QM及高耐壓電晶體QH。而後，在同一個半導體基板 1之主面s 1上，形成本第二種實施形態中使用圖31而說明 之構造的肖特基障壁二極體SBD2 ^進一步形成如由第一 布線層Ml、第一介層插塞νρι及層間絕緣膜Ip2等構成之 多層布線層。 132199.doc •51 - 200917498 如以上所逆，士哲-〜由 a…社丄
障壁一極體SBD1比較而不同之結構的^ 比較而不同之結構的η型陰極區域11(^2及 明之結構的） 效電晶體QL 1上。此時， 體SBD2中，月 低濃度ρ井區域w2p，無須導入新的步驟即可形成。因此， 採用本第二種實施形態所例示之半導體裝置的製造方法 時’不致發生良率降低、製造成本上昇及導人新的檢查步 驟。結果可使半導體裝置之可靠性進一步提高。 本第二種實施形態中，按照上述使用圖36之說明，二極 體區域RSBD中之低;農度ρ井區域w2p係藉由與中_壓電晶 體區域RMF中之中耐壓用Mpw2[S] 一個步驟而同時形成 者。但是其亦可與下述所示之另外步驟同時形成。 使用圖35而說明之結構之前為同時形成者。繼續，使用 圖36而說明之步驟係與中耐壓用p井pw2同時地形成低濃度 ρ井區域w2p，不過本第二種實施形態之變形例中，如圖3 8 所示，不在二極體區域RSBD中形成任何半導體區域。 繼續，如圖39所示，II由與上述第一種實施形態中使用 圖19而說明之步驟相同的步驟，而在低耐壓電晶體區域 RLF中形成低耐壓用11井11以3及低耐壓用ρ井pw3。此時，本 第二種實施形態之變形例中，係藉由形成低财壓用ρ井 之步驟，同時在二極體區域RSBD中形成低濃度ρ井區域 (第一井區域）W3P。在此，本第二種實施形態之變形例 132199.doc -52- 200917498 中’圖39所tf之低濃度p井區域w3p之雜質濃度係與上述第 一種實施形態中圖36所示之低濃度p井區域w2p之雜質濃度 相同程度或是比其高。此外，前述以外之結構相同。 其後之步驟，藉由實施與本第二種實施形態之前例示之 半導體裝置相同的步驟’而形成與圖37所示者相同的構 造〇 如以上所述，本第二種實施形態中使用圖31而說明之結 構的肖特基障壁三極體咖2中，低濃度p井區域一亦可 以與低耐壓用P井pw3同一個步驟而形成低濃度p井區域 吻。藉此，無須新增製造步驟，即可使包圍p型保護環區 域pg之低;辰度p井區域W2p，W3p之濃度變化。 本發明人評估藉由本第二種實施形態之變形例所形成之 肖特基障壁二極體_2的電特性。圖4〇顯示正方向特 性’圖㈣示反方向特性。各特性之註記方法與上述顯示 電特性之圖（如圖12、圖13等）相同。不過本第二種實施形 態之變形例所示構造的肖特基障壁二極體sbd2之特性 中，係註記符號ex2b，並以黑實線表示。 ▲此等電特性不論正方向歧方向，均與本第二種實施形 態中使用圖3 3、圖3 4而顯示之肖輯其ρ 月特基障壁二極體沾的的 特性大致相同。進一步定量性而I在正方向特性中，電 壓Va=0.3[V]時之電流“吐〇x1〇.5[a]程度，反方 擊穿電壓約為17.5[V]。 如以上所述，即使藉由本第二種實施形態之變形例所示 的半導體裝置之製造方法，仍可獲 Γ獲侍與上述第一種實施形 132199.doc -53 - 200917498 ‘％相同之效果。因此，斑太铱 /、本第二種實施形態之前例示的半 導體裝置之製造方法回样丄丄 樣地’可使半導體裝置之可靠性提 高。 (第三種實施形態）上述第 種實施形態係例/丨、相 ty 在形成於半導體基板上夕、占姑# ^ 之为特基p早壁二極體中，於p型保 §蒦環與η型陽極區域之間，报#祕俯曲 八 < 间，形成雜質濃度低之區域，以緩 和反方向偏壓時之雷揚隹_ & & _ 电％集中的影響，維持正方向電流並使
反方向耐壓提高的技術。太笙虫 ^ 本第二種實施形態係例示利用反 方向偏壓時之耗盡層的擔女，、仓 止 ,叩彍大，進一步有效地抑制反方向電 流之結構的肖特基障壁二極體。 本發明之第三種實施形態的半導體裝置，可發現希望之 功此的LCD驅動态’係在同一個半導體晶片中形成由數個 場效電晶體等構成之積體電路與肖特基障壁二極體者。 圖42係顯示形成於其半導體晶片内之肖特基障壁二極體 SBD3的平面圖者。此外，圖⑽顯示圖42之八4_仏線的剖 面圖者以下，使用圖42、圖43詳細地說明本第三種實施 形態所例不之宵特基障壁二極體SBD3的結構。在此，係 與上述第一種實施形態中使用圖1、圖2而說明之經本發明 人檢討之構造的肖特基障壁二極體犯〇3作比較來說明。 本第三種實施形態中例示之肖特基障壁二極體SBD3與 上述第一種實施形態中經本發明人檢討之肖特基障壁二極 體SBDa比車交，在p井區域（第一井區域）w &内具有不同之結 構’其以外相同。 首先，肖特基障壁二極體SBD3ip井區域w〗p及其中的 132199.doc -54- 200917498 型陰極區域nCa3 ’係與在本發明人檢討之肖特基障壁二極 體SB Da中使用圖2而說明之p井區域wlx及η型陰極區域 nCax相同的結構。 本第三種實施形態中，在肖特基障壁二極體SBD32p井 . 區域wlP内的η型陰極區域nCa3内，以包含p型保護環區域
Pg之周圍的方式，形成有p型之半導體區域的低濃度p井區 ' 域（第二井區域）w2P。低濃度P井區域w2p之雜質濃度為比p ρ 型保護環區域Pg之雜質濃度低者。亦即，低濃度p井區域 w2p隔離形成於陽極導體膜£入之端部的p型保護環區域μ 與雜質濃度高之η型陰極區域nca3。 以上之結構在本第三種實施形態例示之肖特基障壁二極 體SBD3中，與在上述第一種實施形態作為本發明人檢討 之例所顯示之肖特基障壁二極體SBDa不同。其他結構與 使用圊1、圖2而說明之肖特基障壁二極體SBDa相同，因 此在此省略說明。 〇 此外，關於本第二種實施形態中例示之以上結構的肖特 基P早壁二極體SBD3，將彙整各半導體區域之平面尺寸及 冰度尺寸之一例者顯示於圖44。半導體基板1之平面方向 的尺寸中，代表性部位之一例係陰極區域寬Way $ ㈣，陰極電極寬WCb=〇 86[_]，保護環寬Wga=〇 32 [㈣，低濃度保護環寬Wgb=G 4[μπι] M呆護環間距離 W十保護環/陰極間距離Lgc=2.68[_，陰極/供電部間 距離LCS=2.2[_] ’井/供電間距離LwS=2.31bm]。此外， 半導體基板1之深度方向的尺寸中代表性部位之一例係井 I32199.doc -55- 200917498 /木度Dw 5[μηι]，供電部深度Ds=i丨[_]，陰極深产 DCa=〇.8[_ ’分離部深度Ds㈣.35[_，保護環深; Dga=(^.25bm]，低濃度保護環深度Dgb=〇 8[μηι]。 本第一種實〜形_中’藉由形成上述結構之肖特基障辟 二極體動3可期待以下之效果。首先，藉由以包括p型: 護環區域Pg之方式形成低濃度p井區域_，而隔離高雜質 濃度之P型保護環區域j^n型陰極區域nCa3所造成之特性 提高與上述第二種實施形態中例示之效果相同。亦即，'因 為在藉由反方向電壓而電場集中之p型保護環區域叩周邊 存在雜質濃度低之低濃度p井區域w2p，耗盡層更加擴大， 所以可使電場集中緩和，並可使反方向偏壓時之擊穿電壓 提同^者，因為載體之導通路徑的n型陰極區域心3係 高雜質濃度，所以可保持正方向特性。 ϋ 除此之外，本第三種實施形態中，載體導通路徑之η型 陰極區域nCa3形成於ρ井區域wlp。再者，ρ井區域_中 形成有可供電之p型井供電區域(第四半導體區域)—I 型半導體區域pe、井供電用導體膜（第三導體膜如及井供 電接觸插塞（第三導電部）CPw。在此，肖特基障壁二極體 SBD3在動作狀態時，不取決於其偏壓方向，㈣區域_ 形成與陽極相同電位而供電。 該狀態下’考慮施加上述反方向電壓之情況時，除了包 含P型保護環區域之低濃^井區域w2p與η型陰極區域 心3之間的ρη接合係反錢之外，ρ井區域吻與η型陰極 區域心3間之ρη接合亦係反偏壓。因此，施加反方向電壓 I32I99.doc -56- 200917498 時’在η型陰極區域nCa3中’耗盡層係從低濃度p井區域 w2P”井區域_之兩方向擴大。在&，肖特基障壁二極 體咖3之載體輸送不取決於正反，而通過被低滚度ρ井區 域w2_p井區域wlp夾著的區域。因此，施加反方向電壓 時’如上❿，載體輸送路徑被耗盡層阻礙，可減低反方向 電流。 本發明人實際地評估本第三種實施形態所例示之肖特基 障壁二極體SBD3的電特性。圖45顯示正方向特性，圖^ 顯示反方向特性。目中淡灰色表示之曲線群係表示本發明 人檢討之肖特基障壁二極體SBDa，SBDb的該特性者，且 係為了作比較而同時記載。註記方法與上述第一種實施形 態中之圖12、圖13相同。不過，本第三種實施形態所例示 之構造的肖特基障壁二極體SBD3之特性中，係註記符號 ex3，且以黑實線表示。 如圖45所示，正方向特性中，如電壓Va=〇 3[v]時，可 獲得比電流Ia=l.〇xl(T5[A]稍微下降程度之值。再者，在 電壓Va=0.5[V]附近，對本發明人檢討之肖特基障壁二極 體SBDa之特性refl，成為低了 05位數程度的電流13值。但 是，未發現本發明人檢討之其他肖特基障壁二極體SBDb 之高上昇電壓、高電阻特性，而顯示良好之上昇特性。此 係電特性中特別有助於電流值之提高n型陰極區域nCa3的 雜質濃度者產生之效果。 此外，如圖46所示，反方向特性中，從電壓va=22.5[V] 附近擊穿現象顯著。這是與本發明人檢討之反方向耐壓最 132199.doc -57- 高的肖特基障壁二極體SBDb的擊穿電壓相同程度之值。 廷與之前例示構造的肖特基障壁二極體SBDa比較，實現 1提高7〜7.5[V]程度的擊穿電逐，而證實適用本第三種實 施形態中例示之上述結構的效果。 如以上所述，採用本第三種實施形態中例示之技術時， 可形成對實際使用㈣13[V]具有9〜95[v]之餘量的肖特基 障壁二極體SBD3 ’可進-步提高筛選時之施加電壓。結 果，可使半導體裝置之可靠性進一步提高。 ° 其次’例示本第三種實施形態所例示之肖特基障壁二極 體SBD3形成於半導縣板1±的方法。與上述第—、第二 種實把形態同樣地’本第三種實施形g例示之肖特基障壁
200917498 二極體SBD3中，亦將LCD驅動器形成於與形成之多種元 件同個半導體晶片上。特別是藉由與形成耐壓不同之數 種電晶體的步驟同-個步驟，同時亦形成肖特基障壁二極 體SBD3。亦即’形成肖特基障壁二極體咖]之全部步驟 歸屬於與上述電晶體之形成 凡7 1鄉的任何一個同一的步驟。 本弟二種實施形態例示之丰墓辦壯班n & ^ 牛導體裝置的製造方法，使用
圖47〜圖5〇依序作說明。尤U 卞況月在此，許多步驟與在上述第-種 實施形態中使用圖14〜圖29而句ΒΒ 4 Ρ、《 、 圃固U而5兒明之半導體裝置的製造方 法相同。因此，本第三種竇竑 裡貫知形態中特別說明形成肖特基 障壁二極體SBD3特有之構成|去&土 偁成要素的步驟，關於與上述第 一種實施形態同樣之其他步驟，〇 ^ /、要不作特別說明者係省 略詳細之說明。 首先’藉由與上述第一 種實施形態中 ，使用圖1 4、圖1 5 132199.doc -58- 200917498 而說明之步驟相同的步驟，形成圖15所示之構造。亦即， 在半導體基板1之主面上形成淺溝型之分離部2。 其-人，如圖47所不，藉由與使用圖16而說明之步驟相同 的步驟，而形成元件用n井dnw、高耐壓用η井nwl、及高 : 耐壓用#Pw1。此時，本第三種實施形態中，係藉由形成 尚耐壓用p井pwl之步驟，而同時在二極體區域RSBD中形 ' 成P井區域（第一井區域）wlp者。 (、 其-人，如圖4 8所示，藉由與使用圖17而說明之步驟相同 的步驟，形成中耐壓用n井nw2、高耐壓用n型源極/汲極 nSDH及高耐壓用ρ型源極/汲極pSDH。此外，藉由形成高 耐壓用p型源極/汲極pSDH之步驟，同時在二極體區域 RSBD中形成ρ型井供電區域（第四半導體區域）ρ,。ρ型井 供電區域P S W與圖1 7中之P型基板供電區域p s b同樣地形 成。 此時’本第二種實施形態中’係藉由形成中耐壓用η井 〇 nw2之步驟，或是形成高耐壓用η型源極/汲極nSDH之步驟 的任何一方或此等兩者，同時在二極體區域RSBD中形成n 型陰極區域（第一半導體區域）nCa3者。 其次’如圖49所示，藉由與使用圖18、圖19而說明之步 驟相同的步驟，形成n型高耐壓用閘極絕緣膜GIHn、ρ型高 耐壓用閘極絕緣膜GIHp、中耐壓用p井pw2、低耐壓用η井 nw3及低耐壓用ρ井pw3。 此時’本第三種實施形態中，係藉由形成中耐壓用ρ井 PW2之步驟，或是形成低耐壓用ρ井Pw3之步驟的任何一 132199.doc -59- 200917498 方，同時在二極體區域RSBD中形成低濃度p井區域（第二 井區域）w2p者。 後續之步驟係藉由實施與上述第一種實施形態中使用圖 20〜圖29而說明之方法相同的步驟，而形成本第三種實施 形態中之圖50所示構造的半導體裝置。具體而言，係在半 導體基板1之主面si上，形成低耐壓電晶體qL、中耐壓電 aa體QM及面耐壓電晶體qH。而後，在同一個半導體基板 ^% 1之主面S 1上，形成本第三種實施形態中使用圖43而說明 之構造的肖特基障壁二極體SBD3。進一步形成如由第一 布線層Ml、第一介層插塞vp丨及層間絕緣膜Ip2等構成之 多層布線層。 在此，本第三種實施形態中，將井供電用導體膜（第三 導體膜）Ew及井供電接觸插塞（第三導電部）cpw形成於二極 體區域RSBD之步驟，與上述第—種實施形態中，分別使 用圖24而說明之基板供電用導體膜Es及使用圖25、圖^而 y 說明之基板供電接觸插塞cps同樣地形成。 如以上所述，本第三種實施形態中，關於使用圖43而說 明之結構的肖特基障壁二極體SBD3，亦可藉由與其他場 效電曰曰體QL ’ QM，QH等同一個步驟而开）成於半導體基板 1上。此時，本第三種實施形態所例示之肖特基障壁二極 體SBD3中，關於與在上述第一種實施形態作為本發明人 檢討之例而顯示之肖特基障壁二極體SBDa比較而不同之 、、’σ構的低展度p井區域w2p，亦無須導人新的步驟即可形 成。因此，採用本第三種實施形態所例示之半導體裝置的 132199.doc •60· 200917498 製造方法時，不致發生良率降低、製造成本上昇及導入新 的檢查步驟。結果可使半導體裝置之可靠性進—步提高。 以上’係依據實施形態具體地說明本發明人之發明，不 過’本發明並非限定於前述實施形態者，在不脫離其要旨 之範圍内當然可作各種變更。 [產業上之可利用性] 本發明如可適用於需要構成液晶顯示器之驅動用積體電 路的半導體產業。 【圖式簡單說明】 圖1係本發明人檢討之半導體裝置的重要部分平面圖。 圖2係圖1所示之半導體裝置的a 1 _ a 1線的重要部分剖面 圖。 圖3係顯示圖丨所示之半導體裝置中各半導體區域的尺寸 之說明圖。 圖4係顯示本發明人檢討之半導體裝置的電特性中之正 方向電壓與電流之關係圖。 圖5係顯示本發明人檢討之半導體裝置的電特性中之反 方向電壓與電流之關係圖。 圖6係本發明人檢討之其他半導體裝置的重要部分剖面 圖。 圖7係顯示本發明人檢討之其他半導體裝置的電特性中 之正方向電壓與電流之關係圖。 圖8係顯示本發明人檢討之其他半導體裝置的電特性中 之反方向電壓與電流之關係圖。 132199.doc •61 · 200917498 平=本發明第-種實施形態之半導雜裝置的重要部分 面圖 圖10係圖9所示之半導體奘罢& <干等體裝置的A2_A2線的重要部分 剖 圖11係顯示圖9所示之半導體裝置中各半導體區域 寸之說明圖。 圖1 2係顯示本發明第—：^ "乃弟種實施形態之半導體裝置的電特
性中之正方向電壓與電流之關係圖。 圖1 3係顯示本發明笫—插智Ά m & & θ乐檀貢施形態之半導體裝置的電特 性中之反方向電壓與電流之關係圖。 圖14係本發明第一種實施形態之半導體裝置的製造步驟 中之重要部分剖面圖。 圖15係繼'續圖14之半導體裝£的製it步驟中之重要部分 别面圖。 圖16係繼續圖15之半導體裝置的製造步驟中之重要部分 剖面圖。 圖1 7係繼續圖1 6之半導體裝置的製造步驟中之重要部分 別面圖。 圖18係繼續圖17之半導體裝置的製造步驟中之重要部分 咅1J面圖。 圖1 9係繼續圖1 8之半導體裝置的製造步驟中之重要部分 剖面圖。 圖20係繼續圖19之半導體裝置的製造步驟中之重要部分 刹面圖。 132199.doc -62_ 200917498 圖2 1係繼續圖2〇之半導體裝置的製造步驟中之重要部分 剖面圖。 圖22係繼續圖21之半導體裝置的製造步驟中之重要部分 剖面圖。 圖23係繼續圖22之半導體裝置的製造步驟中之重要部分 剖面圖。 圖24係繼續圖23之半導體裝置的製造步驟中之重要部分 剖面圊。 圖25係繼續圖24之半導體裝置的製造步驟中之重要部八 剖面圖。 圖26係繼續圖25之半導體裝置的製造步驟中之重要部八 剖面圖。 圖27係繼續圖26之半導體裝置的製造步驟中 〜里要部分 剖面圖。 圖28係繼續圖27之半導體裝置的製造步驟中 τ又重要部分 剖面圖。 圖29係繼續圖28之半導體裝置的製造步驟中之重要部分 刹面圖。 乃 圖30係本發明其他實施形態之半導體裝置的重要部分平 面圖。 圖31係圖30所示之半導體裝置的A3-A3線的重要部分剖 面圖。 圖32係顯示圖30所示之半導體裝置中各半導體區域的尺 寸之說明圖。 J32199.doc -63- 200917498 圖33係顯示本發明第二種實施形態之半導體裝置的電特 性中之正方向電壓與電流之關係圖。 圖34係顯示本發明第二種實施形態之半導體裝置的電特 性中之反方向電壓與電流之關係圖。 圖35係本發明第二種實施形態之半導體裝置的製造步驟 中之重要部分剖面圖。 圖3 6係繼續圖3 5之,¾. ma ux 口之牛導體裝置的製造步驟中之重要部分 剖面圖。 β 圖3 7係繼續圖36之半導體裝置的製造步驟中之重 剖面圖。 丨刀 圖3 8係本發明第二種實施形態之變形例的半導體裝 製造步驟中的重要部分剖面圖。 圖39係繼續圖A1 之半導體裝置的製造步驟中之重要 剖面圖。 至胥4分 圖4 0係顯示太路日日笛_仏& 丰發月第一種實施形態之變形例 置之電特性ΦΜΤ： 士 导體敦 的方向電壓與電流之關係圖。 圖41係顯示本發明第二種實施形態之變形例的半導辨 置之電特^較方向電壓與電紅㈣圖。+導體聚 圖42係本發明第二錄杳 月弟—種實施形態之半導體裝置 平面圖。 J里要部分 圖43係圖42戶斤千 面圖。 “之切體裝置的从A4線的重要部分剖 =4係顯不圖4 2所示之半導體裝置中各半導 寸之說明圖。 的尺 132199.doc -64 - 200917498 圖45係顯示本發明第三種實施形態之半導體裝置的電特 性中之正方向電壓與電流之關係圖。 圖46係顯示本發明第三種實施形態之半導體裝置的電特 性中之反方向電壓與電流之關係圖。 圖47係本發明第三種實施形態之半導體裝置的製造步驟 中之重要部分剖面圖。 圖48係繼續圖47之半導體裝置的製造步驟中之重要部八 剖面圖。 圖49係繼續圖48之半導體裝置的製造步驟中之重要部八 剖面圖。 β 圖5 0係繼續圖49之半導體裝置的製造步驟中之重要部分 剖面圖。 【主要元件符號說明】 1 半導體基板 2 分離部 2L， 3〜5 絕緣膜 6a~6d 障壁金屬 7a，7b，8a, 8b 導體膜 act 數個元件區域 CH 接觸孔 CPA 陽極接觸插塞（第一導電部） CPC 陰極接觸插塞（第二導電部） CPs 基板供電接觸插塞（第三導 部） 132199.doc 65- 200917498 CPt 電晶體用接觸插塞（布線用導電 CPw 部） 井供電接觸插塞（第三導電部） cs 矽化物層（電性連接用導體膜） dnw 元件用η井（元件形成用井區域） El 導體膜 EA 陽極導體膜（第一導體膜） EC 陰極導體膜（第二導體膜） EH 開口部 Es 基板供電用導體膜（第三導體 膜） Ew 井供電用導體膜（第三導體膜） GEHn η型高耐壓用閘極電極（第五閘 極電極） GEHp ρ型高耐壓用閘極電極（第六閘 極電極） GELn η型低耐壓用閘極電極（第一閘 極電極） GELp ρ型低耐壓用閘極電極（第二閘 極電極） GEMn η型中耐壓用閘極電極（第三閘 極電極） GEMp ρ型中耐壓用閘極電極（第四閘 極電極） 132199.doc -66- 200917498 ζ ·-
GIHn n型向而t壓用 閘極絕緣膜） 間極絕緣膜(第五 GIHp GILn P型高财壓用 閘極絕緣臈） n型低耐壓用 閘極絕緣臈） 閑極絕緣骐(第六 閘極絕緣瞑（第— GILp Ρ型低耐壓用 閘極絕緣臈） 閘極絕緣膜（第二 GIMn η型中耐壓用 閘極絕緣膜） 閘極絕緣臈（第三 GIMp Ρ型中耐壓用 閘極絕緣膜） 閘極絕緣膜（第四 la 電流 IP1〜IP4 層間絕緣膜 IPt 保護絕緣膜 Ml 第一布線層 M2 第一布線層 M3 第三布線層 ME 金屬電極 nCal 〜nCa3 11型陰極區域（第一半導體區域） nCb η型陰極導通區域（第三半導體 區域） nCc η型半導體區域 nSDH 高耐壓用η型源極/汲極（第五源 132199.doc -67- 200917498 nSDL 極/汲極區域） 低耐壓用n型源極/汲極（第一源 極/汲極區域） nSDM 中耐壓用η型源極/汲極（第三源 極/汲極區域） ' nw 1 高耐壓用η井（電晶體形成用第 六井區域） nw2 中耐壓用η井（電晶體形成用第 \、 四井區域） nw3 低耐壓用η井（電晶體形成用第 二井區域） nxL 低耐壓用η型延伸區域 nxM 中耐壓用η型延伸區域 pc Ρ型半導體區域 pg Ρ型保護環區域（第二半導體區 u psa, psb 域） Ρ型基板供電區域（第四半導體 區域） pSDH 高耐壓用ρ型源極/汲極（第六源 極/汲極區域） pSDL 低耐壓用ρ型源極/汲極（第二源 極/>及極區域） pSDM 中而t壓用ρ型源極/沒極（第四源 極/汲極區域） 132199.doc -68- 200917498 psw P型井供電區域（第四半導體區 域） pw 1 高耐壓用p井（電晶體形成用第 五井區域） pw2 中耐壓用P井（電晶體形成用第 三井區域） pw3 低耐壓用P井（電晶體形成用第 一井區域） pxL 低耐壓用P型延伸區域 pxM 中耐壓用p型延伸區域 QH 兩财壓電晶體（第二場效電晶 體） QHn η型南对壓電晶體 QHp ρ型面耐壓電晶體 QL 低耐壓電晶體（第一場效電晶 體） QLn η型低对壓電晶體 QLp ρ型低耐壓電晶體 QM 中对壓電晶體（弟二場效電晶 體） QMn η型中耐壓電晶體 QMp ρ型中耐壓電晶體 RHF 兩而^壓電晶體區域（第二區域） RLF 低耐壓電晶體區域（第一區域） 132199.doc -69- 200917498 RMF 中耐壓電晶體區域（第二區域） RSBD 二極體區域（第四區域） S1 主面 SBDa, SBDb，SBD1〜 肖特基障壁二極體 SBD3 SP 側壁間隔物 ST 淺溝部
Va 電壓
VP1 VP2 VP3 win w 1 p w2p w3p 第一介層插塞 第二介層插塞 第三介層插塞 η井區域（第一井區域） ρ井區域（第一井區域） 低濃度Ρ井區域（第二井區域） 低濃度Ρ井區域（第二井區域）
132199.doc 70-

Claims (1)

  1. 200917498 、申請專利範圍： 1. 一種半導體裝置，其特徵為具有：(a)第一導電型之半導 體基板，·爾：導電型之第—井區域，其係形成於前述 半導體基板之主面’該第二導電型係與前述第一導電型 1 目反導電型’ ·⑷第二導電型之第-半導體區域，其係在 别述第-井區域内，形成於前述半導體基板之主面的一 J刀：⑷第導電型之第二半導體區域，其係在前述第 :井區域内’以環狀地包圍前述第—半導體區域之方 形成於前述半導體基板之主面；⑷第一導體膜，其 係以-體地覆蓋前述第一半導體區域與前述第二半導體 區域之方式’且以分別電性二 及前述第二半導體區域之方導體區域 成之方式，形成於前述半導體基板 Λ，⑺第-導電部，其係電性連接於前述第一導 體膜，（g)第二導電型之第三 -井區域内，隔以分離部而嫌二第在前述第 之外側;_二_，=:=半導體區域 r且電性連接於前述第三半導體區域之方式= 前述半導體基板之主面上；及⑴第二導電部，立= 連接於前述第二導體臈；前 /、係電性 -導體臈之電性連接係肖導體區域與前述第 =前述第一半導體區域與前述第二半導體= :接觸地隔以距離而形成，前述第二半導體區域在 第-井區域中形成於前述第 /引述 半導體區域之雜質濃声比& ^，前述第— 質辰度比前述第-井區域之雜質濃度 132199.doc 200917498 士明求項1之半導體裝置，其中在前述半導體基板之主 :中具有：第一導電型之第四半導體區域，其係形成於 ::逑第-井區域之外側；第三導體臈，其係以覆蓋前述 弟四半導體區域’且電性連接於前述第四半導體區域之 方式：形成於前述半導體基板之主面；及第三導電部， …'電〖生連接於刖述第二導體膜；前述第四半導體區域 之雜質濃度比前述半導體基板之雜質濃度高。 3. 如：求項2之半導體裝置’其中前述第四半導體區域係 以環狀地包圍前述第—井區域外側之方式，形成於前述 半導體基板之主面。 4. 如凊求項丨之半導體裝置’其中前述半導體基板包含以 矽為主體之半導體材料’前述第一導體膜係包含前述矽 與金屬元素之化合物的材料。 5·如項丨之半導體裝置，其中前述第三半導體區域之 雜夤濃度比前述第一半導體區域之雜質濃度高。 6·如請求们之半導體裝置，其中在前述半導體基板上形 成有數個場效電晶體。 7. 一種半導體裝置’其特徵為具有：⑷第—導電型之半導 體基板；（b)第二導電型之第一井區域，其係形成於前述 半導體基板之主面，該第二導電型係與前述第一導電型 2反導電型；（c)第二導電型之第一半導體區域，其係在 前述第一井區域内，形成於前述半導體基板之主面；（句 第一導電型之第二井區域，其係在前述第一半導體區域 132199.doc 200917498 ^ =狀地形成於前述半導體基板之主面；⑷第—導電 地導體區域，其係在前述第二井區域内，環狀 地开y成於前述半導體其 千导體基板之主面；（f)第一導體膜， 以一體地覆蓋前述第-丰 " 罘一牛導體區域及前述第二井區域， 與其内：之前述第—半導體區域之方式，且以分別電性 連接於财述第一半導體區域及前述第二半導體區域之方 式’形成於前述半導體其4 等體基板之主面上；（g)第一導電部， 〃係電性連接於前述第—導體膜；⑻第二導電型之第三 +導體區域，其係在前述第一半導體區域内，隔以分離 4而形成於環狀之前述第二半導體區域的外側；⑴第二 導體膜’其係以覆蓋前述第三半導體區域，且電性連接 Μ㈣三半㈣區域之方式’形成於前述半導體基板 之主面上’及⑴第二導電部，其係電性連接於前述第二 導體臈；前述第一半導體區域與前述第一導體臈之電性 Q 連接係肖縣連接，且料第：井區域在前述第一半導 體區域中形成於前述第-導體膜之端部，前述第二半導 體區域之雜質a、+、0 _ 買，辰度比則述苐二井區域之雜質濃度高，前 ，第:半導體區域之雜質濃度比前述第—井區域之雜質 7辰度南。 、 8. 一種半導體裝置，其特徵為具有··⑷第—導電型之半導 體基板；⑻第一導電型之第一井區域，其係形成於前述 半導體基板之主面；⑷第二導電型之第一半導體區域， 其係在前述第—井區域内，形成於前述半導體基板之主 面’且係與前述第—導電型相反之導電型；⑷第一導電 132199.doc 200917498 型之第二井區域，其係在前述第一半導體區域内，環狀 地形成於前述半導體基板之主面；（e)第—導電型之第二 半導體區域其係在則述第二井區域内，環狀地形成於 前述半導體基板之主面；⑺第—導體膜，其係、以一體地 覆蓋前述第二半導體區域及前述第二井區域…内側 之第-半導體區域之方式’且以分別電性連接於前述第 =體區域及前述第二半導體區域之方式，形成於前 述丰導體基板之主面上；（g)第—導電部，其係電性連接 ;前述第一導體膜；⑻第；導電型之第三半導體區域， 其係在前述第一半導體區域内，隔以分離部而形成於環 狀之前述第二半導體區域的外側；⑴第二導體膜，其係 以覆蓋前述第三半導體區域’且電性連接於前述第三半 導體區域之方式’形成於前述半導體基板之主面上 第二導電部’其係電性連接於前述第二導體膜丨㈨第一 導電型之第四半導體區域，其係在前述第一井區域内， 圍前述第一半導體區域之方式，形成於前述 =導：基板之主面上；⑴第三導體膜，其係以覆蓋前述 =四+導體1域且電性連接於前述第四半導體區域之方 式’形成於前述半導其& + 千导體基板之主面上；及（m)第三 部，其係電性連接於前述第三導體膜；前述第一半導體 £域與前述第一導體膜之電性連接係肖特基連接 2二井區域在前述第-半導體區域中形絲前述第— 部，前述第二半導體區域之雜質濃度比前述 第-井區域之雜質濃度高’前述第—井區域之雜質滚戶 132199.doc 200917498 比前述第四半導體區域之雜質濃度低，且比前述半導體 基板之雜質濃度高。 9. 一種半導體裝置之製造方法，其特徵為具有以下步驟. ⑷在第—導電型之半導體基板的主面上，形成藉由分離 部而絕緣分離之數個元件區域’·⑻在前述數個元件區域 中之第-區域形成第一場效電晶體；⑷在前述數個元件 區域中之與前述第—區域不同的第二區域，形成耐麼比 前述第-場效電晶體高之第二場效電晶體；⑷在前述數 個元件區域中之與前述第一區域及前述第二區域不同之 第三區域，形成耐塵比前述第二場效電晶體高之第三場 效電晶體；⑷在前述第一〜第三場效電晶體之源極/汲 極區域及閘極電極的表面形成電性連接料體膜；⑺以 電，連接於前述電性連制導體膜之方式形成布線用導 電邛及（g)在岫述數個元件區域中之與前述第—〜第二 區域不同的第四區域形成肖特基障壁二極體；前述⑻步 驟具有以下步驟：（bl)在前述半導體基板之主面的一部 分形成與前述第一導電型相反導電型之第二導電型的元 件形成用井區域；（b2)在包含於前述第一區 7 元件形成用井區域的前述數個元件區域中形成：第—導 電型之電晶體形成用第一井區域，及第二導電型之電曰 體形成用第二井區域；(b3)藉由在前述電晶體形成用； :井ί域中，依序形成：第一閑極絕緣膜及第1極電 ° ，/、第一導電型之第一源極/汲極區域，而形成第_導 電型之前述第—場效電晶體；及（b4)藉由在前述電晶體 132199.doc 200917498 形成用第二井區域φ .. ^ 肀，依序形成第二閘極絕緣臈及 問極電極，與第-導電型之第υ錄極區域，而升^ 第—導電型之前述第_場效電晶體；前述⑷步驟^ 下步驟：⑼在半導體基板之主面的一部分，與前述㈣ 步驟同時形成前述第二導電型之元件形成用井區域； ⑹在包含於別述第二區域中之前述元件形成用井區域 的前述數個元件區域中形成：第一導電型之電晶體形成 用第一井區域’及第二導電型之電晶體形成用第四井區 域；（c3)藉由在前述電晶體形成用第三井區域中，依序 形成：第三閘極絕緣膜及第三閘極電極，與第二導電型 之第三源極/汲極區域，而形成第二導電型之前述第二場 效電晶體；及(c4)藉由在前述電晶體形成用第四井區域 中’依序形成.第四閘極絕緣膜及第四閘極電極，與第 一導電型之第四源極/汲極區域，而形成第一導電型之前 述第二場效電晶體；前述（d)步驟具有以下步驟：（以）在 前述第三區域中之前述數個元件區域中形成：第一導電 型之電晶體形成用第五井區域，及第二導電型之電晶體 形成用第六井區域；（d2)藉由在前述電晶體形成用第五 井區域中形成：第五閘極絕緣膜及第五問極電極，與第 二導電型之第五源極/汲極區域，而形成第二導電型之前 述第二場效電晶體；及（d3)藉由在前述電晶體形成用第 六井區域中形成：第六閘極絕緣膜及第六閘極電極，與 第一導電型之第六源極/汲極區域’而形成第一導電型之 前述第三場效電晶體；前述（g)步驟具有以下步驟：（gl) 132199.doc 200917498 在前述第四區域中之前述數個元件區域中形成第二導電 型之第-井區域；（g2)在前述第—井區域内之前述半導 體基板的主面之-部分形成第二導電型之第—半導體區 域；⑼在前述第—井區域内之前述半導體基板的主面 上’以環狀地包圍前述第一半導體區域，且不與前述第 -半導體區域接觸而隔以距離之方式，形成第一導電型 之第二半導體區域；(g4)將前述半導體基板之主面看成 正面’以覆蓋環狀地形成之前述第二半導體區域，盥在 其内側之區域的前述第—井區域及前述第—半導體區域 〃別電性連接於前述第—半導體區域及前述 第二半導體區域之方式’在前述半導體基板之主面上形 成第-導體膜；（g5)以電性連接於前述第—導體膜之方 式形成第-導電部；（g6)在前述第-井區域内，於前述 第-半導體區域之外側’隔以前述分離部而形成第 ==半導體區域；(g7)以覆蓋前述第三半導：區 連接於前述第三半導體區域之方式，在前述半 於 ^成第一導體膜’·及⑽以電性連接 -體獏之方式形成第二導電部；前 驟申之前述第一并F祕rt _ ⑻）步 井别華)及(ci)步驟甲之前述 y 井區域，或是前述（dI)步驟中 形成用第六井區域的任何一^電-體 成，前述(雜寺兩方同時形 以哪1p之刖迷弟一半導體區域，與 步驟中之前述電晶體形成 ） 半趣Λ , 乂用弟四开區域，或是前述（d2) 广之别述第五源極/汲極區域的任何一方，或是與其 132199.doc 200917498 等兩方同時形成，前述（2)步 域的雜枋邳干之刖述弟一半導體區 ―的雜質浪度形成比前述⑽步 的雜暂、曲由义 邓肀之刖述弟一井區域 ”質展度咼，前述（g3)步驟中 域，與前述（b4)步驟中之前述第 1 —、體區 I Π::之前—極區域中的任二 "U兩方同時形成’前述(g4) 第一導體膜或是前述（g7)步驟中 何一大+ β 孙τ之則述弟二導體膜的任 ^此等兩者，與前述（e)步料之前述電性連接 j _彡成，前述（g4)步料之前㈣—導體膜 以與則述（g2)步驟中之前述第—半導體 、 成為肖特基連接之方式而形 + ，連接 筐一道雨 〜成則述（g5)步驟中之前述 何—3=前述㈣步驟中之前述第二導電部的任 電4=1’與前述(f)步驟中之前述布線用導 -二：述(g6)步驟中之前述第三半導體區域 =迷⑽步驟中之前述電晶體形成㈣4區域㈣ 10.如請求項9之半導體裝置的製造方法 驟中之前述肖特⑽辟1 Μ 、在則述（g)步 驟：㈣在前㈣ 成步驟令具有以下步 四區域中之前述半導體基板的主面， 二第一井區域之外側形成第-導電型之第四半導體 前述第(:半°):覆蓋前述第四半導體區域，且電性連接於 I形成第Γ區域之方式，在前述半導體基板之主面 上屯成第二導體膜./ 膜之方式m、 ）以電性連接於前述第三導體 ;成弟二導電部；前述(g9)步驟，之前述第四 132 丨 99.doc 200917498 半導體區域，與前述（dl)步驟中之前 、 五井區域’或是前述（d3)步驟中之 4形成用第 域的任何-方，或是與其等兩方同時：：源極/沒極區 驟中之前述第四半導體區域的雜質濃^；成、’前^9)步 體基板之雜質濃度高，前述㈣步驟 _二::::導體一成， 述布線用導電部同::成導電部與前述一 11.如請求項10之半導體裝置的製造方法 驟中之前述第四半導體區域H / 區域之外側的方式㈣成。 地包圍前述第一井 1 2.如請求項9之半導體裝詈的制 法’其中前述半導體 基板使用以矽為主體之丰導驴 驟中之〜…㈣㈣成，前述㈣步 ~述弟一導體膜使用包含前述矽與金屬元素之化 合物的材料而形成。 13·如請=項9之半導體裝置的製造方法，其中前述㈣步驟 中之則述第三半導體區域的雜質濃度，形成比前述（以） 步驟中之前述第一半導體區域的雜質濃度高。 Η. -種：導體裝置之製造方法，其特徵為具有以下步驟： ⑷在第-導電型之半導體基板的主面上，形成藉由分離 部而絕緣分離之數個元件區域；（b)在前述數個元件區域 中之第一區域形成第一場效電晶體；（幻在前述數個元件 區域中之與前述第一區域不同的第二區域，形成耐壓比 月’J述第一場效電晶體高之第二場效電晶體；（幻在前述數 I32199.doc 200917498 個元件區域中之與前述第一區域及前述第二區域不同之 第三區域’形成㈣比前述第二場效電晶體高之第三場 效電晶體；（e)在前述第--第三場效雷曰_ 、 ^ 穷双兔晶體之源極/汲 極區域及閘極電極的表面形成電性連接用導體膜丨⑺以 電性連接於前述電性連接用導體膜之方切成布線用導 電部；及（g)在前述數個元件區域中之與前述第一〜第三 區域不同的第四區域形成肖特基障壁二極體；前述（咐 驟具有以下步驟：（bl)在前述半導體基板之主面的一部 分形成與前述第一導電型相反導電型之第二導電型的^ 件形成用井區域；（b2)在包含於前述第一區域中之前述 元件形成用井區域的前述數個元件區域中形成：第一導 電型之電晶體形成用第一井區域，及第二導電型之電晶 體形成用第二井區域；（b3)藉由在前述電晶體形成用第 一井區域中，依序形成：第一閘極絕緣膜及第—閘極電 極，與第二導電型之第一源極/汲極區域，而形成第二導 電型之削述第一場效電晶體；及（b4)藉由在前述電晶體 形成用第二井區域中，依序形成第二閘極絕緣膜及第二 閘極電極，與第一導電型之第二源極/汲極區域，而形成 第一導電型之前述第一場效電晶體；前述（c)步驟具有以 下步驟：（cl)在前述半導體基板之主面的一部分，與前 述（bl)步驟同時形成前述第二導電型之元件形成用井區 域；（c2)在包含於前述第二區域中之前述元件形成用井 區域的前述數個元件區域中形成：第一導電型之電晶體 形成用第三井區域’及第二導電型之電晶體形成用第四 132199.doc 10 200917498
    井區域；㈣藉由在前述電晶體形成用第三井區域中， 依序形成：第三閉極絕緣膜及第三開極電極，與第二導 電型之第三源極/汲極區域，而形成第二導電型之前述第 二場效電晶體·’及(c4)藉由在前述電晶體形成用第四井 區域中’依序形成：第四閘極絕緣膜及第四閘極電極， 與第-導電型之第四源極/汲極區域，而形成第一導電型 之前述第二場效電晶體；前述（d)步驟具有以下步驟： (dl)在前述第三區域中之前述數個元件區域中形成：第 一導電型之電晶體形成用帛S井區域，及第二導電型之 電晶體形成用第六井區域；（d2)藉由在前述電晶體形成 用第五井區域中形成：帛五閘極絕緣膜及第五閘極電 極，與第二導電型之第五源極/汲極區域，而形成第二導 電型之前述第三場效電晶體；及⑷)藉由在前述電：體 形成用第六井區域中形成1六閘極絕緣膜及第六間極 電極，與第一導電型之第六源極/汲極區域，而形成第一 導電型之前述第三場效電晶冑；前述（§)步驟具有以下步 驟：（gl)在前述第四區域中之前述數個元件區域中形成 第二導電型之第一井區域；（g2)在前述第一井區域内之 蚰述半導體基板的主面形成第二導電型之第一半導體區 域；（g3)在前述第一半導體區域内之前述半導體基板的 主面上，環狀地形成第一導電型之第二井區域，並在前 述第二井區域内之前述半導體基板的主面上，環狀地形 成第一導電型之第二半導體區域；（g4)將前述半導體基 板之主面看成正面，以覆蓋環狀地形成之前述第二半導 i32I99.doc 200917498 體區域，與在其内側之區域的前述第二井區域及前述第 -半導體區域之方式’且分別電性連接於前述第一半導 體區域及前述第二半導體區域之方式，在前述半導體基 板之主面上形成第一導薇胺· / £、 體膜，（g5)以電性連接於前述第 -導體膜之方式形成第—導電部；㈣在前述第一半導 體區域内，於前述第二半導體區域之外側，隔以前述分 離部而形成第二導電型之筮-坐 守电1之第二丰導體區域；（g7)以覆蓋 前述第三半導體區域且電性連接於前述第三半導體區域 之方式在則述半導體基板之主面上形成第二導體膜； 及㈣以電性連接於前述第二導體膜之方式形成第二導 電部；前述（gl)步驟中之前述第—井區域，與前述（bl) 及⑷）步驟中之前述元件形成用井區《，或是前述㈣步 驟中之前述電晶體形成用第六井區域的任何H是 與其等兩方同時形成，前述(g2)步驟中之前述第一半導 體區域，與前述㈣步财之前”晶體形㈣第四井 區域’或是前述⑷）步驟中之前述第五源極级極區域的 任:Γ方’或是與其等兩方同時形成，前述（g2)步驟中 j 2第帛導體區域的雜質濃度形成比前述(gl)步驟 &」述帛井區域的雜質濃度高’前述(g3)步驟中之 :述第—井區域與前述(c2)步驟中之前述電晶體形成用 二二井區域同時形成，前述(g3)步驟中之前述第二半導 =域，與前述⑽步驟中之前述第二源極/没極區域’ 則述(C4)步驟中之前述第四源極/及極區域中的任何 方’或是與其等兩方同時形成，前述（g3)步驟中之前 132199.doc •12· 200917498 述第二半導體區域# 冑I 前述第二井區域的雜前述(g3)步驟中之 前馨驟中之前述第二導體二 用導㈣同時形成，前述（g4)步驟中之前㈣—導$ 以與刖述（g2)步驟中之前述第— 、 成為肖特基連接之方二成t導體區域的電性連接 第一導電W 別述(g5)步驟中之前述 導電錢Μ述（g8)㈣中之前述第二導電部的任 方或疋此等兩者，與前述⑺步驟中之前述布 形成，前述（g6)步驟中之前述第三半導 與丽述（b2)步驟中之前述電a ’ 引迮電日日體形成用第二井區域同時 形成。 O 15. -：半導體裝置之製造方法’其特徵為具有以下步驟： a)在第一導電型之半導體基板的主面上，形成藉由分離 ⑽絕緣分離之數個元件區域；（b)在前述數個元件區域 、第區或屯成第—場效電晶體’·⑷在前述數個元件 :域中之與前述第—區域不同的第二區域，形成耐壓比 月！I述第一場效電晶體古 _ _ 體円之弟一 ％效電晶體；（d)在前述數 個元件區域甲之盘葡> α贫 卜一 边弟—區域及前述第二區域不同之 弟-—^域，形成而子壓»4·，α·>* 风了壓比刖述弟二場效電晶體高之第三 效電晶體；（e)在前试；笛_ ^ _ 达第一〜第三％效電晶體之源極/汲 極區域及閘極雷極^7本π 1 的表面形成電性連接用導體膜；（f)以 電性連接於前述電性連接用導體膜之方式形成布線用導 電口P，及（g)在别述數個元件區域中之與前述第—第三 132199.doc 200917498
    區域不同的第四區域形成肖特基障壁二極體；前述⑻步 驟具有以下步驟：（bl)在前述半導體基板之主面的—部 分形成與前述第一導電型相反導電型之第二導電型的元 件形成用井區域；(b2)在包含於前述第一區域中之前述 元件形成用井區域的前述數個元件區域中形成：第一導 電型之電晶體形成用第一井區域，及第二導電型之電晶 體形成用第二井區域；(b3)藉由在前述電晶體形成用； 一井區域中，依序形成：第一閘極絕緣膜及第一閘極電 極，與第二導電型之第一源極/汲極區域，而形成第二導 電型之前述第—場效電晶體；及(b4)藉由在前述電晶體 形成用第二井區域中，依序形成第m緣膜及第二 閑極電極，與第一導電型之第二源極/汲極區域，而形： 第-導電型之前述第一場效電晶豸；前述⑷步驟具有以 下步驟：（cl)在前述半導體基板之主面的一部分，與前 述（^1)步驟同時形成前述第二導電型之前述元件形成用 井品域’、（c2)在包含於前述第二區域中之前述元件形成 用井區域的前述數個元件區域中形成：第一導電型之電 晶體形成用第三井區域’及第二導電型之電晶體形成用 第四井區域；（c3)藉由在前述電晶體形成用第三井區域 十依序形成：第三閘極絕緣膜及第三閘極電極，與第 一導電型之第三源極/汲極區域，而形成第二導電型之前 述第二場效電晶體；及（c4)藉由在前述電晶體形成用= 四井區域中’依序形成：第四閘極絕緣膜及第四間極電 極，與第—導電型之第四源極/汲極區域，而形成第一導 132199.doc 14 200917498 電里之則述第二場效電晶體；前述（d)步驟具有以下步 驟W1)在4述第三區域中之前述數個元件區域中形 成.第一導電型之電晶體形成用第五井區域，及第二導 電型之電晶體形成用第六井區域；(d2)藉由在前述電晶 體形成用第五井區域中形成：第五閘極絕緣膜及第五閘 極電極，與第二導電型之第五源極/汲極區域，而形成第 一導電型之前述第三場效電晶體；及（(13)藉由在前述電 日曰體形成用第六井區域中形成··第六閉極絕緣膜及第六 閘極電極，與第—導電型之第六源極m極區域，而形成 第導電型之前述第三場$文電晶體；前述（g)步驟具有以 下步驟：（gi)在前述第四區域中之前述數個元件區域中 形成第一導電型之第一井區域；（g2)在前述第一井區域 内之前述半導體基板的主面形成第二導電型之第一半導 體區域；（g3)在前述第一半導體區域内之前述半導體基 板的主面上，環狀地形成第一導電型之第二井區域，並 在前述第二井區域内之前述半導體基板的主面上，環狀 地形成第一導電型之第二半導體區域；（g4)將前述半導 體基板之主面看成正面，以覆蓋環狀地形成之前述第二 半導體區域，與在其内側之區域的前述第二井區域及前 述第一半導體區域之方式，且分別電性連接於前述第— 半導體區域及前述第二半導體區域之方式，而在前述半 導體基板之主面上形成第一導體膜；（g5)以電性連接於 月’J述第一導體膜之方式形成第一導電部；（g6)在前述第 一半導體區域内，於前述第二半導體區域之外側，隔以 132199.doc 200917498 前述分離部而形成第二導電型之楚=士 # 吊二牛導體區域；（ 以覆蓋前述第三半導體區域且電性連接於前述第三半導 體區域之方式，而在前述半導體基板之主面上形成 導體膜雜乂電性連接於前述第二導體膜之方式形： 第二導電部；(g9)在前述第-井區域内之前述半導體美 板的主面中’以環狀地包圍前述第一半導體區域之方二 而形成第-導電型之第四半導體區域；(gi〇)以覆蓋前： 第四半導體區域，且電性連接於前述第四半導體區域之 方式，而在前述半導體基板之主面上形成第三導體^ 及（gu)以電性連接於前述第三導體彡成第三I 電部；前述（gl)步驟中之前述第—井區域，與前述⑹ 步驟中之前述電晶體形成用第五井區域同時形成，前述 ⑻步驟中之前述第一井區域的雜質濃度形成比前述半 導體基板之雜質濃度高’前述（g2)步驟中之前述第一半 導體區域，與前述㈣步驟中之前述電晶體形成用第四 井區域，或是前述（d2)步驟中之前述第五源極/汲極區域 的任方，或是與其等兩方同時形成，前述⑽步驟 月J述第+導體區域的雜質漠度形成^匕前述& 1)步 驟1之！!述第—井區域的雜f濃度高，前述⑻）步驟中 之引述第—井區域與前述（e2)步驟中之前述電晶體形成 用第—井區域同時形成’前述（g3)步驟中之前述第二半 導體區域’與前述(b4)步驟中之前述第二源極/汲極區 域或疋則述（c4)步驟中之前述第四源極/汲極區域中的 任何方’或是與其等兩方同時形成，前述（g3)步驟中 132199.doc • 16 - 200917498 之&述第一半導體區域的雜當，'曹；# y 士、a丄 域的雜貝辰度形成比前述⑽步驟 苐一井區域的雜質濃度高，前述(g4)步驟中 前述第-導體臈、前述(g7)步驟中之前述第二導體膜 前述(gl〇)步驟中之前述第三導體膜之任何-個或是此等 全部’與#述⑷步驟巾之前述電性連接用導體膜同時步 成’前述(g4)步驟中之前述第一導體膜以與前 ‘ 驟中之别述第一半導體Γ^+^AAfU· Λ 千导體S域的電性連接成為肖特基連接 之方式而形成，前述(g5)步驟中之前述第一導電部… 述㈣步驟巾之前㈣：導電部、前述（gu)步驟中之^ 述第三導電部的任何一方或是此等全部，與前述⑺步驟 中之前述布線料電部同時形成，前述（g6)步驟中之兄 述第三半導體區域與前述⑽㈣巾之前述電晶體形^ 用第二井區域同時形成，前述(g9)步驟中之前述 導體區域與前述⑷）步驟中之前述第六源極以極區 時形成，前述（g9)步驟中之前述第四半導體區域的雜所 濃度，形成比前述(gl)步驟中之前述第一井區域的雜； 濃度高。 ' 16. 如請求項14或15之半導體裝置 方法’其中前述 (g3)步驟中之前述第二井區並非與前述⑹步驟中之 前述電晶體形成用第三井區域’而係與前述（b2) 之前述電晶體形成用第一井區域同時形成。 T -17- 132199.doc
TW097122729A 2007-09-06 2008-06-18 Semiconductor device and manufacturing method thereof TWI431783B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007231849A JP5085241B2 (ja) 2007-09-06 2007-09-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200917498A true TW200917498A (en) 2009-04-16
TWI431783B TWI431783B (zh) 2014-03-21

Family

ID=40430940

Family Applications (2)

Application Number Title Priority Date Filing Date
TW097122729A TWI431783B (zh) 2007-09-06 2008-06-18 Semiconductor device and manufacturing method thereof
TW102148253A TWI531074B (zh) 2007-09-06 2008-06-18 Semiconductor device and manufacturing method thereof

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102148253A TWI531074B (zh) 2007-09-06 2008-06-18 Semiconductor device and manufacturing method thereof

Country Status (4)

Country Link
US (3) US8169047B2 (zh)
JP (1) JP5085241B2 (zh)
KR (1) KR101465266B1 (zh)
TW (2) TWI431783B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5255305B2 (ja) * 2008-03-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置および半導体集積回路装置の製造方法
US8324705B2 (en) * 2008-05-27 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Schottky diodes having low-voltage and high-concentration rings
US8008142B2 (en) * 2009-03-13 2011-08-30 International Business Machines Corporation Self-aligned Schottky diode
KR101097984B1 (ko) 2010-03-26 2011-12-23 매그나칩 반도체 유한회사 샤키 다이오드 및 그 제조방법
US8193602B2 (en) * 2010-04-20 2012-06-05 Texas Instruments Incorporated Schottky diode with control gate for optimization of the on state resistance, the reverse leakage, and the reverse breakdown
US8421181B2 (en) * 2010-07-21 2013-04-16 International Business Machines Corporation Schottky barrier diode with perimeter capacitance well junction
JP6087520B2 (ja) * 2011-07-13 2017-03-01 キヤノン株式会社 ダイオード素子及び検出素子
US9245614B2 (en) * 2011-07-29 2016-01-26 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
US9184226B2 (en) * 2011-08-15 2015-11-10 Texas Instruments Incorporated Embedded tungsten resistor
US8729599B2 (en) * 2011-08-22 2014-05-20 United Microelectronics Corp. Semiconductor device
CN103094359B (zh) * 2011-10-31 2016-05-11 无锡华润上华半导体有限公司 高压肖特基二极管及其制作方法
JP2013123000A (ja) * 2011-12-12 2013-06-20 Sony Corp 固体撮像装置およびその製造方法
CN105144385B (zh) * 2013-04-26 2018-06-29 奥林巴斯株式会社 摄像装置
KR20150026531A (ko) * 2013-09-03 2015-03-11 삼성전자주식회사 반도체 장치 그 제조 방법
JP6432305B2 (ja) 2014-11-21 2018-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN106898657B (zh) * 2015-12-21 2022-02-01 联华电子股份有限公司 半导体元件
JP6610508B2 (ja) * 2016-11-09 2019-11-27 株式会社デンソー 半導体装置
US10658524B2 (en) * 2016-11-29 2020-05-19 Rohm Co., Ltd. Schottky barrier diode
JP7013200B2 (ja) * 2016-11-29 2022-01-31 ローム株式会社 ショットキーバリアダイオード
US10056260B2 (en) * 2017-01-05 2018-08-21 Vanguard International Semiconductor Corporation Schottky diode with dielectrically isolated diffusions, and method of manufacturing the same
TWI657581B (zh) * 2018-05-08 2019-04-21 新唐科技股份有限公司 半導體裝置
JP2020155490A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置
CN111697057B (zh) * 2020-06-09 2022-07-15 杰华特微电子股份有限公司 半导体结构及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276679A (ja) * 1990-03-26 1991-12-06 Yokogawa Electric Corp ショットキーバリアダイオード
JP3117506B2 (ja) * 1991-09-13 2000-12-18 株式会社日立製作所 半導体整流素子
JPH0864845A (ja) 1994-08-26 1996-03-08 Rohm Co Ltd ショットキーバリアダイオードおよびその製造方法
JP3555250B2 (ja) * 1995-06-23 2004-08-18 株式会社デンソー 車両用交流発電機及びショットキバリアダイオード
JPH10117002A (ja) 1996-10-11 1998-05-06 Rohm Co Ltd ショットキーバリア半導体装置およびその製法
US6121122A (en) * 1999-05-17 2000-09-19 International Business Machines Corporation Method of contacting a silicide-based schottky diode
US6936905B2 (en) * 2003-04-24 2005-08-30 Shye-Lin Wu Two mask shottky diode with locos structure
US7608907B2 (en) * 2005-01-06 2009-10-27 Micrel, Inc. LDMOS gate controlled schottky diode
US7064407B1 (en) * 2005-02-04 2006-06-20 Micrel, Inc. JFET controlled schottky barrier diode
JP4944460B2 (ja) 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2006310555A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp 半導体装置およびその製造方法
KR100763915B1 (ko) 2006-06-01 2007-10-05 삼성전자주식회사 낮은 항복 전압을 갖는 쇼트키 다이오드 및 그 제조 방법
KR100763848B1 (ko) * 2006-07-05 2007-10-05 삼성전자주식회사 쇼트키 다이오드 및 그 제조 방법
KR100780967B1 (ko) * 2006-12-07 2007-12-03 삼성전자주식회사 고전압용 쇼트키 다이오드 구조체
KR101320516B1 (ko) * 2007-07-20 2013-10-22 삼성전자주식회사 정전압 방전 보호 회로를 포함하는 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
US8604583B2 (en) 2013-12-10
US20090065888A1 (en) 2009-03-12
TW201415646A (zh) 2014-04-16
US8860169B2 (en) 2014-10-14
US20140061847A1 (en) 2014-03-06
JP5085241B2 (ja) 2012-11-28
JP2009064977A (ja) 2009-03-26
KR20090026047A (ko) 2009-03-11
TWI531074B (zh) 2016-04-21
TWI431783B (zh) 2014-03-21
US8169047B2 (en) 2012-05-01
US20120187520A1 (en) 2012-07-26
KR101465266B1 (ko) 2014-11-26

Similar Documents

Publication Publication Date Title
TW200917498A (en) Semiconductor device and a method of manufacturing the same
US10446542B1 (en) GaN structures
TWI384629B (zh) 半導體結構及其形成方法
TWI572037B (zh) 電晶體裝置及其形成方法
US10276686B2 (en) Cascode configured semiconductor component
US20150249020A1 (en) Semiconductor device with metal carrier and manufacturing method
US8134219B2 (en) Schottky diodes
WO2008137261A1 (en) Mosfet device including a source with alternating p-type and n-type regions
US9978867B1 (en) Semiconductor substrate structures, semiconductor devices and methods for forming the same
CN107910267A (zh) 功率半导体器件及其制造方法
CN105322027B (zh) 肖特基二极管及其制造方法
JP5492959B2 (ja) 半導体装置
CN207602570U (zh) 半导体器件结构
JP2012059931A (ja) 半導体装置
JP6555284B2 (ja) 半導体装置
CN102024758B (zh) 肖特基二极管的制造方法
JP3904725B2 (ja) 半導体装置及びその製造方法
US11973075B2 (en) Dual substrate side ESD diode for high speed circuit
CN113257674B (zh) 一种二极管芯片结构及制作方法
JP2014038922A (ja) 半導体装置
JP2011108797A (ja) トレンチ型パワーｍｏｓトランジスタおよびその製造方法
JP2010232673A (ja) 半導体装置
JP2008034747A (ja) トレンチ型パワーｍｏｓｆｅｔ及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees