KR100763915B1 - 낮은 항복 전압을 갖는 쇼트키 다이오드 및 그 제조 방법 - Google Patents

낮은 항복 전압을 갖는 쇼트키 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR100763915B1
KR100763915B1 KR1020060049293A KR20060049293A KR100763915B1 KR 100763915 B1 KR100763915 B1 KR 100763915B1 KR 1020060049293 A KR1020060049293 A KR 1020060049293A KR 20060049293 A KR20060049293 A KR 20060049293A KR 100763915 B1 KR100763915 B1 KR 100763915B1
Authority
KR
South Korea
Prior art keywords
doped
type well
schottky diode
layer
doped layer
Prior art date
Application number
KR1020060049293A
Other languages
English (en)
Inventor
심동식
최형
민영훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060049293A priority Critical patent/KR100763915B1/ko
Priority to US11/702,489 priority patent/US7893442B2/en
Application granted granted Critical
Publication of KR100763915B1 publication Critical patent/KR100763915B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

RFID 태그에서의 사용에 적당한 낮은 항복 전압을 갖는 쇼트키 다이오드 및 그 제조 방법을 개시한다. 본 발명의 한 유형에 따른 쇼트키 다이오드는, P형 기판 위에 N형 웰이 형성되어 있는 구조의 실리콘 기판; 상기 N형 웰을 P형 기판으로부터 전기적으로 분리하기 위하여 상기 N형 웰의 둘레를 감싸는 절연막; 상기 N형 웰 상면의 일부 영역에 국부적으로 형성된 N+ 도핑층; 상기 N형 웰 상면의 다른 일부 영역에 국부적으로 형성된 N- 도핑층; 상기 N+ 도핑층 위에 형성된 음극 전극; 및 상기 N- 도핑층 위에 형성된 양극 전극;을 포함하는 것을 특징으로 한다.

Description

낮은 항복 전압을 갖는 쇼트키 다이오드 및 그 제조 방법{Schottky diode having low breakdown voltage and method for fabricating the same}
도 1은 일반적인 RFID 태그의 구조를 개략적으로 도시한다.
도 2a는 RFID 태그에 사용되는 쇼트키 다이오드의 평면도이다.
도 2b는 RFID 태그에 사용되는 쇼트키 다이오드의 구조를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 낮은 항복 전압을 갖는 쇼트키 다이오드의 구조를 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 낮은 항복 전압을 갖는 쇼트키 다이오드의 구조를 개략적으로 도시하는 단면도이다.
도 5는 종래의 쇼트키 다이오드와 본 발명에 따른 쇼트키 다이오드의 항복 전압을 비교하여 보여주는 그래프이다.
도 6a 내지 도 6e는 본 발명에 따른 쇼트키 다이오드의 제조공정을 개략적으로 도시하는 단면도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
30.....쇼트키 다이오드 31.....P형 기판
32.....N형 웰 33.....음극
34.....양극 35.....그라운드
36.....N+ 도핑층 37.....트렌치 분리막
38.....P+ 도핑층 39.....가드링
40.....N- 도피층
본 발명은 쇼트키 다이오드에 관한 것으로, 보다 상세하게는, RFID 태그에서의 사용에 적당한 낮은 항복 전압을 갖는 쇼트키 다이오드 및 그 제조 방법에 관한 것이다.
RFID(Radio Frequency IDentification) 시스템은 각종 물품에 소형 칩을 부착해 사물의 정보와 주변 환경정보를 무선주파수로 전송·처리하는 비접촉식 인식시스템이다. RFID 시스템의 경우, 바코드의 약 6,000배에 달하는 정보를 수록할 수 있을 뿐만 아니라, 먼 거리에서도 인식이 가능하고 동시에 여러 개를 인식할 수 있다는 장점이 있다. 이러한 RFID 시스템은 RFID 태그와 판독기로 구성된다. 또한, RFID 태그는 하나의 반도체소자로 제작된 RF 인터페이스, 제어 회로 및 메모리와 안테나를 포함한다. 상기 RFID 태그는 수동식(passive)과 능동식(active)이 있는데, 능동식의 경우에는 내부에 전지가 내장되어 있지만, 수동식의 경우에는 전원이 없어서 판독기의 전파신호로부터 에너지를 공급받아 동작하여야 한다.
도 1은 이러한 수동식 RFID 태그의 구조를 개략적으로 도시하고 있다. 도 1 에 도시된 바와 같이, 수동식 RFID 태그는 판독기로부터 전파신호를 수신하기 위한 안테나(10a,10b), 수신된 신호를 처리하기 위한 RF 인터페이스 및 제어회로(13), 및 안테나(10a,10b)로부터 수신된 전파신호를 정류하여 상기 RF 인터페이스 및 제어회로(13)에 전달하기 위한 정류부(11)를 포함한다. 도 1에서는 편의상 정류부(11)가 회로(13)와 별개로 도시되어 있지만, 실제로는 정류부(13)와 회로(11)는 하나의 단일한 칩으로 제조된다. 이러한 구조에서, 상기 안테나(10a,10b)로부터 수신되는 전파신호가 일정 수준 이하의 전압을 가질 때에는 제 1 쇼트키 다이오드(11a)를 통해 회로(13)에 신호가 인가된다. 그러나, 예컨대, RFID 태그가 판독기(도시되지 않음)에 너무 가까이 위치하여 수신된 전파신호의 크기가 일정 수준 이상으로 커질 때에는, 신호의 일부가 제 2 쇼트키 다이오드(11b)를 통해 바이패스(bypass) 됨으로써 회로(13)를 보호한다. 바이패스가 일어나는 전압의 크기는 제 2 쇼트키 다이오드(11b)의 항복 전압(breakdown voltage)에 의해 결정된다.
그런데, 상기 제 2 쇼트키 다이오드(11b)의 항복 전압이 높으면, 캐패시터(12) 양단의 전압(Vaa)이 지나치게 높아질 수 있다. 그러면, 회로(13)에 유기되는 전압이 증가하여 회로(13)의 오동작을 일으킬 수 있다. 따라서, 제 2 쇼트키 다이오드(11b)의 항복 전압은 가능한 낮은 것이 좋다. 그러나, 현재 사용되고 있는 쇼트키 다이오드의 항복 전압은 약 -9V 정도로, Vaa 가 최대 9V 까지 상승할 가능성이 있다. 따라서, 종래의 쇼트키 다이오드의 항복 전압을 약 -3V 내지 -6V 정도로 낮추어, 회로(13)에는 가능한 낮은 전압이 인가되도록 할 필요가 있다.
본 발명은 상술한 종래의 기술의 문제점을 개선하기 위한 것으로, 본 발명의 목적은 종래에 비하여 낮은 항복 전압을 갖는 쇼트키 다이오드 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 유형에 따른 쇼트키 다이오드는, P형 기판 위에 N형 웰이 형성되어 있는 구조의 실리콘 기판; 상기 N형 웰을 P형 기판으로부터 전기적으로 분리하기 위하여 상기 N형 웰의 둘레를 감싸는 절연막; 상기 N형 웰 상면의 일부 영역에 국부적으로 형성된 N+ 도핑층; 상기 N형 웰 상면의 다른 일부 영역에 국부적으로 형성된 N- 도핑층; 상기 N+ 도핑층 위에 형성된 음극 전극; 및 상기 N- 도핑층 위에 형성된 양극 전극;을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 N+ 도핑층과 음극 전극 사이에는 오믹 접촉이 형성되는 것을 특징으로 한다.
이 경우, 상기 N+ 도핑층의 도핑 농도는 약 1020/cm3 인 것이 적당하다.
또한, 상기 N- 도핑층과 양극 전극 사이에는 쇼트키 접촉이 형성되는 것을 특징으로 한다.
이 경우, 상기 N- 도핑층의 도핑 농도는 약 1018/cm3 인 것이 적당하다.
본 발명에 따르면, 상기 N- 도핑층은 이온 주입법에 의해 형성될 수 있다.
본 발명에 따르면, 상기 N- 도핑층의 두께는, 예컨대, 약 200nm 인 것을 특징으로 한다.
또한, 상기 N형 웰의 도핑 농도는 약 1016 내지 5×1017/cm3 의 범위 내에 있는 것이 적당하다.
상기 N+ 도핑층과 N- 도핑층은 서로 접할 수 있다.
또한, 상기 N+ 도핑층과 N- 도핑층 사이에 형성된 P+ 가드링을 더 포함할 수 있다.
본 발명에 따르면, 상기 절연막은 셸로우 트렌치 소자 분리막(STI)일 수 있다.
한편, 본 발명에 따른 쇼트키 다이오드 제조 방법은, P형 기판 위에 N형 웰이 형성되어 있는 구조의 실리콘 기판을 제공하는 단계; 상기 N형 웰을 P형 기판으로부터 전기적으로 분리하기 위하여, 상기 N형 웰의 둘레를 감싸는 절연막을 형성하는 단계; 상기 N형 웰 상면의 적어도 일부를 N- 도핑하는 단계; 상기 N형 웰 상면의 일부 영역을 국부적으로 N+ 도핑하는 단계; 상기 N+ 도핑된 영역 위에 음극 전극을 형성하는 단계; 상기 N- 도핑된 영역 위에 양극 전극을 형성하는 단계; 및 상기 N+ 및 N- 도핑된 영역을 열처리하여 도핑된 영역을 활성화 시키는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 절연막을 형성하는 단계는, 상기 N형 웰의 둘레를 식각하여 트렌치를 형성하는 단계 및 상기 트렌치 내에 절연성 재료를 매립하는 단계를 포함한다.
또한, 상기 N+ 도핑하는 단계는, 상기 N- 도핑된 영역의 일부를 국부적으로 N+ 도핑하도록 수행될 수 있다.
또는, 상기 N+ 도핑하는 단계는, N- 도핑되지 않은 N형 웰 상면의 일부를 국부적으로 N+ 도핑하도록 수행될 수도 있다.
한편, 본 발명의 다른 유형에 따른 RFID 태그는 상술한 쇼트키 다이오드를 정류용 소자 및 고전압을 바이패스 시키기 위한 바이패스용 소자로서 사용하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여, 종래의 쇼트키 다이오드와 비교하면서, 본 발명의 양호한 실시예에 따른 쇼트키 다이오드 및 그 제조 방법을 상세하게 설명하도록 한다.
쇼트키 다이오드는 쇼트키 장벽에 의한 정류작용을 이용하는 것으로, 매우 좁은 쇼트키 장벽 내에서 전류제어작용이 행하여지기 때문에 고속동작에 적합하다. 도 2a는 종래의 쇼트키 다이오드의 상면 구조를 예시적으로 도시하는 평면도이며, 도 2b는 도 2a에 도시된 종래의 쇼트키 다이오드의 내부 구조를 예시적으로 도시하는 단면도이다.
도 2a 및 도 2b를 참조하면, 일반적으로, 쇼트키 다이오드(20)는 P형 기판(P-well)(21) 내에 N형 웰(N-well)(22)이 형성되어 있는 구조의 실리콘 기판을 이용한다. 이러한 구조의 실리콘 기판에서, P형 기판(21)과 N형 웰(22) 사이를 전기적으로 분리하기 위하여 N형 웰(22)의 둘레에 절연막(27)이 삽입되어 있다. 상기 쇼트키 다이오드(20)에서, 음극(cathode)(23)과 양극(anode)(24)은 N형 웰(22)의 상면 위에 형성된다. 반면, 그라운드 전극(25)은 P형 기판(21)의 상면 위에 형성된 다. 여기서, 음극(23)과 양극(24)은, 예컨대, 인터디지트(interdigit)의 형상으로 서로 대향할 수 있다.
또한, 그라운드 전극(25)와 P형 기판(21) 사이의 금속-반도체 접합이 오믹 접촉(ohmic contact)을 갖도록 하기 위하여, 도 2b에 도시된 바와 같이, 그라운드 전극(25)과 접하는 P형 기판(21)의 상면에는 고농도의 P+ 도핑 영역(28)이 형성된다. 마찬가지로, 음극(23)과 N형 웰(22) 사이의 금속-반도체 접합이 오믹 접촉을 갖도록 하기 위하여, 도 2b에 도시된 바와 같이, 음극(23)과 접하는 N형 웰(22)의 상면에는 고농도의 N+ 도핑 영역(26)이 형성된다. 반면, 양극(24)과 접하는 N형 웰(22)의 상면에는 비교적 낮은 도핑 농도를 유지함으로써, 양극(24)과 N형 웰(22) 사이의 금속-반도체 접합면에 쇼트키 접촉(schottky contact)이 형성될 수 있도록 한다. 그리고, 양극(24)과 음극(23) 사이의 전자의 누설(leakage)을 방지하기 위하여, 상기 고농도의 N+ 도핑 영역(26) 주위를 고농도의 P+ 도핑을 함으로써, 가드링(guardring)(29)을 형성한다.
이러한 구조에서는, 양극(24)과 N형 웰(22) 사이에 쇼트키 장벽이 존재하게 된다. 따라서, 순방향으로 전압을 인가하는 경우에는 N형 웰(22)의 전도대역에 있는 전자가 N형 웰(22)과 양극(24) 사이의 공핍영역을 가로질러 양극(24)으로 이동할 수 있다. 그러나, 역방향으로 전압을 인가하는 경우에는 쇼트키 장벽으로 인하여 양극(24)으로부터 N형 웰(22)로의 전자의 이동이 거의 발생하지 않는다. 그런데, 도 2a 및 도 2b에 도시된 구조를 갖는 종래의 쇼트키 다이오드(20)는 역방향의 바이어스에 대한 항복 전압(breakdown voltage)이 약 -9V 정도로 매우 크다. 통상 적인 정류 작용을 위해 다이오드를 사용하는 경우에는, 이러한 높은 항복 전압은 문제가 되지 않는다. 그러나, 앞서 설명한 바와 같이, 회로에 고압의 전압이 인가되는 것을 방지하기 위한 바이패스용으로서 다이오드를 사용하는 경우에는, 높은 항복 전압이 문제가 된다.
역방향의 바이어스에 대한 항복 전압의 크기는, 일반적으로, 금속과 반도체 사이의 쇼트키 장벽의 크기가 클수록 또는 금속과 반도체 사이의 공핍층의 두께가 클수록 커지게 된다. 쇼트키 장벽의 크기와 공핍층의 두께는 통상적으로 금속과 반도체 사이의 일함수의 차이로 결정된다. 따라서, 동일한 금속 재료를 사용할 경우에는, 반도체의 도핑 농도가 높을수록 쇼트키 장벽의 크기가 작아지는 반면, 도핑 농도가 낮아질수록 쇼트키 장벽의 크기가 커지게 된다. 그러나, 반도체의 도핑 농도가 지나치게 높으면, 금속과 반도체 사이의 쇼트키 장벽이 거의 없어지게 되어 금속과 반도체 사이의 접합면은 오믹 접촉이 된다.
따라서, 본 발명은 쇼트키 다이오드의 항복 전압을 적당한 수준으로 낮추기 위하여, 양극과 접하는 N형 웰의 상면에 중농도의 N- 도핑을 한 것을 특징으로 한다. 즉, 본 발명은, 종래의 쇼트키 다이오드(20)에서 양극과 접하는 N형 웰 부분의 농도보다는 높고, 오믹 접촉이 일어나는 도핑 농도보다는 낮은 중농도로 N형 웰의 상면을 도핑한 것을 특징으로 한다.
도 3은 이러한 본 발명의 특징적인 구조를 나타내는 단면도이다. 도 3을 참조하면, 본 발명의 양호한 실시예에 따른 쇼트키 다이오드(30)는, 저농도의 P형 기판(31) 위에 저농도의 N형 웰(32)이 형성되어 있는 구조의 실리콘 기판과, 상기 N 형 웰(32)을 P형 기판(31)으로부터 전기적으로 분리하기 위하여 상기 N형 웰(32)의 둘레를 감싸는 절연막(37)과, 상기 N형 웰(32) 상면의 일부 영역에 국부적으로 형성된 고농도의 N+ 도핑층(36)과, 상기 N형 웰(32) 상면의 다른 일부 영역에 국부적으로 형성된 중농도의 N- 도핑층(40)과, 상기 고농도의 N+ 도핑층(36) 위에 형성된 음극 전극(33), 및 상기 중농도의 N- 도핑층(40) 위에 형성된 양극 전극(34)을 포함한다. 또한, 종래의 쇼트키 다이오드와 마찬가지로, P형 기판(31)의 상면에는 국부적으로 고농도의 P+ 도핑층(38)이 더 형성될 수 있다. 상기 P+ 도핑층(38) 위에는 그라운드 전극(35)이 배치된다. 또한, 도 3에 도시된 바와 같이, 상기 N+ 도핑층(36)과 N- 도핑층(40) 사이에는, 전자의 누설을 방지하기 위하여, P+ 가드링(39)을 더 배치시킬 수도 있다.
여기서, 상기 절연막(37)은, 예컨대, 셸로우 트렌치 소자 분리막(shallow trench isolation; STI)인 것이 바람직하다. 도 3에 도시된 바와 같이, STI는 N형 웰(32)과 P형 기판(31) 사이에 트렌치를 형성하고, 트렌치 내부를 절연성 재료로 매립함으로써 형성될 수 있다. 이러한 STI는 소자분리특성이 우수하고 점유 면적도 작다는 장점이 있다.
상기 절연막(37)에 의해 분리되는 저농도의 P형 기판(31)과 저농도의 N형 웰(32)은 각각 도핑 농도가 대략 1016 내지 5×1017/cm3 의 범위 내에 있는 것이 적당하다. 한편, 고농도의 N+ 도핑층(36)과 고농도의 P+ 도핑층(38)은, 오믹 접촉의 형성을 위하여, 각각 도핑 농도가 대략 1020/cm3 인 것이 적당하다. 그러면, 음극 전극(33)과 N+ 도핑층(36) 사이 및 그라운드 전극(35)과 P+ 도핑층(38) 사이는 오믹 접촉이 된다.
또한, 본 발명의 양호한 실시예에 따르면, 상기 중농도의 N- 도핑층(40)의 도핑 농도는 N형 웰(32)의 도핑 농도보다 약간 높은 대략 1018/cm3 인 것이 바람직하다. 이 경우, 상기 N- 도핑층(40)과 양극 전극(34) 사이에는 여전히 쇼트키 접촉이 형성될 수 있다. 그러나, 종래의 쇼트키 다이오드의 경우에 비하여, 쇼트키 장벽의 높이가 낮아지고 공핍층의 두께가 얇아지게 되므로, 항복 전압이 종래에 비하여 낮아질 수 있다.
이러한 N- 도핑층(40)은, 예컨대, 공지된 LDD(lightly doped drain) 형성 공정에 따라 이온 주입법을 이용하여 형성될 수 있다. LDD는 원래 CMOS의 신뢰성을 확보하기 위하여 제안된 기술이다. 즉, CMOS의 채널과 드레인이 만나는 접촉부의 전계를 완화하기 위하여, 고농도의 N+ 로 도핑된 드레인 영역에 이온 주입을 통해 상대적으로 낮은 중농도의 N- 도핑 영역을 형성한 것이 LDD 이다. LDD는 수평 방향의 전기장의 세기를 완화시켜 핫-캐리어(hot carrier)의 주입을 방지하고 CMOS의 장기적인 열화(degradation)을 감소시켜 주는 효과가 있다. 본 발명에 따르면, 상기 N- 도핑층(40)이 CMOS의 LDD 형성 공정과 동일한 공정을 통해 형성될 수 있기 때문에, RFID 태그용 칩을 제조하는 전체적인 과정에서 새로 공정을 추가할 필요가 없다. 왜냐하면 RFID 태그용 칩 내의 CMOS 제조 과정 중에서 LDD 형성시에 쇼트키 다이오드의 N- 도핑층(40)을 함께 형성하면 되기 때문이다. 이러한 CMOS 내의 LDD 와 본 발명에 따른 쇼트키 다이오드의 N- 도핑층(40)이 모두 중농도의 N- 도핑 영역이라는 점에서는 공통되지만 그 효과에 있어서는 차이가 있다. 즉, 본 발명에 따른 쇼트키 다이오드에서 N- 도핑층(40)은 쇼트키 다이오드의 항복전압을 낮추는 작용을 하지만, CMOS 내의 LDD는 오히려 항복전압을 높이는 작용을 한다.
도 4는 본 발명의 다른 실시예에 따른 쇼트키 다이오드(30')를 도시하고 있다. 도 3에 도시된 쇼트키 다이오드(30)와 도 4에 도시된 쇼트키 다이오드(30')를 비교할 때, 도 3에 도시된 쇼트키 다이오드(30)의 경우, 양극 전극(34)과 접하는 N형 웰(32)의 영역에만 N- 도핑층(40)이 형성되어 있다. 반면, 도 4에 도시된 쇼트키 다이오드(30')의 경우, N+ 도핑층(36)과 N- 도핑층(40)이 서로 접할 정도로 N- 도핑층(40)의 넓이가 보다 넓어졌다. 따라서, 도 4의 경우, 양극 전극(34)과 접하게 될 영역만을 국소적으로 N- 도핑할 필요 없이 N형 웰(32)의 상면을 전체적으로 N- 도핑하여 N- 도핑층(40)을 형성할 수 있다. 그런 후, 음극 전극(33)과 접하게 될 N형 웰(32)의 영역만을 국소적으로 N+ 도핑하면 도 4와 같은 쇼트키 다이오드(30')를 형성할 수 있다.
도 5는 종래의 쇼트키 다이오드(20)와 본 발명의 두 실시예에 따른 쇼트키 다이오드(30,30')의 항복 전압을 비교하여 보여주는 그래프이다. 도 5의 그래프(A)에 도시된 바와 같이, 종래의 쇼트키 다이오드(20)의 항복 전압은 약 -9V 정도로 매우 높았다. 반면, 본 발명의 도 3에 도시된 쇼트키 다이오드(30)는, 도 5의 그래프(B)에 도시된 바와 같이, 약 -6V 정도의 항복전압을 보인다. 또한, 본 발명의 도 4에 도시된 쇼트키 다이오드(30')는, 도 5의 그래프(C)에 도시된 바와 같이, 더욱 낮아진 약 -3.5V의 항복전압을 갖는다. 따라서, 본 발명에 따른 쇼트키 다이오드를 RFID 태그의 정류용 소자 및 고전압을 바이패스 시키기 위한 바이패스용 소자로서 사용하면, RFID 태그의 회로 내에 과도한 전압이 인가되는 것을 방지할 수 있다. 따라서, 종래의 RFID 태그보다 신뢰성이 있으며 수명이 긴 RFID 태그를 제공하는 것이 가능하다.
이하, 도 6a 내지 도 6e를 참조하여, 본 발명에 따른 쇼트키 다이오드의 제조 방법을 간단하게 설명한다.
먼저, 도 6a에 도시된 바와 같이, 저농도의 P형 기판(31) 위에 저농도의 N형 웰(32)이 형성되어 있는 구조의 실리콘 기판을 마련한다. 앞서 설명한 바와 같이, 상기 저농도의 P형 기판(31)과 저농도의 N형 웰(32)의 도핑 농도는 각각 대략 1016 내지 5×1017/cm3 의 범위 내에 있는 것이 적당하다.
그런 후, 도 6b에 도시된 바와 같이, 상기 N형 웰(32)을 P형 기판(31)으로부터 전기적으로 분리하기 위하여, 상기 N형 웰(32)의 둘레를 감싸는 절연막(37)을 형성한다. 앞서 설명하였듯이, 상기 절연막(37)은 셸로우 트렌치 소자 분리막(STI)이다. 따라서, 상기 절연막(37)은, 상기 N형 웰(32)과 P형 기판(31) 사이의 N형 웰(32)의 둘레를 식각하여 트렌치를 형성한 다음, 상기 트렌치 내에 절연성 재료를 매립함으로써 형성될 수 있다.
다음으로, 도 6c에 도시된 바와 같이, 상기 N형 웰(32) 상면의 적어도 일부 영역을 대략 1018/cm3 의 중농도로 N- 도핑하여 중농도의 N- 도핑층(40)을 형성한 다. 예컨대, 도 3에 도시된 쇼트키 다이오드(30)를 형성하는 경우, N형 웰(32) 상면의 도핑되는 영역은 이후 형성될 양극 전극(34)과 접하는 영역에 국부적으로 한정될 것이다. 그러나, 도 4에 도시된 쇼트키 다이오드(30')를 형성하는 경우, N형 웰(32) 상면의 거의 전체 영역을 도핑하여도 무방하다. 앞서 설명하였듯이, RFID 태그용 칩을 제조하는 경우, 상기 N- 도핑층(40)을 형성하는 공정은 CMOS의 LDD 영역을 형성하는 공정과 동시에 이온 주입법을 이용하여 이루어질 수 있다. 이때, 이온의 주입은 상기 N- 도핑층(40)의 두께가 약 200nm에 이를 때까지 수행되는 것이 적당하다. 그러나, 상기 N- 도핑층(40)의 두께는 반드시 200nm로 한정되는 것은 아니며, 전체적인 쇼트키 다이오드 소자의 크기 설계에 따라 달라질 수 있다.
상기 N- 도핑층(40)이 형성된 다음에는, 도 6d에 도시된 바와 같이, 상기 N형 웰(32) 상면의 일부 영역을 대략 1020/cm3 의 고농도로 국부적으로 N+ 도핑하여 N+ 도핑층(36)을 형성한다. 그리고, 절연막(37) 바깥쪽의 P형 기판(31) 상면에 대략 1020/cm3 의 고농도로 국부적으로 P+ 도핑하여 P+ 도핑층(38)을 형성한다. 고농도로 N+ 도핑된 N형 웰(32) 상면의 N+ 도핑층(36)은 이후 음극 전극(33)이 형성될 영역이다. 또한, 고농도로 P+ 도핑된 P형 기판(31) 상면의 P+ 도핑층(38)은 이후 그라운드 전극(35)이 형성될 영역이다. 여기서, 만약 도 3에 도시된 쇼트키 다이오드(30)를 형성하고자 한다면, 저농도의 N형 웰(32) 상면의 N- 도핑되지 않은 영역의 일부를 국부적으로 N+ 도핑하여 N+ 도핑층(36)이 형성될 것이다. 그러나, 도 4에 도시된 쇼트키 다이오드(30')를 형성하고자 한다면, 상기 N형 웰(32) 상의 중농 도로 N- 도핑된 N- 도핑층(40)의 일부를 국부적으로 N+ 도핑하여 N+ 도핑층(36)이 형성될 것이다. 한편, 도 6d에는 도시되지 않았지만, 고농도의 N+ 도핑층(36)과 중농도의 N- 도핑층(40) 사이에 P+ 도핑을 하여 P+ 가드링(39)을 더 형성할 수도 있다.
마지막으로, 도 6e에 도시된 바와 같이, N+ 도핑층(36), P+ 도핑층(38) 및 N- 도핑층(40) 위에 음극 전극(33), 그라운드 전극(35) 및 양극 전극(34)을 각각 형성한다. 상기 전극들은, 예컨대, 도 6d까지의 공정에서 형성된 결과적인 구조물 위에 마스크를 형성하고, 전극이 형성될 부분을 패터닝 및 식각한 후, 마스크가 식각된 공간에 전극을 형성하기 위한 금속을 채운 다음, 마스크를 제거함으로써 최종적으로 형성될 수 있다. 여기서, 양극 전극(34)은, 예컨대, Ti/TiN/Al 구조의 복층 전극으로 형성될 수 있다. 또한, 음극 전극(33)은, 예컨대, CoSi2로 형성될 수 있으며, 그라운드 전극(35) 역시, 예컨대, CoSi2로 형성될 수 있다. 전극(33,34,35)들이 형성된 다음에는, 상기 N+, P+ 및 N- 도핑된 영역들을 약 400℃ 정도의 온도로 열처리하여 상기 도핑된 영역들이 활성화되도록 한다. 이 과정에서 자연스럽게 전극을 구성하는 금속의 일부가 반도체 기판으로 확산되면서, 전극(33,34,35)들의 하부에 살리사이드(salicide)막(41,42,43)이 형성된다. 예컨대, 양극 전극(34) 하부의 살리사이드막(41)은 TiSi2 이며, 음극 전극(33) 하부의 살리사이드막(42)은 CoSi2이고, 그라운드 전극(35) 하부의 살리사이드막(43)은 CoSi2이다.
지금까지 설명한 바와 같이, 본 발명에 따르면 종래에 비하여 낮은 항복 전압을 갖는 쇼트키 다이오드를 제공하는 것이 가능하다. 따라서, 본 발명에 따른 쇼트키 다이오드를 RFID 태그의 정류용 소자 및 고전압을 바이패스 시키기 위한 바이패스용 소자로서 사용하면, RFID 태그의 회로 내에 과도한 전압이 인가되는 것을 방지할 수 있다. 따라서, 종래의 RFID 태그보다 신뢰성 있으며 수명이 긴 RFID 태그를 제공하는 것이 가능하다.

Claims (22)

  1. P형 기판 위에 N형 웰이 형성되어 있는 구조의 실리콘 기판;
    상기 N형 웰을 P형 기판으로부터 전기적으로 분리하기 위하여 상기 N형 웰의 둘레를 감싸는 절연막;
    상기 N형 웰 상면의 일부 영역에 국부적으로 형성된 N+ 도핑층;
    상기 N형 웰 상면의 다른 일부 영역에 국부적으로 형성된 N- 도핑층;
    상기 N+ 도핑층 위에 형성된 음극 전극; 및
    상기 N- 도핑층 위에 형성된 양극 전극;을 포함하는 것을 특징으로 하는 쇼트키 다이오드.
  2. 제 1 항에 있어서,
    상기 N+ 도핑층과 음극 전극 사이에는 오믹 접촉이 형성되는 것을 특징으로 하는 쇼트키 다이오드.
  3. 제 2 항에 있어서,
    상기 N+ 도핑층의 도핑 농도는 1020/cm3 인 것을 특징으로 하는 쇼트키 다이오드.
  4. 제 1 항에 있어서,
    상기 N- 도핑층과 양극 전극 사이에는 쇼트키 접촉이 형성되는 것을 특징으로 하는 쇼트키 다이오드.
  5. 제 4 항에 있어서,
    상기 N- 도핑층의 도핑 농도는 1018/cm3 인 것을 특징으로 하는 쇼트키 다이오드.
  6. 제 4 항에 있어서,
    상기 N- 도핑층은 이온 주입법에 의해 형성되는 것을 특징으로 하는 쇼트키 다이오드.
  7. 제 4 항에 있어서,
    상기 N- 도핑층의 두께는 200nm 인 것을 특징으로 하는 쇼트키 다이오드.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 N형 웰의 도핑 농도는 1016 내지 5×1017/cm3 의 범위 내에 있는 것을 특징으로 하는 쇼트키 다이오드.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 N+ 도핑층과 N- 도핑층은 서로 접하는 것을 특징으로 하는 쇼트키 다이오드.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 N+ 도핑층과 N- 도핑층 사이에 P+ 가드링이 더 형성된 것을 특징으로 하는 쇼트키 다이오드.
  11. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 절연막은 셸로우 트렌치 소자 분리막(STI)인 것을 특징으로 하는 쇼트키 다이오드.
  12. P형 기판 위에 N형 웰이 형성되어 있는 구조의 실리콘 기판을 제공하는 단계;
    상기 N형 웰을 P형 기판으로부터 전기적으로 분리하기 위하여, 상기 N형 웰의 둘레를 감싸는 절연막을 형성하는 단계;
    상기 N형 웰 상면의 적어도 일부를 N- 도핑하는 단계;
    상기 N형 웰 상면의 일부 영역을 국부적으로 N+ 도핑하는 단계;
    상기 N+ 도핑된 영역 위에 음극 전극을 형성하는 단계;
    상기 N- 도핑된 영역 위에 양극 전극을 형성하는 단계; 및
    상기 N+ 및 N- 도핑된 영역을 열처리하여 도핑된 영역을 활성화 시키는 단계;를 포함하는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  13. 제 12 항에 있어서,
    상기 N+ 도핑된 영역과 음극 전극 사이에 오믹 접촉이 형성되도록, 상기 N+ 도핑된 영역의 도핑 농도는 1020/cm3 인 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  14. 제 12 항에 있어서,
    상기 N- 도핑된 영역과 양극 전극 사이에 쇼트키 접촉이 형성되도록, 상기 N- 도핑된 영역의 도핑 농도는 1018/cm3 인 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  15. 제 14 항에 있어서,
    상기 N- 도핑하는 단계는 이온 주입법에 의해 수행되는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  16. 제 14 항에 있어서,
    상기 N- 도핑하는 단계는 N- 도핑된 영역의 두께가 200nm 가 될 때까지 수행 하는 쇼트키 다이오드 제조 방법.
  17. 제 12 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 N형 웰의 도핑 농도는 1016 내지 5×1017/cm3 의 범위 내에 있는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  18. 제 12 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 절연막을 형성하는 단계는, 상기 N형 웰의 둘레를 식각하여 트렌치를 형성하는 단계 및 상기 트렌치 내에 절연성 재료를 매립하는 단계를 포함하는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  19. 제 12 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 N+ 도핑하는 단계는, 상기 N- 도핑된 영역의 일부를 국부적으로 N+ 도핑하도록 수행되는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  20. 제 12 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 N+ 도핑하는 단계는, N- 도핑되지 않은 N형 웰 상면의 일부를 국부적으로 N+ 도핑하도록 수행되는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  21. 제 12 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 N+ 도핑된 영역과 N- 도핑된 영역 사이에 P+ 가드링을 더 형성하는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  22. 제 1 항 내지 제 7 항 중 어느 한 항에 따른 쇼트키 다이오드를 정류용 소자 및 고전압을 바이패스 시키기 위한 바이패스용 소자로서 사용하는 RFID 태그.
KR1020060049293A 2006-06-01 2006-06-01 낮은 항복 전압을 갖는 쇼트키 다이오드 및 그 제조 방법 KR100763915B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060049293A KR100763915B1 (ko) 2006-06-01 2006-06-01 낮은 항복 전압을 갖는 쇼트키 다이오드 및 그 제조 방법
US11/702,489 US7893442B2 (en) 2006-06-01 2007-02-06 Schottky diode having low breakdown voltage and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060049293A KR100763915B1 (ko) 2006-06-01 2006-06-01 낮은 항복 전압을 갖는 쇼트키 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100763915B1 true KR100763915B1 (ko) 2007-10-05

Family

ID=38789135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049293A KR100763915B1 (ko) 2006-06-01 2006-06-01 낮은 항복 전압을 갖는 쇼트키 다이오드 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7893442B2 (ko)
KR (1) KR100763915B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128965B1 (ko) 2010-07-08 2012-03-27 주식회사 하이닉스반도체 Ｒｆｉｄ 태그용 반도체 소자 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5085241B2 (ja) 2007-09-06 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8809988B2 (en) * 2008-09-04 2014-08-19 Monolithic Power Systems, Inc. Low leakage and/or low turn-on voltage Schottky diode
US8237239B2 (en) * 2009-10-28 2012-08-07 Vanguard International Semiconductor Corporation Schottky diode device and method for fabricating the same
JP6087520B2 (ja) * 2011-07-13 2017-03-01 キヤノン株式会社 ダイオード素子及び検出素子
TWI596673B (zh) * 2012-05-07 2017-08-21 旺宏電子股份有限公司 半導體元件及其製造方法
RU2523778C2 (ru) * 2012-06-25 2014-07-20 Открытое акционерное общество "АНГСТРЕМ" Способ изготовления диода шоттки и диод шоттки, изготовленный таким способом
JP6091941B2 (ja) * 2012-09-27 2017-03-08 ルネサスエレクトロニクス株式会社 半導体装置
US9634154B1 (en) * 2015-10-30 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. Schottky diode having a well with peripherial cathod regions and center andoe region
WO2018004682A1 (en) * 2016-07-01 2018-01-04 Intel IP Corporation Schottky diodes using cmos technology
US10157980B1 (en) * 2017-10-25 2018-12-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
US10665727B2 (en) * 2018-07-13 2020-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001000A (ko) * 1999-06-01 2001-01-05 김충환 쇼트키 베리어 다이오드 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583348A (en) * 1991-12-03 1996-12-10 Motorola, Inc. Method for making a schottky diode that is compatible with high performance transistor structures
DE10322888A1 (de) * 2003-05-21 2004-12-16 Atmel Germany Gmbh Intergrierter Schaltkreis mit Transponder
US20060157748A1 (en) * 2005-01-20 2006-07-20 Nui Chong Metal junction diode and process
US7388271B2 (en) * 2005-07-01 2008-06-17 Texas Instruments Incorporated Schottky diode with minimal vertical current flow

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001000A (ko) * 1999-06-01 2001-01-05 김충환 쇼트키 베리어 다이오드 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128965B1 (ko) 2010-07-08 2012-03-27 주식회사 하이닉스반도체 Ｒｆｉｄ 태그용 반도체 소자 제조 방법

Also Published As

Publication number Publication date
US20070278608A1 (en) 2007-12-06
US7893442B2 (en) 2011-02-22

Similar Documents

Publication Publication Date Title
KR100763915B1 (ko) 낮은 항복 전압을 갖는 쇼트키 다이오드 및 그 제조 방법
US8338906B2 (en) Schottky device
CN102468299B (zh) 窄设计窗为目标的面积有效高电压基于双极的esd保护
US6232163B1 (en) Method of forming a semiconductor diode with depleted polysilicon gate structure
US20080135970A1 (en) High Voltage Shottky Diodes
CN101546785B (zh) 集成电路结构
US20140167101A1 (en) Tvs with low capacitance & forward voltage drop with depleted scr as steering diode
US4024564A (en) Semiconductor device having at least one PN junction and channel stopper surrounder by a protecture conducting layer
US9570630B2 (en) Schottky diode structure
US9496333B2 (en) Resurf high voltage diode
US6740951B2 (en) Two-mask trench schottky diode
KR101999407B1 (ko) 쇼트키 다이오드 내장 반도체 소자 및 그 제조 방법
US8421179B2 (en) Schottky diode with high antistatic capability
US9202939B2 (en) Schottky diode and method for fabricating the same
EP1691407B1 (en) Integrated circuit having a Schottky diode with a self-aligned floating guard ring and method for fabricating such a diode
US9202886B2 (en) Method for fabricating a Schottky diode including a guard ring overlapping an insolation layer
US20060157748A1 (en) Metal junction diode and process
US8982516B2 (en) Area-efficient high voltage bipolar-based ESD protection targeting narrow design windows
US6410377B1 (en) Method for integrating CMOS sensor and high voltage device
JP4854663B2 (ja) 半導体素子のｅｓｄ保護構造
US8686515B2 (en) Double-groove bidirectional vertical component
KR102424762B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US11776952B1 (en) Silicon-controlled rectifiers for an electrostatic discharge protection device
US11177252B2 (en) Semiconductor device and method of fabricating the same
US11158703B2 (en) Space efficient high-voltage termination and process for fabricating same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190820

Year of fee payment: 13