TW200845178A - III-V compound semiconductor substrate manufacturing method - Google Patents

III-V compound semiconductor substrate manufacturing method Download PDF

Info

Publication number
TW200845178A
TW200845178A TW097101404A TW97101404A TW200845178A TW 200845178 A TW200845178 A TW 200845178A TW 097101404 A TW097101404 A TW 097101404A TW 97101404 A TW97101404 A TW 97101404A TW 200845178 A TW200845178 A TW 200845178A
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
substrate
wafer
dry
group
Prior art date
Application number
TW097101404A
Other languages
English (en)
Inventor
Akihiro Hachigo
Naoki Matsumoto
Takayuki Nishiura
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW200845178A publication Critical patent/TW200845178A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

200845178 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種⑴巧族化合物半導體基板之製造方 法。 【先前技術】 ΠΙ-ν族化合物半導體基板係藉由研磨自晶錠切割之基板 表面後，進行洗淨而製造（參照專利文獻U。 [專利文獻1]曰本專利特開平5-291231號公報 【發明内容】 [發明所欲解決之問題] 然而，若研磨III-V族化合物半導體基板之表面，則會使 該表面受損。其結果，導致ΙΠ_ν族化合物半導體基板之光 致發光強度（PL強度）下降。即使於受損2ΠΙ_ν族化合物半 導體基板之表面形成裝置，亦無法獲得優異之裝置特性。 因此，本發明者等人為了去除受損之表面，對研磨πι_ν 族化合物半導體基板之表面後，乾式蝕刻該表面之情況進 行研究。其結果，確認ΙΠ_ν族化合物半導體基板之孔強 度得到提高。然而，為了獲得更優異之裝置特性，業者要 求進一步提高III-V族化合物半導體基板2PL強度。 本發明係鑒於上述事情開發而成者，其目的在於提供一 種可提高in-v族化合物半導體基板之PL強度的m_v族化 合物半導體基板之製造方法。 [解決問題之技術手段] 為了解決上述課題，本發明之化合物半導體基板 128303.doc 200845178 含:研磨步驟，其將板狀之πι·ν族化合物半 研磨;洗淨步驟，其係於上述研磨步 、、爭.第纟/則無化合物半導體結晶之上述表面洗 淨，弟一乾式蝕刻步驟，1係於 含齒素之氣體，-面對用以、載f h淨步驟之後，使用 載置上述III-V族化合物半導體 、、、口日日之电極施加第一偏壓功率 丰導㈣“ 面對上述ΠΙ-ν族化合物 +導體”曰之上述表面實施第一乾式蝕刻； 蝕刻步驟，其係於上述第一 一乾式 #乾式_步驟之後，使用含_ t乳體面對上述電極施加功率值小 功率之第二偏壓功率，一 杨、 曰 子上述ΠΙ_ V族化合物半導體結 日日之上述表面實施第二乾式蝕刻。 =玄第-及第二乾式姓刻步驟中使用之氣體種類，既 可相同亦可不同。 =明之III-V族化合物半導體基板之製造方法於研磨步 驟中，III-V族化合物半導體姓曰 、、”曰之表面會党損。然後，經 由冼淨步驟，並實施第一 除該損害。進而，由於第二:刻步驟’藉此可去 f 、第一乾式蝕刻時之偏壓功率小於第 :=钱刻時之偏壓功率’因此藉由第二乾式㈣本身， 低m-v族化合物半導體結晶之表面所遭受之損害。 精此’可提高！π·ν族化合物半導體基板之凡強度。 又/述研磨步驟中，較好的是研磨上述表面直至上述 II-V無化合物半導體結晶之上 為50Α以下。 这表面之异術平均粗糙度成 再者，研磨步驟中，例如可藉由減少研磨粒之平均粒 128303.doc 200845178 徑，而減小算術平均粗糖度。 若如上所述進行研磨，則可使第二乾式蝕刻步驟後之算 術平均粗糙度（Ra2)小於第一乾式蝕刻步驟前之算術平均 粗糙度（Ral)。藉此，可提高爪^族化合物半導體基板表 面之平坦性。 又，較好的是，上述m_v族化合物半導體結晶之上述表 面包合III族元素面與v族元素面，上述研磨步驟包含對上 述111^族化合物半導體結晶之上述表面實施化學研磨的化 學研磨步驟，而上述化學研磨步驟中所使用之藥液及上述 洗淨步驟中所使用之洗淨液中之至少一者，使用含有過氧 化氫溶液、硫酸、鹽酸、硝酸及氫氟酸中至少一種的液 體。 / 再者，此處所謂之化學研磨意指包含所謂化學機械研磨 (CMP) 〇 田使用上述液體之情形時，可於化學研磨步驟及洗淨步 驟中之至少一步驟中，藉由藥液及洗淨液中之至少一者， 來抑制V族元素面（例如N面）相對於ΠΙ族元素面受到選擇性 蝕刻之情形。藉此，可抑制m族元素面與V族元素面之高 低差擴大，因此可提高πι-ν族化合物半導體基板表面之平 坦性。 又’較好的是上述III-V族化合物半導體結晶含有Ga、In 及A1中之至少一元素作為III族元素，並含有As、P及n中 之至少一元素作為V族元素。 於该情形時，由於IIUg元素及V族元素之原子量相對較 128303.doc 200845178 小’因此易於研磨m-v族化合物半導體結晶之表面，並實 施乾式餘刻。 [發明之效果] 根據本發明’提供—種可提高HI_V族化合物半導體基板 之PL強度的ΠΙ·ν族化合物半導體基板之製造方法。 【實施方式】 ^下’―面參照隨附圖式，-面詳細說明本發明之實施 形’％。再者’圖式說明巾，對於相同或同等之要素使用相 同符號，並省略重複說明。 圖1係模式性表示藉由實施形態之⑴^族化合物半導體 基板之製造方法而製造之m_v族化合物半導體基板的立體 圖。於圖1所示之ΙΠ-ν族化合物半導體基板10(以下，稱作 基板10」）之邊緣，形成有定向平面l〇e。代替定向平面 10e，亦可形成凹口。 基板1 〇 ’較好的是含有Ga、In及A1中之至少一個元素作 為ΠΙ私70素，含有As、P及N中之至少一個元素作為v族元 素。作為基板10，例如可列舉GaAs基板、GaP基板、InP 基板等基板，或GaN基板、A1N基板、InN基板所謂氮化物 半導體基板（含有N作為v族元素之ΠΙ-ν族化合物半導體基 板）等。基板10既可係摻雜有雜質之基板，亦可係由三元 系in-v族化合物半導體構成之基板，亦可係由GaInNAs等 元糸III V麵化合物半導體構成之基板。又，基板1 〇既可 係單晶基板，亦可係多晶基板。 圖2係表示本實施形態之III-V族化合物半導體基板之製 128303.doc 200845178 造方法各步驟的流程圖。圖丨所示之基板ι〇，例如以下述 方法進行製造。 百先，當基板10例如為GaAs基板、InP基板等之情形 時，利用液體封裝拉晶法（LEC法：Liquid Encapsulated czochralski法）、*素傳送法等氣相磊晶法，水平布裏基 ，法⑽法：H()riz()ntal Bridgeman法）等製作晶鍵其 次’加工晶錠之外周，製成預期直徑。繼而，藉由X射線 繞射決定晶鍵結晶之面方位後，於晶錠上形成定向平面 _、指標面（IF)e進而，例如使用線鑛、外周切割刀、 内周切。|J刀等切副裝置進行晶鍵切片，藉此由晶鍵切成晶 圓（板狀之III-V族化合物半導體結晶）。 另一方面，當基板10例如為氮化物半導體基板之情形 時二於熱膨脹係數接近於構成氮化物半導體基板之氮化物 半導體的異質單晶基板上，使氮化物半導體結晶氣相成 長作為異質單晶基板，例如可列舉Si、GaAs、Sic、藍 寳石等。然後’相應用途，既可剝離異質單晶基板，由氮 化物半導體結晶製作晶圓’亦可例如使用線錯、外周切割 姓内周切割刀等切割裝置’對經氣相成長之氮化物半導 體二曰曰進仃切片，藉此由氮化物半導體結晶切成晶圓。 繼而’對所得之晶圓之表面進行平坦化處理。平坦化處 ，係错由經由圖2所示之各步驟而實施。經平坦化處理之 曰圓之表面係晶圓之主面及背面（與主面相反側之面）中之 至少一面。 (研削步驟） 128303.doc 200845178 首先，對晶圓之表面進行研削（研削步驟si)。 驟si中，使用蠟將晶圓貼附於例如 、刖步 。瓦I溥板上，向曰 與金剛石磨輪之間供給研削液，括 "Ν W —面旋轉金剛石虛 輪’一面將其推到晶圓表面，如此 1 削晶圓之表^ ㈣金剛石磨輪，研 (研磨步驟） 其次’研磨晶圓之表面。較好的是，將晶圓之表 機械研磨（機械研磨步驟S3)後，谁；^m 丁 驟S5)。 進仃化干研磨(化學研磨步 機械研磨步驟S3中’向貼附於陶兗製薄板上 與銅製或錫製平臺之間供給研磨材 ^ M材（例如，金剛石研磨 水)’並且一面旋轉平臺’ 一面將其推到晶圓之表面。如 此’藉由研磨材’研磨晶圓之表面。再者，機械研磨步驟 S3車父好的是-面逐步使研磨材中所含之研磨粒平均粒徑減 小，一面通過多次進行實施。 化學研磨步驟S5中，向貼附於陶莞製薄板上之晶圓之表 面與拋光塾(例如，絨面類型墊)之間供給藥液，並且一面 旋轉拋光塾，—面將其推到晶圓之表面。藉此，可去除附 者於晶圓表面之異物（例如，蟻、研磨材等）或金屬離子。 化學研磨步驟S5中使用之藥液，較好的是與m_v族化合 物半導體無反應性或低反應性，且較好的是可去除金屬離 子或異物等。作為上述藥液’例如可列舉含有過氧化氮溶 液、硫酸、鹽酸、硝酸及氫氧酸中之至少一種之液體。由 於過氧化A㈣呈弱酸性，因此對研縣置等之損害較 128303.doc 11 200845178 低，故為最佳。 通常，作為對於III-V族化合物半導體之蝕刻劑，眾所周 知的是硫酸、氫氟酸、鹽酸、硝酸'磷酸、氨水、氫氧化 鉀及氫氧化鈉等。 例如GaAs結晶或InP結晶等，除了鹽酸外，即便以單體 使用硫酸、硝酸等蝕刻劑，亦幾乎無法進行蝕刻。^八§結 晶或InP結晶等，藉由組合上述蝕刻劑而得到蝕刻。
另一方面，於GaN結晶或A1N結晶等氮化物半導體結晶 中，若使用例如磷酸、氨水、氫氧化鉀及氫氧化鈉等蝕刻 劑，則易於蝕刻N面，而相對於此，幾乎無法蝕刻（3&面或 A1面等III族元素面。其結果，於晶圓表面具有m族元素面 及Ν面之情形時，則存在m族元素面與Ν面之高低差擴大 之虞。相對於此，將含有過氧化氫溶液、硫酸、鹽酸、硝 酸及氫氟酸中之至少一種之液體用作蝕刻劑之情形時，則 ΙΠ族元素面與Ν面此兩面幾乎不會受到蝕刻。藉此，可抑 制III族元素面與Ν面之高低差擴大。 (第一洗淨步驟） 其次，洗淨晶圓之表面（第一洗淨步驟S7)。第一洗淨步 驟S 7中首先，自陶兗製薄板剝離晶圓。其次，為了去。 附著於晶圓表面之躐或研磨材，而例如進行以乙醇為溶二 之超聲波洗淨。進而，$了去除附著於晶圓表面之金屬二 子’而將晶圓浸漬於例如鹽酸中’搖晃晶圓。搖晃洗淨夾 具’以搖晃晶®，進行超聲波洗淨，㈣的是進行超高頻 音波洗淨。繼而，藉由使超純水流經晶圓之 n 、 叫上’而進 128303.doc • 12 - 200845178 行流水洗淨。其次，例如使用異丙«氣，使晶 當晶圓例如為GaAS基板、Inp基板等之情形時，作為第 洗斤步驟中使用之洗淨液’可使用洗淨Si基板時所用之 洗淨液’亦可於該洗淨液中組合藥液。又，當晶圓例如為 柄作GaN基板、A1N基板之氮化物半導體基板之情形時， 作為第-洗淨步驟中使用之洗淨液，較好的是使用與化學 研磨步驟S5中使用之藥液相同地含有例如過氧化氫溶液、 硫酸、鹽酸、石肖酸及氫氟酸中之至少—種之液體。於該情 形時，可縮小111族元素面（例如，Ga面、A1面）與>^面之蝕 刻速度差。 (第一乾式蝕刻步驟） 其次，使用圖3所示之電漿蝕刻裝置2〇，對晶圓3之表面 3a實施第一乾式蝕刻（第一乾式蝕刻步驟（高偏壓）s9)。較 好的是，對晶圓3之表面3a整體實施乾式蝕刻。又，乾式 触刻較好的是反應性離子蝕刻（RIE，Reactive I⑽ Etching) 〇 圖3係模式性表示電漿蝕刻裝置的圖。圖3所示之電漿钱 刻裝置20，具備腔室21、天線22、高頻電源23a、偏壓電 源23b、吸盤24、以及匹配箱25a及25b。 腔室21係用以容納晶圓3之部分，其内部保持為高溫且 低壓。天線22係用以使腔室21内部產生電漿之一側電極， 且設置於腔室21之上方。天線22呈例如平板狀線圈或螺旋 狀線圈之形狀。天線22介隔匹配箱25a而電性連接於例如 產生13.5 6 MHz之高頻電壓之高頻電源23a。 128303.doc -13- 200845178 吸盤24係用以載置及固定晶圓3之構成要素。吸盤24介 隔匹配箱25b而電性連接於偏壓電源23b。偏壓電源23b， 對吸盤24施加例如13.56 MHz之高頻偏壓功率。吸盤24功 能相當於用以對晶圓3施加偏壓功率之電極。於天線22與 吸盤24之間，藉由高頻電源23a而產生電漿。所產生之電 • 漿，通過由偏壓功率所產生之電場，而朝向吸盤24加速。 於腔室21之内部，以環繞吸盤24之方式，設置有用以屏 蔽因高頻電壓而產生之電磁波的遮罩2113及21〇。又，於腔 C 至21之側壁没置有排氣口 21 a ’該排氣口 21 a係用以將導入 到腔室21内部之反應氣體與晶圓3進行反應而產生之廢氣 排出者。 以如下所述之方式，使用電漿蝕刻裝置2〇。首先，使腔 至21之内部保持為高溫且低壓，並將晶圓3固定於吸盤24 上。繼而，於腔室21之内部，導入反應氣體。進而，藉由 對天線22施加高頻電壓，並且對吸盤24施加偏壓電壓，而 使腔室2 1之内部產生電漿。於電漿中反應氣體成為游離基 I’ 或離子等活性物質，該游離基或離子因偏壓電壓而朝向晶 圓3加速。其結果，藉由電漿中之游離基或離子與晶圓3產 生反應，而進行乾式蝕刻。 . 第一乾式餘刻步驟S9中，使用含鹵素之氣體作為反應氣 體，且一面對吸盤24施加第一偏壓功率（高偏壓），一面對 曰曰圓3之表面3 a實施第一乾式钱刻。作為反應氣體中所含 之鹵素，例如可列舉氟元素（F)、氯元素（C1)、溴元素 (B〇、碘元素⑴等。 128303.doc -14- 200845178 (第二乾式蝕刻步驟） 於第一乾式蝕刻步驟S9之後，實施第二乾式蝕刻步驟 (低偏壓）su H乞式钱刻步驟S11中，冑用含有_素之 氣體作為反應氣體，且一面對吸盤24施加功率值小於第一 偏壓功率之第二偏壓功率（低偏壓），一面對晶圓3之表面3a 實施第二乾式蝕刻。 f Ο 作為第一乾式蝕刻步驟89及第二乾式蝕刻步驟su中使 用之反應氣體，例如可列舉氟氣（F2)、氯氣（Cl2)、碳氣 (工2)、三氯化硼氣體（BC!3)、三氯化硼氣體（bc13)與四氟化 碳氣體（cf4)之混合氣體（Bcl3+CF4)等。帛—乾式㈣步驟 中使用之反應氣體與第二乾式餘刻步驟s 11中使用之反 應氣體，既可相同亦可不同。 當進行乾式钱刻時，可同時處理多片晶圓3。於電浆餘 :裝置20内設置晶圓3之情形時，晶圓3自大氣中導入到真 工處理室内。為了設置、搬送及處理晶圓3，可使用容納 晶圓3之托盤，例如八丨製托盤。托盤較好的是相對於含有 .素之氣體具有耐受性。作為上述托盤，可列舉…製托盤 曰塗佈氧化銘等陶究之托盤’石英等⑽之玻璃製托盤，多 氮化夕^化矽等Sl系材料製托盤，碳復合材料或 々剛石等c系材料製托| ’氮化硼製托盤，碳化鎢製托盤 等。因金剛石製粍盤之導熱性較高，故可減少乾式蝕刻中 /皿度上升之影響。藉此，可對晶圓3穩定進行乾式姓刻。 又口 Si系材料製托盤的導熱性高，雜質混入量少且便 宜，耐久性相對較高，故為較佳。 128303.doc 200845178 (第二洗淨步驟） 第二洗淨 以如此方 其次，洗淨晶圓之表面（第二洗淨步驟S13) 步驟S13亦可係與第一洗淨步驟S7相同之步驟 式’可製造基板1 〇。
高所得基板1 〇之PL強度 如以上說明所示’本實施形態之ιπ·ν族化合物半導體基 板之製造方法中’機械研磨步驟83及化學研磨步驟85中： 晶圓3:表面3a會受損。其€，可藉由經由第一洗淨步驟 S7,實施第一乾式蝕刻步驟仍及第二乾式蝕刻步驟川， 而：除該損害。進而，由於第二乾式蚀刻時之偏遷功率小 於第-乾式蝕刻時之偏壓功率，因此可藉由第二乾式蝕刻 本身，而降低晶圓3之表面3a所遭受之損害。藉此，可提 又，機械研磨步驟S3及化學研磨步驟§5中，較好的是對 表面3a進行研磨，直至晶圓3之表面3a之算術平均粗糙度 成為50A以下為止。於該情形時，可使第二乾式餘刻步驟 S11後之算術平均粗糙度（Ra2)小於第一乾式蝕刻步驟89前 之异術平均粗糙度（Ral)。藉此，可提高所得基板丨0之表 面平坦性。 又，於晶圓3之表面3a具有m族元素面與N面之情形 時，可藉由實施第一乾式蝕刻步驟S9及第二乾式蝕刻步驟 S11，而減少in族元素面與N面之高低差。 又，較好的是，晶圓3之表面3a具有m族元素面與 兀素面，研磨步驟包含化學研磨步驟S5，用於化學研磨步 驟S5之藥液及用於第一洗淨步驟S7之洗淨液中之至少一 128303.doc -16 - 200845178 使用3有過氧化氫溶液、硫酸、鹽酸、確酸及氯氧酸 中之至少一種之液體。於該情形時，化學研磨步㈣及第夂 -洗淨步驟S7中之至少一個步驟中，可藉由藥液及洗淨液 中之至少一個，來抑制V族元素面（例如，N面）相對於m族 兀素面受到選擇性钱刻之情形。藉此，可抑制πι族元素面 . ^族元素面之高低差擴大，因此可提高所得基板10之表 面平坦性。 又，較好的是晶圓3含有Ga、Ιη&Α1中之至少一個元素 Γ 作為職元素，含有As、Ρ及財之至少—個元素作為Μ 元素。於該情形時，⑴族元素及V族元素之原子量相對較 小，因此易於研磨晶圓3之表面3a，並進行乾式蝕刻。 以上，就本發明之較好實施形態加以詳細說明，但本發 明並非限定於上述實施形態。例如，研磨步驟中亦可不實 施化學研磨步驟S5。 [實施例] 以下，根據實施例及比較例更具體說明本發明，但本發 I 明並非限定於下述實施例。 首先，本發明者等人進行下述實驗丨及實驗2。 ， （實驗1) - 準備2吋之GaAs基板、2吋之InP基板、2叶之GaN基板。 藉由研削各基板之表面，而使基板之厚度為4〇〇 然 後，利用含有平均粒徑為3 μπι之金剛石研磨粒之金剛石磨 輪，研磨基板之表面。繼而，利用含有平均粒徑為丨μιη之 金剛石研磨粒之金剛石磨輪，研磨基板之表面。然後，洗 128303.doc -17- 200845178 淨基板之表面。
繼而，使用電漿蝕刻震置 然後’洗淨基板之表面。以 •天線功率：800 W •偏壓功率：4 0 0 W ，對基板表面實施乾式蝕刻 下表示乾式餘刻之條件。 •餘刻時間：90秒 •反應氣體··峨氣體（12) 反應氣體流量·· 3 0 s c c m •腔室内壓力·· 〇·2 pa (評價結果） 藉由原子力顯微鏡（AFM，Atomic Force MicrQseQpy)， 測定乾式蝕刻前基板表面之算術平均粗糙度（Ral ”，及乾 式姓刻後基板表面之算術平均粗趟度（Ra 1 2 )。測定範圍為 基板表面之10 μηιχίο μιη之矩形區域。繼之，算出表面粗 糙度之比（Ral2/Ral 1)。結果示於表1。 又，測定乾式蝕刻前基板之PL強度（111)，及乾式蝕刻後 基板之PL強度（112)。將發光波長為325 nm之He-Cd雷射光 照射到基板而使之激發，測定激發光之峰值強度，藉此測 定PL強度。繼之，算出PL強度之比（Π2/Ι11)。結果示於表 1 ° [表1] 基板之種類 表面粗糙度之比 PL強度之比 GaAs基板 0.84 1.34 InP基板 0.78 1.37 GaN基板 0.81 1.65 128303.doc -18- 200845178 以上，藉由實驗1確認以下事項。藉由包含研磨晶圓表 面之研磨步驟、於研磨步驟之後洗淨晶圓表面之洗淨步 驟、以及於洗淨步驟之後對晶圓表面實施乾式蝕刻之乾式 钱刻步驟的III-V族化合物半導體基板之製造方法，表面粗 韆度降低，PL強度亦提升。 (實驗2) 準備2吋之GaAs基板、2吋之GaN基板。其後利用含有平 均粒徑為3 μιη之金剛石研磨粒之金剛石磨輪，研磨基板之
表面。繼而，利用含有平均粒徑為丨μιη之金剛石研磨粒之 金剛石磨輪，研磨基板之表面。其後，洗淨基板之表面。 進而，將基板分割為8片後，使用電漿蝕刻裝置，改變反 應氣體之種類，對分割片之表面實施乾式#刻。以下表示 乾式餘刻之條件。
•天線功率：800 W
•偏壓功率：200 W •蝕刻時間：90秒 •反應氣體流量：30 sccm •腔室内壓力；〇·2 Pa 久應氣體之種 氣 混 再 氣 私虱…匕）、碘氣（12) _ ^ 體（BCI3)、三氯化硼氣體 暇（BCh)與四氟化碳氣體（C: 合氣體（BC13 + CF4)、氬氣、卜 飞礼（Ar)、氮氣（Ν2)、氧氣（( 者’於使用混合氣體、a U3 + CF4)之情形時，使三氯 體（BCI3)與四氟化碳氣體 狡（CF4)之流量比為1 : 1。 (評價結果） 128303.doc -19- 200845178 以與實驗1相同之方式，算出表面粗糙度之比（Ral2/ Rail)及PL強度之比（112/111)。結果示於表2。 [表2] 反應氣體之種類 GaAs基板 GaN基板 表面粗糙度之比 PL強度之比 表面粗糙度之比 PL強度之比 C12 0.82 1.34 0.73 2.16 h 0.79 1.42 0.76 1.73 BCh 0.97 1.05 0.99 1.01 BCI3+CF4 0.83 1.16 0.86 1.21 Ar 1.28 0.70 1.19 0.76 n2 1.00 0.95 1.00 0.98 〇2 1.08 0.78 1.06 0.83
以上，藉由實驗2確認到以下内容。根據如下III-V族化 合物半導體基板之製造方法，使表面粗糙度降低，並且使 PL強度提高，上述III-V族化合物半導體基板之製造方法 包含研磨晶圓表面之研磨步驟；於研磨步驟之後，洗淨晶 圓表面之洗淨步驟；以及於洗淨步驟之後，使用含齒素之 氣體對晶圓之表面實施乾式餘刻之乾式餘刻步驟。 (實驗3) 準備經鏡面加工之2吋之GaAs基板、經鏡面加工之2忖 之GaN基板。又，作為蝕刻基板時用以容納基板之托盤， 準備A1製托盤、石英製托盤、碳化矽製托盤、多晶&製托 盤’及多晶Si製托盤上塗佈有多晶金剛石的托盤（以下，稱 作「金剛石製托盤」）。對5種托盤之每一個，於洗淨3片 GaAs基板之表面後，以托盤中心至各基板中心之距離成為 8 cm之方式，將3片基板設置於托盤内之圓周上。以相同 之方式，對5種托盤之每一個，於洗淨3片GaN基板之表面 後，以托盤中心至各基板中心之距離成為8 cm之方式，將 128303.doc -20- 200845178
3片基板設置於托盤内之圓周上。然後，使用電漿蝕刻I 置’對基板之表面實施乾式蝕刻。以下表示乾式蝕刻之條 件。 •天線功率：800 W •偏壓功率：200 W •蝕刻時間：90秒 •反應氣體：氯氣（Cl2) •反應氣體流量：30 seem •腔室内壓力：0.2 pa (評價結果） 對於經乾式蝕刻之基板之表面，藉由AES(Auger Electron Spectroscopy，歐傑電子能譜儀）進行表面分析。 其結果，使用A1製托盤之情形時，明顯觀測到A1之峰值。 又’若於大氣中放置乾式蝕刻後之A1製托盤1小時，則托 盤上觀察到腐蝕所造成之變色。而A1製托盤以外之托盤 中’並未觀測到托盤主成分之Si，且即使於大氣中放置托 盤1小時，亦未觀察到變色。 又’對於經乾式餘刻之基板之表面，使用接觸式表面粗 糙度計測定基板表面之平坦性，算出平坦性之面内均一 性。對各托盤之三個基板中於各托盤間位於相同部位之基 板，計算平坦性之面内均一性。如下所示，算出平坦性之 面内均一性之值。首先，於基板中心附近一處及距離外周 1 〇 mm内側之四處合計五處，分別以1 mm之掃描範圍測定 异術平均粗糙度。其次，算出所得五個算術平均粗糙度中 128303.doc -21 - 200845178 之最大值與最小值之差，將該差作為平坦性之面内均一性 之值。其結果，判明以⑴金剛石製托盤、⑺碳化矽製托 盤（3)A1製托盤、⑷多晶以製托盤、及⑺石英製托盤之 順序平坦性之面内均一性降低。即，使用金剛石製托盤 之情形時，平坦性之面内均一性最高。該結果表示導熱率 大之托盤之平坦性之面内均一性高。&了 A1製托盤以外之 續托盤中’就耐久性及平坦性之面内均一性之觀點而 曰，較好的是金剛石製托盤或碳化矽製托盤，藉此，以下 實驗中，使用價廉且易於購買之碳化矽製托盤。 以上，藉由實驗3確認到以下内容。較好的是如下ΠΙ·ν 麵化。物半導體基板之製造方法，其包含研磨板狀之III-V 、化5物半導體結晶之表面之研磨步驟；於研磨步驟之 後，洗淨ΙΙΙ-ν族化合物半導體結晶之表面之洗淨步驟；以 及於洗淨步驟之後，將⑴^族化合物半導體結晶載置於碳 化矽製托盤内，對m-v族化合物半導體結晶之表面實施乾 式蝕刻之乾式蝕刻步驟。根據該方法，使托盤之耐久性提 N ’並且使基板表面之平坦性之面内均一性提高。 /、-人，根據上述實驗1〜3，本發明者等人進行下述實 驗。 (實施例1) 準備2吋之1nP基板，利用含有平均粒徑為3 μηι之金剛石 研磨粒之金剛石磨輪，研磨Ιηρ基板之表面。繼而，利用 含有平均粒徑為1 之金剛石研磨粒之金剛石磨輪，研磨 InP基板之表面。然後，洗淨Inp基板之表面。 128303.doc -22- 200845178 八-人，使用電漿蝕刻裝置， ^ ^ ^ 夏對1nP基板之表面實施第 乾式颠刻。以下表示第一榦 私式蝕刻之條件。
•天線功率：800 W 偏壓功率：400 W •钱刻時間：45秒 •反應氣體··碘氣（12) •反應氣體流量·· 30 seem •腔室内壓力：0.2 Pa
其次’使用電漿蝕刻裝f，剩_ .. 』衣置對InP基板之表面實施第二 乾式敍刻。除了將偏壓功率設為100 w以夕卜，使第二乾式 餘刻之條件與第一乾式钱刻之條件相同。因此，第一及第 弋蝕刻之& β十蝕刻時間為9〇秒。如此，製作〖π基 板0 (實施例2)
W以 第一乾式钱刻條件中， 外’其餘以與實施例1相同 (比較例1) 除了將偏壓功率設為200 之方式製作InP基板。 第一乾式蝕刻條件中，除了將偏壓功率設為4〇〇 W以 外，其餘以與實施例丨相同之方式製作lnP基板。 (比較例2) 第一乾式钱刻條件中，除了將偏壓功率設為500 W以 外，其餘以與實施例丨相同之方式製作Inp基板。 (比較例3) 第一乾式餘刻條件中，除了將偏壓功率設為6〇〇 w以 128303.doc -23- 200845178 外，其餘以與實施例1相同之方式製作InP基板。 (實施例3及4) 除了使用2吋之GaN基板代替2吋之InP基板以外，其餘 以與實施例1及實施例2相同之方式，分別製作GaN基板。 (比較例4〜6) 除了使用2吋之GaN基板代替2吋之InP基板以外，其餘 以與比較例1〜3相同之方式，分別製作GaN基板。 (評價結果） 藉由AFM，測定第一乾式蝕刻前基板表面之算術平均粗 糙度（Ral)，及第二乾式蝕刻後基板表面之算術平均粗糙 度（Ra2)。使測定範圍為基板表面之10 μιηχ 10 μιη之矩形區 域。而且，以Ral為基準，算出表面粗糙度之比 (Ra2/Ral)。結果示於表3中。 又，測定第一乾式蝕刻前基板之PL強度（II)及第二乾式 蝕刻後基板之PL強度（12)。將發光波長為325 nm之He-Cd 雷射光照射到基板而使之激發，測定激發光之聲值強度， 藉此測定PL強度。繼之，算出PL強度之比（12/11)。結果示 於表3中。 [表3] 基板之種類 第二乾式蝕刻時之偏壓功率 (W) 表面粗度之比 PL強度之比 實施例1 InP基板 100 0.73 1.40 實施例2 200 0.76 1.39 比較例1 400 0.78 1.37 比較例2 500 0.95 1.28 比較例3 600 1.02 1.24 實施例3 GaN基板 100 0.78 1.70 實施例4 200 0.79 1.69 128303.doc -24- 200845178 比較例4 400 0.81 1.65 比較例5 500 0.87 1.47 比較例6 600 0.93 1.38 進而，本發明者等人進行下述實驗4〜實驗6。 (實驗4) 準備2吋之GaN基板。使天線功率保持恆定，並改變偏 壓功率’對GaN基板之表面實施乾式钱刻。以下表示乾气 蝕刻之條件。 •天線功率：800 W •蝕刻時間：90秒 C' •反應氣體：氯氣（Cl2) •反應氣體流量：3 0 sccm •腔室内壓力：〇·2 Pa (評價結果） 由於GaN基板具有極性，因此藉由接觸式表面粗糙度計 分別測定Ga面及N面之蝕刻量。結果示於圖4中。圖4係表 示偏壓功率與蝕刻量之關係的圖表。圖4中之線段⑴表示 U 每一固定時間内對N面之蝕刻量，線段G2表示每一固定時 間内對Ga面之蝕刻量。由圖表可知，偏壓功率小於3〇〇 w t情形時’每-固定時間内對N面之蝕刻量大於每一固定 時間内對Ga面之蝕刻量。若偏壓功率小於3〇〇 w，則氯游 ' 離基發揮主體作H方面，可知悉偏壓功率大於扇 :之情形日夺’每-固定時間内對N面之蝕刻量小於每一固 定時間内對Ga面之触刻量。若偏壓功率大於3〇〇 w，則氯 離子發揮主體作用。如此’可藉由改變偏壓功率之功率 128303.doc -25- 200845178 值’而控制對Ga面之蝕刻速度與對n面之蝕刻速度之大小 關係。 以上，藉由實驗4確認到以下内容。根據如下ΙΠ_ν族化 合物半導體基板之製造方法，可控制以族元素面與Ν面之 高低差，上述III-V族化合物半導體基板之製造方法係晶圓 表面具有III族元素面及Ν面者，且包含研磨晶圓表面之研 磨步驟；於研磨步驟之後，洗淨晶圓表面之洗淨步驟；以
及於洗淨步驟之後，使用含有齒素之氣體，對晶圓之表面 實施乾式蝕刻之乾式蝕刻步驟。 (實驗5) mm之A1N基板。然後，為 準備2吋之GaN基板及邊長i 〇 了去除附著於基板表面之異物(例如，蠟、研磨材等)或金 屬離子，而於基板貼附㈣究製薄板上之狀態下，直接使 用10質量百分比濃度之過氧化氫溶液作為藥液，並藉由絨 面類型拋光墊進行拋光。再者，；姐、風"，尸 ^選擇過氧化氫溶液作為藥 液之理由在於：不會選擇性飪刘〜、 蝕刻（侵蝕)N面，及因其為弱 酸性，故不會損傷拋光設備。以 下表不抛光條件。 •平臺徑：380 mm •拋光墊：Politex(註冊商標） •平臺旋轉數：60 rpm •作業旋轉數：60 rpm •負載：300 g/cm2 •研磨材供給量：500 cc/min (評價結果） 128303.doc •26· 200845178 於表4中，表示使用各種藥液對基板進行化學研磨之情 形時，對N面之侵蝕性（N面侵蝕性），對SUS製拋光設備之 腐蝕性（SUS侵蝕性），及高低差產生率。再者，表中之膠 體二氧化矽，於KOH中含有平均粒徑為100 nm之Si02粒子 作為研磨材。又，因pH計之探針為玻璃製，故無法測定 HF之pH值。 [表4] 藥液之種類 Ph值 N面侵蝕性 SUS侵蝕性 高低差產生率(μηι/h) GaN基板 A1N基板 膠體二氧化矽 11 有(欠佳） 弱 2 1.5 KOH 14 1.5 1.2 NaOH 14 1.5 1.2 NH4OH 12 略有(略微欠佳） 0.2 0.1 H2〇2 3 無(較佳） 0 0 H3PO4 1 有(欠佳） 強 0.5 0.4 HNO3 1 無(較佳） 0 0 H2SO4 1 0 0 HF - 0 0 HC1 1 0 0 如表4所示，若化學研磨時使用KOH、NaOH、NH4OH之
pH值為10以上之鹼性液體或H3P04作為藥液，則存在選擇 性侵蝕N面，造成高低差擴大之傾向。另一方面，H202、 HN〇3、H2S04、HF及HC1不會使高低差擴大。其中，由於 H202之SUS侵蝕性較弱，因此較難損傷拋光設備，故而較 佳。 以上，藉由實驗5確認到以下内容。根據晶圓表面具有 III族元素面及N面的III-V族化合物半導體基板之製造方 法，可抑制III族元素面與N面之高低差擴大，上述III-V族 化合物半導體基板之製造方法包含對晶圓表面實施化學研 128303.doc -27- 200845178 磨之化學研磨步驟；於化學研磨步驟之後，洗淨晶圓表面 之洗淨步驟；以及於洗淨步驟之後，使用含有自素之氣體 對晶圓之表面實施乾式蝕刻之乾式蝕刻步驟；並且，用於 化學研磨步驟之藥液中，使用含有過氧化氫溶液、硫酸、 鹽酸、硝酸及氫氟酸中之至少一種之液體。 (實驗6) 準備2吋之GaAs基板、2吋之InP基板。然後，改變金剛 石研磨粒之平均粒徑，利用金剛石磨輪研磨基板之表面。 然後，洗淨基板之表面。進而，使用電漿蝕刻裝置，對基 板之表面實施乾式蝕刻。以下表示乾式蝕刻之條件。
•天線功率：800 W •偏壓功率：200 W •钱刻時間：90秒 •反應氣體：氯氣（Cl2) •反應氣體流量：30 seem •腔室内壓力：0.2 Pa (評價結果） 藉由AFM，測定乾式蝕刻前基板表面之算術平均粗糙度 (Ral 1)及乾式蝕刻後基板表面之算術平均粗糙度（Rai2)。 使測定範圍為基板表面之10 μιηχ1〇 μηι之矩形區域。結果 不於表1中。於表中，「〇」表示Ral2小於Rall，「χ」表示 Ral2 大於 Rail。 128303.doc -28- 200845178 [表5] 乾式蝕刻前之基板表面之算術平均粗糙度 [A] GaAs基板 InP基板 93 X X 71 X X 50 〇 〇 16 〇 〇
以上，藉由實驗6確認到以下内容。根據如下III-V族化 合物半導體基板之製造方法，使表面粗糙度下降，上述 III-V族化合物半導體基板之製造方法包含研磨晶圓表面直 至該表面之算術平均粗糙度達到5 0 A以下為止之研磨步 驟；於研磨步驟之後，洗淨晶圓表面之洗淨步驟；以及於 洗淨步驟之後，對晶圓表面實施乾式蝕刻之乾式蝕刻步 驟。 【圖式簡單說明】 圖1係模式性表示藉由實施形態之III-V族化合物半導體 基板之製造方法而製造之III-V族化合物半導體基板的立體 圖。 圖2係表示本實施形態之III-V族化合物半導體基板之製 造方法各步驟的流程圖。 圖3係模式性表示電漿蝕刻裝置之圖。 圖4係表示偏壓功率與蝕刻量之關係的圖表。 【主要元件符號說明】 3 晶圓（板狀之III-V族化合物半導體結晶） 3a 晶圓之表面（板狀之III-V族化合物半導 體結晶之表面） 128303.doc -29- 200845178 10 in-V族化合物半導體基板 24 吸盤（電極） 128303.doc -30-

Claims (1)

  1. 200845178 十、申請專利範圍： 1· 一種III-V族化合物半導體基板之製造方法，包含 研磨V驟，將板狀之Ιπ_ν族化合物半導體結晶之表面 加以研磨； 洗/爭步驟，於上述研磨步驟之後，將上述族化合 物半導體結晶之上述表面洗淨； 第一乾式蝕刻步驟，於上述洗淨步驟之後，使用含有 _素之氣體，—面對用以載置上述m_v族化合物半導體 、口曰曰之電極施加第一偏壓功率，一面對上述族化合 物半導體結晶之上述表面實施第—乾式钱刻；以及 第二乾式餘刻步驟，於上述第一乾式姓刻步驟之後， 使用3有鹵素之氣體，一面對上述電極施加功率值小於 述第偏[功率之第二偏壓功率，一面對上述⑴^族 化β物半$體結晶之上述表面實施第二乾式姓刻。 2·如請求項丨之出^族化合物半導體基板之製造方法，其 “述研磨步驟中，研磨上述表面直至上述族化合 物半導體結晶之上述表面之算術平均粗糙度達50A以下 為止。 3·如㈤求項1或2之ΙΙΙ-ν族化合物半導體基板之製造方法， 其中 上述III-V族化合物半導體結晶之上述表面包含川族元 素面與V族元素面， 上述研磨步驟包含對上述m_v族化合物半導體結晶之 上述表面實施化學研磨之化學研磨步驟， 128303.doc 200845178 上述化學研磨步驟中所使用之藥液及上述洗淨步驟中 所使用之洗淨液中之至少一者，係使用含有過氧化氫溶 液、硫酸、鹽酸、硝酸及氫氟酸中之至少一種之液體。 4·如請求項1或2之III-V族化合物半導體基板之製造方法， 其中 上述ΠΙ_ν族化合物半導體結晶含有Ga、In及A1中至少 一元素作為III族元素，並含有As、p及N中至少一元素作 為V族元素。
    128303.doc -2-
TW097101404A 2007-01-23 2008-01-14 III-V compound semiconductor substrate manufacturing method TW200845178A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007012658A JP4321595B2 (ja) 2007-01-23 2007-01-23 Ｉｉｉ−ｖ族化合物半導体基板の製造方法

Publications (1)

Publication Number Publication Date
TW200845178A true TW200845178A (en) 2008-11-16

Family

ID=39345526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097101404A TW200845178A (en) 2007-01-23 2008-01-14 III-V compound semiconductor substrate manufacturing method

Country Status (6)

Country Link
US (1) US7960284B2 (zh)
EP (1) EP1950800A3 (zh)
JP (1) JP4321595B2 (zh)
KR (1) KR20080069531A (zh)
CN (1) CN101241855A (zh)
TW (1) TW200845178A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4321595B2 (ja) * 2007-01-23 2009-08-26 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
TWI407587B (zh) * 2009-01-21 2013-09-01 Lumitek Corp 發光二極體晶圓之研磨方法
FR2953328B1 (fr) * 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
KR101528864B1 (ko) * 2011-01-26 2015-06-15 가부시키가이샤 사무코 태양전지용 웨이퍼 및 그 제조 방법
JP5767141B2 (ja) 2012-03-02 2015-08-19 株式会社サイオクス 窒化ガリウム基板およびそれを用いた光デバイス
US8822314B2 (en) 2012-06-14 2014-09-02 Palo Alto Research Center Incorporated Method of growing epitaxial layers on a substrate
CN103495928B (zh) * 2013-10-09 2015-07-29 广东赛翡蓝宝石科技有限公司 一种提高蓝宝石衬底片表面质量和产品良率的加工方法
WO2015093406A1 (ja) * 2013-12-20 2015-06-25 日本碍子株式会社 窒化ガリウム層を含む基板およびその製造方法
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN103966605B (zh) * 2014-05-30 2016-08-24 马鞍山太时芯光科技有限公司 一种LED芯片GaP层用刻蚀液及刻蚀方法以及表面粗化方法
CN104319319A (zh) * 2014-10-31 2015-01-28 广东德力光电有限公司 一种led芯片的研切方法
US10553448B2 (en) * 2016-10-31 2020-02-04 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a polycrystalline layer using an angled ion beam
CN106826408B (zh) * 2017-02-09 2018-05-08 同济大学 一种基于晶体氧化剂的lbo晶体抛光方法
CN109689946B (zh) * 2017-04-28 2021-03-12 Ｊｘ金属株式会社 半导体晶圆及半导体晶圆的研磨方法
CN107799399B (zh) * 2017-10-31 2020-01-03 浙江华越芯装电子股份有限公司 在中温下弹坑检测的预处理方法
US10926523B2 (en) * 2018-06-19 2021-02-23 Sensel, Inc. Performance enhancement of sensors through surface processing
CN117066978B (zh) * 2023-10-16 2024-01-05 天通控股股份有限公司 一种钽酸锂键合晶片的减薄方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207527A (ja) 1989-02-06 1990-08-17 Sumitomo Electric Ind Ltd ＧａＡｓウエハの研磨方法
JPH05291231A (ja) 1992-04-06 1993-11-05 Japan Energy Corp 化合物半導体ウェーハの製造方法
US6444593B1 (en) * 1998-12-02 2002-09-03 Advanced Micro Devices, Inc. Surface treatment of low-K SiOF to prevent metal interaction
WO2001006546A2 (en) * 1999-07-16 2001-01-25 Massachusetts Institute Of Technology Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration
JP3546023B2 (ja) 2001-03-23 2004-07-21 三菱電線工業株式会社 結晶成長用基板の製造方法、およびＧａＮ系結晶の製造方法
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
WO2003021642A2 (en) * 2001-08-31 2003-03-13 Applied Materials, Inc. Method and apparatus for processing a wafer
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
JP5047609B2 (ja) * 2003-01-07 2012-10-10 ソワテク 除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用
US7129167B1 (en) * 2003-03-14 2006-10-31 Lam Research Corporation Methods and systems for a stress-free cleaning a surface of a substrate
US7078344B2 (en) * 2003-03-14 2006-07-18 Lam Research Corporation Stress free etch processing in combination with a dynamic liquid meniscus
CN101661910B (zh) * 2003-10-27 2012-07-18 住友电气工业株式会社 氮化镓半导体衬底和蓝色发光器件
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
WO2005071720A1 (en) * 2004-01-26 2005-08-04 Showa Denko K.K. Group iii nitride semiconductor multilayer structure
JP2006060069A (ja) 2004-08-20 2006-03-02 Sumitomo Electric Ind Ltd ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
JP2006185964A (ja) 2004-12-24 2006-07-13 Eudyna Devices Inc 半導体装置の製造方法
JP4321595B2 (ja) * 2007-01-23 2009-08-26 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same

Also Published As

Publication number Publication date
EP1950800A2 (en) 2008-07-30
JP4321595B2 (ja) 2009-08-26
CN101241855A (zh) 2008-08-13
KR20080069531A (ko) 2008-07-28
US7960284B2 (en) 2011-06-14
EP1950800A3 (en) 2010-05-05
US20080176400A1 (en) 2008-07-24
JP2008181953A (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
TW200845178A (en) III-V compound semiconductor substrate manufacturing method
JP4232605B2 (ja) 窒化物半導体基板の製造方法と窒化物半導体基板
JP4479657B2 (ja) 窒化ガリウム系半導体基板の製造方法
EP2912681B1 (en) Method of fabricating flat sic semiconductor substrate
JP2007204286A (ja) エピタキシャルウェーハの製造方法
Gutsche et al. Polishing of sapphire with colloidal silica
JP5469840B2 (ja) 炭化珪素単結晶基板の製造方法
WO2018174105A1 (ja) 改質ＳｉＣウエハの製造方法、エピタキシャル層付きＳｉＣウエハ、その製造方法、及び表面処理方法
TWI739445B (zh) 磷化銦基板、及磷化銦基板之製造方法
TW201017745A (en) Method for polishing both sides of a semiconductor wafer
CN109290874B (zh) 背面有橄榄形凹坑的磷化铟晶片、制法及所用腐蚀液
JP3066750B2 (ja) 半導体ウェーハの製造方法
WO2018216203A1 (ja) ＧａＡｓ基板およびその製造方法
JP7191322B2 (ja) 半導体基板の製造方法
JP2007137736A (ja) サファイア基板の製造方法
WO2021132491A1 (ja) Ｉｉｉ族窒化物単結晶基板およびその製造方法
JP2008282943A (ja) 酸化ガリウム単結晶のウェットエッチング方法
JP2018078260A (ja) 窒化アルミニウム単結晶基板及び、該単結晶基板の製造方法
JP2020202289A (ja) ＳｉＣエピタキシャルウェハの製造方法
JP7160469B2 (ja) 基板の表面の金属汚染物を減少させるための方法
JP6421505B2 (ja) サファイア基板の製造方法
Deng et al. Damage-free and atomically-flat finishing of single crystal SiC by combination of oxidation and soft abrasive polishing
JP2022084662A (ja) 絶縁体上半導体構造の製造方法
JP2013211315A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
Asghar et al. Effect of polishing parameters on abrasive free chemical mechanical planarization of semi-polar (112¯ 2) aluminum nitride surface