CN101241855A - Ⅲ-ⅴ族化合物半导体衬底制造方法 - Google Patents

Ⅲ-ⅴ族化合物半导体衬底制造方法 Download PDF

Info

Publication number
CN101241855A
CN101241855A CNA2008100085343A CN200810008534A CN101241855A CN 101241855 A CN101241855 A CN 101241855A CN A2008100085343 A CNA2008100085343 A CN A2008100085343A CN 200810008534 A CN200810008534 A CN 200810008534A CN 101241855 A CN101241855 A CN 101241855A
Authority
CN
China
Prior art keywords
iii
compound semiconductor
substrate
crystal
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100085343A
Other languages
English (en)
Inventor
八乡昭广
松本直树
西浦隆幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101241855A publication Critical patent/CN101241855A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

提供一种能够增强衬底PL强度的III－V族化合物半导体衬底制造方法。在这种III－V族化合物半导体衬底制造方法中，首先，抛光晶片3的表面3a(抛光步骤)。其次，清洗晶片3的表面3a(第一清洗步骤S7)。接下来，使用含卤素气体，对晶片3的表面3a进行第一干蚀刻，同时将第一偏压功率施加到用于承载晶片3的卡盘24上。随后，使用含卤素气体，对晶片3的表面3a进行第二干蚀刻(第二干蚀刻步骤S11)，同时将比第一偏压功率低的第二偏压功率施加到卡盘24。

Description

Ⅲ－Ⅴ族化合物半导体衬底制造方法
发明背景
技术领域
本发明涉及一种制造III-V族化合物半导体衬底的方法。
相关技术描述
III-V族化合物半导体衬底是通过由晶锭切割下衬底，并抛光和接着清洗衬底表面而制造的。(参考文献：日本未审专利申请公布No.H05-291231。)
然而，抛光III-V族化合物半导体衬底的表面会使该表面受到损伤。因而，降低了该衬底的光致发光强度(PL强度)。如果追求杰出的器件特性，那么在带有损伤的III-V族化合物衬底的表面上形成半导体器件是徒劳无用的。
假设抛光在III-V族化合物衬底上造成了表面损伤，本发明人研究干蚀刻抛光后表面作为移除受损材料的方法。他们研究的结果证实提高了III-V族化合物衬底的PL强度。不过，为了生产特别优良的器件特性，寻求进一步提高III-V族半导体衬底PL强度。
发明内容
考虑到上述的情形，本发明的一个目的是使得能够得到一种III-V族化合物半导体衬底制造方法，利用该方法能够提高III-V族衬底的PL强度。
为了解决上面讨论的问题，本发明的III-V族化合物半导体衬底制造方法包括：抛光片状III-V族化合物半导体晶片的表面的抛光步骤；在抛光步骤之后，清洗所述III-V族化合物半导体晶体的表面的清洗步骤；在清洗步骤之后的第一干蚀刻步骤，该步骤对用来承载III-V族化合物半导体晶体的电极施加第一偏压功率，并在其间使用第一含卤素气体对所述的III-V族化合物半导体晶体表面进行第一干蚀刻；和在第一干蚀刻步骤之后的第二干蚀刻步骤，该步骤对该电极施加小于第一偏压功率的第二偏压功率，且在其间使用第二含卤素气体对所述的III-V族化合物半导体晶体表面进行第二干蚀刻。
这里，在第一和第二干蚀刻步骤中分别使用的第一和第二含卤素气体可以是相同的类型，或者可以彼此不同。
在本发明的III-V族化合物半导体衬底制造方法中，在抛光步骤期间，III-V族化合物半导体晶体表面被损伤。随后，通过在清洗步骤之后执行第一和第二干蚀刻步骤可以移除该损伤。此外，第二干蚀刻中的偏压功率比第一干蚀刻中的偏压功率小的情况意味着III-V族化合物半导体晶体表面较不可能被第二干蚀刻自身损伤。由此可以提高III-V族化合物半导体衬底PL强度。
此外，在抛光步骤中，优选抛光III-V族化合物半导体晶体表面直至表面的算术平均粗糙度减少到50_或更小。
将意识到，算术平均粗糙度可以在抛光步骤中例如通过减小磨粒的平均粒径而减少。
用如上所述的方式进行抛光使得第二干蚀刻步骤之后的算术平均粗糙度(Ra2)小于第一干蚀刻步骤之前的算术平均粗糙度(Ra1)。由于这个原因，可以提高III-V族化合物半导体衬底表面的平坦性。
而且，优选：III-V族化合物半导体晶体表面具有III族元素物质面和V族元素物质面；该抛光步骤包括化学抛光III-V族化合物半导体晶体表面的化学抛光工序；且作为在化学抛光工序中使用的化学溶液和在清洗步骤中使用的清洗溶液的至少一个，利用包含双氧水、硫酸、盐酸、硝酸和氢氟酸中的至少一种的溶液。
这里，术语“化学抛光”指的是包括所谓的化学机械抛光(CMP)。
使用这种溶液使得能够防止V族元素物质面(例如N面)在化学抛光步骤和清洗步骤中的至少一个中被化学溶液和清洗溶液中的至少一种相对于III族元素物质面选择性蚀刻。防止这种选择性蚀刻抑制III族元素物质面和V族元素物质面之间的高度差增加，意味着能够提高III-V族化合物半导体衬底表面的平坦性。
此外，III-V族化合物半导体晶体优选包含Ga、In和Al中的一种作为III族元素物质，以及包含As、P和N中的至少一种作为V族元素物质。
在这种III-V族化合物半导体晶体中，III族元素物质和V族元素物质的原子量比较小，这便利抛光和干蚀刻III-V族化合物半导体晶体表面。
本发明提供一种能够提高III-V族化合物半导体衬底PL强度的III-V族化合物半导体衬底制造方法。
附图说明
图1是示意性地示出通过包括本发明实施例的III-V族化合物半导体衬底制造方法制造的III-V族化合物半导体衬底的斜视图。
图2是表示包括本实施例的III-V族化合物半导体衬底制造方法中的步骤的流程图。
图3是示意性示出等离子体蚀刻设备的图。
图4是描绘偏压功率和蚀刻程度之间关系的图表。
具体实施方式
在下文中，参考附图，将详细地说明本发明的实施例。应该理解，在描述图中，相同的参考标记用于同样或等效的特征，将省略重复描述。
图1是示出通过包括本发明实施例的III-V族化合物半导体衬底制造方法制造的III-V族化合物半导体衬底的示意性透视图。定向平面10e形成在图1中示出的III-V族化合物半导体衬底10(下文中的衬底10)的边缘上。在定向平面10e的位置(in place of)，可以形成切口。
衬底10优选包含Ga、In和Al中的至少一种作为III族元素物质，以及包含As、P和N中的至少一种作为V族元素物质。作为示范性衬底来说，衬底10可以是GaAs、GaP或InP衬底，或例如GaN、AlN或InN衬底的氮化物半导体衬底(包含N作为V族元素物质的III-V化合物半导体衬底)。该衬底10可以是掺杂杂质的衬底、由三重III-V化合物半导体构成的衬底、或由例如GaInNAs的四重III-V化合物半导体构成的衬底。而且，衬底10可以是单晶衬底或多晶衬底。
图2是表示包括本发明实施例的III-V化合物半导体衬底制造方法的步骤的流程图。例如，图1中示出的衬底10是用下面的方式制造的。
在衬底10为GaAs衬底或InP衬底的示范性实施中，例如，首先例如通过液封直拉(LEC)方法、通过诸如卤素输送方法的气相外延生长、或通过水平布里奇曼(horizontal Bridgeman，HB)方法，来制造晶锭。接下来，外围地处理该晶锭，使得晶锭具有所希望的直径。随后，通过X射线衍射确定晶锭的结晶取向，然后在晶锭上形成取向平面(OF)和指数平面(index flat，IF)。此外，用线锯、外直径锯、内直径锯或相似的切割工具来切割该晶锭，以从晶锭分离晶片(平面状III-V族化合物半导体晶体)。
其间，在衬底10为氮化物半导体衬底的示范性实施中，通过气相技术在热膨胀系数接近构成氮化物半导体衬底的氮化物半导体的热膨胀系数的非天然晶体衬底上生长氮化物半导体晶体。非天然衬底的实例包括Si、GaAs、SiC和蓝宝石。之后，可以通过分离非天然衬底由氮化物半导体晶体制造晶片，或者可以通过使用例如线锯、外径锯、内径锯或其它切割工具来切割气相生长的氮化物半导体晶体，从气相生长的氮化物半导体晶体切割晶片。
接下来，平面化制造的晶片的表面。平面化通过使晶片经过图2所示处理步骤而进行实现。平面化后的晶片表面是晶片的主面或背面(在主面相对侧上的面)中的至少一个。
研磨步骤
首先，研磨晶片表面(研磨步骤S1)。在研磨步骤S1中，将晶片用蜡粘附到例如陶瓷板上，并且金刚石砂轮在旋转的同时按压紧靠晶片表面，同时将研磨液提供到晶片和金刚石砂轮之间。通过这种方式，用金刚石砂轮研磨晶片表面。
抛光步骤
其次，抛光该晶片表面。优选晶片表面被机械抛光(机械抛光步骤S3)，然后被化学抛光(化学抛光处理S5)。
在机械抛光步骤S3中，铜或锡压盘在旋转的同时按压紧靠晶片表面，同时将抛光剂(例如，金刚石浆)提供给粘附到陶瓷板的晶片表面和压盘之间。通过这种方式，晶片表面用抛光剂抛光。这里，优选机械抛光步骤S3被重复多于一次，并且每重复机械抛光步骤S3一次，则抛光剂中包含的磨粒的平均粒径就会逐渐减小。
在该化学抛光步骤S5中，抛光垫(例如绒面革状垫)在旋转的同时按压紧靠晶片表面，同时将化学溶液提供到粘附到陶瓷板的晶片的表面和抛光垫之间。结果，可以移除粘附到晶片表面的污染物(例如蜡和抛光剂)和金属离子。
在化学抛光步骤S5中使用的化学溶液优选不与或几乎不与III-V族化合物半导体衬底反应，并且优选移除金属离子和污染物。这些化学溶液的实例包括包含双氧水、硫酸、盐酸、硝酸和氢氟酸中的至少一种的溶液。具体地，优选为双氧水，因为其具有弱酸性，且由此其对抛光器件和相关部件的损伤轻。
通常，硫酸、氢氟酸、盐酸、硝酸、磷酸、氨水、氢氧化钾和氢氧化钠是众所周知的用于III-V族化合物半导体的蚀刻剂。
例如，当单独使用时，除了盐酸之外，例如硫酸和硝酸的蚀刻剂仅轻微地蚀刻GaAs晶体和InP晶体；GaAs和InP晶体用上述蚀刻剂的组合来蚀刻。
另一方面，对于GaN晶体、AlN晶体和其它氮化物半导体晶体，使用例如磷酸、氨水、氢氧化钾或氢氧化钠的蚀刻剂会导致氮化物半导体晶体的N面很容易被蚀刻，而其III族元素物质面，例如Ga和Al面，仅被轻微蚀刻。为此，在具有III族元素物质面和N面的晶片表面上，存在III族元素物质面和N面之间的高度差异的风险。与这些蚀刻剂比较，使用包含双氧水、硫酸、盐酸、硝酸或氢氟酸的至少一种的液体作为蚀刻剂会导致III族元素物质面和N面都仅被轻微蚀刻，防止了III族元素物质面和N面之间的高度差异。
第一清洗步骤
接下来，清洗该晶片表面(第一清洗步骤S7)。在第一清洗步骤S7中，首先，将晶片同陶瓷板分开。接下来，为了移除附着到晶片表面的蜡和抛光剂，进行利用例如酒精作为溶剂的超声波清洗。此外，将晶片浸泡在例如盐酸中，并摆动，以移除附着到晶片表面的金属离子。为了摆动该晶片，摇摆清洗夹具并进行超声波清洗；具体地，优选进行超声波清洗。随后，在流动的超纯水下漂洗该晶片表面。接下来，使用例如异丙醇蒸汽干燥该晶片。
作为在第一清洗步骤中对例如GaAs衬底和InP衬底的晶片使用的清洗溶液，可以利用用来清洗Si衬底的清洗液，并且化学溶液可以与该清洗液混合。此外，作为在第一清洗步骤中用于GaN衬底、AlN衬底和其它氮化物衬底的清洗溶液，优选使用包含双氧水、硫酸、盐酸、硝酸或氢氟酸中的至少一种的溶液，该溶液与在化学抛光步骤S5中使用的化学溶液类似。利用这种溶液减轻了蚀刻III族元素物质面(例如Ga面或Al面)的速度和蚀刻N面的速度之间的差异。
第一干蚀刻步骤
接下来，使用如图3中示出的等离子体蚀刻设备20，对晶片3的表面3a进行第一干蚀刻(第一干蚀刻(高偏压)步骤S9)。优选对晶片3的表面3a全部干蚀刻。此6，优选采用反应性干蚀刻(RIE)作为该干蚀刻。
图3是示出等离子体蚀刻设备的示意图。如图3中示出的等离子体蚀刻设备20设有室21、天线22、高频电源23a、偏压电源23b、卡盘24和RF匹配电路25a和25b。
室21是用来容纳晶片3的单元，并且室21的内部保持高温和低压。天线22，其是用来在室21的内部产生等离子体的一个电极，被布置在室21的上部中。天线22是平板或螺旋线圈的形式。天线22经由RF匹配电路25a电连接到用来产生例如13.56MHz的高RF功率的高频电源23a。
卡盘24是用来承载和保持晶片3的组成元件。卡盘24经由RF匹配电路25b电连接到偏压电源23b。该偏压电源23b向卡盘24提供例如13.56MHz的高频偏压功率。卡盘24作为用来向晶片3提供偏压功率的电极。在天线22和卡盘24之间，通过高频电源23a产生等离子体。通过由偏压功率设立的电场，向卡盘24加速产生的等离子体。
在室21内部，提供用来阻挡由高频电压产生的电磁波的屏蔽21b和21c，使得这些屏蔽围绕卡卡盘24。另外，在室21的侧壁上提供排气管21a，用来排放由馈给到室21内的反应气和晶片3之间的反应所产生的废气。
等离子体蚀刻设备20使用如下。首先，使室21的内部保持高温和低压，并且将晶片3保持在卡盘24上。随后，将反应气体馈给到室21的内部。另外，将高频电压施加到天线22，并且将偏压功率施加到卡盘24，以在室21内部产生等离子体。在该等离子体中，将反应气体转换成包括原子团和离子的活性种，并利用偏压功率来向着晶片3加速该活性种。结果，等离子体中的原子团和离子与晶片3反应，由此进行干蚀刻工序。
在第一干蚀刻步骤S9中，将第一偏压功率(高偏压)施加到卡盘24，同时采用含卤素气体对晶片3的表面3a进行第一干蚀刻。反应气体中包含的卤素的实例包括氟(F)、氯(Cl)、溴(Br)和碘(I)。
第二干蚀刻步骤
在第一干蚀刻步骤S9之后，进行第二干蚀刻步骤(低偏压)S11。在第二干蚀刻步骤S11中，将低于第一偏压功率的第二偏压功率(低偏压)施加到卡盘24，同时使用含卤素气体作为反应气体对晶片3的表面3a进行第二干蚀刻。
第一干蚀刻步骤S9和第二干蚀刻步骤S11中使用的反应气体的实例包括气态氟(F2)、气态氯(Cl2)、气态碘(I2)、气态三氯化硼(BCl3)、以及气态三氯化硼(BCl3)与气态四氟化碳(CF4)的气态混合物(BCl3+CF4)。在第一干蚀刻步骤S9和在第二干蚀刻步骤S11中使用的反应气体的类型可以是彼此相同的，或者可以是彼此不同的。
在干蚀刻中，可以同时处理多于一个的晶片3。当将晶片3放置在等离子体蚀刻设备20中时，从该晶片处于其中的大气引入到真空处理室。为了排列、运输和处理该晶片，可以使用用来容纳晶片3的由例如Al制成的盘。该盘优选耐受含卤素气体。这种盘的实例包括用氧化铝和其它陶瓷涂覆的Al盘，由例如石英的SiO2玻璃制成的盘，由多晶硅、氮化硅、碳化硅和其它硅基材料制成的盘，由碳复合物、金刚石和其它C基材料制成的盘，氮化硼盘和碳化钨盘。
金刚石盘，由于其高的热传导性，可以减轻干蚀刻期间温度升高的影响。因此，晶片3可以被稳定地干蚀刻。由Si基材料制成的盘也是优选的，因为它们具有高的热传导性和相对高的耐用性，廉价，并且具有非常少的混入杂质。
第二清洗步骤
接下来，清洗晶片表面(第二清洗步骤S13)。第二清洗步骤S13可以类似于第一清洗步骤S7。衬底10是用这种方式制造的。
如上所述，在包含本发明实施例的III-V族化合物半导体衬底制造方法中，晶片3的表面3a在机械抛光步骤S3和化学抛光步骤S5中被损伤。随后，通过在第一清洗步骤S7之后进行第一干蚀刻步骤S9和第二干蚀刻步骤S11，可以移除该损伤。此外，第二干蚀刻中的偏压功率低于第一干蚀刻中的偏压功率的事实使得III-V族化合物半导体晶片表面较不可能被第二干蚀刻自身损伤。因此能够增强制造的衬底10的PL强度。
此外，在机械抛光步骤S3和化学抛光步骤S5中，优选抛光晶片3的表面3a直至晶片3的表面3a的算术平均粗糙度低于50_或更小。以这种方式进行抛光使得第二干蚀刻步骤S11之后的算术平均粗糙度(Ra2)小于第一干蚀刻步骤S9之前的算术平均粗糙度(Ra1)。为此，可以提高制造的衬底10的表面平坦性。
此外，在表面3a具有III族元素物质面和N面的晶片3中，进行第一干蚀刻步骤S9和第二干蚀刻步骤S11减轻了在III族元素物质面和N面之间的高度差。
另外，优选：晶片3的表面3a具有III族元素物质面和N面；抛光工序包括化学抛光步骤S5；和利用包含双氧水、硫酸、盐酸、硝酸和氢氟酸中的至少一种的溶液，作为在化学抛光步骤S5中使用的化学溶液和在第一清洗步骤S7中使用的清洗溶液中的至少一种。使用这种液体，防止在化学抛光处理S5和第一清洗步骤S7的至少一个步骤中V族元素物质面(例如N面)被化学溶液和清洗溶液中的至少一种相对III族元素物质面选择性蚀刻。防止这种选择性蚀刻会抑制III族元素物质面和V族元素物质面之间的高度差增加，意味着能够提高制造的衬底10的表面的平坦性。
此外，晶片3优选包含Ga、In和Al中的至少一种作为III族元素物质，且包含As、P和N中的至少一种作为V族元素物质。在该晶片3中，III族元素物质和V族元素物质的原子量相当小，这促进了晶片3的表面3a的抛光和干蚀刻。
在上文中，说明了用来实施本发明的优选模式，但是本发明并不限于它们。例如，在抛光步骤中，可以不进行化学抛光处理S5。
虽然以下基于实施例和比较实例更具体地说明本发明，但本发明也不限于下面的实施例。
首先，本发明的发明人进行了下面的实验1到3。
实验1
准备2英寸直径的GaAs衬底、2英寸直径的InP衬底和2英寸直径的GaN衬底。研磨每个衬底的表面，使衬底的厚度为400μm。随后，用具有平均粒径为3μm的金刚石磨粒的金刚石砂轮抛光衬底表面，然后用具有平均直径为1μm的金刚石研磨剂的金刚石砂轮抛光。之后，清洗衬底表面。
接下来，使用等离子体蚀刻设备干蚀刻衬底表面，然后清洗。下面示出了进行干蚀刻的条件。
天线功率：800W
偏压功率：400W
蚀刻时间：90秒
反应气体：碘气体(I2)
反应气体流速：30sccm
室中的压力：0.2Pa
评估结果
干蚀刻之前衬底表面的算术平均粗糙度(Ra11)和干蚀刻之后的算术平均粗糙度(Ra12)是用原子力显微镜(AFM)检测的。进行检测的区域定义为衬底表面上10μm×10μm的矩形区域。另外，计算表面粗糙度比(Ra12/Ra11)。表I列出了结果。
另外，测量干蚀刻之前的衬底PL强度(I11)和干蚀刻之后的衬底PL强度(I12)。通过用He-Cd激光器辐射该衬底以激发它们并测量激励顶点的强度，来测量PL强度。然后计算PL强度比(I12/I11)。表I列出了结果。
表I
    衬底     表面粗糙度比     PL强度比
    GaAs衬底     0.84     1.34
    InP衬底     0.78     1.37
    GaN衬底     0.81     1.65
上文中的实验1证实：通过III-V族化合物半导体衬底制造方法使得表面粗糙度降低且PL强度提高，该制造方法包括：抛光晶片表面的抛光步骤；抛光步骤之后清洗晶片表面的清洗步骤；和清洗步骤之后对晶片表面进行干蚀刻的干蚀刻步骤。
实验2
准备2英寸直径的GaAs衬底和2英寸直径的GaN衬底。之后，用具有平均直径为3μm的金刚石研磨剂的金刚石砂轮抛光衬底表面，然后用具有平均直径为1μm的金刚石研磨剂的金刚石砂轮抛光。随后，清洗衬底表面。另外，将衬底分成8个部分，然后用不同类型的反应气体，使用等离子体蚀刻设备干蚀刻各部分的表面。下面示出了进行干蚀刻的条件。
天线功率：800W
偏压功率：200W
蚀刻时间：90秒
反应气体流速：30sccm
室中的压力：0.2Pa
作为反应气体，利用气态氯(Cl2)、气态碘(I2)、气态三氯化硼(BCl3)、气态三氯化硼(BCl3)和气态四氟化碳(CF4)的气态混合物(BCl3+CF4)、气态氩(Ar)、气态氮(N2)和气态氧(O2)。另外，在使用气态混合物(BCl3+CF4)时，使得在气态三氯化硼(BCl3)的流速和气态四氟化碳(CF4)的流速之间的比是1∶1。
评估结果
如实验1中一样，计算表面粗糙度比(Ra2/Ra1)和PL强度比(I2/I1)。表II中列出了结果。
表II
  反应气体   GaAs衬底   GaN衬底
  表面粗糙度比   PL强度比   表面粗糙度比   PL强度比
  Cl2   0.82   1.34   0.73   2.16
  I2   0.79   1.42   0.76   1.73
  BCl3   0.97   1.05   0.99   1.01
  BCl3+CF4   0.83   1.16   0.86   1.21
  Ar   1.28   0.70   1.19   0.76
  N2   1.00   0.95   1.00   0.98
  O2   1.08   0.78   1.06   0.83
上文中的实验2证实通过III-V族化合物半导体衬底制造方法使得表面粗糙度降低且PL强度提高，该制造方法包括：抛光晶片表面的抛光步骤；抛光步骤之后清洗晶片表面的清洗步骤；和清洗步骤之后使用含卤素气体对晶片表面进行干蚀刻的干蚀刻步骤。
实验3
准备2英寸直径的镜面抛光GaAs衬底和2英寸直径的镜面抛光GaN衬底。另外，作为用来在蚀刻衬底时容纳衬底的盘，准备了Al盘、石英盘、碳化硅盘、多晶Si盘和用多晶金刚石涂覆的多晶Si盘(在下文中的金刚石盘)。在这五种类型盘的每个中，清洗三个GaAs衬底，然后将这些衬底排列成圆周，以便这些GaAs衬底的中心距离每个盘的中心8cm。用同样的方式，清洗三个GaN衬底，然后将这些衬底排列成圆周，使得这些GaN衬底的中心距离五种类型盘的每个的中心8cm。随后，使用等离子体蚀刻设备来干蚀刻衬底表面。下面示出了进行干蚀刻的条件。
天线功率：800W
偏压功率：200W
蚀刻时间：90秒
反应气体：氯气(Cl2)
反应气体流速：30sccm
室中的压力：0.2Pa
评估结果
通过俄歇电子能谱(AES)来分析经过干蚀刻后的衬底表面。结果，当使用Al盘时，观察到显著的Al峰。此外，当干蚀刻后的Al盘被放置在开放的空气中一个小时时，发现由盘腐蚀导致的变色。对于除了Al盘之外的盘，没有观察到作为盘的主要成分的Si，并且即使在之后将该盘放置在开放的空气中一个小时也没有发现变色。
此外，用接触型表面粗糙度测量仪器测量已被干蚀刻的衬底表面的平坦性，并计算平面内平面度均匀性。对排列在每个盘中相同位置的三个衬底的平面内平面度均匀性进行平面内平面均匀性的计算。该平面内平面度均匀性是通过下面的方式计算的。首先，在1mm的扫描区域中在总共5个点上测量算术平均粗糙度，五个点中的一个在衬底中心点附近，并且五个点中的四个点是从衬底外围向内10mm的点。接下来，计算在总共1mm的扫描范围内测量的五个算术平均粗糙度的最大值和最小值之间的差，并且该差值定义为平面内平面度均匀性。结果，证实了平面内平面度均匀性按以下的顺序降低：(1)金刚石盘；(2)碳化硅盘；(3)Al盘；(4)多晶硅盘；和(5)石英盘。也就是说，金刚石盘的平面内平面度均匀性最高。该结果证明热传导性越高，平面内平面度均匀性越高。在除了Al盘之外的其它四种类型的盘中，从耐用性和平面内平面度均匀性的方面考虑，优选金刚石盘和碳化硅盘。为此，在下面的实验中使用以低成本容易获得的碳化硅盘。
上面描述的实验3证明了III-V族化合物半导体衬底制造方法的优点，该方法包括：抛光片状III-V族化合物半导体晶体的表面的抛光步骤；在抛光步骤之后，清洗III-V族化合物半导体晶体表面的清洗步骤；和在清洗步骤之后，在碳化硅盘中放置III-V族化合物半导体晶体以干蚀刻III-V族化合物半导体晶体表面的干蚀刻步骤。该III-V族化合物半导体衬底制造方法提高了盘的耐用性，并且加强了衬底表面的平面内平面度均匀性。
接下来，基于上面的实验1至3，本发明的发明人进行了下面的测试实施例和比较实例。
实施例1
准备2英寸直径的InP衬底。用具有平均直径为3μm的金刚石研磨剂的金刚石砂轮抛光该InP衬底表面，随后用具有平均直径为1μm的金刚石研磨剂的金刚石砂轮抛光。之后，清洗InP衬底表面。
接下来，使用等离子体蚀刻设备，对InP衬底表面进行第一干蚀刻。下面示出了进行第一干蚀刻的条件。
天线功率：800W
偏压功率：400W
蚀刻时间：45秒
反应气体：碘气体(I2)
反应气体流速：30sccm
室中的压力：0.2Pa
接下来，使用等离子体蚀刻设备，对InP衬底表面进行第二干蚀刻。除了使偏压功率为100W之外，进行第二干蚀刻的条件和进行第一干蚀刻的条件一样。因此，用于第一干蚀刻和第二干蚀刻的总时间是90秒。用这种方式制造InP衬底。
实施例2
除了在第二干蚀刻条件中使偏压功率为200W之外，用与实施例1相同的方式制造InP衬底。
比较实例1
除了在第二干蚀刻条件中使得偏压功率为400W之外，用与实施例1相同的方式制造InP衬底。
比较实例2
除了在第二干蚀刻条件中使得偏压功率升高到500W之外，用与实施例1相同的方式制造InP衬底。
比较实例3
除了在第二干蚀刻条件中使得偏压功率为600W之外，用与实施例1相同的方式制造InP衬底。
实施例3和4
除了使用2英寸直径GaN衬底来代替2英寸直径InP衬底之外，用与实施例1和2相同的方式来生产GaN衬底。
比较实例4至6
除了使用2英寸直径GaN衬底来代替2英寸直径InP衬底之外，用与比较实例1至3相同的方式来生产GaN衬底。
评估结果
通过AFM来测量在第一干蚀刻之前衬底表面的算术平均粗糙度(Ra1)和第二干蚀刻之后衬底表面的算术平均粗糙度(Ra2)。进行测量的区域被定义为衬底表面上10μm×10μm的矩形区域。随后，基于算术平均粗糙度(Ra1)，计算表面粗糙度比(Ra2/Ra1)。在表III中列出了该结果。
此外，测量第一干蚀刻之前的衬底PL强度(I1)和第二干蚀刻之后的衬底PL强度(I2)。通过用具有325nm的发射波长的He-Cd激光器辐射该衬底以光激发该衬底，然后测量激励光束的顶点强度，来测量PL强度。然后计算PL强度比(I2/I1)。在表III中列出了结果。
表III
  衬底类型   第二干蚀刻期间的偏压功率(W)   表面粗糙度比   PL强度比
  实施例1   InP衬底   100   0.73   1.40
  实施例2   200   0.76   1.39
  比较实例1   400   0.78   1.37
  比较实例2   500   0.95   1.28
  比较实例3   600   1.02   1.24
  实施例3   GaN衬底   100   0.78   1.70
  实施例4   200   0.79   1.69
  比较实例4   400   0.81   1.65
  比较实例5   500   0.87   1.47
  比较实例6   600   0.93   1.38
另外，本发明的发明人进行了下面的实验4至6。
实验4
准备2英寸直径的GaN衬底。在恒定的天线功率下，改变偏压功率来干蚀刻GaN衬底表面。下面示出了进行干蚀刻的条件。
天线功率：800W
蚀刻时间：90秒
反应气体：氯气(Cl2)
反应气体流速：30sccm
室中的压力：0.2Pa
评估结果
因为GaN衬底具有极性，所以通过接触型表面粗糙度测量器具来分别地测量Ga面蚀刻的程度和N面蚀刻的程度。图4中列出了结果。图4是表示在偏压功率和蚀刻程度之间的关系的曲线图。在图4中，线G1表示每给定时间N面被蚀刻的程度，并且线G2表示每给定时间Ga面被蚀刻的程度。该曲线图指出：在小于300W的偏压功率下，每给定时间N面被蚀刻的程度大于每给定时间Ga面被蚀刻的程度。在小于300W的偏压功率下，氯原子团的行为占优势。另一方面，曲线图示出：在偏压功率大于300W时，预定时间内蚀刻N面的程度小于预定时间内蚀刻Ga面的程度。在偏压功率大于300W时，氯离子的行为占优势。如刚才描述的，改变偏压功率能够控制蚀刻Ga面的速度和蚀刻N面的速度中哪个速度更高。
如刚才所述，实验4表明，通过III-V族化合物半导体衬底制造方法能够控制III族元素物质面和N面之间的高度差，其中，晶片表面具有III族元素物质面和N面，并且该方法包括：抛光晶片表面的抛光步骤；在抛光步骤之后，清洗晶片表面的清洗步骤；和在清洗步骤之后，使用含卤素气体对晶片表面进行干蚀刻的干蚀刻步骤。
实验5
准备2英寸直径的GaN衬底和10平方mm的AlN衬底。接下来，为了移除附着在衬底表面的污染物(例如蜡和抛光剂)和金属离子，用起毛革状抛光垫，使用10质量百分比浓度的双氧水，对粘附到陶瓷盘上的衬底进行抛光。选择双氧水作为化学溶液的原因是：用双氧水，N面不会被选择性蚀刻(腐蚀)，并且弱酸性的双氧水对抛光系统的损伤非常小。下面示出了进行抛光的条件。
压盘直径：380mm
抛光垫：PolitexTM
压盘旋转速度：60rpm
负载：30g/cm2
抛光剂供应：500cc/min
评估结果
表IV列出了：在使用不同化学溶液化学抛光衬底时，溶液蚀刻N面的能力(N面蚀刻能力)和腐蚀SUS钢抛光系统的能力(SUS钢蚀刻能力)，以及产生高度差的速度。在这里，表IV中的硅胶指的是将平均粒径为10nm的SiO2粉末包含在KOH中作为抛光剂。在这里，因为pH测量探针是由玻璃制成的，所以不能测量HF的pH。
表IV
  化学溶液   pH   N表面蚀刻能力  SUS钢蚀刻能力   高度差产生速度(μm/h)
  GaN衬底   AlN衬底
  硅胶   11   存在(不合适)   弱   2   1.5
  KOH   14   1.5   1.2
  NaOH   14   1.5   1.2
  NH4OH   12   轻微存在(有点不合适)   0.2   0.1
  H2O2   3   不存在(合适)   0   0
  H3PO4   1   存在(不合适)   强   0.5   0.4
  HNO3   1   不存在(合适)   0   0
  H2SO4   1   0   0
  HF   -   0   0
  HCl   1   0   0
如表IV中表明的，使用具有10或以上pH的KOH、NaOH、NH4OH的碱性溶液或H3PO4作为化学溶液来进行化学抛光，致使倾向于N面被选择性蚀刻，并且倾向于高度差增加。另一方面，利用H2O2、HNO3、H2SO4、HF和HCl，不导致高度差增加。具体地，优选H2O2，因为它具有弱腐蚀性，并由此不大会损伤抛光系统。
如上所述，实验5表明：当晶片表面具有III族元素物质面和N面时，通过III-V族化合物半导体衬底制造方法能够防止III族元素物质面和N面之间的高度差增加，该方法包括：化学抛光晶片表面的化学抛光步骤；在化学抛光步骤之后，清洗晶片表面的清洗步骤；和在清洗步骤之后，使用含卤素气体对晶片表面进行干蚀刻的干蚀刻步骤；可以利用包含双氧水、硫酸、盐酸、硝酸或氢氟酸中的至少一种的溶液，来作为在化学抛光步骤中的化学溶液。
实验6
准备2英寸直径的GaAs衬底和2英寸直径的InP衬底。接下来，用具有不同平均直径的金刚石研磨剂的金刚石砂轮来抛光该衬底表面。之后，清洗该衬底表面。另外，使用等离子体蚀刻设备来干蚀刻衬底表面。下面示出了进行干蚀刻的条件。
天线功率：800W
偏压功率：200W
蚀刻时间：90秒
反应气体：氯气(Cl2)
反应气体流速：30sccm
室中的压力：0.2Pa
评估结果
通过AFM来测量干蚀刻之前衬底表面算术平均粗糙度(Ra11)和干蚀刻之后的衬底表面算术平均粗糙度(Ra12)。进行测量的范围被定义为衬底上10μm×10μm的矩形区域。表V中列出了结果。在表V中，“○”表示Ra12比Ra11小，而“×”表示Ra12比Ra11大。
表V
干蚀刻之前衬底表面算术平均粗糙度(_)   GaAs衬底  InP衬底
93   ×   ×
71   ×   ×
50   ○   ○
16   ○   ○
如刚才所述的，实验6表明通过III-V族化合物半导体衬底制造方法降低了表面粗糙度，该制造方法包括：抛光晶片表面直到晶片晶片表面的算术平均粗糙度达到50_或更小的抛光步骤；在该抛光步骤之后清洗晶片表面的清洗步骤；和清洗步骤之后对晶片表面进行干蚀刻的干蚀刻步骤。
仅选择了已经选择的实施例来说明本发明。然而，对于本领域的技术人员来说，从前面的公开来看，在没有偏离如所附权利要求中定义的本发明的范围的前提下，很明显在这里可以进行不同的改变和修改。此外，根据本发明实施例的前面描述仅是为了说明而提供，并不限制本发明，本发明由所附权利要求和其等效来定义。

Claims (4)

1.一种III-V族化合物半导体衬底制造方法，包括：
抛光片状III-V族化合物半导体晶体的表面的抛光步骤；
在所述的抛光步骤之后，清洗所述III-V族化合物半导体晶体表面的清洗步骤；
在所述清洗步骤之后的第一干蚀刻步骤，对用来承载所述III-V族化合物半导体晶体的电极施加第一偏压功率，并同时使用第一含卤素气体对所述晶体表面进行第一干蚀刻；和
在所述第一干蚀刻步骤之后的第二干蚀刻步骤，对所述电极施加小于所述第一偏压功率的第二偏压功率，且同时使用第二含卤素气体对所述III-V族化合物半导体晶体表面进行第二干蚀刻。
2.如权利要求1所述的III-V族化合物半导体衬底制造方法，其中，在所述的抛光步骤中，抛光所述III-V族化合物半导体晶体表面直到所述表面的算术平均粗糙度降低到50_或更小。
3.如权利要求1或2所述的III-V族化合物半导体衬底制造方法，其中：
所述III-V族化合物半导体晶体表面具有III族元素物质面和V族元素物质面；
所述的抛光步骤包括对所述III-V族化合物半导体晶体表面进行化学抛光的化学抛光处理；和
利用包含双氧水、硫酸、盐酸、硝酸或氢氟酸中的至少一种的溶液，作为在所述化学抛光处理中使用的化学溶液和在所述清洗步骤中使用的清洗溶液的至少一种。
4.如权利要求1或2所述的III-V族化合物半导体衬底制造方法，其中，所述III-V族化合物半导体晶体包含Ga、In或Al中的至少一种作为III族元素物质，且包含As、P或N中的至少一种作为V族元素物质。
CNA2008100085343A 2007-01-23 2008-01-23 Ⅲ-ⅴ族化合物半导体衬底制造方法 Pending CN101241855A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007012658A JP4321595B2 (ja) 2007-01-23 2007-01-23 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
JP2007012658 2007-01-23

Publications (1)

Publication Number Publication Date
CN101241855A true CN101241855A (zh) 2008-08-13

Family

ID=39345526

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100085343A Pending CN101241855A (zh) 2007-01-23 2008-01-23 Ⅲ-ⅴ族化合物半导体衬底制造方法

Country Status (6)

Country Link
US (1) US7960284B2 (zh)
EP (1) EP1950800A3 (zh)
JP (1) JP4321595B2 (zh)
KR (1) KR20080069531A (zh)
CN (1) CN101241855A (zh)
TW (1) TW200845178A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640257A (zh) * 2009-12-01 2012-08-15 索泰克公司 用于电子功率组件、光电组件或者光伏组件的异质结构
CN103495928A (zh) * 2013-10-09 2014-01-08 广东赛翡蓝宝石科技有限公司 一种提高蓝宝石衬底片表面质量和产品良率的加工方法
CN103847032A (zh) * 2014-03-20 2014-06-11 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN103966605A (zh) * 2014-05-30 2014-08-06 马鞍山太时芯光科技有限公司 一种LED芯片GaP层用刻蚀液及刻蚀方法以及表面粗化方法
CN104319319A (zh) * 2014-10-31 2015-01-28 广东德力光电有限公司 一种led芯片的研切方法
CN117066978A (zh) * 2023-10-16 2023-11-17 天通控股股份有限公司 一种钽酸锂键合晶片的减薄方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4321595B2 (ja) * 2007-01-23 2009-08-26 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
TWI407587B (zh) * 2009-01-21 2013-09-01 Lumitek Corp 發光二極體晶圓之研磨方法
WO2012102280A1 (ja) * 2011-01-26 2012-08-02 株式会社Sumco 太陽電池用ウェーハおよびその製造方法
JP5767141B2 (ja) 2012-03-02 2015-08-19 株式会社サイオクス 窒化ガリウム基板およびそれを用いた光デバイス
US8822314B2 (en) 2012-06-14 2014-09-02 Palo Alto Research Center Incorporated Method of growing epitaxial layers on a substrate
JP5832058B1 (ja) * 2013-12-20 2015-12-16 日本碍子株式会社 窒化ガリウム層を含む基板およびその製造方法
US10553448B2 (en) * 2016-10-31 2020-02-04 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a polycrystalline layer using an angled ion beam
CN106826408B (zh) * 2017-02-09 2018-05-08 同济大学 一种基于晶体氧化剂的lbo晶体抛光方法
KR102086281B1 (ko) * 2017-04-28 2020-03-06 제이엑스금속주식회사 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법
CN107799399B (zh) * 2017-10-31 2020-01-03 浙江华越芯装电子股份有限公司 在中温下弹坑检测的预处理方法
US10926523B2 (en) * 2018-06-19 2021-02-23 Sensel, Inc. Performance enhancement of sensors through surface processing

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207527A (ja) 1989-02-06 1990-08-17 Sumitomo Electric Ind Ltd ＧａＡｓウエハの研磨方法
JPH05291231A (ja) * 1992-04-06 1993-11-05 Japan Energy Corp 化合物半導体ウェーハの製造方法
US6444593B1 (en) * 1998-12-02 2002-09-03 Advanced Micro Devices, Inc. Surface treatment of low-K SiOF to prevent metal interaction
US6455398B1 (en) * 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
JP3546023B2 (ja) 2001-03-23 2004-07-21 三菱電線工業株式会社 結晶成長用基板の製造方法、およびＧａＮ系結晶の製造方法
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
WO2003021642A2 (en) * 2001-08-31 2003-03-13 Applied Materials, Inc. Method and apparatus for processing a wafer
JP5047609B2 (ja) * 2003-01-07 2012-10-10 ソワテク 除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用
US7078344B2 (en) * 2003-03-14 2006-07-18 Lam Research Corporation Stress free etch processing in combination with a dynamic liquid meniscus
US7129167B1 (en) * 2003-03-14 2006-10-31 Lam Research Corporation Methods and systems for a stress-free cleaning a surface of a substrate
CN100552888C (zh) * 2003-10-27 2009-10-21 住友电气工业株式会社 氮化镓半导体衬底及其制造方法
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US7935955B2 (en) * 2004-01-26 2011-05-03 Showa Denko K.K. Group III nitride semiconductor multilayer structure
JP2006060069A (ja) 2004-08-20 2006-03-02 Sumitomo Electric Ind Ltd ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
JP2006185964A (ja) 2004-12-24 2006-07-13 Eudyna Devices Inc 半導体装置の製造方法
JP4321595B2 (ja) * 2007-01-23 2009-08-26 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640257A (zh) * 2009-12-01 2012-08-15 索泰克公司 用于电子功率组件、光电组件或者光伏组件的异质结构
CN102640257B (zh) * 2009-12-01 2015-04-15 索泰克公司 用于电子功率组件、光电组件或者光伏组件的异质结构
CN103495928A (zh) * 2013-10-09 2014-01-08 广东赛翡蓝宝石科技有限公司 一种提高蓝宝石衬底片表面质量和产品良率的加工方法
CN103495928B (zh) * 2013-10-09 2015-07-29 广东赛翡蓝宝石科技有限公司 一种提高蓝宝石衬底片表面质量和产品良率的加工方法
CN103847032A (zh) * 2014-03-20 2014-06-11 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN103966605A (zh) * 2014-05-30 2014-08-06 马鞍山太时芯光科技有限公司 一种LED芯片GaP层用刻蚀液及刻蚀方法以及表面粗化方法
CN103966605B (zh) * 2014-05-30 2016-08-24 马鞍山太时芯光科技有限公司 一种LED芯片GaP层用刻蚀液及刻蚀方法以及表面粗化方法
CN104319319A (zh) * 2014-10-31 2015-01-28 广东德力光电有限公司 一种led芯片的研切方法
CN117066978A (zh) * 2023-10-16 2023-11-17 天通控股股份有限公司 一种钽酸锂键合晶片的减薄方法
CN117066978B (zh) * 2023-10-16 2024-01-05 天通控股股份有限公司 一种钽酸锂键合晶片的减薄方法

Also Published As

Publication number Publication date
US7960284B2 (en) 2011-06-14
KR20080069531A (ko) 2008-07-28
TW200845178A (en) 2008-11-16
JP2008181953A (ja) 2008-08-07
EP1950800A2 (en) 2008-07-30
US20080176400A1 (en) 2008-07-24
JP4321595B2 (ja) 2009-08-26
EP1950800A3 (en) 2010-05-05

Similar Documents

Publication Publication Date Title
CN101241855A (zh) Ⅲ-ⅴ族化合物半导体衬底制造方法
EP2912681B1 (en) Method of fabricating flat sic semiconductor substrate
JP3881562B2 (ja) ＳｉＣモニタウェハ製造方法
JP5065660B2 (ja) 半導体処理
JP2009231814A (ja) 窒化物半導体ウエハ−加工方法
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP3066750B2 (ja) 半導体ウェーハの製造方法
CN109290874B (zh) 背面有橄榄形凹坑的磷化铟晶片、制法及所用腐蚀液
JP2007137736A (ja) サファイア基板の製造方法
JP2006060069A (ja) ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
JP7311953B2 (ja) ＳｉＣウェハの製造方法
JPH11209182A (ja) プラズマ耐食部材
JP2004006997A (ja) シリコンウエハの製造方法
WO2002071473A1 (fr) Plaquette de moniteur de mesure d'epaisseur de couche
JP7228348B2 (ja) ＳｉＣウェハの製造方法
Asghar et al. Influence of Polishing Parameters on Abrasive Free Chemical Mechanical Planarization (AFCMP) of Non-Polar (11-20) and Semi-Polar (11-22) GaN Surfaces
JP2000286173A (ja) ハードレーザマーキングウェーハおよびその製造方法
JP5536311B2 (ja) 半導体ウェーハの平坦化方法、及び半導体ウェーハの製造方法
JP7217100B2 (ja) ＳｉＣウェハの製造方法
JP7300247B2 (ja) ＳｉＣウェハの製造方法
WO2023234005A1 (ja) 単結晶シリコンウェーハのドライエッチング方法、単結晶シリコンウェーハの製造方法、及び単結晶シリコンウェーハ
Sun Development of plasma-based nano-precision
JP2012178377A (ja) ＧａＮ系半導体基板の製造方法
JP2002173398A (ja) ランガサイト型酸化物単結晶ウェハの製造方法
CN105632901B (zh) 一种采用干式刻蚀方法获得碳化硅衬底的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1120656

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20080813

C20 Patent right or utility model deemed to be abandoned or is abandoned
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1120656

Country of ref document: HK