JP2008181953A - Ｉｉｉ−ｖ族化合物半導体基板の製造方法 - Google Patents

Ｉｉｉ−ｖ族化合物半導体基板の製造方法 Download PDF

Info

Publication number
JP2008181953A
JP2008181953A JP2007012658A JP2007012658A JP2008181953A JP 2008181953 A JP2008181953 A JP 2008181953A JP 2007012658 A JP2007012658 A JP 2007012658A JP 2007012658 A JP2007012658 A JP 2007012658A JP 2008181953 A JP2008181953 A JP 2008181953A
Authority
JP
Japan
Prior art keywords
compound semiconductor
iii
dry etching
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007012658A
Other languages
English (en)
Other versions
JP4321595B2 (ja
Inventor
Akihiro Yago
昭広 八郷
Naoki Matsumoto
直樹 松本
Takayuki Nishiura
隆幸 西浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2007012658A priority Critical patent/JP4321595B2/ja
Priority to TW097101404A priority patent/TW200845178A/zh
Priority to EP08000883A priority patent/EP1950800A3/en
Priority to KR1020080006651A priority patent/KR20080069531A/ko
Priority to US12/018,198 priority patent/US7960284B2/en
Priority to CNA2008100085343A priority patent/CN101241855A/zh
Publication of JP2008181953A publication Critical patent/JP2008181953A/ja
Application granted granted Critical
Publication of JP4321595B2 publication Critical patent/JP4321595B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】III−Ｖ族化合物半導体基板のＰＬ強度を向上できるIII−Ｖ族化合物半導体基板の製造方法を提供する。
【解決手段】このIII−Ｖ族化合物半導体基板の製造方法では、まず、ウェハ３の表面３ａを研磨する（研磨工程）。次に、ウェハ３の表面３ａを洗浄する（第１の洗浄工程Ｓ７）。次に、ハロゲンを含むガスを用いて、ウェハ３を載置するためのチャック２４に第１のバイアス電力を印加しながら、ウェハ３の表面３ａに第１のドライエッチングを施す（第１のドライエッチング工程Ｓ９）。次に、ハロゲンを含むガスを用いて、チャック２４に第１のバイアス電力よりも電力値が小さい第２のバイアス電力を印加しながら、ウェハ３の表面３ａに第２のドライエッチングを施す（第２のドライエッチング工程Ｓ１１）。
【選択図】図２

Description

本発明は、III−Ｖ族化合物半導体基板の製造方法に関する。
III−Ｖ族化合物半導体基板は、インゴットから切り出された基板の表面を研磨した後に洗浄することによって製造される（特許文献１参照）。
特開平５−２９１２３１号公報
しかしながら、III−Ｖ族化合物半導体基板の表面を研磨すると、当該表面はダメージを受けてしまう。その結果、III−Ｖ族化合物半導体基板のフォトルミネッセンス強度（ＰＬ強度）が低下してしまう。ダメージを受けたIII−Ｖ族化合物半導体基板の表面にデバイスを形成しても、優れたデバイス特性が得られない。
そこで、本発明者らは、ダメージを受けた表面を除去するために、III−Ｖ族化合物半導体基板の表面を研磨した後に当該表面をドライエッチングすることを検討した。その結果、III−Ｖ族化合物半導体基板のＰＬ強度が向上することを確認した。しかしながら、より優れたデバイス特性を得るために、III−Ｖ族化合物半導体基板のＰＬ強度の更なる向上が求められている。
本発明は、上記事情に鑑みて為されたものであり、III−Ｖ族化合物半導体基板のＰＬ強度を向上できるIII−Ｖ族化合物半導体基板の製造方法を提供することを目的とする。
上述の課題を解決するため、本発明のIII−Ｖ族化合物半導体基板の製造方法は、板状のIII−Ｖ族化合物半導体結晶の表面を研磨する研磨工程と、前記研磨工程の後、前記III−Ｖ族化合物半導体結晶の前記表面を洗浄する洗浄工程と、前記洗浄工程の後、ハロゲンを含むガスを用いて、前記III−Ｖ族化合物半導体結晶を載置するための電極に第１のバイアス電力を印加しながら、前記III−Ｖ族化合物半導体結晶の前記表面に第１のドライエッチングを施す第１のドライエッチング工程と、前記第１のドライエッチング工程の後、ハロゲンを含むガスを用いて、前記電極に前記第１のバイアス電力よりも電力値が小さい第２のバイアス電力を印加しながら、前記III−Ｖ族化合物半導体結晶の前記表面に第２のドライエッチングを施す第２のドライエッチング工程とを含む。
なお、第１及び第２のドライエッチング工程において用いられるガスの種類は、同じであってもよいし、異なっていてもよい。
本発明のIII−Ｖ族化合物半導体基板の製造方法では、研磨工程においてIII−Ｖ族化合物半導体結晶の表面がダメージを受ける。その後、洗浄工程を経て、第１及び第２のドライエッチング工程を実施することによって、当該ダメージを除去することができる。さらに、第２のドライエッチング時のバイアス電力が第１のドライエッチング時のバイアス電力よりも小さいので、第２のドライエッチング自身によりIII−Ｖ族化合物半導体結晶の表面が受けるダメージを低減することができる。よって、III−Ｖ族化合物半導体基板のＰＬ強度を向上させることができる。
また、前記研磨工程では、前記III−Ｖ族化合物半導体結晶の前記表面の算術平均粗さが５０Å以下となるまで前記表面を研磨することが好ましい。
なお、研磨工程では、例えば砥粒の平均粒径を小さくすることによって、算術平均粗さを小さくすることができる。
上述のように研磨を行うと、第１のドライエッチング工程の前における算術平均粗さ（Ｒａ１）よりも第２のドライエッチング工程の後における算術平均粗さ（Ｒａ２）を小さくすることができる。よって、III−Ｖ族化合物半導体基板の表面の平坦性を向上させることができる。
また、前記III−Ｖ族化合物半導体結晶の前記表面は、III族元素面とＶ族元素面とを有し、前記研磨工程が、前記III−Ｖ族化合物半導体結晶の前記表面に化学的研磨を施す化学的研磨工程を含み、前記化学的研磨工程において用いられる薬液、及び前記洗浄工程において用いられる洗浄液のうち少なくとも一方に、過酸化水素水、硫酸、塩酸、硝酸、及びフッ化水素酸のうち少なくとも一種類を含む液体を用いることが好ましい。
なお、ここでいう化学的研磨とは、いわゆる機械化学研磨（ＣＭＰ）を含む意味である。
上記液体を用いる場合、化学的研磨工程及び洗浄工程のうち少なくとも一方において、薬液及び洗浄液のうち少なくとも一方によって、Ｖ族元素面（例えばＮ面）がIII族元素面に対して選択的にエッチングされることを抑制できる。よって、III族元素面とＶ族元素面との段差が大きくなることを抑制できるので、III−Ｖ族化合物半導体基板の表面の平坦性を向上させることができる。
また、前記III−Ｖ族化合物半導体結晶が、III族元素としてＧａ、Ｉｎ、及びＡｌのうち少なくとも一つの元素を含み、Ｖ族元素としてＡｓ、Ｐ、及びＮのうち少なくとも一つの元素を含むことが好ましい。
この場合、III族元素及びＶ族元素の原子量は比較的小さいので、III−Ｖ族化合物半導体結晶の表面を研磨し、ドライエッチングすることが容易になる。
本発明によれば、III−Ｖ族化合物半導体基板のＰＬ強度を向上できるIII−Ｖ族化合物半導体基板の製造方法が提供される。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
図１は、実施形態に係るIII−Ｖ族化合物半導体基板の製造方法により製造されるIII−Ｖ族化合物半導体基板を模式的に示す斜視図である。図１に示されるIII−Ｖ族化合物半導体基板１０（以下、「基板１０」という。）のエッジにはオリエンテーションフラット１０ｅが形成されている。オリエンテーションフラット１０ｅに代えてノッチを形成してもよい。
基板１０は、III族元素としてＧａ、Ｉｎ、及びＡｌのうち少なくとも一つの元素を含み、Ｖ族元素としてＡｓ、Ｐ、及びＮのうち少なくとも一つの元素を含むことが好ましい。基板１０としては、例えばＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板等の基板や、ＧａＮ基板、ＡｌＮ基板、ＩｎＮ基板といった窒化物半導体基板（Ｖ族元素としてＮを含むIII−Ｖ族化合物半導体基板）等が挙げられる。基板１０は、不純物がドーピングされた基板であってもよいし、３元系III−Ｖ族化合物半導体からなる基板であってもよいし、ＧａＩｎＮＡｓ等の４元系III−Ｖ族化合物半導体からなる基板であってもよい。また、基板１０は、単結晶基板であってもよいし、多結晶基板であってもよい。
図２は、本実施形態に係るIII−Ｖ族化合物半導体基板の製造方法の各工程を示すフローチャートである。図１に示される基板１０は、例えば以下のように製造される。
まず、基板１０が例えばＧａＡｓ基板、ＩｎＰ基板等の場合、液体封止引き上げ法（ＬＥＣ法：Liquid Encapsulated Czochralski法）、ハロゲン輸送法等の気相エピタキシャル法、水平ブリッジマン法（ＨＢ法：Horizontal Bridgeman法）等を用いてインゴットを作製する。次に、インゴットの外周を加工して所望の径とする。続いて、Ｘ線回折によりインゴットの結晶の面方位を決定した後、インゴットにオリエンテーションフラット（ＯＦ）、インデックスフラット（ＩＦ）を形成する。さらに、例えばワイヤソー、外周刃、内周刃等の切断装置を用いてインゴットをスライスすることによって、インゴットからウェハ（板状のIII−Ｖ族化合物半導体結晶）を切り出す。
一方、基板１０が例えば窒化物半導体基板の場合、窒化物半導体基板を構成する窒化物半導体と熱膨張係数が近い異種単結晶基板上に、窒化物半導体結晶を気相成長させる。異種単結晶基板としては、例えばＳｉ、ＧａＡｓ、ＳｉＣ、サファイア等が挙げられる。その後、用途に応じて、異種単結晶基板を剥離して窒化物半導体結晶からウェハを作製してもよいし、例えばワイヤソー、外周刃、内周刃等の切断装置を用いて気相成長した窒化物半導体結晶をスライスすることによって、窒化物半導体結晶からウェハを切り出してもよい。
続いて、得られたウェハの表面を平坦化する。平坦化は図２に示される各工程を経ることによって実施される。平坦化されるウェハの表面は、ウェハの主面及び裏面（主面とは反対側の面）のうち少なくとも一方の面である。
（研削工程）
まず、ウェハの表面を研削する（研削工程Ｓ１）。研削工程Ｓ１では、ウェハを例えばセラミック製のプレートにワックスを用いて貼り付け、ウェハとダイヤモンド砥石との間に研削液を供給しつつ、ダイヤモンド砥石を回転させながらウェハの表面に押し当てる。こうして、ダイヤモンド砥石によってウェハの表面を研削する。
（研磨工程）
次に、ウェハの表面を研磨する。好ましくは、ウェハの表面を機械的に研磨した（メカニカル研磨工程Ｓ３）後、化学的に研磨する（ケミカル研磨工程Ｓ５）。
メカニカル研磨工程Ｓ３では、セラミック製のプレートに貼り付けられたウェハの表面と、銅製又は錫製の定盤との間に研磨材（例えばダイヤモンドスラリー）を供給しつつ、定盤を回転させながらウェハの表面に押し当てる。こうして、研磨材によってウェハの表面を研磨する。なお、メカニカル研磨工程Ｓ３は、研磨材に含まれる砥粒の平均粒径を次第に細かくしながら複数回にわたって実施されることが好ましい。
ケミカル研磨工程Ｓ５では、セラミック製のプレートに貼り付けられたウェハの表面と、ポリシングパッド（例えばスウェードタイプのパッド）との間に薬液を供給しつつ、ポリシングパッドを回転させながらウェハの表面に押し当てる。これにより、ウェハの表面に付着しているコンタミネーション物質（例えばワックス、研磨材等）や金属イオンを除去することができる。
ケミカル研磨工程Ｓ５において使用される薬液は、III−Ｖ族化合物半導体との反応性が無いか又は低いことが好ましく、金属イオンやコンタミネーション物質等を除去可能であることが好ましい。このような薬液としては、例えば、過酸化水素水、硫酸、塩酸、硝酸、及びフッ化水素酸のうち少なくとも一種類を含む液体が挙げられる。過酸化水素水は弱酸性であるため、研磨装置等へのダメージが少ないので特に好ましい。
通常、III−Ｖ族化合物半導体に対するエッチャントとしては、硫酸、フッ化水素酸、塩酸、硝酸、リン酸、アンモニア水、水酸化カリウム、及び水酸化ナトリウム等が知られている。
例えばＧａＡｓ結晶やＩｎＰ結晶等は、塩酸を除き、硫酸、硝酸等のエッチャントを単体で用いたとしても殆どエッチングされない。ＧａＡｓ結晶やＩｎＰ結晶等は、上記エッチャントを組み合わせることによってエッチングされる。
一方、ＧａＮ結晶やＡｌＮ結晶等の窒化物半導体結晶では、例えばリン酸、アンモニア水、水酸化カリウム、及び水酸化ナトリウム等のエッチャントを用いると、Ｎ面が容易にエッチングされるのに対してＧａ面やＡｌ面等のIII族元素面は殆どエッチングされない。その結果、ウェハの表面がIII族元素面とＮ面とを有する場合、III族元素面とＮ面との段差が大きくなってしまうおそれがある。これに対して、過酸化水素水、硫酸、塩酸、硝酸、及びフッ化水素酸のうち少なくとも一種類を含む液体をエッチャントとして用いた場合、III族元素面及びＮ面の両方とも殆どエッチングされない。よって、III族元素面とＮ面との段差の拡大を抑制することができる。
（第１の洗浄工程）
次に、ウェハの表面を洗浄する（第１の洗浄工程Ｓ７）。第１の洗浄工程Ｓ７では、まず、ウェハをセラミック製のプレートから剥離する。次に、ウェハの表面に付着したワックスや研磨材を除去するために、例えばエタノールを溶媒とした超音波洗浄を行う。さらに、ウェハの表面に付着した金属イオンを除去するために、ウェハを例えば塩酸に浸し、ウェハを揺動させる。ウェハを揺動させるためには、洗浄冶具を揺らしたり、超音波洗浄、好ましくはメガソニック洗浄を行う。続いて、ウェハの表面に超純水を流すことにより流水洗浄を行う。次に、例えばイソプロピルアルコールの蒸気を用いてウェハを乾燥させる。
ウェハが例えばＧａＡｓ基板、ＩｎＰ基板等の場合、第１の洗浄工程において使用される洗浄液としては、Ｓｉ基板の洗浄に用いられる洗浄液を用いてもよいし、当該洗浄液に薬液を組み合わせてもよい。また、ウェハが例えばＧａＮ基板、ＡｌＮ基板といった窒化物半導体基板の場合、第１の洗浄工程において使用される洗浄液としては、ケミカル研磨工程Ｓ５において使用される薬液と同様に、例えば、過酸化水素水、硫酸、塩酸、硝酸、及びフッ化水素酸のうち少なくとも一種類を含む液体を用いることが好ましい。この場合、III族元素面（例えばＧａ面、Ａｌ面）とＮ面とのエッチング速度の差を小さくすることができる。
（第１のドライエッチング工程）
次に、図３に示されるプラズマエッチング装置２０を用いて、ウェハ３の表面３ａに第１のドライエッチングを施す（第１のドライエッチング工程（高バイアス）Ｓ９）。好ましくは、ドライエッチングはウェハ３の表面３ａ全体に施される。また、ドライエッチングは、反応性イオンエッチング（ＲＩＥ）であることが好ましい。
図３は、プラズマエッチング装置を模式的に示す図である。図３に示されるプラズマエッチング装置２０は、チャンバ２１、アンテナ２２、高周波電源２３ａ、バイアス電源２３ｂ、チャック２４、及びマッチングボックス２５ａ及び２５ｂを備えている。
チャンバ２１は、ウェハ３を収容するための部分であり、その内部は高温かつ低圧に保たれる。アンテナ２２は、チャンバ２１内部にプラズマを発生させるための一方の電極であり、チャンバ２１の上方に設けられている。アンテナ２２は、例えば平板状コイルやらせん状コイルといった形状をしている。アンテナ２２は、例えば１３．５６ＭＨｚといった高周波電圧を発生する高周波電源２３ａにマッチングボックス２５ａを介して電気的に接続されている。
チャック２４は、ウェハ３を載置及び固定するための構成要素である。チャック２４は、マッチングボックス２５ｂを介してバイアス電源２３ｂに電気的に接続されている。バイアス電源２３ｂは、チャック２４に例えば１３．５６ＭＨｚといった高周波のバイアス電力を印加する。チャック２４は、ウェハ３にバイアス電力を印加するための電極として機能する。アンテナ２２とチャック２４との間には、高周波電源２３ａによってプラズマが生成される。生成されたプラズマは、バイアス電力により生じる電界によってチャック２４へ向けて加速される。
チャンバ２１内部には、高周波電圧によって発生する電磁波を遮蔽するためのシールド２１ｂ及び２１ｃが、チャック２４を囲むように設けられている。また、チャンバ２１の側壁には、チャンバ２１内部に導入される反応ガスとウェハ３とが反応して得られる排ガスを排気するための排気口２１ａが設けられている。
プラズマエッチング装置２０は、次のようにして使用される。まず、チャンバ２１内部が高温かつ低圧に保たれ、ウェハ３がチャック２４上に固定される。続いて、チャンバ２１内部に反応ガスが導入される。さらに、アンテナ２２に高周波電圧が印加されるとともに、チャック２４にバイアス電圧が印加されることによって、チャンバ２１内部にプラズマが生成される。プラズマ中では反応ガスがラジカルやイオン等の活性種になっており、このラジカルやイオンがバイアス電圧によりウェハ３に向けて加速される。その結果、プラズマ中のラジカルやイオンがウェハ３と反応することによって、ドライエッチングが進行する。
第１のドライエッチング工程Ｓ９では、反応ガスとしてハロゲンを含むガスを用いて、チャック２４に第１のバイアス電力（高バイアス）を印加しながら、ウェハ３の表面３ａに第１のドライエッチングを施す。反応ガスに含まれるハロゲンとしては、例えば、フッ素元素（Ｆ）、塩素元素（Ｃｌ）、臭素元素（Ｂｒ）、ヨウ素元素（Ｉ）等が挙げられる。
（第２のドライエッチング工程）
第１のドライエッチング工程Ｓ９の後、第２のドライエッチング工程（低バイアス）Ｓ１１を実施する。第２のドライエッチング工程Ｓ１１では、反応ガスとしてハロゲンを含むガスを用いて、チャック２４に第１のバイアス電力よりも電力値が小さい第２のバイアス電力（低バイアス）を印加しながら、ウェハ３の表面３ａに第２のドライエッチングを施す。
第１のドライエッチング工程Ｓ９、及び第２のドライエッチング工程Ｓ１１において用いられる反応ガスとしては、例えば、フッ素ガス（Ｆ２）、塩素ガス（Ｃｌ２）、ヨウ素ガス（Ｉ２）、三塩化ホウ素ガス（ＢＣｌ３）、三塩化ホウ素ガス（ＢＣｌ３）と四フッ化炭素ガス（ＣＦ４）との混合ガス（ＢＣｌ３＋ＣＦ４）等が挙げられる。第１のドライエッチング工程Ｓ９において用いられる反応ガスと、第２のドライエッチング工程Ｓ１１において用いられる反応ガスとは同じでもよいし、異なっていてもよい。
ドライエッチングでは、多数枚のウェハ３を同時に処理することができる。プラズマエッチング装置２０内にウェハ３をセットする場合、ウェハ３は大気中から真空の処理室内に導入される。ウェハ３のセット、搬送、及び処理を行うためには、ウェハ３を収容するトレイ、例えばＡｌ製のトレイを用いることができる。トレイは、ハロゲンを含むガスに耐性を有することが好ましい。そのようなトレイとしては、Ａｌ製のトレイにアルミナ等のセラミックスをコーティングしたトレイ、石英等のＳｉＯ２ガラス製のトレイ、多結晶シリコン、窒化珪素、炭化珪素等のＳｉ系材料製のトレイ、カーボンコンポジットやダイヤモンド等のＣ系材料製のトレイ、窒化ホウ素製のトレイ、タングステンカーバイド製のトレイ等が挙げられる。ダイヤモンド製のトレイは、熱伝導性が高いため、ドライエッチング中の温度上昇の影響を小さくすることができる。よって、安定してウェハ３をドライエッチングすることができる。また、Ｓｉ系材料製のトレイは、熱伝導性が高く、不純物の混入も少なく、安価であり、耐久性が比較的高いため、好ましい。
（第２の洗浄工程）
次に、ウェハの表面を洗浄する（第２の洗浄工程Ｓ１３）。第２の洗浄工程Ｓ１３は、第１の洗浄工程Ｓ７と同様の工程であってもよい。このようにして、基板１０が製造される。
以上説明したように、本実施形態に係るIII−Ｖ族化合物半導体基板の製造方法では、メカニカル研磨工程Ｓ３及びケミカル研磨工程Ｓ５においてウェハ３の表面３ａがダメージを受ける。その後、第１の洗浄工程Ｓ７を経て、第１のドライエッチング工程Ｓ９及び第２のドライエッチング工程Ｓ１１を実施することによって、当該ダメージを除去することができる。さらに、第２のドライエッチング時のバイアス電力が第１のドライエッチング時のバイアス電力よりも小さいので、第２のドライエッチング自身によりウェハ３の表面３ａが受けるダメージを低減することができる。よって、得られる基板１０のＰＬ強度を向上させることができる。
また、メカニカル研磨工程Ｓ３及びケミカル研磨工程Ｓ５では、ウェハ３の表面３ａの算術平均粗さが５０Å以下となるまで表面３ａを研磨することが好ましい。この場合、第１のドライエッチング工程Ｓ９の前における算術平均粗さ（Ｒａ１）よりも第２のドライエッチング工程Ｓ１１の後における算術平均粗さ（Ｒａ２）を小さくすることができる。よって、得られる基板１０の表面の平坦性を向上させることができる。
また、ウェハ３の表面３ａがIII族元素面とＮ面とを有する場合、第１のドライエッチング工程Ｓ９及び第２のドライエッチング工程Ｓ１１を実施することによって、III族元素面とＮ面との段差を小さくすることができる。
また、ウェハ３の表面３ａがIII族元素面とＶ族元素面とを有し、研磨工程が、ケミカル研磨工程Ｓ５を含み、ケミカル研磨工程Ｓ５において用いられる薬液及び第１の洗浄工程Ｓ７において用いられる洗浄液のうち少なくとも一方に、過酸化水素水、硫酸、塩酸、硝酸、及びフッ化水素酸のうち少なくとも一種類を含む液体を用いることが好ましい。この場合、ケミカル研磨工程Ｓ５及び第１の洗浄工程Ｓ７のうち少なくとも一方において、薬液及び洗浄液のうち少なくとも一方によって、Ｖ族元素面（例えばＮ面）がIII族元素面に対して選択的にエッチングされることを抑制できる。よって、III族元素面とＶ族元素面との段差が大きくなることを抑制できるので、得られる基板１０の表面の平坦性を向上させることができる。
また、ウェハ３が、III族元素としてＧａ、Ｉｎ、及びＡｌのうち少なくとも一つの元素を含み、Ｖ族元素としてＡｓ、Ｐ、及びＮのうち少なくとも一つの元素を含むことが好ましい。この場合、III族元素及びＶ族元素の原子量が比較的小さいので、ウェハ３の表面３ａを研磨し、ドライエッチングすることが容易になる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。例えば、研磨工程ではケミカル研磨工程Ｓ５を実施しなくてもよい。
以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
まず、本発明者らは、下記実験１及び実験２を行った。
（実験１）
２インチのＧａＡｓ基板、２インチのＩｎＰ基板、２インチのＧａＮ基板を準備した。各基板の表面を研削することにより、基板の厚さを４００μｍとした。その後、平均粒径３μｍのダイヤモンド砥粒を有するダイヤモンド砥石で基板の表面を研磨した。続いて、平均粒径１μｍのダイヤモンド砥粒を有するダイヤモンド砥石で基板の表面を研磨した。その後、基板の表面を洗浄した。
続いて、プラズマエッチング装置を用いて、基板表面にドライエッチングを施した。その後、基板の表面を洗浄した。ドライエッチングの条件を以下に示す。
・アンテナ電力：８００Ｗ
・バイアス電力：４００Ｗ
・エッチング時間：９０秒
・反応ガス：ヨウ素ガス（Ｉ２）
・反応ガス流量：３０ｓｃｃｍ
・チャンバ内圧力：０．２Ｐａ
（評価結果）
ドライエッチング前における基板表面の算術平均粗さ（Ｒａ１１）と、ドライエッチング後における基板表面の算術平均粗さ（Ｒａ１２）を原子間力顕微鏡（ＡＦＭ）により測定した。測定範囲は、基板表面における１０μｍ×１０μｍの矩形領域とした。そして、表面粗さの比（Ｒａ１２／Ｒａ１１）を算出した。結果を表１に示す。
また、ドライエッチング前における基板のＰＬ強度（Ｉ１１）と、ドライエッチング後における基板のＰＬ強度（Ｉ１２）を測定した。ＰＬ強度は、発光波長が３２５ｎｍのＨｅ−Ｃｄレーザを基板に照射することによって励起し、励起光のピーク強度を測定することによって測定した。そして、ＰＬ強度の比（Ｉ１２／Ｉ１１）を算出した。結果を表１に示す。
Figure 2008181953
以上、実験１により次のことが確認された。ウェハの表面を研磨する研磨工程と、研磨工程の後、ウェハの表面を洗浄する洗浄工程と、洗浄工程の後、ウェハの表面にドライエッチングを施すドライエッチング工程とを含むIII−Ｖ族化合物半導体基板の製造方法によれば、表面粗さが低下すると共にＰＬ強度が向上する。
（実験２）
２インチのＧａＡｓ基板、２インチのＧａＮ基板を準備した。その後、平均粒径３μｍのダイヤモンド砥粒を有するダイヤモンド砥石で基板の表面を研磨した。続いて、平均粒径１μｍのダイヤモンド砥粒を有するダイヤモンド砥石で基板の表面を研磨した。その後、基板の表面を洗浄した。さらに、基板を８分割した後、プラズマエッチング装置を用いて、反応ガスの種類を変化させて分割片の表面にドライエッチングを施した。ドライエッチングの条件を以下に示す。
・アンテナ電力：８００Ｗ
・バイアス電力：２００Ｗ
・エッチング時間：９０秒
・反応ガス流量：３０ｓｃｃｍ
・チャンバ内圧力：０．２Ｐａ
反応ガスの種類は、塩素ガス（Ｃｌ２）、ヨウ素ガス（Ｉ２）、三塩化ホウ素ガス（ＢＣｌ３）、三塩化ホウ素ガス（ＢＣｌ３）と四フッ化炭素ガス（ＣＦ４）との混合ガス（ＢＣｌ３＋ＣＦ４）、アルゴンガス（Ａｒ）、窒素ガス（Ｎ２）、酸素ガス（Ｏ２）とした。なお、混合ガス（ＢＣｌ３＋ＣＦ４）を用いる場合には、三塩化ホウ素ガス（ＢＣｌ３）と四フッ化炭素ガス（ＣＦ４）との流量比を１：１とした。
（評価結果）
実験１と同様に、表面粗さの比（Ｒａ１２／Ｒａ１１）及びＰＬ強度の比（Ｉ１２／Ｉ１１）を算出した。結果を表２に示す。
Figure 2008181953
以上、実験２により次のことが確認された。ウェハの表面を研磨する研磨工程と、研磨工程の後、ウェハの表面を洗浄する洗浄工程と、洗浄工程の後、ウェハの表面にハロゲンを含むガスを用いてドライエッチングを施すドライエッチング工程とを含むIII−Ｖ族化合物半導体基板の製造方法によれば、表面粗さが低下すると共にＰＬ強度が向上する。
（実験３）
鏡面加工された２インチのＧａＡｓ基板、鏡面加工された２インチのＧａＮ基板を準備した。また、基板をエッチングする際に基板を収容するためのトレイとして、Ａｌ製トレイ、石英製トレイ、炭化珪素製トレイ、多結晶Ｓｉ製トレイ、及び多結晶Ｓｉ製トレイに多結晶ダイヤモンドをコーティングしたトレイ（以下「ダイヤモンド製トレイ」という。）を準備した。５種類のトレイそれぞれについて、３枚のＧａＡｓ基板の表面を洗浄した後、トレイの中心から各基板の中心までの距離が８ｃｍとなるように、３枚の基板をトレイ内に円周上に設置した。同様に、５種類のトレイそれぞれについて、３枚のＧａＮ基板の表面を洗浄した後、トレイの中心から各基板の中心までの距離が８ｃｍとなるように、３枚の基板をトレイ内に円周上に設置した。その後、プラズマエッチング装置を用いて、基板の表面にドライエッチングを施した。ドライエッチングの条件を以下に示す。
・アンテナ電力：８００Ｗ
・バイアス電力：２００Ｗ
・エッチング時間：９０秒
・反応ガス：塩素ガス（Ｃｌ２）
・反応ガス流量：３０ｓｃｃｍ
・チャンバ内圧力：０．２Ｐａ
（評価結果）
ドライエッチングが施された基板の表面について、ＡＥＳ（Auger ElectronSpectroscopy）により表面分析を行った。その結果、Ａｌ製トレイを用いた場合にはＡｌのピークが顕著に観測された。また、ドライエッチング後のＡｌ製トレイを１時間大気中に放置すると、トレイの腐食による変色が観察された。Ａｌ製トレイ以外のトレイでは、トレイの主成分であるＳｉが観測されず、トレイを１時間大気中に放置しても変色が観察されなかった。
また、ドライエッチングが施された基板の表面について、接触式表面粗さ計を用いて基板表面の平坦性を測定し、平坦性の面内均一性を算出した。平坦性の面内均一性は、各トレイの３つの基板のうち、各トレイ間で同一の場所に位置する基板について行った。平坦性の面内均一性の値は、次のように算出した。まず、基板の中心付近の１点、及び外周から１０ｍｍ内側の４点の合計５点において、それぞれ１ｍｍのスキャンレンジで算術平均粗さを測定した。次に、得られた５つの算術平均粗さにおける最大値と最小値との差を算出し、この差を平坦性の面内均一性の値とした。その結果、（１）ダイヤモンド製トレイ、（２）炭化珪素製トレイ、（３）Ａｌ製トレイ、（４）多結晶Ｓｉ製トレイ、及び（５）石英製トレイの順で、平坦性の面内均一性が低くなることが判明した。すなわち、ダイヤモンド製トレイを用いた場合、平坦性の面内均一性が最も高くなった。この結果は、熱伝導度が大きい方が平坦性の面内均一性が高いことを示している。Ａｌ製トレイを除く４種類のトレイの中では、耐久性、及び平坦性の面内均一性の観点から、ダイヤモンド製トレイ、又は炭化珪素製トレイが好ましい。よって、以下の実験では安価で入手し易い炭化珪素製トレイを用いた。
以上、実験３により次のことが確認された。板状のIII−Ｖ族化合物半導体結晶の表面を研磨する研磨工程と、研磨工程の後、III−Ｖ族化合物半導体結晶の表面を洗浄する洗浄工程と、洗浄工程の後、炭化珪素製トレイ内にIII−Ｖ族化合物半導体結晶を載置して、III−Ｖ族化合物半導体結晶の表面にドライエッチングを施すドライエッチング工程とを含む、III−Ｖ族化合物半導体基板の製造方法が好ましい。この方法によれば、トレイの耐久性が向上すると共に、基板表面の平坦性の面内均一性が向上する。
次に、上記実験１〜３を踏まえて、本発明者らは下記実験を行った。
（実施例１）
２インチのＩｎＰ基板を準備し、平均粒径３μｍのダイヤモンド砥粒を有するダイヤモンド砥石でＩｎＰ基板の表面を研磨した。続いて、平均粒径１μｍのダイヤモンド砥粒を有するダイヤモンド砥石でＩｎＰ基板の表面を研磨した。その後、ＩｎＰ基板の表面を洗浄した。
次に、プラズマエッチング装置を用いて、ＩｎＰ基板の表面に第１のドライエッチングを施した。第１のドライエッチングの条件を以下に示す。
・アンテナ電力：８００Ｗ
・バイアス電力：４００Ｗ
・エッチング時間：４５秒
・反応ガス：ヨウ素ガス（Ｉ２）
・反応ガス流量：３０ｓｃｃｍ
・チャンバ内圧力：０．２Ｐａ
次に、プラズマエッチング装置を用いて、ＩｎＰ基板の表面に第２のドライエッチングを施した。第２のドライエッチングの条件は、バイアス電力を１００Ｗにしたこと以外は第１のドライエッチングの条件と同一とした。したがって、第１及び第２のドライエッチングの合計エッチング時間は９０秒である。このようにして、ＩｎＰ基板を作製した。
（実施例２）
第２のドライエッチング条件において、バイアス電力を２００Ｗとしたこと以外は実施例１と同様にしてＩｎＰ基板を作製した。
（比較例１）
第２のドライエッチング条件において、バイアス電力を４００Ｗとしたこと以外は実施例１と同様にしてＩｎＰ基板を作製した。
（比較例２）
第２のドライエッチング条件において、バイアス電力を５００Ｗとしたこと以外は実施例１と同様にしてＩｎＰ基板を作製した。
（比較例３）
第２のドライエッチング条件において、バイアス電力を６００Ｗとしたこと以外は実施例１と同様にしてＩｎＰ基板を作製した。
（実施例３及び４）
２インチのＩｎＰ基板に代えて２インチのＧａＮ基板を用いたこと以外は実施例１及び２と同様にして、それぞれＧａＮ基板を作製した。
（比較例４〜６）
２インチのＩｎＰ基板に代えて２インチのＧａＮ基板を用いたこと以外は比較例１〜３と同様にして、それぞれＧａＮ基板を作製した。
（評価結果）
第１のドライエッチング前における基板表面の算術平均粗さ（Ｒａ１）と、第２のドライエッチング後における基板表面の算術平均粗さ（Ｒａ２）をＡＦＭにより測定した。測定範囲は、基板表面における１０μｍ×１０μｍの矩形領域とした。そして、Ｒａ１を基準として、表面粗さの比（Ｒａ２／Ｒａ１）を算出した。結果を表３に示す。
また、第１のドライエッチング前における基板のＰＬ強度（Ｉ１）と、第２のドライエッチング後における基板のＰＬ強度（Ｉ２）を測定した。ＰＬ強度は、発光波長が３２５ｎｍのＨｅ−Ｃｄレーザを基板に照射することによって励起し、励起光のピーク強度を測定することによって測定した。そして、ＰＬ強度の比（Ｉ２／Ｉ１）を算出した。結果を表３に示す。
Figure 2008181953
さらに、本発明者らは下記実験４〜実験６を行った。
（実験４）
２インチのＧａＮ基板を準備した。アンテナ電力を一定にし、バイアス電力を変化させてＧａＮ基板の表面にドライエッチングを施した。ドライエッチングの条件を以下に示す。
・アンテナ電力：８００Ｗ
・エッチング時間：９０秒
・反応ガス：塩素ガス（Ｃｌ２）
・反応ガス流量：３０ｓｃｃｍ
・チャンバ内圧力：０．２Ｐａ
（評価結果）
ＧａＮ基板は極性を有するので、Ｇａ面及びＮ面のエッチング量を接触式表面粗さ計によりそれぞれ測定した。結果を図４に示す。図４は、バイアス電力とエッチング量との関係を示すグラフである。図４中の線分Ｇ１は、一定時間あたりのＮ面に対するエッチング量を示し、線分Ｇ２は、一定時間あたりのＧａ面に対するエッチング量を示す。グラフより、バイアス電力が３００Ｗよりも小さい場合には、一定時間あたりのＮ面に対するエッチング量が、一定時間あたりのＧａ面に対するエッチング量よりも大きいことが分かる。バイアス電力が３００Ｗよりも小さいと、塩素ラジカルが主体的に作用する。一方、バイアス電力が３００Ｗよりも大きい場合には、一定時間あたりのＮ面に対するエッチング量が、一定時間あたりのＧａ面に対するエッチング量よりも小さいことが分かる。バイアス電力が３００Ｗよりも大きいと、塩素イオンが主体的に作用する。このように、バイアス電力の電力値を変化させることにより、Ｇａ面に対するエッチング速度とＮ面に対するエッチング速度との大小関係を制御できる。
以上、実験４により次のことが確認された。ウェハの表面がIII族元素面とＮ面とを有し、ウェハの表面を研磨する研磨工程と、研磨工程の後、ウェハの表面を洗浄する洗浄工程と、洗浄工程の後、ウェハの表面にハロゲンを含むガスを用いてドライエッチングを施すドライエッチング工程とを含むIII−Ｖ族化合物半導体基板の製造方法によれば、III族元素面とＮ面との段差を制御することができる。
（実験５）
２インチのＧａＮ基板と１０ｍｍ角のＡｌＮ基板とを準備した。その後、基板の表面に付着したコンタミネーション物質（例えばワックス、研磨材等）や金属イオンを除去するために、セラミック製のプレートに基板を貼り付けたまま、薬液として１０質量パーセント濃度の過酸化水素水を用いて、スウェードタイプのポリシングパッドによりポリシングを行った。なお、薬液として過酸化水素水を選択した理由は、Ｎ面を選択的にエッチング（侵食）しないこと、及び弱酸性であるためポリシング設備を傷めにくいことによる。ポリシング条件を以下に示す。
・定盤径：３８０ｍｍ
・ポリシングパッド：Ｐｏｌｉｔｅｘ（登録商標）
・定盤回転数：６０ｒｐｍ
・ワーク回転数：６０ｒｐｍ
・荷重：３００ｇ／ｃｍ２
・研磨材供給量：５００ｃｃ／ｍｉｎ
（評価結果）
各種薬液を用いて基板を化学的に研磨した場合におけるＮ面に対する侵食性（Ｎ面侵食性）、ＳＵＳ製のポリシング設備に対する腐食性（ＳＵＳ侵食性）、及び段差発生レートを表４に示す。なお、表中のコロイダルシリカは、ＫＯＨ中に研磨材として平均粒径１００ｎｍのＳｉＯ２粒子を含む。また、ｐＨ計のプローブがガラス製であるため、ＨＦのｐＨは測定不能であった。
Figure 2008181953
表４に示されるように、ＫＯＨ、ＮａＯＨ、ＮＨ４ＯＨといったｐＨが１０以上のアルカリ性の液体やＨ３ＰＯ４を薬液として化学的研磨に用いると、Ｎ面が選択的に侵食され、段差が拡大する傾向にある。一方、Ｈ２Ｏ２、ＨＮＯ３、Ｈ２ＳＯ４、ＨＦ、及びＨＣｌでは段差が拡大しない。中でも、Ｈ２Ｏ２はＳＵＳ侵食性が弱いので、ポリシング設備を傷めにくいため好ましい。
以上、実験５により次のことが確認された。ウェハの表面がIII族元素面とＮ面とを有し、ウェハの表面に化学的研磨を施す化学的研磨工程と、化学的研磨工程の後、ウェハの表面を洗浄する洗浄工程と、洗浄工程の後、ウェハの表面にハロゲンを含むガスを用いてドライエッチングを施すドライエッチング工程とを含み、化学的研磨工程において用いられる薬液に、過酸化水素水、硫酸、塩酸、硝酸、及びフッ化水素酸のうち少なくとも一種類を含む液体を用いるIII−Ｖ族化合物半導体基板の製造方法によれば、III族元素面とＮ面との段差の拡大を抑制することができる。
（実験６）
２インチのＧａＡｓ基板、２インチのＩｎＰ基板を準備した。その後、ダイヤモンド砥粒の平均粒径を変化させて、ダイヤモンド砥石で基板の表面を研磨した。その後、基板の表面を洗浄した。さらに、プラズマエッチング装置を用いて、基板の表面にドライエッチングを施した。ドライエッチングの条件を以下に示す。
・アンテナ電力：８００Ｗ
・バイアス電力：２００Ｗ
・エッチング時間：９０秒
・反応ガス：塩素ガス（Ｃｌ２）
・反応ガス流量：３０ｓｃｃｍ
・チャンバ内圧力：０．２Ｐａ
（評価結果）
ドライエッチング前における基板表面の算術平均粗さ（Ｒａ１１）と、ドライエッチング後における基板表面の算術平均粗さ（Ｒａ１２）をＡＦＭにより測定した。測定範囲は、基板表面における１０μｍ×１０μｍの矩形領域とした。結果を表１に示す。表中、「○」はＲａ１２がＲａ１１よりも小さくなったことを示し、「×」はＲａ１２がＲａ１１よりも大きくなったことを示す。
Figure 2008181953
以上、実験６により次のことが確認された。ウェハの表面の算術平均粗さが５０Å以下となるまで当該表面を研磨する研磨工程と、研磨工程の後、ウェハの表面を洗浄する洗浄工程と、洗浄工程の後、ウェハの表面にドライエッチングを施すドライエッチング工程とを含むIII−Ｖ族化合物半導体基板の製造方法によれば、表面粗さが低下する。
実施形態に係るIII−Ｖ族化合物半導体基板の製造方法により製造されるIII−Ｖ族化合物半導体基板を模式的に示す斜視図である。 本実施形態に係るIII−Ｖ族化合物半導体基板の製造方法の各工程を示すフローチャートである。 プラズマエッチング装置を模式的に示す図である。 バイアス電力とエッチング量との関係を示すグラフである。
符号の説明
３…ウェハ（板状のIII−Ｖ族化合物半導体結晶）、３ａ…ウェハの表面（板状のIII−Ｖ族化合物半導体結晶の表面）、１０…III−Ｖ族化合物半導体基板、２４…チャック（電極）。

Claims (4)

  1. 板状のIII−Ｖ族化合物半導体結晶の表面を研磨する研磨工程と、
    前記研磨工程の後、前記III−Ｖ族化合物半導体結晶の前記表面を洗浄する洗浄工程と、
    前記洗浄工程の後、ハロゲンを含むガスを用いて、前記III−Ｖ族化合物半導体結晶を載置するための電極に第１のバイアス電力を印加しながら、前記III−Ｖ族化合物半導体結晶の前記表面に第１のドライエッチングを施す第１のドライエッチング工程と、
    前記第１のドライエッチング工程の後、ハロゲンを含むガスを用いて、前記電極に前記第１のバイアス電力よりも電力値が小さい第２のバイアス電力を印加しながら、前記III−Ｖ族化合物半導体結晶の前記表面に第２のドライエッチングを施す第２のドライエッチング工程と、
    を含む、III−Ｖ族化合物半導体基板の製造方法。
  2. 前記研磨工程では、前記III−Ｖ族化合物半導体結晶の前記表面の算術平均粗さが５０Å以下となるまで前記表面を研磨する、請求項１に記載のIII−Ｖ族化合物半導体基板の製造方法。
  3. 前記III−Ｖ族化合物半導体結晶の前記表面は、III族元素面とＶ族元素面とを有し、
    前記研磨工程が、前記III−Ｖ族化合物半導体結晶の前記表面に化学的研磨を施す化学的研磨工程を含み、
    前記化学的研磨工程において用いられる薬液、及び前記洗浄工程において用いられる洗浄液のうち少なくとも一方に、過酸化水素水、硫酸、塩酸、硝酸、及びフッ化水素酸のうち少なくとも一種類を含む液体を用いる、請求項１又は２に記載のIII−Ｖ族化合物半導体基板の製造方法。
  4. 前記III−Ｖ族化合物半導体結晶が、III族元素としてＧａ、Ｉｎ、及びＡｌのうち少なくとも一つの元素を含み、Ｖ族元素としてＡｓ、Ｐ、及びＮのうち少なくとも一つの元素を含む、請求項１〜３のいずれか一項に記載のIII−Ｖ族化合物半導体基板の製造方法。
JP2007012658A 2007-01-23 2007-01-23 Ｉｉｉ−ｖ族化合物半導体基板の製造方法 Expired - Fee Related JP4321595B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007012658A JP4321595B2 (ja) 2007-01-23 2007-01-23 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
TW097101404A TW200845178A (en) 2007-01-23 2008-01-14 III-V compound semiconductor substrate manufacturing method
EP08000883A EP1950800A3 (en) 2007-01-23 2008-01-17 III-V compound semiconductor substrate manufacturing method
KR1020080006651A KR20080069531A (ko) 2007-01-23 2008-01-22 Ｉｉｉ-ｖ족 화합물 반도체 기판의 제조 방법
US12/018,198 US7960284B2 (en) 2007-01-23 2008-01-23 III-V compound semiconductor substrate manufacturing method
CNA2008100085343A CN101241855A (zh) 2007-01-23 2008-01-23 Ⅲ-ⅴ族化合物半导体衬底制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007012658A JP4321595B2 (ja) 2007-01-23 2007-01-23 Ｉｉｉ−ｖ族化合物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008181953A true JP2008181953A (ja) 2008-08-07
JP4321595B2 JP4321595B2 (ja) 2009-08-26

Family

ID=39345526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007012658A Expired - Fee Related JP4321595B2 (ja) 2007-01-23 2007-01-23 Ｉｉｉ−ｖ族化合物半導体基板の製造方法

Country Status (6)

Country Link
US (1) US7960284B2 (ja)
EP (1) EP1950800A3 (ja)
JP (1) JP4321595B2 (ja)
KR (1) KR20080069531A (ja)
CN (1) CN101241855A (ja)
TW (1) TW200845178A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4321595B2 (ja) * 2007-01-23 2009-08-26 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
TWI407587B (zh) * 2009-01-21 2013-09-01 Lumitek Corp 發光二極體晶圓之研磨方法
FR2953328B1 (fr) * 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
DE112012000576B4 (de) * 2011-01-26 2023-06-07 Sumco Corp. Verfahren zur Herstellung eines Wafers für Solarzellen, einer Solarzelle, und eines Solarzellenmoduls
JP5767141B2 (ja) * 2012-03-02 2015-08-19 株式会社サイオクス 窒化ガリウム基板およびそれを用いた光デバイス
US8822314B2 (en) 2012-06-14 2014-09-02 Palo Alto Research Center Incorporated Method of growing epitaxial layers on a substrate
CN103495928B (zh) * 2013-10-09 2015-07-29 广东赛翡蓝宝石科技有限公司 一种提高蓝宝石衬底片表面质量和产品良率的加工方法
CN105814244B (zh) * 2013-12-20 2018-06-29 日本碍子株式会社 包含氮化镓层的基板及其制造方法
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN103966605B (zh) * 2014-05-30 2016-08-24 马鞍山太时芯光科技有限公司 一种LED芯片GaP层用刻蚀液及刻蚀方法以及表面粗化方法
CN104319319A (zh) * 2014-10-31 2015-01-28 广东德力光电有限公司 一种led芯片的研切方法
US10553448B2 (en) * 2016-10-31 2020-02-04 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a polycrystalline layer using an angled ion beam
CN106826408B (zh) * 2017-02-09 2018-05-08 同济大学 一种基于晶体氧化剂的lbo晶体抛光方法
KR102086281B1 (ko) * 2017-04-28 2020-03-06 제이엑스금속주식회사 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법
CN107799399B (zh) * 2017-10-31 2020-01-03 浙江华越芯装电子股份有限公司 在中温下弹坑检测的预处理方法
US10926523B2 (en) * 2018-06-19 2021-02-23 Sensel, Inc. Performance enhancement of sensors through surface processing
CN117066978B (zh) * 2023-10-16 2024-01-05 天通控股股份有限公司 一种钽酸锂键合晶片的减薄方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207527A (ja) 1989-02-06 1990-08-17 Sumitomo Electric Ind Ltd ＧａＡｓウエハの研磨方法
JPH05291231A (ja) * 1992-04-06 1993-11-05 Japan Energy Corp 化合物半導体ウェーハの製造方法
US6444593B1 (en) * 1998-12-02 2002-09-03 Advanced Micro Devices, Inc. Surface treatment of low-K SiOF to prevent metal interaction
WO2001006546A2 (en) * 1999-07-16 2001-01-25 Massachusetts Institute Of Technology Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration
JP3546023B2 (ja) 2001-03-23 2004-07-21 三菱電線工業株式会社 結晶成長用基板の製造方法、およびＧａＮ系結晶の製造方法
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
WO2003021642A2 (en) * 2001-08-31 2003-03-13 Applied Materials, Inc. Method and apparatus for processing a wafer
WO2004061943A1 (en) * 2003-01-07 2004-07-22 S.O.I.Tec Silicon On Insulator Technologies Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof
US7129167B1 (en) * 2003-03-14 2006-10-31 Lam Research Corporation Methods and systems for a stress-free cleaning a surface of a substrate
US7078344B2 (en) * 2003-03-14 2006-07-18 Lam Research Corporation Stress free etch processing in combination with a dynamic liquid meniscus
CN100552888C (zh) * 2003-10-27 2009-10-21 住友电气工业株式会社 氮化镓半导体衬底及其制造方法
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
EP1709670B1 (en) * 2004-01-26 2012-09-12 Showa Denko K.K. Group iii nitride semiconductor multilayer structure
JP2006060069A (ja) 2004-08-20 2006-03-02 Sumitomo Electric Ind Ltd ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
JP2006185964A (ja) 2004-12-24 2006-07-13 Eudyna Devices Inc 半導体装置の製造方法
JP4321595B2 (ja) * 2007-01-23 2009-08-26 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same

Also Published As

Publication number Publication date
US7960284B2 (en) 2011-06-14
CN101241855A (zh) 2008-08-13
US20080176400A1 (en) 2008-07-24
EP1950800A3 (en) 2010-05-05
EP1950800A2 (en) 2008-07-30
KR20080069531A (ko) 2008-07-28
JP4321595B2 (ja) 2009-08-26
TW200845178A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
JP4321595B2 (ja) Ｉｉｉ−ｖ族化合物半導体基板の製造方法
EP2912681B1 (en) Method of fabricating flat sic semiconductor substrate
CN101661910B (zh) 氮化镓半导体衬底和蓝色发光器件
JP4678039B2 (ja) ＳｉＣ基板
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP4148105B2 (ja) ＳｉＣ基板の製造方法
JP2005510072A (ja) 基板表面を研磨するための方法
CN109290875B (zh) 背面有凹坑的磷化铟晶片、制法和制备其的腐蚀液
CN109290874B (zh) 背面有橄榄形凹坑的磷化铟晶片、制法及所用腐蚀液
WO2018216203A1 (ja) ＧａＡｓ基板およびその製造方法
JP2007137736A (ja) サファイア基板の製造方法
US20200388492A1 (en) METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER
JP2008282943A (ja) 酸化ガリウム単結晶のウェットエッチング方法
JP7166323B2 (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
Asghar et al. Effect of polishing parameters on abrasive free chemical mechanical planarization of semi-polar (112¯ 2) aluminum nitride surface
Faust Jr Studies on surface preparation
TWI810847B (zh) 磷化銦基板
WO2023234005A1 (ja) 単結晶シリコンウェーハのドライエッチング方法、単結晶シリコンウェーハの製造方法、及び単結晶シリコンウェーハ
KR20090033359A (ko) Ⅲ-ｎ 기판의 평활화방법
JP2012178377A (ja) ＧａＮ系半導体基板の製造方法
JP2016000673A (ja) 結晶育成用ｒ面サファイア基板とｒ面サファイア基板の洗浄方法
JP2016069205A (ja) 窒化物半導体基板の製造方法
JP2012204569A (ja) Ｉｉｉ族金属窒化物の加工された非極性面を有する基板およびその製造方法
US20070289947A1 (en) Method for polishing lithium aluminum oxide crystal

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090525

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees