TW200416733A - Semiconductor device and semiconductor integrated circuit - Google Patents

Semiconductor device and semiconductor integrated circuit Download PDF

Info

Publication number
TW200416733A
TW200416733A TW092131123A TW92131123A TW200416733A TW 200416733 A TW200416733 A TW 200416733A TW 092131123 A TW092131123 A TW 092131123A TW 92131123 A TW92131123 A TW 92131123A TW 200416733 A TW200416733 A TW 200416733A
Authority
TW
Taiwan
Prior art keywords
transistor
mos transistor
bit line
voltage
memory cell
Prior art date
Application number
TW092131123A
Other languages
English (en)
Inventor
Yasuhiko Takahashi
Takayuki Tanaka
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200416733A publication Critical patent/TW200416733A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

200416733 Π) 玖、發明說明 【發明所屬之技術領域】 本發明係關於，半導體記憶裝置，而且是關於應用在 排列靜態型記憶單元而成的半導體記憶器很有效的技術。 【先前技術】 半導體積體電路的一個例子的半導體記憶裝置，是以 η通道型Μ Ο S電晶體及其負載元件，構成用以記憶資料 、保持資料的閂鎖電路部分，而經由擷取電晶體結合上述 閂鎖電路的信號輸入輸出端與位元線。通常，上述擷取電 晶體是用η通道型MOS電晶體。但是，如果上述擷取電 晶體是用η通道型MOS電晶體時，因爲此η通道型MOS 電晶體的臨界値電壓會使讀出動作時的單元電流變小，使 動作速度變慢，或使高位準側資料的寫入速度變慢。因此 有，使用ρ通道型MOS電晶體的半導體記憶裝置的提案（ 例如，專利文獻1、2)。但是，在擷取電晶體採用Ρ通道 型Μ Ο S電晶體的電路，被擷取電蟲體拉下的記憶節點的 電位，只能到較接地電位（低電位側電源VSS)高出相當於 此擷取電晶體的臨界値分的電位，而此電位較閂鎖電路的 反轉臨界値電壓爲高時，無法寫入（或改寫）資料。因此， 有一種習知的技術是，另設與通常的供應低電位側電源電 位GND用端子不相同的另一端子，對此端子供應較字元 線的選擇位準高出規定位準的電位，使其在寫入動作時， 縱使記億節點的電位不會因擷取電晶體的臨界値電壓而降 -5- (2) 200416733 低’也能錯閂鎖電路檢出位元線的低位準資料，藉此使其 能夠確實寫入及改寫資料。 【專利文獻1】 日本特開平9 - 231765號，美國對應專利5j71」9〇 號公報 【專利文獻2】 曰本特開平4 - 168694號公報
g己憶單兀的擷取電晶體使用p通道型MOS電晶體時 ，寫入邏輯値“0”時會留下節點電位，寫入動作變不穩定 。對此’如專利文獻1所述的技術供應較通常的低電位側 電源電位高出規定位準的電流較有效。但是，依據專利文 獻丨’因爲擷取電晶體是形成在大容量（bulk)層，單元面 積比較大。同時，例如專利文獻1的第1圖所示的記憶單 元1，是由4個電晶體Q11〜Q14，及兩個負載電阻R11 、R 1 2所形成的記憶單元，可以省略負載電阻R i丨、R i 2 ，但在這種電路架構，記憶單元的面積是可以較小，惟記 憶單元的讀出電流與漏洩電流成比例，記憶體的高速動作 與低漏洩電流無法兩立。亦即，爲了高速動作而降低臨界 値，確保充分的閘極·源極間電壓Vgs時，會流通很大的 等候電流（stand-by current)。反之，提高臨界値，降低汲 極·源極間電壓Vds時，讀出電流變小，成爲低速動作。 【發明內容】 -6- (3) (3)200416733 本發明的目的在提供，能夠達成單元面積的縮小’及 邏輯値 “ ”的寫入的適切化。本發明的另一個目的在提供 ，能夠減低等候電流，提高動作速度的技術。 本發明的上述及其他目的以及新穎的特徵，可以從本 發明說明書的記載及附圖獲得進一步的瞭解。 茲簡單說明本案所揭示的發明中具代表性者的槪要如 下。 亦即，包含：用以傳遞資料的第1位元線，及與上述 第1位元線成相輔位準關係的第2位元線；第1電晶體的 汲電極’與第2電晶體的閘電極相結合而形成第1節點， 上述第2電晶體的汲電極，與上述第〗電晶體的閘電極相 結合而形成第2節點的記憶部；可以對應字元線的電壓位 準’將上述第1節點結合在第1位元線的p通道型的第3 電晶體；可以對應字元線的電壓位準，將上述第2節點結 合在上述第2位元線的p通道型的第4電晶體；以及能夠 將上述第1、第2電晶體的源極電位與上述字元線的選擇 位準的電位的差値，在上述第3、第4電晶體的臨界値以 上的條件設定之電壓，供給上述第1、第2電晶體的源電 極的電源電路，上述第3、第4電晶體呈縱型構造，上述 第3電晶體堆疊在上述第1電晶體，上述第4電晶體堆疊 在上述第2電晶體而成。 依據上述手段時，上述第3、第4電晶體是呈縱型構 造，上述第3電晶體堆疊在上述第1電晶體，上述第4電 晶體堆疊在上述第2電晶體。如此則可達成單元面積的縮 -7- (4) (4)200416733 小。同時，上述電源電路能夠將上述第1、第2電晶體的 源極電位與上述字元線的選擇位準的電位的差値，在上述 第3、第4電晶體的臨界値以上的條件設定之電壓，供給 上述第1、第2電晶體的源電極。藉此，可以進行「〇」 的寫入補償，達成邏輯値“0”的寫入的適切化。 這時，上述字元線的選擇位準的電位可以是接地電位 。同時，上述電源電路可以包含：連接在上述第1、第2 電晶體的源電極與大地間的第5電晶體；及求出所給予的 基準電壓與上述第1、第2電晶體的源極電位的差分，依 據此控制上述第5電晶體的ON電阻用的誤差放大器。 包含：將第1記憶單元配置成矩陣狀而成的第1記憶 單元領域；將構造與上述第1記憶單元不相同的第2記億 單元配置成矩陣狀而成的第2記憶單元領域；以及由上述 第1記憶單元領域與上述第2記憶單元領域共用的周邊電 路’以構成半導體記憶裝置時，上述第1記憶單元可以包 含：由結合η通道型的第1 MOS電晶體與η通道型型的 第2 MOS電晶體而成的記憶部；可以將上述第1 MOS電 晶體的汲電極，及上述第2 MOS電晶體的閘電極結合在 第1位元線的ρ通道型的第3 MOS電晶體；以及可以將 上述第2 MOS電晶體的汲電極，及上述第1 MOS電晶體 的閘電極結合在第1位元線的ρ通道型的第4 MOS電晶 體’上述第3、第4 MOS電晶體呈縱型構造，上述第3電 晶體堆疊在上述第1電晶體，上述第4電晶體堆疊在上述 第2電晶體。而這時，上述第2記憶單元可以包含·· ρ通 -8- (5) (5)200416733 道型的第5 MOS電晶體與η通道型型的第6 MOS電晶體 串聯而成的第1反相器，與p通道型的第7 MOS電晶體 與η通道型型的第8 MOS電晶體串聯而成的第2反相器 ，結合成環狀而成的記憶部，上述第5、第7 MOS電晶體 呈縱型構造，上述第5電晶體堆疊在上述第6電晶體，上 述第7電晶體堆疊在上述第8電晶體，藉此達成單元面積 的縮小化。 這時，使上述第1記憶單元陣列的位元線的排列間距 ，與上述第2記憶單元陣列的位元線的排列間距相同時， 則可在上述第1記憶單元陣列與上述第2記憶單元陣列之 間，使位元線共同化。 上述第1記憶單元陣列與上述第2記憶單元陣列間的 位元線排列間距不同時，在上述第1記憶單元陣列的位元 線與上述第1記憶單元陣列的位元線之間夾裝，能可選擇 性結合該等的選擇器則可。 配設，設在字元線與位元線交叉部位的記憶單元；選 擇性使上述字元線結合在位元線的行選擇開關；用以將上 述位元線預充電至規定位準的位元線預充電電路；以及能 夠以較上述位元線預充電電路的預充電電壓高位準的電壓 ，對上述行選擇開關所選擇的位元線預充電的高電壓預充 電手段。 依據上述手段時，高電壓預充電手段以較上述位元線 預充電電路的預充電電壓高位準的電壓進行預充電。如此 便可以達成等候電流的減低，及讀出及寫入的高速化。 冬 (6) (6)200416733 這時，可以包含，經由上述行選擇開關結合在上述位 元線，可經由上述行選擇開關選擇的位元線向上述記憶單 元寫入資料的寫入放大器，而上述寫入放大器包含上述高 電壓預充電手段。 上述記憶單元可以包含：結合η通道型的第1 MOS 電晶體與η通道型的第2 Μ Ο S電晶體而成的記憶部；可 以將上述第1 MOS電晶體的汲電極，及上述第2 MOS電 晶體的閘電極結合在第1位元線的ρ通道型的第3 MO S 電晶體；以及 可以將上述第2 MOS電晶體的汲電極，及上述第1 Μ Ο S電晶體的閘電極結合在第1位元線的ρ通道型的第4 MOS電晶體，上述第3、第4 MOS電晶體呈縱型構造， 上述第3MOS電晶體堆疊在上述第1MOS電晶體，上述第 4MOS電晶體堆疊在上述第2MOS電晶體，藉此達成記憶 單元面積的縮小化。 同時，可以包含，能夠將上述第1、第2 MOS電晶體 的源極電位與上述字元線的選擇位準的電位的差値，在第 3、第4 MOS電晶體的臨界値以上的條件設定的電壓，供 給上述第1、第2 MOS電晶體的源電極的電源電路。 並且，上述第3、第4 MOS電晶體可以設定成，在閘 極·源極間施加跟令通道導通的電位極性相反的電位的狀 態下，可以保持上述記憶部的高位準側的資料。將位元線 昇壓時，等於字元線的電位相對降低’成爲同一位元線上 的所有非選擇記憶體僅被選擇少數的狀態，而消耗掉很大 -10 - (7) (7)200416733 的電流，但是如果像上述，在閘極·源極間施加跟令通道 導通的電位極性相反的電位的狀態下保持資料，則縱使位 元線的電位上昇，漏洩電流也不會增加。 一般在半導體積體電路，MOS電晶體的膜厚度多被 限制爲兩種以下，在此範圍內形成上述內部電路的高耐壓 用的MOS電晶體時，在使用較上述預充電電壓高位準的 電壓的部位，使用跟輸入輸出電路所使用的高耐壓MOS 電晶體相同種類的MOS電晶體較佳。 【實施方式】 第1圖表示本發明半導體記憶裝置的一個例子的混合 型半導體記憶裝置。第1圖所示的混合型半導體記憶裝置 10不特別限定，但是是藉由習用的半導體積體電路製造 技術形成在單晶矽基板等的一個半導體基板。 此混合型半導體記憶裝置1 0雖不特別限定，但是包 含有：記憶單元陣列部25、字元線驅動電路20、21、Y( 行）選擇器24、主放大器11、及寫入放大器12。 上述記憶單元陣列部25由：複數條字元線；配置成 跟其交叉的複數條位元線；配置在上述字元線與上述位元 線交叉處的複數個記憶單元，所構成。記憶單元陣列部 25形成有：4Τ單元領域13、4Τ單元領域14、4Τ單元領 域15、6Τ單元領域16、6Τ單元領域17、6Τ單元領域18 及DRAM單元領域19。在4Τ單元領域13、14、15，分 別由4個電晶體組合而成的複數個記憶單元配設成陣列狀 -11 - (8) 200416733 ，在6 T單元領域1 6、1 7、1 8，則分別由6個電晶體組 而成的複數個記憶單元配設成陣列狀’在dram單元 域1 9成陣列狀配設有複數個動態型記憶單元° 在4T單元領域13、14與6T單元領域17、18之 ，配設有電源配線26，在4T單元領域15與6T單元領 1 6之間，配設有電源配線2 7。由6個電晶體組合而成 記憶單元（稱作「6 T單元」）與由4個電晶體組合而成的 憶單元（稱作「4 T單元」）不同，需要供給高電位側電 V D D。6 T單元的高電位側電源V D D是經由上述電源配 2 6、2 7供給。 因爲4T記憶單元的晶片佔用面積較6T記憶單元 ，因此，位元線的排列間距也可以較狹窄。4T單元領 1 4的位元線排列間距是6T單元領域1 8的位元線排列 距的1/ 2。因此，在4T單元領域14與6T單元領域 之間配置感測放大器及1 / 2選擇器22，4T單元領域 的位元線與6T單元領域1 8的位元線以2對1方式連接 亦即，4T單元領域14的2條位元線與6T單元領域18 1條位元線經由1/2選擇器結合在一起。此1/2選擇器 動作可以依據行位址信號加以控制。上述感測放大器 1/2選擇器22的感測放大器用以將從4T單元領域Μ 出的信號放大到可以寫入6T單元領域1 8的位準，或將 6T單元領域1 8讀出的信號放大到可以再寫入單元領域 的位準。4T單元領域1 4側的位元線連接在γ選擇器 ，在此進行對應行位址的位元線選擇。再者，爲了應 合 領 間 域 的 記 源 線 小 域 間 18 14 〇 的 的 及 讀 從 14 24 付 -12- 200416733 Ο) 4T單元領域1 4的干擾，在上述感測放大器完成感測後， 將4 Τ單元領域1 4側的位元線切離感測放大器，或以脈衝 驅動方式進行對4Τ單元領域1 4的寫入。 同時，使4 Τ單元領域1 3的位元線排列間距等於6 Τ 單元領域1 7的位元線排列間距時，4Τ單元領域1 3的位 元線與6 Τ單元領域1 7的位元線便可以共同化，該等可以 依據行位址由Υ選擇器1 5選擇。 4Τ單元領域15與6Τ單元領域16的關係，等於上述 4Τ單元領域13與6Τ單元領域17的關係。亦即，由於使 4Τ單元領域1 5的位元線排列間距，與6Τ單元領域1 6的 位元線排列間距相等，4Τ單元領域1 5的位元線與6Τ單 元領域1 6的位元線可以共同化，該等可以依據行位址由 Υ選擇器15選擇。 上述字元線驅動電路21由4Τ單元領域13、14、15 與6Τ單元領域16、17、18共用。 在DRAM單元領域19的字元線是由專用的字元線驅 動電路2 0驅動至選擇位準。結合在字元線與位元線的交 叉部位的動態型記憶單元是由1個電晶體與電荷儲存用電 容器所形成，其晶片佔用面積較4T單元領域15或6T單 元領域1 6的晶片佔用面積小。而因此，DRAM單元領域 1 9的位元線排列間距也較4T單元領域1 5或6T單元領域 1 6的位元線排列間距小。因此，在DRAM單元領域1 9與 6T單元領域16之間，與4T單元領域14與6T單元領域 1 8之間，配置感測放大器及1 /2選擇器2 3，藉此，以2 -13- (10) (10)200416733 對1方式連接。上述感測放大器及1/2選擇器23的1/2 選擇器可以依據行位址信號加以控制。 第2圖表示應用在上述6T單元領域16、17、ι8的 6T單元200的架構例子。 由P通道型MOS電晶體201及η通道型MOS電晶體 205串聯而成的第1反相器INV1，與ρ通道型MOS電晶 體2 02及η通道型MOS電晶體206串聯而成的第2反相 器INV2結合成環狀，而形成記載部。上述ρ通道型MOS 電晶體201、202的源電極結合在高電位側電源VDD，上 述η通道型MOS電晶體205、206的源電極結合在低電位 側電源VSS。雖不特別限定，但低電位側電源VSS等於 本半導體記憶裝置的接地GND線，其電位是0伏特。 上述Ρ通道型MOS電晶體201與η通道型MOS電晶 體2 05的串聯連接部位是上述記憶部的第1節點Ν 1，此 第1節點Ν 1經由η通道型MOS電晶體203結合在位元 線BLT。同時，ρ通道型MOS電晶體202與η通道型 MOS電晶體206的串聯連接部位是上述記憶部的第2節 點Ν 2，此第2節點Ν 2經由η通道型MOS電晶體204 結合在位元線BLB。上述位元線BLT、BLB是用以傳送相 輔位準的信號的相輔位元線對。 上述η通道型MOS電晶體203、204由字元線WL的 電位控制其動作。本例子是，字元線WL被驅動成高位準 時，η通道型MOS電晶體203、204導通，藉此，上述記 憶部的第1節點Ν 1與第2節點Ν 2分別結合在位元線 -14- (11) 200416733 BLT及B LB，藉此可以對上述記憶部寫入資 記憶部讀出資料。 同時，上述P通道型MOS電晶體201、 構造，如後述，p通道型Μ Ο S電晶體2 0 1 道型MOS電晶體205，ρ通道型MOS電晶 在η通道型MOS電晶體206，藉此縮小記 〇 第2圖所示的6Τ單元200有，能夠以 作高速度動作，等候時的電流消耗很小等的 面，構成要素較多，節點間的連接數也多， 寸較大。 第3圖表示應用在上述4Τ單元領域] 4 Τ單元3 0 0的架構例子。 η通道型MOS電晶體205、306亦被稱 由該等結合而構成記憶部。η通道型MOS 3〇6的源電極結合在低電位側電源VSS。η J 晶體3 05的汲電極及η通道型MOS電晶體 的結合部位是此記億部的第1節點N 3，此 是經由p通道型MOS電晶體301結合在位 時’ η通道型MOS電晶體306的汲電極及 電晶體3 05的閘電極的結合部位是此記憶部 4。此第2節點Ν 2是經由ρ通道型MOS電 在位元線BLB。 上述Ρ通道型MOS電晶體301、302:
料，或從上述 是呈縱型 是堆疊在η通 體202是堆疊 憶單元的面積 完全的靜態動 優點，但其反 每1單元的尺 丨 3、1 4、1 5 的 作驅動Μ Ο S， 電晶體3 0 5、 道型MOS電 3〇6的閘電極 第1節點Ν 1 元線BLT。同 η通道型MOS 的第2節點Ν 晶體3 0 2結合 稱作轉換MOS -15- (12) 200416733 ’由字元線 w L的電位控制其動作。本例是，當字 WL被驅動成低位準時，P通道型MOS電晶體301 導通，藉此，上述記憶部的第1節點N 3及第2節 分別結合在位元線B L T及B L B，藉此可以對上述言己 寫入資料，或從上述記億部讀出資料。 同時，上述P通道型MOS電晶體301、302是呈 構造，如後述，p通道型MOS電晶體301是堆疊在 道型MOS電晶體305，p通道型MOS電晶體302是 在η通道型MOS電晶體3 06，’藉此縮小記憶單元的 〇 第3圖所示的4Τ單元300可以保持因ρ通道型 電晶體3 0 1、3 0 2的漏洩電流形成的高位準。較之第 所示的架構，構成要素數較少，節點數也不多，因此 單元的尺寸較小，但其反面，等候電流與動作速度成 爲因果之關係，例如設法減少等候電流，則會使動作 降低相當的份量。 第5圖表示上述4Τ單元3 00的比較對象的大容 單元的布置平面。大容量4Τ單元是由4個電晶體成 量架構，因此基層需要MOS電晶體4個分的空間。 ，由於有Ρ通道型MOS電晶體及η通道型MOS電晶 在，因此需要井的分離。同時，爲了 ρ通道領域與η 領域間的配線，全部要經過上層，需要結合這個時候 散層與配線層用的接觸孔（LCONT、LCONT 2)。 第4圖表不第3圖所示的4Τ單元300的截面。 元線 、302 J Ν 4 憶部 縱型 η通 堆疊 面積 MOS 2圖 每1 爲互 速度 量4Τ 大容 同時 I體存 通道 :的擴 再者 -16- (13) (13)200416733 ’在第3圖及第4圖，以①、②、③所示的部位，是爲了 使主要電晶體的電極的相對應關係更明確而設。 縱型構造的P通道型MOS電晶體301、3〇2是以堆疊 在η通道型MOS電晶體305、306的形式形成，因此基層 只要有MOS電晶體1個分的空間便足夠。而因，ρ通道 型MOS電晶體301、302是SOI，不需要井的分離。同時 ，由於是縱型構造，其本身則可兼接點，因此，大容量架 構所需要的接觸孔也不需要。 4T單元300因爲轉換（301、302)使用ρ通道型MOS 電晶體，因此，寫入資料時，單元內部的高位準會上昇到 位元線的電位。但是，低位準則只能寫入到V S S - V t h。 在此，Vth爲轉換（301、3 02)的臨界値。於是，如以下所 述進行^ 〇」寫入補償。 第6圖表示4T單元300的保持狀態，與該時的主要 節點電壓的關係。 成爲高位準（“1”）的節點N3或N4的η通道型M0S電 晶體在OFF時因漏洩引起的壓降，由ρ通道型M0S電晶 體301或302的漏洩電流加以補償。因此，ρ通道型M〇s 電晶體301或3 02是被控制在非常淺的導通狀態（Vgs = α) 。藉此，成爲低位準（邏輯値“〇”）的節點Ν3或Ν4也有跟 上述相同的電流流通，但此電流是經由該時呈導通狀態的 η通道型MOS電晶體3 05或3 06流向低電位側電源VSS 側。利用此電流生成保持時的節點V s s m電位（+ β)，成爲 「0」寫入補償電位。 -17- (14) (14)200416733 第7圖表示4T單元3 00的寫入狀態，與該時的主要 節點電壓的關係。 寫入時，字元線WL在低位準（ = VSS)’ ρ通道型MOS 電晶體301、302導通。因爲位元線BLT在高位準（ = VDD) ，因此以高電位側電源V D D的位準爲基準的源極接地而 動作。惟，這是與η通道型MOS電晶體305的比率，因 此節點Ν 3只能上昇到1 / 3前後。隨著節點Ν 4的電位的 下降，η通道型MOS電晶體305的驅動立會減弱，因此 慢慢上昇，最後成爲高電位側電源VDD位準。反之，節 點Ν4側因最初是在高電位側電源VDD位準，因此是源極 接地，而且沒有負載MOS電晶體，會快速降低，但隨著 節點Ν4慢慢接近Vssm位準，閘極·源極間電壓Vgs降 低，成爲源極跟隨動作。最後，VSS = Vssm - Vss。在此 決定Vssm的位準，使Vgs成爲p通道型MOS電晶體301 、3 02的臨界値以上。藉此進行「0」寫入補償。再者， 有時，縱使有若干電壓殘留在節點，因P通道型MOS電 晶體301或302的漏洩，終究會成爲Vssm位準。 第8圖表示在4T單元300的讀出時與寫入時的主要 動作波形。 在選擇單元，字元線WL被驅動成低位準。在讀出期 間，由於字元線WL降低至低電位側電源V S S位準，節點 N3、N4的信號被讀出至位元線BLT/BLB。在寫入期間， 由於字元線W L降低至低電位側電源V S S位準，將寫入資 料傳送至節點N 3、N 4。這時，位元線的低位準較字元線 -18- (15) (15)200416733 W L的選擇位準（低電位側電源V S S )局出轉換Μ 0 S的臨界 値，可藉此進行「〇」寫入補償。 第9圖表示在記億單元陣列部25使用的各種內部電 壓。 位元線的高位準是1 · 7 V ’位元線的低位準是〇 V( = VSS)。字元線的高位準（非選擇位準）是i. 2 V’字兀 線的低位準（選擇位準）是0 v( = vss)。同時’ 4T單元300 的Vssm位準（單元VSS)則考慮「〇」寫入補償而決定是〇· 3 V。這是在Vgs = Vssm - Vss，要使Vgs在p通道型 Μ O S電晶體3 0 1、3 0 2的臨界値以上所決定。如此之各種 電壓，可以將外部供給的電壓如下方式降壓而獲得。 亦即，將外部所給的電源電壓1· 5 V(VDD)在降壓電 晶路9 1加以降壓，而生成供給周邊電路的內部1，· 2 V電 壓。同時，將外部所供給的電源電壓K 5 V(VDD)在降壓 電晶路92加以降壓，而生成字元線WL的高位準的1 . 2 V。爲了使保持特性穩定化，此1 . 2 V經過修正及溫度補 償。由非選擇字元線的雜散電容器C 1將其穩定化。而， 單元VDD = 0. 3 V是由定電壓電路93，或記憶器陣列的 雜散電容器C 2加以穩定化。上述定電壓電路93結合在 4T單元300的η通道型MOS電晶體305、306的源電極 ’及低電位側電源V S S，成爲單元電流的可變阻抗手段。 雖不特別限定，但上述定電壓電路93包含有：4Τ單元 300的η通道型MOS電晶體305、306的源電極；結合在 低電位側電源VSS的η通道型MOS電晶體93 3 ;依據從 -19- (16) (16)200416733 外部供給的電源電壓1· 5 V(VDD)生成基準電壓V ref用 的基準電壓產生電路931;求出由此基準電壓產生電路 931產生的基準電壓Vref與單元VSS的差分’依據該差 分控制η通道型Μ Ο S電晶體9 3 3的導通電阻用的誤差放 大器932。上述基準電壓產生電路931是藉由修正及溫度 補正，使基準電壓V ref穩定化。亦即，備有：頻帶間隙 基準等的穩定的基準電壓源、測試時可修正的溶絲電路及 模擬修正電路。藉由上述修正功能，補正P通道型MOS 電晶體的不同批次間的參差不齊，以提高其良品率。同時 ，藉由模擬修正功能，可以不切斷溶絲，以測試命令變更 電壓位準，藉此使寫入邊際測試較容易。 依據上例時，可以獲得以下所示的作用效果。 (1)一般來講，記憶單元的密度是以DRAM單元領域 、4 T單元領域、6 T單元領域的順序降低。而，隨機擷取 速度是以6T單元領域、4T單元領域、DRAM單元領域的 順序降低。因此’資料量多，擷取速度不太被重視的資料 儲存在DRAM單兀領域19，使用頻繁，需要高速擷取的 資料最好儲存在6T單元領域16、17、18或4T單元領域 13、14、15。如此，依照擷取速度或使用頻率等的要求， 分別使用不同的單元領域，便可以獲得最佳的性能。由於 位元線在不同的單元領域間導通，可以經由這些位元線， 高速度進行儲存資料的複製。例如，要將儲存在6T單元 領域16、1 7、1 8的資料轉送至4T單元領域〗3、丨4、i 5 時，可以利用導通的位元線進行高速轉送。 -20- (17) (17)200416733 (2) 因爲形成單元VDD = 0· 3 V，進行「0」寫入補償 ，因此，在低位準的寫入時’可以進行超過VSS - Vth的 限制的寫入。同時，上述單元VDD = 〇· 3 v是由定電壓 電路93、或記憶器陣列的雜散電容器C2使其穩定。上述 定電壓電路93結合在4T單元300的η通道型MOS電晶 體3 0 5、3 0 6的源電極，及低電位側電源V S S，成爲單元 電流的可變阻抗手段。上述定電壓電路93包含有：4Τ單 元300的η通道型MOS電晶體305、306的源電極；結合 在低電位側電源VSS的η通道型MOS電晶體93 3 ;依據 從外部供給的電源電壓1. 5 V(VDD)生成基準電壓V ref 用的基準電壓產生電路931;求出由此基準電壓產生電路 931產生的基準電壓Vref與單元VSS的差分，依據該差 分控制η通道型MOS電晶體93 3的ON電阻用的誤差放 大器932，藉使單元VDD = 0. 3 V穩定化。 (3) 轉換MOS應用縱型構造的p通道型MOS電晶體 301、302，縱型構造的.p通道型MOS電晶體301、302以 堆疊在η通道型MOS電晶體305、306的方式形成，因此 ，基層只要有MOS電晶體兩個分的空間便已足夠。同時 ，Ρ通道型MOS電晶體301、302是SOI，因此不需要井 的分離。又因是縱型構造，其本身便可以兼有接點的功能 ，大容量架構時不可缺的接觸孔也不需要。因此，可以達 成記憶單元的縮小。 第10圖表示本發明的包含半導體記憶裝置的半導體 積體電路的構成例子。雖不特別限定，但第1 0圖所示半 «21 - (18) (18)200416733 導體積體電路100包含有：輸入電路101、 位準移位器102、內部邏輯103、位準移位器104、 輸出電路105、降壓電源電路106、及大容量SRAM107， 藉由習用的半導體積體電路製造技術形成在單晶矽基板等 的一片半導體基板。輸入電路101具有取進經由輸入端子 輸入的信號的功能。位準移位器1 0 2具有將經由上述輸入 電路1 〇 1輸入的高電位側電源V D D系（高壓）的信號移位 至V peri系（低壓）的功能。內部邏輯1〇3是V peri系， 含有：對輸入信號施以規定的邏輯運算處理的中央處理裝 置或其周邊電路。在此內部邏輯103進行邏輯運算時，上 述大容量SRAM 107被擷取，視需要使用其記憶資訊。位 準移位器104具有將上述內部邏輯103的輸出信號（V peri 系）移位至高電位側電源V D D系的功能。輸出電路1 〇 5具 有從輸出端子輸出上述位準移位器1 04的輸出信號的功能 〇 降壓電路1 〇 6藉由將所給的高電位側電源V D D降壓 ，生成較 VDD位準低的電壓 V peri。所生成的電壓 V peri則供給位準移位器1 02、內部邏輯1 03、位準移位器 104、及大容量SRAM107。 雖不特別限定，但上述大容量SRAM107含有：Y(行） 解碼器108、主放大器及寫入放大器109、行選擇電路 1 10、SRAM墊塊111、VSSM生成電路112、VWL生成電 路1 1 3、及字元線驅動電路1 1 4。 第11圖表示上述大容量SRAM107的主要部分的架構 -22· (19) (19)200416733 例。 SRAM墊塊1 1 1包含有：複數條字元線；與字元線交 叉狀配設的位元線；設在上述字元線與位元線交叉部位的 複數個4T單元。上述4T單元基本上是應用跟第3圖所 示者同一架構者。亦即’結合η通道型MOS電晶體305 、3 0 6而構成記憶部。η通道型Μ Ο S電晶體3 0 5、3 0 6的 源電極結合在低電位側電源Vssm。η通道型MOS電晶體 305的汲電極與η通道型MOS電晶體305的閘電極的結 合部位是此記憶部的第1節點Ν 3，此第1節點Ν 1是經 由Ρ通道型MOS電晶體301結合在位元線BLT。同時，η 通道型MOS電晶體306的汲電極與η通道型MOS電晶體 3 0 5的閘電極的結合部位是此記憶部的第2節點ν 4。此 第2節點N 2是經由ρ通道型Μ Ο S電晶體3 0 2結合在位 元線BLB。 上述Ρ通道型MOS電晶體301、302由字元線WL的 電位控制使其動作。本例是，當字元線W L被驅動成低位 準時’ Ρ通道型MOS電晶體301、302導通，藉此，上述 記憶部的第1節點Ν 3及第2節點Ν 4分別結合在位元線 BLT及BLB ’藉此可以對上述記憶部寫入資料，或從上述 記憶部讀出資料。 同時’上述ρ通道型MOS電晶體301、3 02是呈第4 圖所示的縱型構造，如後述，ρ通道型Μ 〇 S電晶體3 01 是堆疊在η通道型M0S電晶體3〇5，ρ通道型m〇s電晶 體302是堆疊在η通道型M〇s電晶體3〇6，藉此縮小記 -23- (20) (20)200416733 憶單元的面積。 上述VSSM生成電路112與例如第9圖的定電壓電路 9 3同樣構成，而進行「〇」寫入補償。 上述複數條字元線 WL是由字元線驅動電路 (WLD)l 2 0選擇性驅動。此字元線驅動電路120將輸入的 X(列）位址信號加以解碼，而依據該解碼結果，從上述複 數條字元線WL中，將對應上述X位址的1條驅動至選擇 位準。在本例，4T單元3 00的轉換是應用p通道.型MOS 電晶體301、3 02，因此，字元線WL的選擇位準是低位 準，等於低電位側電源VSS位準。 VWL生成電路121是依據p通道型MOS電晶體與η 通道型MOS電晶體的漏洩電流比，控制字元線的驅動電 位位準。 相輔位元線BLT、BLB經由行選擇電路1 10選擇性結 合在主放大器及寫入放大器109。主放大器及寫入放大器 1 09含有：用以放大經由行選擇電路1 1 0傳送的信號的主 放大器ΜΑ，及經由上述行選擇電路1 10向位元線BLT、 BLB供應寫入資料的寫入放大器WA。 上述行選擇電路110是如下述方式構成。 將Ρ通道型MOS電晶體135與η通道型MOS電晶體 1 3 6並聯而形成行開關，經由此行開關將位元線B LT結合 在上述主放大器ΜΑ及寫入放大器WA。同時，將ρ通道 型MOS電晶體137與η通道型MOS電晶體138並聯而形 成行開關，經由此行開關將位元線BLB結合在上述主放 -24- (21) (21)200416733 大器ΜΑ及寫入放大器WA。而且，配設可將位元線BLT 、B LB預充電至電壓位準的預充電電路。此預充電電路是 將結合在位元線BLT的p通道型MOS電晶體132，與結 合在位元線BLB的p通道型MOS電晶體133串聯，而形 成。在上述p通道型MOS電晶體132、133的串聯節點， 供應規定位準的預充電電壓 VbHold。對上述 p通道型 MOS電晶體132、133的閘電極傳送行選擇信號Ys，此行 選擇信號Ys變成低位準時，上述p通道型MOS電晶體 132、133導通，位元線BLT、BLB被預充電電壓VbHold 預充電。同時，配設等化用的p通道型MOS電晶體131 ，以短路上述位元線 BLT、BLB，上述行選擇信號 Ys變 成低位準，向位元線BLT、BLB供應預充電電壓 VbHold 時，上述等化用的p通道型MO S電晶體1 3 1導通，使位 元線B L T、B L B的預充電位準相同。 主放大器MA是結合p通道型MOS電晶體139、140 ，與η通道型MOS電晶體141、142、143、144、145而 成。MOS電晶體139、141、143的串聯電路，與MOS電 晶體140、142、144的串聯電路結合成環狀，而形成閂鎖 電路。對上述Ρ通道型MOS電晶體139、140的源電極供 應電壓Vperi。η通道型MOS電晶體143、144的源電極 經由η通道型MOS電晶體145結合在低電位側電源VSS 。對上述η通道型MOS電晶體145的閘電極，傳送主放 大器起動信號MAE。此主放大器起動信號MAE變成高位 準，η通道型MOS電晶體145導通，主放大器MA成爲可 -25- (22) (22)200416733 動作狀態。 寫入放大器WA是結合p通道型MOS電晶體146、 148、150，與η通道型MOS電晶體147、149而成。p通 道型MOS電晶體146與η通道型MOS電晶體147串聯， 其串聯部位成爲節點I Τ，經由行選擇電路1 10的MOS電 晶體135、136結合在位元線BLT。而，ρ通道型MOS電 晶體148與η通道型MOS電晶體149串聯，其串聯部位 成爲節點I Β，經由行選擇電路1 10的MOS電晶體137、 138結合在位元線BLB。在ρ通道型MOS電晶體146的 閘電極，供應有節點I Τ的昇壓控制信號ITUB，使此昇 壓控制信號ITUB變成低位準，藉此使ρ通道型MOS電 晶體146導通，向節點I Τ供應高電位側電源VDD的高 電壓。同時，對Ρ通道型MOS電晶體148的閘電極，供 應節點I Β的昇壓控制信號IBUB，使此昇壓控制信號 IBUB變成低位準，藉此使ρ通道型MOS電晶體148導通 ，向節點I Β供應高電位側電源VDD的高電壓。 η通道型MOS電晶體147、149的源電極結合在低電 位側電源VSS。η通道型MOS電晶體147、149的閘電極 供應有寫入資料ITD、IBD。依據此寫入資料ITD、IBD 控制η通道型MOS電晶體147、149的動作，藉此可以寫 入資料。 並且配設Ρ通道型MOS電晶體150以短路節點I Τ、 ΙΒ，而依據傳送到此 Ρ通道型MOS電晶體1 50的閘電 極的等化控制信號IEQB，將節點I Τ、I Β予以等化。 -26- (23) (23)200416733 在此’上述4T單元3 00的單元讀出電流與漏洩電流 成比例。這表不筒速動作與低漏洩無法兩立。亦即，爲了 達成高動作而降低臨界値，確保充分的閘極·源極間電壓 Vgs時，卻會流通很大的等候電流。反之，提高臨界値， 降低汲極·源極間電壓V d s時，讀出電流很小，而變成低 速動作。 有人是在等候模態時提高單元VSS，以減低漏洩電流 ，但是需要設定模態，同時無法頻繁等候。 於是，第1 〇圖所示的大容量SRAM 1 07是在主要部分 使用臨界値局的MOS電晶體（厚膜兀件），讀出時以外的 期間降低Vbl使成低漏洩狀態，讀出時將行選擇系（Ys)所 選擇的位元線昇壓，使其可以讀出。 亦即，構成4 T單元3 0 0的所有Μ Ο S電晶體；構成行 選擇電路110的所有MOS電晶體；構成寫入放大器WA 的所有MOS電晶體；及主放大器ΜΑ的MOS電晶體141 、142使用厚膜元件（高耐壓MOS電晶體），藉此將該等的 臨界値設定在較高値，除此之外，將位元線預充電電壓 VbHold設定在較低値。 第12圖表示上述主放大器MA的主要部分的截面構 造的代表性例子。 主放大器MA是在VDD系變換成V peri系的部分， 僅η通道型MOS電晶體141、142使用厚膜元件，其他 MOS電晶體用薄膜元件。厚膜元件的閘極的氧化膜的厚 度較其他MOS電晶體，例如薄膜的MOS電晶體143的閘 -27- (24) (24)200416733 極的氧化膜厚度爲厚。 如此使用厚膜元件，可以降低等候電流。但只是如此 ，則在從4T單元3 0 0讀出資料時，僅能夠獲得很小的讀 出電流’資料的讀出很費時。因此，本例是在讀出時，對 依據行選擇信號 Ys選擇的位元線BLT、BLB ,經由節點 I T、I B供給高電壓（高電位側電源v d D )，使位元線的預 充電位準上昇，藉此使其能夠從4T單元3 00進行高速讀 出。藉此，向4T單元300寫入時，也同樣對位元線BLT 、BLB，經由節點IT、IB供應高電壓（高電位側電源 VDD) ’使位元線的預充電位準上昇，藉此達成寫入的高 速化。 本例係如上述，經由節點IT、IB供應高電壓（高電位 側電源VDD)使位元線的預充電位準上昇，藉此使其能 夠從4T單元3 0 0進行高速讀出，但在供應這種較預充電 電壓爲高的電壓的部位是使用高耐壓MOS電晶體。例如 在第1 1圖所示的構成例子，構成4 T單元3 0 0的所有 MOS電晶體；構成彳了選擇電路11〇的所有MOS電晶體； 構成寫入放大器WA的所有MOS電晶體；及主放大器MA 的MOS電晶體141、142是使用高耐壓MOS電晶體。這 時，上述內部電路所使用的高耐壓MOS電晶體，是使用 跟第10圖的輸入電路101或輸出電路105所使用的高耐 壓MOS電晶體同類的電晶體。一般來講，半導體積體電 路的MOS電晶體的膜厚度多被限制在兩種以下，可以在 此範圍內形成上述內部電路的高耐壓MOS電晶體。 -28- (25) (25)200416733 第13圖表示轉換MOS(p通道型MOS電晶體301、 302 )，與驅動MOS(n通道型MOS電晶體305、306)的漏 洩電流特性。橫軸代替MO S電晶體的閘極•源極間電壓 ，縱軸代表MOS電晶體的汲極·源極電流。實線所示特 性曲線是位元線的電位B L = 1 . 5 V時，虛線所示特性曲 線是位元線的電位B L = 2. 0 V時。同時，在第14圖表示 導通電流特性。
因爲在閘極•源極間施加跟令通道導通的電位極性相 反的電位會使漏洩電流增加。這是習知的 GIDL(Gate Induced Drain Leakage)特性。本例是利用此GIDL特性來 保持資料。再者，關於MOS電晶體的GIDL特性在，例 如「Ja - H a 〇 Chen, Shyh - Chyi Wong，and Yeong - Her Wang “ An Analytic Three - Terminal Band - to - Band Tunneling Model on GIDL in MOSFET ” IEEE TRANSACTIONS ON ELECTRON, VOL. 48, 7，JULY 200 1」有敘述。 在第13圖，讀出時是BL = 2. 0V，因此，轉換MOS 的閘極•源極間電壓 V g s成爲 -〇. 1 V。因此，轉換 MOS因GIDL特性以很微弱的狀態導通，其漏洩電流會較 通常有若干的增加。由於使用此模態，使非選擇單元的再 儲存可以高速化。 資料的保持是在p通道型MOS電晶體的GIDL領域 爲之。亦即是設定成，在閘極•源極間施加跟令通道導通 的電位極性相反的電位的狀態下，保持上述記憶部的高位 -29- (26) (26)200416733 準側的資料。如此設定的理由如下。 亦即，將位元線昇壓時’相當於使字元線的電位相對 下降，成爲同一位元線上的非選擇記憶單元的全部有一些 被選擇的狀態，而消耗掉很大的電流，但若使用P通道型 MOS電晶體的GIDL領域保持資料的高位準，縱使位元線 的電位上昇，漏洩電流也不會增加。 因此，本例在空載時，字元線WL的電位是BL + 0. 4 V(l· 5 V + 0· 4 V = 1. 9 V)，閘極•源極間電壓Vgs是 〇，4 V的反偏壓，而藉由使用GIDL領域以保持高位準。 驅動MOS (η通道型MOS電晶體305、306)的截斷漏洩電 流是，若B L = 1 · 5 V，則爲1 0 · 13〔 A〕，較之讀出電壓 的 BL = 2.0V 的 5 χΙΟ·12，是其 1/50。 等候電流是驅動MOS的漏洩電流的50〜100倍，因 此可以使 BL = 1. 5 V，而 10 一 13χ1〇〇 = 10·11，爲 BL = 1. 5 V 時的 2 X 10 一 12χ100 = 2 χΙΟ ·】〇 的 1/20。讀出 時，對BL = 1. 5 V時的1. 1 mA，使BL = 2. 0V時成爲 4. 0 mA，可以增力□ 3. 6倍（高速化）。 第15圖表示第11圖所示的大容量SRAM 107的主要 部分的動作波形。本例表示保持期間、讀出期間、及寫入 期間。 在保持期間，藉由較低的位元線預充電電壓VbHold 進行位元線的預充電，藉以減低單元漏洩電流。 在讀出期間，主放大器MA或寫入放大器WA施加高 電位側電源V D D。因此，由行選擇電路1 1 〇所選擇的位 -30- (27) (27)200416733 元線BLT、BLB的電位上昇，隨此，記憶單元的驅動力增 加。結束讀出後，位元線BLT、BLB成爲高電位位準，而 實施再儲存。 在讀出期間剛結束後的保持期間，當位元線BLT、 B L B成爲非選擇狀態時，B L B / B L T則慢慢恢復到原來的 VbHold的電壓位準。 其次，在寫入期間，跟上述讀出期間相同，在主放大 器MA或寫入放大器WA施加高電位側電源VDD。因此， 由行選擇電路1 10所選擇的位元線BLT、BLB的電位上昇 ，隨此，記憶單元的驅動力增加。結束寫入後，位元線 BLT、BLB成爲高電位位準，而實施再儲存。 依據上述例子時，可以收到以下的作用效果。 亦即，構成4T單元3 00的所有MOS電晶體；構成行 選擇電路110的所有MOS電晶體；構成寫入放大器WA 的所有MOS電晶體；及主放大器MA的MOS電晶體141 、：142使用厚膜元件，將該等的臨界値設定在較高値，除 此之外，將位元線預充電電壓VbHold設定在較低値，藉 此可以減低等候電流。而在讀出時，對依據行選擇信號 Ys選擇的位元線BLT、BLB，經由節點IT ' IB供給高電 壓（高電位側電源VDD)，使位元線的預充電位準上昇，藉 此使其能夠從4T單元3 00進行高速讀出。 同時，在向4T單元3 00寫入資料時，也同樣對位元 線BLT、BLB，經由節點IT、IB供應高電壓（高電位側電 源VDD)，使位元線的預充電位準上昇，藉此達成寫入的 -31 - (28) (28)200416733 高速化。 以上具體說明由本發明人所完成的發明，但本發明並 非限定如此，當然可以在不脫離其主旨的範圍內做各種變 更。 例如，可以配設 FRAM(Ferroelectric RAM)領域以取 代第1圖的DRAM單元領域19，將強介電體膜利用在資 料保持用的電容器的非揮發性記憶單元，成陣列狀配置在 FRAM領域也可以。 第1圖所示的混合型半導體記憶裝置，可以應用第 11圖所示的主放大器MA、寫入放大器WA、行選擇電路 1 1 0 等。 以上的說明主要是說明，將本發明人所完成的發明， 應用在包含成爲其背景的利用領域的大容量SRAM的半導 體積體電路，但本發明並非限定在此，可以廣泛應用在各 種半導體積體電路。 本發明能以至少包含位元線爲條件加以應用。 茲簡單說明，可以從本案所揭示的發明中具代表性者 獲得的效果如下。 亦即，包含第1、第2、第3、第4電晶體構成記憶 單元時，可以使第3、第4電晶體爲縱型構造，第3電晶 體堆疊在第1電晶體，第4電晶體堆疊在第2電晶體，藉 此縮小單元面積。同時，可將第1、第2電晶體的源極電 位’與字元線的選擇位準的電位的差値，在第3、第4電 晶體的臨界値以上的條件設定的電壓，供給第i、第2電 -32- (29) (29)200416733 晶體的源電極，而進行「0」寫入補償，藉此達成邏輯値 “〇”的寫入的適切化。同時，高電壓預充電手段能夠以較 上述位元線預充電電路的預充電電壓爲高位準的電壓進行 預充電’可藉此達成等候電流的減少，及讀出、寫入的高 速化。 【圖式簡單說明】 第1圖係本發明半導體記憶裝置的一個例子的混合型 半導體記憶裝置的主要部分的架構例子方塊圖。 第2圖係上述混合型半導體記憶裝置所含的6T單元 的架構例子電路圖。 第3圖係上述混合型半導體記憶裝置所含的4T單元 的架構例子電路圖。 第4圖係上述4T單元的主要部分的切斷截面圖。 第5圖係成爲上述4T單元的比較對象的大容量架構 單元的布置平面圖。 第6圖係上述4T單元的保持狀態，與該時的主要節 點電壓的關係說明圖。 第7圖係上述4T單元的寫入狀態，與該時的主要節 點電壓的關係說明圖。 第8圖係上述4T單元的讀出時與寫入時的主要動作 波形圖。 第9圖係在記憶器陣列使用的各種內部電壓的關係說 明圖。 -33- (30) (30)200416733 第1 0圖係包含本發明的半導體記億裝置的半導體積 體電路的架構例子方塊圖。 第π圖係第10圖所示半導體積體電路所含的大容量 S RAM的詳細架構例子電路圖。 第12圖係上述大容量SRAM所含主放大器，與其包 含的電晶體的切斷截面的關係說明圖。 第13圖係上述大容量SRAM所含轉換MOS，與驅動 Μ Ο S的漏洩電流特性圖。 第14圖係上述大容量SRAM所含的η通道型MOS電 晶體的導通電流特性圖。 第15圖係上述大容量SRAM的主要部分的動作波形 圖。 【圖號說明】 1 〇 :混合型半導體記億裝置 1 1 :主放大器 1 2 :寫入放大器 13、14、15: 4T單元領域 1 6、1 7、1 8 : 6 T單元領域 1 9 : DRAM單元領域 2〇、21 :字元線驅動電路 3 00 ： 4T單元 301、302: p通道型MOS電晶體 305、306: η通道型MOS電晶體 -34- 200416733 (31) WL :字元線 B L T、B L B ··位元線

Claims (1)

  1. 200416733 Π) 拾、申請專利範圍 1 . 一種半導體記憶裝置，其特徵爲，包含： 用以傳遞資料的第1位元線，及與上述第1位元線成 相輔位準關係的第2位元線； 第1電晶體的汲電極，與第2電晶體的閘電極相結合 而形成第1節點，上述第2電晶體的汲電極，與上述第1 电晶體的閘電極相結合而形成第2節點的記憶部； 可以對應字元線的電壓位準，將上述第1節點結合在 第1位元線的p通道型的第3電晶體； 可以對應字元線的電壓位準，將上述第2節點結合在 上述第2位元線的p通道型的第4電晶體；以及 能夠將上述第1 '第2電晶體的源極電位與上述字元 線的运擇位準的電k的差値，在上述第3、第4電晶體的 臨界値以上的條件設定之電壓，供給上述第！、第2電晶 體的源電極的電源電路， 上述第3、第4電晶體是呈縱型構造，上述第3電晶 體堆疊在上述第1電晶體，上述第4電晶體堆疊在上述第 2電晶體而成。 2 ·如申請專利範圍第1項所述之半導體記憶裝置，其 中 字元線的選擇位準的電位是接地位準。 3 ·如申請專利範圍第2項所述之半導體記憶裝置，其 中 上述電源電路包含：連接在上述第1、第2電晶體％ -36 - (2) (2)200416733 源電極與大地間的第5電晶體；及 求出所給予的基準電壓與上述第1、第2電晶體的源 極電位的差分，依據此控制上述第5電晶體的ON電阻用 的誤差放大器。 4. 一種半導體記憶裝置，包含：將第1記憶單元配置 成矩陣狀而成的第1記憶單元領域； 將構造與上述第1記憶單元不相同的第2記億單元配 置成矩陣狀而成的第2記憶單元領域；以及 由上述第1記憶單元領域與上述第2記憶單元領域共 用的周邊電路，其特徵爲， 上述第1記憶單元包含： 由結合η通道型的第1 MOS電晶體與η通道型的第2 MOS電晶體而成的記憶部； 可以將上述第1 MOS電晶體的汲電極，及上述第2 MOS電晶體的閘電極結合在第1位元線的ρ通道型的第3 Μ Ο S電晶體；以及 可以將上述第2 MOS電晶體的汲電極，及上述第1 MOS電晶體的閘電極結合在第1位元線的ρ通道型的第4 MOS電晶體， 上述第3、第4 MOS電晶體是呈縱型構造，上述第3 電晶體堆疊在上述第1電晶體，上述第4MOS電晶體堆疊 在上述第2MOS電晶體而成 上述第2記憶單元包含： Ρ通道型的第5 MOS電晶體與η通道型型的第6 MOS -37- (3) (3)200416733 電晶體串聯而成的第1反相器，與p通道型的第7 MOS 電晶體與η通道型的第8 MOS電晶體串聯而成的第2反 相器，結合成環狀而成的記憶部， 上述第5、第7 MOS電晶體呈縱型構造，上述第5電 晶體堆疊在上述第6電晶體，上述第7電晶體堆疊在上述 第8電晶體而成。 5 ·如申請專利範圍第4項所述之半導體記憶裝置，其 中 使上述第1記憶單元陣列的位元線的排列間距，與上 述第2記憶單元陣列的位元線的排列間距相同，藉此在上 述第1記憶單元陣列與上述第2記憶單元陣列之間使位元 線共同化。 6 .如申請專利範圍第4項所述之半導體記憶裝置’其 中 在上述第1記憶單元陣列與上述第2記憶單元陣列間 的位元線排列間距不相同時，上述第1記億單元陣列的位 元線與上述第1記憶單元陣列的位元線之間夾裝有可選擇 性結合該等的選擇器。 7 ·如申請專利範圍第1項至第6項中任一項所述之半 導體記憶裝置，其中 上述第3、第4 MOS電晶體被設定成，在閘極•源極 間施加跟令通道導通的電位極性相反的電位的狀態下’可 以保持上述記憶部的高位準側的資料。 8·—種半導體記憶裝置，其特徵爲，包含： -38- (4) (4)200416733 設在字元線與位元線交叉部位的記憶單元； 選擇性使上述字元線結合在位元線的行選擇開關； 用以將上述位元線預充電至規定位準的位元線預充電 電路；以及 能夠以較上述位元線預充電電路的預充電電壓高位準 的電壓’對上述行選擇開關所選擇的位元線預充電的高電 壓預充電手段。 9.如申請專利範圍第8項所述之半導體記憶裝置，其 中 包含，經由上述行選擇開關結合在上述位元線，可經 由上述行選擇開關選擇的位元線向上述記憶單元寫入資料 的寫入放大器，上述寫入放大器包含上述高電壓預充電手 段。 1 〇 ·如申請專利範圍第8項或第9項所述之半導體記 憶裝置，其中 上述記憶單元包含：結合η通道型的第1 MOS電晶 體，與η通道型的第2 MOS電晶體而成的記憶部； 可以將上述第1 MOS電晶體的汲電極，及上述第2 MOS電晶體的閘電極結合在第1位元線的ρ通道型的第3 Μ Ο S電晶體；以及 可以將上述第2 MOS電晶體的汲電極，及上述第1 MOS電晶體的閘電極結合在第1位元線的ρ通道型的第4 Μ Ο S電晶體， 上述第3、第4 MOS電晶體呈縱型構造，上述第 -39- (5) (5)200416733 3MOS電晶體堆疊在上述第1MOS電晶體，上述第4MOS 電晶體堆疊在上述第2MOS電晶體而成。 1 1 ·如申請專利範圍第1 〇項所述之半導體記憶裝置， 其中 包含有：能夠將上述第1、第2 MOS電晶體的源極電 位與上述字元線的選擇位準的電位的差値，在第3、第4 MOS電晶體的臨界値以上的條件設定的電壓，供給上述 第1、第2 MOS電晶體的源電極的電源電路。 1 2 ·如申請專利範圍第1 1項所述之半導體記憶裝置， 其中 上述第3、第4 MOS電晶體被設定成，在閘極•源極 間施加跟令通道導通的電位極性相反的電位的狀態下，可 以保持上述記憶部的高位準側的資料。 1 3 . —種半導體積體電路，包含：取進資料用的輸入 電路；進行經由上述輸入電路取進的資料的邏輯運算的內 部邏輯；及在上述內部邏輯的邏輯運算中參照的記憶器， 其特徵爲， 上述記憶器含有，上述申請專利範圍第8項至第1 2 項中的任1項所記載的半導體記憶裝置， 在使用較上述預充電電路的預充電電壓爲高位準的電 壓的部位，使用跟上述輸入電路或上述輸出電路所使用的 高耐壓MOS電晶體相同種類的MOS電晶體。 -40-
TW092131123A 2002-11-29 2003-11-06 Semiconductor device and semiconductor integrated circuit TW200416733A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002347998A JP4219663B2 (ja) 2002-11-29 2002-11-29 半導体記憶装置及び半導体集積回路

Publications (1)

Publication Number Publication Date
TW200416733A true TW200416733A (en) 2004-09-01

Family

ID=32462900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092131123A TW200416733A (en) 2002-11-29 2003-11-06 Semiconductor device and semiconductor integrated circuit

Country Status (5)

Country Link
US (3) US7110283B2 (zh)
JP (1) JP4219663B2 (zh)
KR (1) KR20040047712A (zh)
CN (1) CN100472650C (zh)
TW (1) TW200416733A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081467A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima Systems and methods for magnetron deposition
KR101142996B1 (ko) * 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
KR100682218B1 (ko) * 2005-05-30 2007-02-12 주식회사 하이닉스반도체 비휘발성 반도체 메모리 장치
JP2007234073A (ja) * 2006-02-27 2007-09-13 Fujitsu Ltd 半導体記憶装置
JP5158624B2 (ja) * 2006-08-10 2013-03-06 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7564725B2 (en) * 2007-08-31 2009-07-21 Texas Instruments Incorporated SRAM bias for read and write
US7787303B2 (en) * 2007-09-20 2010-08-31 Cypress Semiconductor Corporation Programmable CSONOS logic element
KR101046556B1 (ko) * 2008-03-17 2011-07-05 엘피다 메모리 가부시키가이샤 단일 종단 감지 증폭기를 갖는 반도체 디바이스
KR101105002B1 (ko) * 2010-01-23 2012-01-16 배신영 병마개
US8824186B2 (en) * 2010-06-09 2014-09-02 Radiant Technologies, Inc. Embedded non-volatile memory circuit for implementing logic functions across periods of power disruption
US8310856B2 (en) * 2010-06-09 2012-11-13 Radiant Technology Ferroelectric memories based on arrays of autonomous memory bits
KR101715048B1 (ko) 2010-09-13 2017-03-13 삼성전자주식회사 부스팅 전하 누설을 감소시키기 위한 메모리 장치 및 이를 포함하는 시스템
KR101893848B1 (ko) 2011-06-16 2018-10-04 삼성전자주식회사 수직 소자 및 비-수직 소자를 갖는 반도체 소자 및 그 형성 방법
KR101420538B1 (ko) 2012-12-27 2014-07-16 삼성전기주식회사 게이트 드라이버
CN108346442B (zh) * 2017-01-25 2020-12-15 中芯国际集成电路制造(上海)有限公司 灵敏放大器
TW201915818A (zh) * 2017-10-05 2019-04-16 香港商印芯科技股份有限公司 光學識別模組
US10957366B2 (en) 2018-05-24 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Circuits and methods for compensating a mismatch in a sense amplifier
KR20210010210A (ko) * 2019-07-19 2021-01-27 에스케이하이닉스 주식회사 반도체 메모리 소자

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0141494B1 (ko) * 1988-01-28 1998-07-15 미다 가쓰시게 레벨시프트회로를 사용한 고속센스 방식의 반도체장치
US5020028A (en) * 1989-08-07 1991-05-28 Standard Microsystems Corporation Four transistor static RAM cell
US5047979A (en) * 1990-06-15 1991-09-10 Integrated Device Technology, Inc. High density SRAM circuit with ratio independent memory cells
JPH04168694A (ja) 1990-10-31 1992-06-16 Mitsubishi Electric Corp 半導体記憶装置
KR920022532A (ko) * 1991-05-13 1992-12-19 문정환 이중 수직 채널을 갖는 스태틱램 및 그 제조방법
US5398200A (en) * 1992-03-02 1995-03-14 Motorola, Inc. Vertically formed semiconductor random access memory device
US5303190A (en) * 1992-10-27 1994-04-12 Motorola, Inc. Static random access memory resistant to soft error
JPH06162776A (ja) * 1992-11-18 1994-06-10 Nec Corp 半導体メモリ回路
JPH0757476A (ja) 1993-08-12 1995-03-03 Nec Corp 半導体メモリ集積回路
US5453949A (en) * 1994-08-31 1995-09-26 Exponential Technology, Inc. BiCMOS Static RAM with active-low word line
US5670803A (en) * 1995-02-08 1997-09-23 International Business Machines Corporation Three-dimensional SRAM trench structure and fabrication method therefor
JP3606951B2 (ja) * 1995-06-26 2005-01-05 株式会社ルネサステクノロジ 半導体記憶装置
US6028340A (en) * 1995-07-10 2000-02-22 Lg Semicon Co., Ltd. Static random access memory cell having a field region
JP2996168B2 (ja) * 1996-02-23 1999-12-27 日本電気株式会社 半導体メモリ集積回路装置
JPH10283776A (ja) * 1997-04-04 1998-10-23 Mitsubishi Electric Corp 半導体記憶装置
US6005296A (en) * 1997-05-30 1999-12-21 Stmicroelectronics, Inc. Layout for SRAM structure
EP0920025B1 (en) * 1997-11-28 2004-02-11 STMicroelectronics S.r.l. A low power RAM memory cell
US6028801A (en) * 1998-06-29 2000-02-22 Conexant Systems, Inc. High speed sensing of dual port static RAM cell
US6207998B1 (en) * 1998-07-23 2001-03-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with well of different conductivity types
JP2001155486A (ja) * 1999-11-25 2001-06-08 Nec Corp 半導体スタティックメモリ
AU2000224587A1 (en) * 2000-02-04 2001-08-14 Hitachi Ltd. Semiconductor device
DE10009346B4 (de) * 2000-02-28 2011-06-16 Qimonda Ag Integrierte Schreib-/Leseschaltung zur Auswertung von zumindest einer Bitline in einem DRAM Speicher
JP3326560B2 (ja) * 2000-03-21 2002-09-24 日本テキサス・インスツルメンツ株式会社 半導体メモリ装置
US6442060B1 (en) * 2000-05-09 2002-08-27 Monolithic System Technology, Inc. High-density ratio-independent four-transistor RAM cell fabricated with a conventional logic process
US6903411B1 (en) * 2000-08-25 2005-06-07 Agere Systems Inc. Architecture for circuit connection of a vertical transistor
US6549450B1 (en) * 2000-11-08 2003-04-15 Ibm Corporation Method and system for improving the performance on SOI memory arrays in an SRAM architecture system
US6483739B2 (en) * 2000-12-31 2002-11-19 Texas Instruments Incorporated 4T memory with boost of stored voltage between standby and active
US6434040B1 (en) * 2001-02-23 2002-08-13 Silicon Access Networks Loadless NMOS four transistor SRAM cell
US6421265B1 (en) * 2001-03-22 2002-07-16 Integrated Devices Technology, Inc. DRAM-based CAM cell using 3T or 4T DRAM cells
JP2003007059A (ja) * 2001-06-22 2003-01-10 Mitsubishi Electric Corp 半導体記憶装置
US6584030B2 (en) * 2001-08-28 2003-06-24 Micron Technology, Inc. Memory circuit regulation system and method
JP4167458B2 (ja) * 2002-07-24 2008-10-15 松下電器産業株式会社 半導体メモリ装置及び半導体集積回路
US6677633B2 (en) * 2002-09-24 2004-01-13 Hitachi, Ltd. Semiconductor device
US6741493B1 (en) * 2002-11-07 2004-05-25 International Business Machines Corporation Split local and continuous bitline requiring fewer wires
JP2004362695A (ja) * 2003-06-05 2004-12-24 Renesas Technology Corp 半導体記憶装置
JP4574136B2 (ja) * 2003-07-29 2010-11-04 株式会社日立製作所 半導体集積回路装置
US7403426B2 (en) * 2005-05-25 2008-07-22 Intel Corporation Memory with dynamically adjustable supply
US7420854B2 (en) * 2006-07-26 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM device and operating method

Also Published As

Publication number Publication date
CN1505045A (zh) 2004-06-16
JP4219663B2 (ja) 2009-02-04
US20040108526A1 (en) 2004-06-10
US20070014169A1 (en) 2007-01-18
US7310279B2 (en) 2007-12-18
US7110283B2 (en) 2006-09-19
KR20040047712A (ko) 2004-06-05
US20080068877A1 (en) 2008-03-20
US7460392B2 (en) 2008-12-02
JP2004186197A (ja) 2004-07-02
CN100472650C (zh) 2009-03-25

Similar Documents

Publication Publication Date Title
US7460392B2 (en) Semiconductor memory device and semiconductor integrated circuit
US10902893B2 (en) Negative bitline write assist circuit and method for operating the same
US9640251B2 (en) Multi-port memory cell
US7738306B2 (en) Method to improve the write speed for memory products
US20100232244A1 (en) Semiconductor memory device
JP2005175494A (ja) ゲート制御ダイオード・メモリ・セル
WO2000070682A1 (fr) Dispositif a circuit integre en semi-conducteur
JP2003303491A (ja) 半導体記憶装置
US6775176B2 (en) Semiconductor memory device having memory cells requiring no refresh operations
TWI244653B (en) Semiconductor memory device
US5677889A (en) Static type semiconductor device operable at a low voltage with small power consumption
US6452833B2 (en) Semiconductor memory device
TWI793437B (zh) 具有強化存取暨回復架構之動態隨機存取記憶體
JPH07169261A (ja) 半導体記憶装置
JP2001283583A (ja) 半導体記憶装置
JPH0883489A (ja) メモリ・アレイ集積回路
TW202119416A (zh) 記憶體寫入裝置及方法
US20090046503A1 (en) Enhanced Gated Diode Memory Cells
JP2006054017A (ja) メモリディジット線のキャパシタ支持によるプレチャージ
JP2000195276A (ja) 半導体記憶装置
JP3158281B2 (ja) メモリ装置
JP2006190363A (ja) ゲート制御ダイオードを使用するメモリ・セルおよびこれの使用方法、半導体構造
JPH087998B2 (ja) メモリ−回路
JPS59186196A (ja) 横型レシオレスｒｏｍ
JPH10275473A (ja) 半導体記憶装置