KR970067894A - 플래쉬 이이피롬 셀 및 그 제조방법 - Google Patents

플래쉬 이이피롬 셀 및 그 제조방법 Download PDF

Info

Publication number
KR970067894A
KR970067894A KR1019960006340A KR19960006340A KR970067894A KR 970067894 A KR970067894 A KR 970067894A KR 1019960006340 A KR1019960006340 A KR 1019960006340A KR 19960006340 A KR19960006340 A KR 19960006340A KR 970067894 A KR970067894 A KR 970067894A
Authority
KR
South Korea
Prior art keywords
control gate
forming
source
polysilicon layer
patterned
Prior art date
Application number
KR1019960006340A
Other languages
English (en)
Other versions
KR100217901B1 (ko
Inventor
박성빈
이신국
현석태
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960006340A priority Critical patent/KR100217901B1/ko
Priority to GB9704767A priority patent/GB2311167B/en
Priority to JP9054336A priority patent/JPH09330989A/ja
Priority to DE19709926A priority patent/DE19709926B4/de
Priority to US08/815,483 priority patent/US5736443A/en
Publication of KR970067894A publication Critical patent/KR970067894A/ko
Application granted granted Critical
Publication of KR100217901B1 publication Critical patent/KR100217901B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플로팅 게이트와 제1 컨트롤 게이트 및 제2 컨트롤 게이트를 2층으로 형성함으로써 소자의 단차를 최소화할 수 있고, 또한 상기 제1컨트롤 게이트와 제2 컨트롤 게이트를 소오스 영역과 드레인 영역을 중심으로 하여 서로 이격된 대칭 구조로 형성함으로써 문턱 전압 동작을 용이하게 할 수 있는 플래쉬 이이피롬 셀 제조 방법이 개시된다.

Description

플래쉬 이이피롬 셀 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 2E도는 본 발명에 따른 플래쉬 이이피롬 셀 제조 방법을 설명하기 위한 단면도

Claims (3)

  1. 터널 산화막, 플로팅 게이트, 제1 컨트롤 게이트, 제2 컨트롤 게이트 소오스 및 드레인 영역을 구비하며 상기 제1 컨트롤 게이트, 제2 컨트롤 게이트, 소오스 및 드레인 영역에 인가되는 전압에 따라 채널 영역이 형성되는 플래쉬 이이피롬 셀에 있어서 상기 제1 컨트롤 게이트와 제2 컨트롤 게이트는 소오스 및 드레인 영역을 중심으로 하여 서로 이격된 대칭구조로 이루어진 것을 특징으로 하는 플래쉬 이이피롬 셀.
  2. 플래쉬 이이피롬 셀 제조 방법에 있어서 실리콘 기판상에 터널 산화막 및 제1 폴리실리콘층을 형성한 후 상기 제1 폴리 실리콘층이 형성된 상부면에 패턴화 된 제1 감광막을 형성하는 단계와 상기 패턴화 된 제1 감광막을 마스크로 이용한 식각 공정에 의해 제1 폴리 실리콘층을 패터닝하여 플로팅 게이트를 형성하는 단계와 상기 전체 구조 상부에 패턴화 된 제2 감광막을 형성한 후, 상기 패턴화 된 제2 감광막을 마스크로 이용한 불순물 이온 주입 공정으로 소오스 및 드레인 영역을 형성하는 단계와 상기 전체 구조 상부에 유전체막 및 제2 폴리 실리콘층을 형성하는 단계와 상기 전체 구조 상부에 패턴화된 제3 감광막을 형성한 후, 상기 패턴화 된 제3 감광막을 마스크로 이용한 식각 공정에 의해 제2 폴리 실리콘층을 패터닝하여 제1 컨트롤 게이트 및 제2 컨트롤 게이트를 형성하는 단계로 이루어지는 것을 특징으로 하는 플래쉬 이이피롬 셀 제조방법.
  3. 제2항에 있어서, 상기 제1 컨트롤 게이트 및 제2 컨트롤 게이트는 소오스 및 드레인 영역을 중심으로 하여 서로 이격된 대칭 구조로 형성하는 것을 특징으로 하는 플래쉬 이이피롬 셀 제조 방법.
KR1019960006340A 1996-03-11 1996-03-11 플래쉬 이이피롬 셀 및 그 제조방법 KR100217901B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960006340A KR100217901B1 (ko) 1996-03-11 1996-03-11 플래쉬 이이피롬 셀 및 그 제조방법
GB9704767A GB2311167B (en) 1996-03-11 1997-03-07 Flash EEPROM cell and method of manufacturing the same
JP9054336A JPH09330989A (ja) 1996-03-11 1997-03-10 フラッシュｅｅｐｒｏｍセル及びその製造方法
DE19709926A DE19709926B4 (de) 1996-03-11 1997-03-11 EEPROM Flash-Zelle und Verfahren zu deren Herstellung
US08/815,483 US5736443A (en) 1996-03-11 1997-03-11 Flash EEPROM cell and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960006340A KR100217901B1 (ko) 1996-03-11 1996-03-11 플래쉬 이이피롬 셀 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970067894A true KR970067894A (ko) 1997-10-13
KR100217901B1 KR100217901B1 (ko) 1999-09-01

Family

ID=19452776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006340A KR100217901B1 (ko) 1996-03-11 1996-03-11 플래쉬 이이피롬 셀 및 그 제조방법

Country Status (5)

Country Link
US (1) US5736443A (ko)
JP (1) JPH09330989A (ko)
KR (1) KR100217901B1 (ko)
DE (1) DE19709926B4 (ko)
GB (1) GB2311167B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806785B1 (ko) * 2006-07-24 2008-02-27 동부일렉트로닉스 주식회사 3차원 플래시 메모리 셀 형성 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW382801B (en) * 1998-02-25 2000-02-21 Mosel Vitelic Inc Method of forming two transistors having different threshold voltage in integrated circuit
FR2776830B1 (fr) 1998-03-26 2001-11-23 Sgs Thomson Microelectronics Cellule memoire electriquement programmable
KR100387267B1 (ko) * 1999-12-22 2003-06-11 주식회사 하이닉스반도체 멀티 레벨 플래쉬 이이피롬 셀 및 그 제조 방법
US6849499B2 (en) * 2000-06-28 2005-02-01 Taiwan Semiconductor Manufacturing Company Process for flash memory cell
US6888755B2 (en) * 2002-10-28 2005-05-03 Sandisk Corporation Flash memory cell arrays having dual control gates per memory cell charge storage element
KR100628419B1 (ko) * 2003-02-26 2006-09-28 가부시끼가이샤 도시바 개선된 게이트 전극을 포함하는 불휘발성 반도체 기억 장치
JP4909682B2 (ja) * 2003-02-26 2012-04-04 株式会社東芝 不揮発性半導体記憶装置
JP3927156B2 (ja) * 2003-02-26 2007-06-06 株式会社東芝 不揮発性半導体記憶装置
KR100702765B1 (ko) * 2005-10-25 2007-04-03 주식회사 하이닉스반도체 반도체 소자의 테스트 패턴, 그 형성 방법 및 테스트 방법
US7951669B2 (en) * 2006-04-13 2011-05-31 Sandisk Corporation Methods of making flash memory cell arrays having dual control gates per memory cell charge storage element
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
KR100895854B1 (ko) * 2007-10-25 2009-05-06 한양대학교 산학협력단 2개의 제어 게이트들을 가지는 플래시 메모리의 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5440043A (en) * 1977-09-05 1979-03-28 Toshiba Corp Semiconductor memory
JPS6046554B2 (ja) * 1978-12-14 1985-10-16 株式会社東芝 半導体記憶素子及び記憶回路
US4380863A (en) * 1979-12-10 1983-04-26 Texas Instruments Incorporated Method of making double level polysilicon series transistor devices
JPS5743470A (en) * 1980-08-29 1982-03-11 Fujitsu Ltd Semiconductor device
JPS5933881A (ja) * 1982-08-19 1984-02-23 Toshiba Corp 不揮発性半導体メモリ装置
DE3483765D1 (de) * 1983-09-28 1991-01-31 Toshiba Kawasaki Kk Elektrisch loeschbare und programmierbare nichtfluechtige halbleiterspeicheranordnung mit zwei gate-elektroden.
JPS60175437A (ja) * 1984-02-21 1985-09-09 Toshiba Corp 半導体集積回路
JPH0630398B2 (ja) * 1984-09-27 1994-04-20 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 不揮発性ダイナミツク・メモリ・セル
JPS6365674A (ja) * 1986-09-05 1988-03-24 Agency Of Ind Science & Technol 半導体不揮発性ｒａｍ
US4861730A (en) * 1988-01-25 1989-08-29 Catalyst Semiconductor, Inc. Process for making a high density split gate nonvolatile memory cell
US5284784A (en) * 1991-10-02 1994-02-08 National Semiconductor Corporation Buried bit-line source-side injection flash memory cell
US5412238A (en) * 1992-09-08 1995-05-02 National Semiconductor Corporation Source-coupling, split-gate, virtual ground flash EEPROM array
US5382540A (en) * 1993-09-20 1995-01-17 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
US5479368A (en) * 1993-09-30 1995-12-26 Cirrus Logic, Inc. Spacer flash cell device with vertically oriented floating gate
US5460988A (en) * 1994-04-25 1995-10-24 United Microelectronics Corporation Process for high density flash EPROM cell
US5422504A (en) * 1994-05-02 1995-06-06 Motorola Inc. EEPROM memory device having a sidewall spacer floating gate electrode and process
JP3671432B2 (ja) * 1994-05-17 2005-07-13 ソニー株式会社 不揮発性メモリ及びその製造方法
KR0151623B1 (ko) * 1994-12-07 1998-10-01 문정환 이이피롬 셀 및 그 제조방법
US5556799A (en) * 1995-11-13 1996-09-17 United Microelectronics Corporation Process for fabricating a flash EEPROM
US5597751A (en) * 1995-12-20 1997-01-28 Winbond Electronics Corp. Single-side oxide sealed salicide process for EPROMs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806785B1 (ko) * 2006-07-24 2008-02-27 동부일렉트로닉스 주식회사 3차원 플래시 메모리 셀 형성 방법

Also Published As

Publication number Publication date
KR100217901B1 (ko) 1999-09-01
US5736443A (en) 1998-04-07
GB2311167B (en) 2000-09-06
GB2311167A (en) 1997-09-17
DE19709926B4 (de) 2005-09-08
DE19709926A1 (de) 1997-10-30
GB9704767D0 (en) 1997-04-23
JPH09330989A (ja) 1997-12-22

Similar Documents

Publication Publication Date Title
KR960026896A (ko) 플래쉬 이이피롬(flash eeprom) 셀 및 그 제조방법
KR970067894A (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR960036095A (ko) 비휘발성 반도체 메모리 장치 및 그 제조 방법
KR100199381B1 (ko) 플래쉬 이이피롬 셀 제조 방법
KR970003688A (ko) 반도체 소자의 트랜지스터 제조방법
KR19980020943A (ko) 절연막 터널링 트랜지스터 및 그 제조방법
US6642111B1 (en) Memory device structure and method of fabricating the same
US20050145929A1 (en) Method and structure for layout of cell contact area for semiconductor integrated circuits
KR970018525A (ko) 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same)
KR20020090068A (ko) 실리콘 단전자 논리 소자의 제작방법
KR0155581B1 (ko) 부유 게이트를 사용한 반도체 소자 및 그 형성 방법
KR100344825B1 (ko) 반도체소자의 제조방법
KR100214519B1 (ko) 반도체소자 제조방법
KR970013338A (ko) 불휘발성 메모리 장치 및 그 제조 방법
KR960039406A (ko) 플래쉬 이이피롬 셀의 제조방법
KR100231731B1 (ko) 반도체 소자의 제조방법
KR100447218B1 (ko) 플래쉬메모리소자의구조및그제조방법
KR960006051A (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR960043245A (ko) 반도체 메모리 소자 및 그 제조방법
KR970004033A (ko) 비휘발성 메모리 셀 및 그 제조방법
KR940022796A (ko) 트랜지스터 격리방법
KR20010054162A (ko) 플래쉬 메모리 소자 및 그의 제조 방법
KR960005998A (ko) 반도체 소자 및 그 제조방법
JPS63306670A (ja) 半導体記憶装置の製造方法
KR20020096741A (ko) 플래쉬 메모리 셀의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee