KR970060247A - 파이프라인 구조를 가지는 반도체 메모리 디바이스의 데이타 출력 제어회로 - Google Patents

파이프라인 구조를 가지는 반도체 메모리 디바이스의 데이타 출력 제어회로 Download PDF

Info

Publication number
KR970060247A
KR970060247A KR1019970001767A KR19970001767A KR970060247A KR 970060247 A KR970060247 A KR 970060247A KR 1019970001767 A KR1019970001767 A KR 1019970001767A KR 19970001767 A KR19970001767 A KR 19970001767A KR 970060247 A KR970060247 A KR 970060247A
Authority
KR
South Korea
Prior art keywords
signal
data
synchronization
output
determination result
Prior art date
Application number
KR1019970001767A
Other languages
English (en)
Other versions
KR100269504B1 (ko
Inventor
야스지 고시까와
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970060247A publication Critical patent/KR970060247A/ko
Application granted granted Critical
Publication of KR100269504B1 publication Critical patent/KR100269504B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

파이프라인 구조를 가지는 반도체 메모리 디바이스를 테스트하는 방법에서는 동일한 데이타가 미리 복수의 메모리 셀내에 저장된다. 상기 저장된 데이타는 데이타 신호를 생성하기 위해 복수의 메모리 셀로부터 판독되고 데이타 신호로서 증폭된다. 판정부는 판정결과 신호를 발생하기 위해 모든 데이타 신호가 동일한가를 판정한다. 판정 결과 신호에 따라서, 증폭된 데이타 신호 및 소정의 신호와 관련된 하나의 신호가 동기신호에 동기하여 출력부로 전송된다. 출력부는 전송된 신호 각각에 응답하여 로 레벨신호, 하이 레벨신호 및 하이 임피던스 상태를 나타내는 신호 중 하나를 표시신호로서 제공하는 복수의 출력회로를 포함한다. 그러므로, 최소한 하나의 표시신호를 사용하여 복수의 메모리 셀이 올바르게 작동하는지를 테스트할 수 있다.

Description

파이프라인 구조를 가지는 반도체 메모리 디바이스의 데이타 출력 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1 실시에에 따른 반도체 메모리 디바이스의 구조를 도시한 회로도.

Claims (20)

  1. 파이프라인 구조를 가지는 반도체 메모리 디바이스에 있어서, 복수의 데이타 원으로부터의 데이타 신호를 증폭하기 위한 증폭기 수단, 판정결과 신호를 발생하기 위해 상기 모든 데이타 신호가 동일한지를 판정하는 판정 수단, 동기신호를 발생하기 위한 동기신호 발생 수단, 상기 판정결과 신호에 따라서 상기 동기신호에 동기하여 상기 증폭된 데이타 신호 및 소정의 신호와 관련된 하나의 신호를 선택적으로 전송하기 위한 전송 수단, 및 복수의 출력회로를 포함하며, 상기 각각의 데이타 신호에 대하여, 동일한 출력신호가 상기 복수의 출력회로로부터 출력되도록 상기 전송된 신호에 응답하여 로 레벨신호, 하이 레벨신호 및 하이 임피던스 상태를 나타내는 신호들중 하나를 제공하기 위한 출력 수단을 구비하는 것을 특징으로 하는 반도체 메모리 디바이스.
  2. 제1항에 있어서, 상기 전송수단은 래치된 신호를 발생하기 위해서 상기 동기신호에 응답하여 상기 증폭된 데이타 신호를 래치하기 위한 래치 수단, 및 상기 판정결과 신호에 따라서 상기 래치된 신호 및 상기 소정의 신호와 관련된 하나의 신호를 상기 출력 수단으로 선택적인 전송을 하기 위한 출력제어 수단을 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  3. 제2항에 있어서, 상기 출력제어 수단은 상기 판정 수단에 의해 모든 상기 데이타 신호가 동일하다고 판정될 때 상기 판정결과 신호에 따라서 상기 래치된 시호와 관련된 신호를 상기 출력 수단으로 출력하고, 상기 출력 수단은 상기 래치된 신호와 관련된 신호를 기초로 상기 하이 레벨신호 및 상기 로 레벨시호중 하나를 출력하는 것을 특징으로 하는 반도체 메모리 디바이스.
  4. 제2항에 있어서, 상기 출력제어 수단은 상기 판정 수단에 의해 모든 상기 데이타 신호가 동일하지 않다고 판정될 때 상기 판정결과 신호에 따라서 상기 래치된 시호와 관련된 신호를 상기 출력 수단으로 출력하고, 상기 출력 수단은 상기 하이 임피던스 상태를 나타내는 신호를 출력하는 것을 특징으로 하는 반도체 메모리 디바이스.
  5. 제2항에 있어서, 상기 판정 수단은 상기 판정결과 신호를 발생하기 위해 상기 증폭된 데이타 신호를 기초로 모든 상기 데이타 신호가 동일한지를 판정하는 것을 특징으로 하는 반도체 메모리 디바이스.
  6. 제5항에 있어서, 상기 래치 수단이 상기 출력제어 수단으로 래치된 판정결과 신호를 출력하기 위해 상기 동기신호에 응답하여 상기 판정결과 신호를 래치하는 것을 특징으로 하는 반도체 메모리 디바이스.
  7. 제1항에 있어서, 상기 전송 수단은 래치된 신호를 발생하기 위해 상기 동기신호에 응답하여 상기 증폭된 데이타 신호를 래치하기 위한 래치 수단, 상기 래치된 신호를 지연하기 위한 지연 수단, 및 상기 판정결과 신호에 따라서 상기 지연된 신호 및 소정의 신호와 관련된 하나의 신호를 상기 출력 수단에 선택적으로 전송하기 위한 출력제어 수단을 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  8. 제7항에 있어서, 상기 출력제어 수단은 상기 판정 수단에 의해 모든 데이타가 동일하다고 판정될 때 상기 판정결과 신호에 따라서 상기 지연된 신호와 관련된 신호를 출력하고, 상기 출력 수단은 상기 래치된 신호를 기초로 상기 하이 레벨신호 및 로 레벨신호 중 하나를 출력하는 것을 특징으로 하는 반도체 메모리 디바이스.
  9. 제7항에 있어서, 상기 출력제어 수단은 상기 판정 수단에 의해 모든 상기 데이타가 동일하지 않다고 판정될 때 상기 판정결과 신호에 따라서 상기 소정의 신호를 상기 출력 수단으로 출력하고, 상기 출력 수단은 상기 하이 임피던스 상태를 나타내는 신호를 출력하는 것을 특징으로 하는 반도체 메모리 디바이스.
  10. 제7항에 있어서, 상기 판정 수단이 상기 판정결과 신호를 발생하기 위해 상기 래치된 신호를 기초로, 모든 데이타가 동일한지를 판정하는 것을 특징으로 하는 반도체 메모리 디바이스.
  11. 파이프라인 구조를 가지는 반도체 메모리 디바이스를 테스트하는 방법에 있어서, 복수의 메모리 셀에 동일한 데이타를 저장하는 단계, 데이타 신호를 발생하기 위해 복수의 메모리 셀로부터의 데이타를 판독하여 이 데이타 신호를 증폭하는 단계, 판정결과 신호를 발생하기 위해 모든 데이타 신호가 동일한지의 여부를 판정하는 단계, 상기 판정결과 신호에 따라서 그리고 동기신호에 동기하여 상기 증폭된 신호 및 소정의 신호와 관련된 하나의 신호를 선택적으로 전송하는 단계, 상기 전송된 신호 각각에 응답하여 로 레벨신호, 하이 레벨신호 및 하이 임피던스 상태를 나타내는 신호중 하나를 표시 신호로서 제공하는 단계, 및 최소한 하나의 표시 신호를 사용하여, 복수의 메모리 셀이 올바르게 동작하는지의 여부를 판정하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 디바이스 테스팅 방법.
  12. 제11항에 있어서, 상기 전송단계는, 래치된 신호를 발생하기 위해 상기 동기신호에 응답하여 상기 증폭된 데이타 신호를 래치하는 단계, 및 상기 판정결과 신호에 따라서 상기 래치된 신호 및 상기 소정의 신호와 관련된 하나의 신호를 선택적으로 전송하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스 테스팅 방법.
  13. 제12항에 있어서, 상기 선택적인 출력 단계는 모든 상기 데이타 신호가 동일하다고 판정될 때 상기 판정 결과 신호에 따라서 상기 래치된 신호를 출력하여, 상기 래치된 신호를 기초로 상기 하이 레벨신호 및 상기 로 레벨신호중 하나를 출력하는 단게를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스 테스팅 방법.
  14. 제12항에 있어서, 상기 선택적인 출력 단계는 모든 상기 데이타 신호가 동일하지 않다고 판정될 대 상기 판정결과 신호에 따라서 상기 소정의 신호를 출력하여, 상기 하이 임피던스 상태를 나타내는 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스 테스팅 방법.
  15. 제12항에 있어서, 상기 판정 단계는 상기 판정결과 신호를 발생하기 위해 상기 증폭된 데이타 신호를 기초로, 모든 데이타가 동일한지를 판정하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스 테스팅 방법.
  16. 제15항에 있어서, 상기 래치 단계는 상기 동기신호에 응답하여 상기 판정결과 신호를 래치하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스 테스팅 방법.
  17. 제11항에 있어서, 상기 전송단계는, 래치된 신호를 발생하기 위해서 상기 동기신호에 응답하여 상기 증폭된 데이타 신호를 래치하는 단계, 상기 래치된 신호를 지연하는 단계, 상기 판정결과 신호에 따라서 상기 래치된 신호와 상기 소정의 신호중 하나를 선택적으로 전송하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스 테스팅 방법.
  18. 제17항에 있어서, 상기 선택적인 출력 단계는 모든 상기 데이타 신호가 동일하다고 판정될 때 상기 판정결과 신호에 따라서 지연된 신호를 출력하여, 상기 래치된 신호를 기초로 상기 하이 레벨신호 및 상기 로 레벨신호중 하나를 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스 테스팅 방법.
  19. 데이타 출력 제어회로에 있어서, 복수의 데이타 신호를 수신하는 복수의 데이타 증폭기, 모든 상기 데이타가 동일한지를 판정하여 일치 혹은 불일치를 표시하는 판정신호를 출력하는 비교회로, 동기신호를 발생하는 동기신호 발생기, 상기 동기신호가 발생되는 시간에 상기 판정신호를 전송하는 제1 동기회로와 상기 동기신호가 발생되는 시간에 복수의 데이타 신호를 전송하는 복수의 제2 동기회로로서, 상기 동기신호를 공통으로 공급받는, 상기 제1 동기회로 및 상기 다수의 제2 동기회로, 및 상기 제1 동기회로로부터는 상기 판정 신호를 수신하고 상기 제2 동기회로들로부터는 상기 데이타 신호를 수신해서 상기 판정 신호에 응답하여 상기 복수의 데이타 신호를 출력하는 복수의 출력회로를 구비하는 것을 특징으로 하는 데이타 출력 제어회로.
  20. 제19항에 있어서, 상기 복수의 출력회로는 상기 제1 동기회로로부터는 상기 판정 신호를 수신하고 복수의 상기 제2 동기회로로부터는 상기 데이타 시호를 수신하여 상기 동기신호가 상기 일치를 표시할때는 일치를 나타내는 복수의 출력신호를 출력하고, 상기 동기신호가 상기 불일치를 표시할때는 불일치를 나타내는 상기 복수의 출력신호중 최소한 하나의 출력신호를 출력하는 것을 특징으로 하는 데이타 출력 제어회로.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970001767A 1996-01-23 1997-01-22 파이프라인 구조를 가지는 반도체 메모리 디바이스의 데이타 출력 제어 회로(Data Output Control Circuit of Semiconductor Memory Device Having Pipeline Structure) KR100269504B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-009121 1996-01-23
JP8009121A JP2833563B2 (ja) 1996-01-23 1996-01-23 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR970060247A true KR970060247A (ko) 1997-08-12
KR100269504B1 KR100269504B1 (ko) 2000-10-16

Family

ID=11711813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001767A KR100269504B1 (ko) 1996-01-23 1997-01-22 파이프라인 구조를 가지는 반도체 메모리 디바이스의 데이타 출력 제어 회로(Data Output Control Circuit of Semiconductor Memory Device Having Pipeline Structure)

Country Status (5)

Country Link
US (1) US5708614A (ko)
EP (1) EP0786780B1 (ko)
JP (1) JP2833563B2 (ko)
KR (1) KR100269504B1 (ko)
DE (1) DE69704888T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69724742T2 (de) * 1996-11-27 2004-08-05 Hitachi, Ltd. Speicherfeldprüfschaltung mit Fehlermeldung
US5933369A (en) * 1997-02-28 1999-08-03 Xilinx, Inc. RAM with synchronous write port using dynamic latches
JP4221764B2 (ja) * 1997-04-25 2009-02-12 沖電気工業株式会社 半導体記憶装置
KR100264076B1 (ko) * 1997-06-20 2000-08-16 김영환 데이타 출력 드라이버 전류를 증가시킨 디램
KR100238256B1 (ko) * 1997-12-03 2000-01-15 윤종용 직접 억세스 모드 테스트를 사용하는 메모리 장치 및 테스트방법
KR100265760B1 (ko) * 1997-12-03 2000-09-15 윤종용 직접엑세스모드테스트제어회로를구비하는고속반도체메모리장치및테스트방법
JP2000003589A (ja) * 1998-06-12 2000-01-07 Mitsubishi Electric Corp 同期型半導体記憶装置
US6181616B1 (en) 1998-09-03 2001-01-30 Micron Technology, Inc. Circuits and systems for realigning data output by semiconductor testers to packet-based devices under test
US6374376B1 (en) 1998-09-03 2002-04-16 Micron Technology, Inc. Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test
KR100365562B1 (ko) 1998-12-30 2003-02-20 주식회사 하이닉스반도체 반도체 기억소자의 테스트회로
JP3484388B2 (ja) * 2000-02-08 2004-01-06 日本電気株式会社 半導体記憶装置
JP2001297600A (ja) 2000-04-11 2001-10-26 Mitsubishi Electric Corp 半導体集積回路およびそのテスト方法
JP3645791B2 (ja) * 2000-05-29 2005-05-11 エルピーダメモリ株式会社 同期型半導体記憶装置
JP4430801B2 (ja) * 2000-08-03 2010-03-10 株式会社アドバンテスト 半導体メモリ試験装置
KR100416619B1 (ko) * 2002-04-06 2004-02-05 삼성전자주식회사 동기식 반도체 장치의 데이터 출력 회로 및 그 방법
JP4540433B2 (ja) * 2004-09-06 2010-09-08 ルネサスエレクトロニクス株式会社 入出力縮退回路
KR100850270B1 (ko) * 2007-02-08 2008-08-04 삼성전자주식회사 페일비트 저장부를 갖는 반도체 메모리 장치
JP2010198715A (ja) * 2009-02-27 2010-09-09 Elpida Memory Inc 半導体記憶装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61148692A (ja) 1984-12-24 1986-07-07 Nippon Telegr & Teleph Corp <Ntt> 記憶装置
JPH02146199A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体記憶装置のテスト回路
JPH03222200A (ja) 1990-01-26 1991-10-01 Mitsubishi Electric Corp ラインモードテスト機能付半導体記憶装置
JPH0447590A (ja) 1990-06-15 1992-02-17 Sharp Corp メモリ内蔵型集積回路装置
KR960009033B1 (en) * 1991-07-17 1996-07-10 Toshiba Kk Semiconductor memory
JP2830594B2 (ja) * 1992-03-26 1998-12-02 日本電気株式会社 半導体メモリ装置
JP2792331B2 (ja) 1992-05-14 1998-09-03 日本電気株式会社 半導体記憶装置
JP2765376B2 (ja) * 1992-07-02 1998-06-11 日本電気株式会社 半導体メモリ
JPH0676598A (ja) * 1992-08-28 1994-03-18 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
EP0786780A1 (en) 1997-07-30
DE69704888T2 (de) 2002-03-28
EP0786780B1 (en) 2001-05-23
DE69704888D1 (de) 2001-06-28
US5708614A (en) 1998-01-13
KR100269504B1 (ko) 2000-10-16
JP2833563B2 (ja) 1998-12-09
JPH09198895A (ja) 1997-07-31

Similar Documents

Publication Publication Date Title
KR970060247A (ko) 파이프라인 구조를 가지는 반도체 메모리 디바이스의 데이타 출력 제어회로
KR100628385B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법
JP2002074988A (ja) 半導体装置および半導体装置のテスト方法
KR100715953B1 (ko) 동기형 반도체 장치 및 시험 시스템
KR20200021255A (ko) 데이터 입력 회로를 포함하는 반도체 장치
KR890001091A (ko) 스태틱 ram회로
US6456561B2 (en) Synchronous semiconductor memory device
US8368383B2 (en) Method for testing a variable digital delay line and a device having variable digital delay line testing capabilities
KR970067367A (ko) 단일칩 동기식 다이너믹 랜덤 억세스 메모리(dram) 시스템
KR100255511B1 (ko) 이중센싱출력경로를구비한동기화메모리장치
US20080025115A1 (en) Method and system for testing semiconductor memory device using internal clock signal of semiconductor memory device as data strobe signal
KR970012786A (ko) 다중 비트 테스트를 위한 패턴 발생기를 가지는 메모리 테스트 시스템
KR930001229A (ko) 반도체 메모리 장치
US6480016B1 (en) Tester, a test system, and a testing method for a semiconductor integrated circuit
KR20070080455A (ko) 반도체 메모리의 데이터 출력 장치
KR970017693A (ko) 테스트 회로
US20050024036A1 (en) Test apparatus
KR0179859B1 (ko) 반도체 메모리의 출력 제어 회로
KR970072653A (ko) 음질 제어 장치 및 음량 음질 제어 장치
JP2007287218A (ja) メモリインターフェース回路及びメモリ試験装置
KR20080061960A (ko) 클럭 버퍼 회로 및 그를 포함하는 반도체 메모리 장치
US7705651B2 (en) Delay circuit of semiconductor memory apparatus
US6643217B2 (en) Semiconductor memory device permitting early detection of defective test data
KR20060124386A (ko) 반도체메모리소자의 입출력라인 공유장치
JP2682502B2 (ja) 不揮発性メモリの出力データのローディングタイミング方法及び回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee