KR960017938A - 에피텍셜 웨이퍼와 그의 제조방법 - Google Patents

에피텍셜 웨이퍼와 그의 제조방법 Download PDF

Info

Publication number
KR960017938A
KR960017938A KR1019950041324A KR19950041324A KR960017938A KR 960017938 A KR960017938 A KR 960017938A KR 1019950041324 A KR1019950041324 A KR 1019950041324A KR 19950041324 A KR19950041324 A KR 19950041324A KR 960017938 A KR960017938 A KR 960017938A
Authority
KR
South Korea
Prior art keywords
substrate
silicon
wafer
processing
mirror
Prior art date
Application number
KR1019950041324A
Other languages
English (en)
Other versions
KR100384552B1 (ko
Inventor
아쓰또 사까따
히사시 마스무라
히데오 구도
Original Assignee
이가라시 유끼
신에쓰한도따이 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이가라시 유끼, 신에쓰한도따이 가부시끼가이샤 filed Critical 이가라시 유끼
Publication of KR960017938A publication Critical patent/KR960017938A/ko
Application granted granted Critical
Publication of KR100384552B1 publication Critical patent/KR100384552B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

표면이 경면 가공된 실리콘 단결정의 웨이퍼 기판과, 상기 경면 가공된 기판상에 기상 성장법에 의해 형성된 실리콘 에피택셜층으로 이루어진 개량되고 고 생산성의 에피택셜 실리콘 웨이퍼 (EPW)의 제조 방법을 제안한다.
종래 기술의 경우, 기판 표면의 경면 가공을 통상 1차 가공, 2차 가공 및 마무리 가공을 수반하는 다단계로 행하므로서 상당한 노력과 시간이 소요되었으나, 본 발명의 경우. 기판의 경면 가공된 표면 조도가 RMS표시로 0.3 내지 1.2nm가 되는한, 다단계의 공정을 수반함이 없이, 1차 경면 가공만을 행하므로써, 종래의 EPW에 뒤지지 않는 우수한 품질외 EPW를 얻을 수 있다.

Description

에피텍셜 웨이퍼와 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (5)

  1. (a) 실리콘 단결정의 웨이퍼 기판과, (b) 상기 기판의 일평면상에 기상(氣相) 성장시켜 형성한 실리콘의 에피택셜층으로 이루어지며, 상기 실리콘 에피택셜층이 형성된 기판에 있어서, 에피택셜층이 형성되기 전의 표면조도는, RMS표시로 0.3nm 내지 1.2nm의 범위인 것을 특징으로 하는 에피택셜 웨이퍼.
  2. 제1항에 있어서, 상기 기판의 일평면상에 형성된 실리콘 에피택셜 웨이퍼층의 두께는 l㎛이상인 것을 특징으로 하는 에피택셜 웨이퍼.
  3. (a) 일평면에 1차 경면 가공 처리만이 행해진 실리콘 단결정의 웨이퍼 기판과, (b) 상기 1차 경면 가공 처리후, 상기 기판의 표면상에 기상 성장시켜 형성한 실리콘의 에피택셜층으로 이루어진 것을 특징으로 하는 에피택셜 웨이퍼.
  4. (a) 실리콘 단결정의 웨이퍼 기판의 일평면상에 RMS표시로 0.3m 내지 1.2nm범위의 표면 조도를 갖도록 경면 가공하는 단계와, (b) 상기 RMS표시로 0.3nm 내지 1.2nm의 표면 조도를 갖는 웨이퍼 기판의 경면 가공 된 표면상에 기상 성장법에 의해 실리콘 에피택셜층을 형성하는 단계로 이루어진 것을 특징으로 하는 웨이퍼 기판과 상기 기판의 일평면상에 형성된 실리콘 에피택셜층으로 구성된 에피택셜 웨이퍼의 제조방법.
  5. (a) 실리콘 단결정의 웨이퍼 기판의 일평면상에 1차 경면 가공을 행하는 단계와, (b) 상기 1차 경면 가공이 행해진 기판의 표면상에 기상 성장법에 의해 실리콘 에피택셜층을 형성하는 단계로 이루어진 것을 특징으로 하는 웨이퍼 기판과 상기 기판의 일평면상에 헝성된 실리콘 에피택셜층으로 구성된 에피택셜 웨이퍼의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950041324A 1994-11-14 1995-11-14 에피택셜웨이퍼와그의제조방법 KR100384552B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06279515A JP3120825B2 (ja) 1994-11-14 1994-11-14 エピタキシャルウエーハ及びその製造方法
JP94-279515 1994-11-14

Publications (2)

Publication Number Publication Date
KR960017938A true KR960017938A (ko) 1996-06-17
KR100384552B1 KR100384552B1 (ko) 2003-08-19

Family

ID=17612116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041324A KR100384552B1 (ko) 1994-11-14 1995-11-14 에피택셜웨이퍼와그의제조방법

Country Status (5)

Country Link
US (1) US5705423A (ko)
EP (1) EP0711854B1 (ko)
JP (1) JP3120825B2 (ko)
KR (1) KR100384552B1 (ko)
DE (1) DE69510300T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3120825B2 (ja) * 1994-11-14 2000-12-25 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
JP3491463B2 (ja) * 1996-08-19 2004-01-26 信越半導体株式会社 シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置
FR2774511B1 (fr) * 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
US20010001384A1 (en) * 1998-07-29 2001-05-24 Takeshi Arai Silicon epitaxial wafer and production method therefor
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
JP4031910B2 (ja) * 1999-04-20 2008-01-09 直江津電子工業株式会社 シリコンエピタキシャルウェーハの製造方法
DE19938340C1 (de) 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
DE19960823B4 (de) 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
US6521470B1 (en) * 2001-10-31 2003-02-18 United Microelectronics Corp. Method of measuring thickness of epitaxial layer
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
EP1605498A1 (en) 2004-06-11 2005-12-14 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of manufacturing a semiconductor wafer
JP5087855B2 (ja) * 2006-04-05 2012-12-05 株式会社Ｓｕｍｃｏ 熱処理評価用ウェーハ、熱処理評価方法、および半導体ウェーハの製造方法
JP4911042B2 (ja) * 2008-01-18 2012-04-04 信越半導体株式会社 単結晶ウエーハ及びエピタキシャルウエーハ
TWI498954B (zh) 2009-08-21 2015-09-01 Sumco Corp 磊晶矽晶圓的製造方法
KR101104635B1 (ko) * 2009-09-25 2012-01-12 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
TWI508327B (zh) * 2010-03-05 2015-11-11 Namiki Precision Jewel Co Ltd An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
CN110767531B (zh) * 2018-07-26 2021-11-30 上海新昇半导体科技有限公司 外延片的制备方法
WO2022254841A1 (ja) * 2021-06-01 2022-12-08 信越半導体株式会社 両面研磨方法及び両面研磨シリコンウェーハ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045301A (ja) * 1983-08-23 1985-03-11 株式会社小崎 靴の中芯材の製造法
JPS61147522A (ja) * 1984-12-20 1986-07-05 Sanyo Electric Co Ltd 半導体基板の製造方法
JPS61208212A (ja) * 1985-03-12 1986-09-16 Nec Corp 半導体基板の製造方法
JPS6271214A (ja) * 1985-09-25 1987-04-01 Toshiba Corp 半導体基板の接合方法
JPH0661681B2 (ja) * 1987-07-06 1994-08-17 三菱マテリアル株式会社 鏡面ウェ−ハの製造方法
JPS6487148A (en) * 1987-09-28 1989-03-31 Toshiba Corp Polishing method
JPH0482288A (ja) * 1990-07-25 1992-03-16 Denki Kagaku Kogyo Kk 半導体レーザ
JP2757069B2 (ja) * 1990-08-03 1998-05-25 信越半導体株式会社 エピタキシャル成長用半導体ウェール，およびその製造方法
JPH0645301A (ja) * 1992-07-22 1994-02-18 Hitachi Ltd 半導体素子用シリコンウェハ及びその製造方法
JPH06181193A (ja) * 1992-12-15 1994-06-28 Hitachi Ltd 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
JP3120825B2 (ja) * 1994-11-14 2000-12-25 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
JPH096247A (ja) * 1995-06-20 1997-01-10 Fujitsu General Ltd 通風機能付シールド装置

Also Published As

Publication number Publication date
DE69510300T2 (de) 1999-11-18
JP3120825B2 (ja) 2000-12-25
KR100384552B1 (ko) 2003-08-19
EP0711854A1 (en) 1996-05-15
DE69510300D1 (de) 1999-07-22
EP0711854B1 (en) 1999-06-16
US5705423A (en) 1998-01-06
JPH08139033A (ja) 1996-05-31

Similar Documents

Publication Publication Date Title
KR960017938A (ko) 에피텍셜 웨이퍼와 그의 제조방법
MY119277A (en) Method of manufacturing semiconductor monocrystalline mirror-surface wafers which includes a gas phase etching process, and semiconductor monocrystalline mirror-surface wafers manufactured by the method
KR920007104A (ko) 반도체소자의 제조방법
KR920005807A (ko) 에피택셜 웨이퍼의 제조방법
FR2821697B1 (fr) Procede de fabrication de couches minces sur un support specifique et une application
KR920008838A (ko) 실리콘 단결정 기판 제조방법
WO2003099707A3 (fr) Procede pour modifier les proprietes d'une couche mince et substrat faisant application du procede
KR920003408A (ko) 반도체 기판의 제조 방법
KR970023786A (ko) 실리콘 온 인슐레이터(soi) 웨이퍼의 연마방법
KR970002878A (ko) 박막 헤드의 패턴 평탄화 방법
KR970023814A (ko) 반도체 건식에칭방법
KR970052808A (ko) 에스오아이(soi) 기판 제조 방법
KR920010984A (ko) 고온초전도 박막의 미세패턴 형성방법
KR960015855A (ko) 에스오아이(soi)구조와 그 제조방법
KR960043089A (ko) 반도체 소자의 격리막 형성방법
KR970063299A (ko) 유전체 유니트의 제조 방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR960026581A (ko) 반도체 소자의 필드산화막 형성방법
KR970052987A (ko) 반도체장치의 웰(well) 형성방법
KR970052785A (ko) 반도체 소자 제조방법
KR950021186A (ko) 웨이퍼 오염방지 방법
KR960036099A (ko) 박막 트랜지스터 제조 방법
KR970052784A (ko) 반도체 소자의 필드산화막 평탄화 방법
KR970053462A (ko) 반도체 소자의 필드 산화막 형성 방법
KR950015714A (ko) 반도체소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090424

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee