KR970052808A - 에스오아이(soi) 기판 제조 방법 - Google Patents
에스오아이(soi) 기판 제조 방법 Download PDFInfo
- Publication number
- KR970052808A KR970052808A KR1019950050912A KR19950050912A KR970052808A KR 970052808 A KR970052808 A KR 970052808A KR 1019950050912 A KR1019950050912 A KR 1019950050912A KR 19950050912 A KR19950050912 A KR 19950050912A KR 970052808 A KR970052808 A KR 970052808A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- insulating film
- soi substrate
- forming
- polishing
- Prior art date
Links
Abstract
본 발명은 두개의 기판을 접합한 후 연삭 및 연마에 의해 SOI 기판을 형성하되, 연삭 및 연마시 그 정지부위를 설정해 줌으로써, 고품위 결정성을 갖으면서 동시에 균일한 두께의 SOI층을 갖는 SOI 기판 제조 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1D도 내지 제1E도는 본 발명의 일실시예에 따른 SOI 기판 제조 공정도.
Claims (5)
- SOI 기판 제조 방법에 있어서; 제1반도체 기판 일 측면에 다수의 홈을 형성하는 제1단계; 상기 제1단계 후, 상기 홈이 형성된 제1반도체 기판 일 측면에 평탄화된 절연막을 형성하는 제2단계; 상기 제2단계 후, 제2반도체 기판 일 측면을 상기 제1반도체 기판 일 측면에 접합시키는 제3단계; 상기 제3단계 후, 상기 제1반도체 기판 타측면을 연마하여 홈에 있는 절연막이 연마를 정지 혹은 지연토록 하는 제4단계를 포함하여 이루어지는 것을 특징으로 하는 SOI기판 제조 방법.
- 제1항에 있어서; 상기 절연막은 산화막인 것을 특징으로 하는 SOI 기판 제조 방법.
- SOI 기판 제조 방법에 있어서; 제1반도체 기판 일 측면에 다수의 홈을 형성하는 제1단계; 상기 제1단계후, 상기 제1반도체 기판의 일 측면에 제1절연막을 형성하는 제2단계; 상기 제1절연막을 연마 또는 전면 에치백하여 홈 내부만 제1절연막을 형성하는 제3단계; 상기 제3단계 후, 제2반도체 기판 일 측면에 제2절연막을 형성하는 제4단계; 상기 제4단계 후, 상기 제1반도체 기판 일 측면과 상기 제2반도체 기판 일 측면을 접합시키는 제5단계; 상기 제5단계 후, 상기 제1반도체 기판 타측면을 연마하여 홈에 있는 제1절연막이 연마를 정지 혹은 지연토록 하는 제6단계를 포함하여 이루어지는 것을 특징으로 하는 SOI 기판 제조 방법.
- 제3항에 있어서, 상기 제1절연막을 질화막인 것을 특징으로 하는 SOI 기판 제조 방법.
- 제3항 또는 제4항에 있어서; 상기 제2절연막을 산화막인 것을 특징으로 하는 SOI 기판 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050912A KR970052808A (ko) | 1995-12-16 | 1995-12-16 | 에스오아이(soi) 기판 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050912A KR970052808A (ko) | 1995-12-16 | 1995-12-16 | 에스오아이(soi) 기판 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970052808A true KR970052808A (ko) | 1997-07-29 |
Family
ID=66595087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950050912A KR970052808A (ko) | 1995-12-16 | 1995-12-16 | 에스오아이(soi) 기판 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970052808A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8951882B2 (en) | 2012-11-21 | 2015-02-10 | Samsung Electronics Co., Ltd. | Method of fabricating optoelectronic integrated circuit substrate |
-
1995
- 1995-12-16 KR KR1019950050912A patent/KR970052808A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8951882B2 (en) | 2012-11-21 | 2015-02-10 | Samsung Electronics Co., Ltd. | Method of fabricating optoelectronic integrated circuit substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2058513A1 (en) | Soi-type thin film transistor and manufacturing method therefor | |
| KR960019499A (ko) | 에스오아이(soi)기판의 제조방법 | |
| KR960019784A (ko) | 반도체장치 및 그의 제조방법 | |
| SG125927A1 (en) | Silicon-on-insulator ulsi devices with multiple s ilicon film thicknesses | |
| KR960042925A (ko) | Soi 기판의 제조방법 | |
| KR960002872A (ko) | Soi 기판 및 그 제조 방법 | |
| TW346653B (en) | Silicon wafer and method of manufacturing the same | |
| KR970052808A (ko) | 에스오아이(soi) 기판 제조 방법 | |
| KR950015787A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR930008994A (ko) | 웨이퍼 결합 기술 | |
| WO2005006413A3 (en) | Semiconductor etch speed modification | |
| WO2003005411A3 (de) | Verfahren zur erzeugung einer stufenförmigen struktur auf einem substrat | |
| CA2355614A1 (en) | Combination cmp-etch method for forming a thin planar layer over the surface of a device | |
| JPH01120886A (ja) | セラミツク基板 | |
| KR970003807A (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치 및 그 제조방법 | |
| KR960032566A (ko) | 평탄화 절연막 형성방법 | |
| KR970051993A (ko) | 반도체 소자의 sog막의 평탄화 방법 | |
| KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR940016636A (ko) | 다층 금속 배선의 본딩 패드 제조 방법 | |
| KR970052255A (ko) | 반도체 소자의 콘택홀 매립 방법 | |
| KR960015855A (ko) | 에스오아이(soi)구조와 그 제조방법 | |
| KR960043089A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR970077482A (ko) | 반도체 소자 격리 산화막 제조방법 | |
| KR970052878A (ko) | 반도체 소자의 제조방법 | |
| KR970052864A (ko) | 반도체소자의 층간절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |