KR970052878A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR970052878A KR970052878A KR1019950069571A KR19950069571A KR970052878A KR 970052878 A KR970052878 A KR 970052878A KR 1019950069571 A KR1019950069571 A KR 1019950069571A KR 19950069571 A KR19950069571 A KR 19950069571A KR 970052878 A KR970052878 A KR 970052878A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- film
- manufacturing
- sog
- metal
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 노칭 형상이 존재하지 않는 금속 배선을 형성한 다음, 소자 상부를 평탄화하는 반도체 소자의 제조방법에 관한 것으로, 본 발명에 따르면, 금속 배선이 형성될 결과물 상부에 SOG 패턴을 형성한 후 전체 구조물 상부에 금속막을 중착하고, 에치 백 식각하여 금속 배선을 형성하여 금속 배선시 발생하는 노칭 현상을 방지하고, 표면이 평탄한 반도체 소자를 형성하므로써 소자의 신뢰성을 확보할 수 있다.
선택도 : 제2도.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (가) 내지 (라)는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 요부 단면도.
Claims (3)
- 반도체 소자의 금속 배선막이 형성될 결과물 상부에 SOG막을 도포하는 단계; 상기 SOG막을 소정 부분 식각하여 SOG패턴을 형성하는 단계; 상기 결과물 상부에 금속막을 중착하는 단계; 상기 금속막을 SOG 막이 노출되도록 에치백하여 금속 배선을 형성하는 단계; 및 상기 금속 배선 및 SOG패턴 상부에 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 SOG패턴을 형성하는 단계와 금속막을 중착하는 단계 사이에, SOG 패턴을 350 내지 450℃의 온도 범위에서 20 내지 40분간 경화 공정을 실시하는 단계를 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 금속막의 중착 두께는 9000 내지 11000Å정도인 것을 특징으로 하는 반도체 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069571A KR970052878A (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069571A KR970052878A (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970052878A true KR970052878A (ko) | 1997-07-29 |
Family
ID=66639852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069571A KR970052878A (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970052878A (ko) |
-
1995
- 1995-12-30 KR KR1019950069571A patent/KR970052878A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016580A (ko) | 반도체 장치의 제조 방법 | |
| EP0114133A1 (fr) | Procédé de fabrication de conducteurs pour circuits intégrés, en technologie planar | |
| KR920008891A (ko) | 금속박막의 평탄화 형성방법 | |
| KR970052878A (ko) | 반도체 소자의 제조방법 | |
| KR970003513A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970053551A (ko) | 금속층간절연막 형성 방법 | |
| KR970052829A (ko) | 반도체 소자의 금속층간 절연막 제조 방법 | |
| KR930011114A (ko) | 반도체장치의 제조방법 | |
| KR970051993A (ko) | 반도체 소자의 sog막의 평탄화 방법 | |
| KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| DE69025939D1 (de) | Apparat und verfahren zur herstellung einer speicherzelle mit schwebendem gate und doppelter dielektrikumschicht | |
| KR930014802A (ko) | 상, 하부 도전층 사이의 층간절연층 제조방법 | |
| KR970053202A (ko) | 반도체 소자의 금속 패드 형성방법 | |
| KR960032566A (ko) | 평탄화 절연막 형성방법 | |
| KR970023738A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR940016598A (ko) | 폴리이미드를 이용한 비아콘택 형성방법 | |
| KR960039324A (ko) | 알파입자에 의한 소프트에러율을 감소시키기 위한 반도체 메모리장치 및 이의 제조방법 | |
| KR960002582A (ko) | 반도체소자의 제조방법 | |
| KR970053587A (ko) | 다층의 금속층을 포함하는 반도체 소자 제조 방법 | |
| KR970052855A (ko) | 반도체 소자의 평탄화 방법 | |
| KR970053555A (ko) | 반도체 소자의 금속층간 절연막 형성 방법 | |
| KR970003639A (ko) | 반도체 소자의 층간절연막 평탄화 방법 | |
| KR960043114A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR950021425A (ko) | 다층 금속배선 형성방법 | |
| KR960015731A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |