KR920010984A - 고온초전도 박막의 미세패턴 형성방법 - Google Patents
고온초전도 박막의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR920010984A KR920010984A KR1019900017926A KR900017926A KR920010984A KR 920010984 A KR920010984 A KR 920010984A KR 1019900017926 A KR1019900017926 A KR 1019900017926A KR 900017926 A KR900017926 A KR 900017926A KR 920010984 A KR920010984 A KR 920010984A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- high temperature
- temperature superconducting
- superconducting thin
- formation method
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 4
- 239000010409 thin film Substances 0.000 title claims 4
- 230000007261 regionalization Effects 0.000 title 1
- 238000004519 manufacturing process Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 230000007547 defect Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 229910052746 lanthanum Inorganic materials 0.000 claims 1
- -1 lanthanum aluminate Chemical class 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0268—Manufacture or treatment of devices comprising copper oxide
- H10N60/0296—Processes for depositing or forming copper oxide superconductor layers
- H10N60/0548—Processes for depositing or forming copper oxide superconductor layers by deposition and subsequent treatment, e.g. oxidation of pre-deposited material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
내용 없음
Description
제1도의 (가)∼(바)는 본 발명의 제조공정을 나타낸 단면도.
본 내용은 요부공건이므로 전문내용을 수록하지 않았음
Claims (1)
- 실리콘 기판(1)상면에 반도체 소자 제조공정과 동일한 식각 방법으로 3㎛두께의 깊이의 미세패턴을 형성하는 단계와, 그 위에 완층박막인 란탄늄 알루미네이트을 0.4∼0.5㎛두께로 형성하는 단계와, 고온초전도 박막을 0.5∼1㎛의 두께로 증착(deposition)하는 단계등에 의하여 실리콘 기판(1)의 요철에 따라 결함이 적은 고온초전도 패턴을 형성하도록 한 고온초전도 박막의 미세 패턴 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900017926A KR940001295B1 (ko) | 1990-11-07 | 1990-11-07 | 고온초전도 박막의 미세패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900017926A KR940001295B1 (ko) | 1990-11-07 | 1990-11-07 | 고온초전도 박막의 미세패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920010984A true KR920010984A (ko) | 1992-06-27 |
| KR940001295B1 KR940001295B1 (ko) | 1994-02-18 |
Family
ID=19305694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900017926A KR940001295B1 (ko) | 1990-11-07 | 1990-11-07 | 고온초전도 박막의 미세패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940001295B1 (ko) |
-
1990
- 1990-11-07 KR KR1019900017926A patent/KR940001295B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001295B1 (ko) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960017938A (ko) | 에피텍셜 웨이퍼와 그의 제조방법 | |
| KR890007364A (ko) | 반도체 소자 제조 방법 | |
| KR920010984A (ko) | 고온초전도 박막의 미세패턴 형성방법 | |
| KR970023598A (ko) | 전계 방출용 마이크로-팁 및 그 제조방법 | |
| KR980003794A (ko) | 셀 어퍼처 마스크 제조방법 | |
| KR920013753A (ko) | 실리콘단결정을 이용한 기판 및 그의 제조방법 | |
| KR960015855A (ko) | 에스오아이(soi)구조와 그 제조방법 | |
| KR910008792A (ko) | 양면가공반도체소자의 제조방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR970052449A (ko) | 미소 컨텍 형성 방법 | |
| KR960012417A (ko) | 반도체 소자의 다층구조 마스크 키 형성방법 | |
| KR920022386A (ko) | 반도체 장치의 폴리실리콘 증착방법 | |
| KR920013662A (ko) | 다양한 로컬폴리 산화물을 이용한 격리의 제조방법 | |
| KR870006666A (ko) | 다층구조를 갖는 반도체 제조공정 | |
| KR910005436A (ko) | 패턴층을 이용한 반도체 제조방법 | |
| KR940001287A (ko) | 반도체 소자의 제조방법 | |
| KR930006837A (ko) | 금속접착층을 이용한 텅스텐 선택증착방법 | |
| KR970054071A (ko) | 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법 | |
| KR900019168A (ko) | 트랜치에칭을 이용한 고속반도체소자 제조방법 | |
| KR960014941A (ko) | 스크린프린팅(Screen Printing)방법을 이용한 가속도센서 및 진동센서의 질량제조방법 | |
| KR920001677A (ko) | 격리막 제조방법 | |
| KR970054532A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR920003546A (ko) | 반도체 제조방법 | |
| KR940008043A (ko) | 질소원자의 이온주입에 의한 필드산화막 제조 방법 | |
| KR900015320A (ko) | 트렌치 미세패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020131 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |