JP4031910B2 - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP4031910B2
JP4031910B2 JP2000612541A JP2000612541A JP4031910B2 JP 4031910 B2 JP4031910 B2 JP 4031910B2 JP 2000612541 A JP2000612541 A JP 2000612541A JP 2000612541 A JP2000612541 A JP 2000612541A JP 4031910 B2 JP4031910 B2 JP 4031910B2
Authority
JP
Japan
Prior art keywords
substrate
etching
main surface
epitaxial wafer
silicon epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000612541A
Other languages
English (en)
Inventor
宏一 長谷川
裕司 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Application granted granted Critical
Publication of JP4031910B2 publication Critical patent/JP4031910B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Steering-Linkage Mechanisms And Four-Wheel Steering (AREA)
  • Steering Control In Accordance With Driving Conditions (AREA)

Description

技術分野
本発明は、シリコン単結晶基板上にシリコン単結晶薄膜を形成したシリコンエピタキシャルウェーハと、その製造方法に関する。
背景技術
シリコン単結晶基板上にシリコン単結晶薄膜を気相成長させたシリコンエピタキシャルウェーハは、通常、以下のような工程に従い製造されている。まず、FZ(フローティングゾーン)法あるいはCZ(チョクラルスキー)法等により製造されたシリコン単結晶インゴットを切断刃を用いてウェーハにスライシングする。スライシング後のウェーハは、縁部に面取りが施された後、両面がラップ研磨され、さらにケミカルエッチング処理がなされる。ケミカルエッチング終了後のウェーハは、さらに化学的機械的研磨処理により鏡面研磨がなされた後、シリコン単結晶薄膜の気相成長工程に回される。
ここで、ケミカルエッチング処理は、前工程であるスライシングやラッピング等の機械加工により、シリコン単結晶ウェーハに生じた表面歪層を除去することを目的とするものである。一般には、硝酸−弗酸水溶液等の酸性エッチング液中にウェーハを浸漬することにより行われ、そのエッチング代(本明細書では、エッチングによるウェーハ両面の厚さ減少量の合計として定義する)は、20μm〜40μm程度とされる。
ところで、近年はICやLSIといった集積回路技術をはじめとする半導体技術の発展に伴い、シリコン単結晶ウェーハの加工技術も著しい進歩を遂げた。しかしながら、その一方で、トランジスタやダイオードに代表される個別素子の製造においては、集積回路では重視されるウェーハの結晶性、形状あるいは寸法精度における品質向上等よりは、むしろ価格の低廉化や納期短縮といったことが強く求められる。
本発明の課題は、より少ない工数にて安価に製造することが可能なシリコンエピタキシャルウェーハと、その製造方法とを提供することにある。
発明の開示
上記の課題を解決するための本発明のシリコンエピタキシャルウェーハは、表面の光沢度が95%以上とされたシリコン単結晶からなるケミカルエッチ基板上に、シリコン単結晶薄膜を形成したことを特徴とする。また、本発明のシリコンエピタキシャルウェーハの製造方法は、被処理シリコン単結晶基板をケミカルエッチング処理して得られるケミカルエッチ基板上に、表面の光沢度が95%以上のシリコン単結晶薄膜を気相成長させることを特徴とする。なお、本発明における光沢度は、JIS:Z8741(1962)の3.1において規定される鏡面光沢度を意味する。前記した化学的機械的研磨処理により鏡面研磨がなされたシリコン単結晶基板表面の光沢度は、ほぼ100%である。
従来のシリコンエピタキシャルウェーハの製造方法においては、ケミカルエッチング工程の後、鏡面研磨を施してからシリコン単結晶薄膜を形成していたが、本発明では、ケミカルエッチ基板に直接シリコン単結晶薄膜を形成する。すなわち、本発明では鏡面研磨工程を省略することで、全体工程所要時間を効果的に短縮することが可能となり、シリコンエピタキシャルウェーハの製造コストの低減と製造能率の向上、ひいてはウェーハ価格の低廉化及び納期短縮に大きく貢献する。
また、本発明のシリコンエピタキシャルウェーハの製造方法においては、ケミカルエッチ基板上に薄膜形成後のシリコンエピタキシャルウェーハの主表面の光沢度を95%以上とする点に大きな特徴がある。これは次の理由による。すなわち、硝酸−弗酸水溶液等の酸性エッチング液を用いて通常行われているエッチング代20μm〜40μmのケミカルエッチング処理では、ケミカルエッチ基板の主表面に形成されるシリコン単結晶薄膜の光沢度が低く、結果としてシリコン単結晶薄膜を形成した後に行われるリソグラフィー工程の露光処理において、転写パターンの自動位置合わせ(オートアライメント)処理ができなくなる問題がある。その理由としては、オートアライメントに使用する基板上のパターン(リソグラフィー工程及び拡散工程により予め形成されたものである)が、光沢度の低下により正確に読み取れなくなることが考えられる。
しかしながら、本発明者らが鋭意検討した結果、エッチング代を通常よりも大きくすることによりケミカルエッチ基板の光沢度を劇的に向上できることがわかった。具体的には、ケミカルエッチ基板が例えばn型の場合、エッチング代を60μm以上とすることで、ケミカルエッチ基板の光沢度を95%以上に高めることが可能となる。そして、このように光沢度を飛躍的に高めたケミカルエッチ基板にシリコン単結晶薄膜を形成することで、得られるシリコンエピタキシャルウェーハの主表面の光沢度を95%以上の高い値に確保でき、その後のリソグラフィー工程における上記のオートアライメント処理も問題なく行うことができるようになる。
なお、ケミカルエッチ基板上にシリコン単結晶薄膜を単に直接形成すること自体は、例えば特開平3−295235号公報の第2図や、特開平4−122023号公報の第5図に開示されている通り、すでに知られた技術である。しかしながら、これらの公報には、シリコン単結晶薄膜の形成前後におけるの主表面の光沢度の値についての開示が全くなく、まして、上記のようなリソグラフィー工程に及ぼす光沢度の影響については記載も示唆もない。また、いずれの公報技術においても、シリコン単結晶薄膜の形成後において主表面の平坦度を高めるために結局は鏡面研磨を行っており、該鏡面研磨を行わなければ十分な平坦度が達成されないことを示唆している。いずれにしろ、シリコン単結晶薄膜の形成後に鏡面研磨を追加したのでは、本発明が目的とする工数削減の効果が全く達成されないことは明らかである。これに対し、本発明においては、ケミカルエッチ基板におけるエッチング代を制御してその主表面の光沢度を予め十分に高めておくことにより、形成されるシリコン単結晶薄膜の光沢度を95%以上にできるので、公報技術のような追加の鏡面研磨は不要である。
発明を実施するための最良の形態
以下、本発明の実施の形態を、図面に示す実施例を参照して説明する。
(実施例1)
図1は、本発明に係るシリコンエピタキシャルウェーハの製造方法の一例を示す工程説明図である。まず、FZ法あるいはCZ法等にて製造されたシリコン単結晶の不要部分を切断し、さらに外周研削後オリエンテーションフラットを形成したインゴットを、図1Aに示すように、内周刃切断等によりシリコン単結晶基板(以下、単に基板ともいう)にスライシングする。そして、その基板を、図1Bに示すように、遊離砥粒を用いて両面をラッピングする。図示はしていないが、ラッピング前の基板両面の外周縁にはベベル加工により面取りが施される。ここまでは、従来のシリコンエピタキシャルウェーハの製造方法と同一である。
次に、図1Cに示すように、上記ラッピング後の基板を被処理シリコン単結晶基板として、これを酸性エッチング液に浸漬することにより、両面をケミカルエッチング処理してケミカルエッチ基板となす。酸性エッチング液としては、例えば硝酸−弗酸−酢酸水溶液を使用できる。なお、酸性エッチング液の組成は公知のものを採用できるが、例えば下記の文献に示されているものを例示しておく:「エレクトロニクス用結晶材料の精密加工技術」((株)サイエンスフォーラム、1985)、p.438、表1。
なお、本発明においては、エッチングにおける化学反応が拡散律速となる組成の酸性エッチング液を用いることが、光沢度を高くする上でより望ましい。化学反応が反応律速となる組成のエッチング液を用いると、基板表面が逆に粗くなる場合がある。酸性エッチング液が反応律速型のものであるか拡散律速型のものであるかは、例えばエッチング液に撹拌を加えた場合に、反応速度が増大するか否かにより判定することができる。反応速度に顕著な増大が見られる場合は拡散律速型であり、反応速度がそれほど変化しない場合は反応律速型である。上記の文献には、硝酸−弗酸−酢酸水溶液を用いる場合、エッチング液中の硝酸重量を[HNO]、水の総重量を[HO]、硝酸濃度βを、
β={[HO]/([HO]+[HNO])}×100(%)
として、β<50%で拡散律速となる実験事実が開示されている。従って、硝酸−弗酸−酢酸水溶液を使用する場合には、β<50%となるように硝酸濃度を調整することが望ましいといえる。
ケミカルエッチング処理の目的は、本発明においては主に2つある。1つは、従来技術と同様、切断あるいはラップ研磨による加工歪層の除去であるが、もう1つは本発明特有のものであり、ケミカルエッチ基板の光沢度を十分に高めることにより該基板上に形成するシリコン単結晶薄膜表面の光沢度を95%以上とすることである。このような光沢度を得るためには、基板のエッチング時間を次のように設定することが有効である。
図9は、ケミカルエッチング処理によるエッチング代の値を各種変化させながら、そのエッチング後の基板表面粗さを測定した結果の一例を表すグラフである。被処理シリコン単結晶基板として、結晶軸方位が<111>、外径125mmの高濃度にアンチモンSbをドープした基板を使用し、エッチングの化学反応が拡散律速となる組成の硝酸−弗酸−酢酸水溶液を用いてケミカルエッチングを行っている。なお、本明細書において表面粗さは、JIS:B0601(1994)に規定された算術平均粗さRaを意味する。また、エッチング代δは、エッチングによる基板両面の中心1点における各厚さ減少量をδ1とδ2として、δ=δ1+δ2により定義する。このようなエッチング代δは、エッチング処理前後の基板の厚さ変化から容易に測定できる。
ここで、上記のエッチング代δは、エッチング時間の増大とともに大きくなるから、図9のグラフは基板表面粗さのエッチング時間依存性を示すものであるといえる。これを見ても明らかなように、基板表面粗さは、エッチング時間が比較的短い場合は、エッチング時間の増大とともに急激に減少するが、エッチング時間が長くなるとその減少変化率が次第に小さくなり、やがて基板表面粗さはエッチング時間によらず略一定の値に落ち着く。すなわち、エッチング時間がある値以上に長くなれば、基板表面粗さはエッチング時間とともに変化せず、ほぼ一定の値(以下、飽和粗さ値という)を示すようになる。そして、基板表面粗さが該飽和粗さ値に到達するようなエッチング時間を採用することで、ケミカルエッチ基板の表面の光沢度として95%以上の値を容易に確保することができる。
図9によれば、基板表面粗さが飽和粗さ値に到達するエッチング代δの値は略60μmであり、δ≧60μmとなるようにエッチング時間を設定することで、ケミカルエッチ基板上に単結晶薄膜を形成することにより得られるシリコンエピタキシャルウェーハの主表面の光沢度を95%以上とすることができる。ケミカルエッチ基板の光沢度95%以上を達成するには、より望ましくはδ≧70μmとするのがよい。ただし、エッチング代δを150μmより大きくしても光沢度はもはや向上しないので、δ≦150μmとするのが良い。
図1に戻り、上記のように両面の光沢度を95%以上としたケミカルエッチ基板に対し、図1Dに示すようにその片面に、公知の気相成長工程によりシリコン単結晶薄膜を形成することにより、シリコンエピタキシャルウェーハが得られる。このシリコンエピタキシャルウェーハは、ケミカルエッチ基板として表面の光沢度が95%以上のものを使用することで、シリコン単結晶薄膜形成後の主表面の光沢度を95%以上に確保することができる。これにより、シリコンエピタキシャルウェーハの主表面に回路等のパターンを焼き付けるリソグラフィー工程を実施する際の、オートアライメント処理を確実に行うことができるようになる。以下、その根拠となる実験結果について説明する。
まず、被処理シリコン単結晶基板として、外径が125mmであり、結晶軸方位が<111>でアンチモンSbが高濃度にドープされたn型の基板(以下、n基板という)と、同じく結晶軸方位が<111>でボロンBが高濃度にドープされたp型の基板(以下、p基板という)とを各々複数枚用意し、エッチングの化学反応が拡散律速となる組成の硝酸−弗酸−酢酸水溶液を用いてエッチング代δが20μm〜80μmの各種値となるようにケミカルエッチングを行い、得られたケミカルエッチ基板の光沢度を、前記したJISに規定された方法により測定した。図7にn基板についての測定結果を、図8にp基板についての測定結果をそれぞれ示している(図中、黒の丸印がデータ点である)。n基板において、δ≧60μmで光沢度が95%以上となる。また、いずれのタイプの基板においても、δ≧70μmにて基板の光沢度が95%以上となることがわかる。ただし、いずれのタイプの基板においても、δ>150μmにて基板の光沢度が完全に飽和する。
なお、他の被処理シリコン単結晶基板として、砒素As又は燐Pがドープされた基板、ドーパントが低濃度にドープされた基板、あるいは結晶軸方位が<100>の基板の使用が可能である。ただし、いずれの基板をエッチングする場合も、そのエッチングにおける化学反応が拡散律速となるように予め組成を調整した酸性エッチング液を使用することが必要である。
次に、各ケミカルエッチ基板の主表面側に、厚さ約14μmのシリコン単結晶薄膜を気相成長法により形成してシリコンエピタキシャルウェーハ(以下、単にエピタキシャルウェーハともいう)とし、その薄膜形成後の主表面の光沢度を測定した。図7及び図8に、その測定結果をそれぞれ示している(図中、黒の三角印がデータ点である)。いずれのタイプの基板においても薄膜形成により光沢度が概ね増加しており、かつエッチング代δが60μm以上のものに限って、薄膜形成後も95%以上の光沢度が得られていることがわかる。
続いて、上記の各エピタキシャルウェーハの主表面に対して第一のリソグラフィー工程及び拡散工程を実施し、図10A及び10Bに示すような第一パターンを形成した。なお、この第一パターンは、各々幅約4μm、深さ約0.2μmの溝状に形成された2本のラインパターンを略直交する形態で形成したものである。次いでこの第一パターンを位置合わせパターンとして利用することにより、公知のアライナー装置を用いてパターン付マスクを上記のエピタキシャルウェーハに自動位置決め(オートアライメント)することを試みた。このオートアライメントは、エピタキシャルウェーハ及びマスクのパターンエッジからの反射光を光電的に検出し、それらエッジ位置のずれが解消されるようにエピタキシャルウェーハ及びマスクを相対移動させて行うものである。表1(n基板)及び表2(p基板)に、そのオートアライメントの可否結果を示している。表中、○印はオートアライメントが可能であった事を示し、×印はオートアライメントができなかった事を示す。すなわち、薄膜形成後の主表面の光沢度が95%以上となることで、オートアライメントが可能となっていることがわかる。
Figure 0004031910
Figure 0004031910
次に、エピタキシャルウェーハ上に上記のパターン付マスクを配置後、これを用いて第二のリソグラフィー工程及び拡散工程を実施して、図10C及び10Dに示す第二パターンを形成した。この第二パターンは、第一パターンを形成する2つの線状のパターンの各両側に、これと平行に配列する都合4本のラインパターンからなる。各ラインパターンは、各々幅約4μm、深さ約0.2μmである。そして、この第二パターンを形成後のエピタキシャルウェーハ主表面に対し、図10CにA−Aで示した測定ラインに沿って、アライナー装置の光検出器によりパターン位置信号を測定した。
図11は、エッチング代δが73μmのn基板に厚さ14μmのエピタキシャル層を形成したものについて、エピタキシャル層の表面を測定した結果である。図中、黒の三角印は第一パターンに、白の丸印は第二パターンにそれぞれ対応するパターン位置信号の出力電圧を示している。このエピタキシャルウェーハの主表面の光沢度は表1に示す通り97.7%と非常に大きく、パターン位置信号の出力電圧においてバックグラウンド部分の振幅が小さいことから、オートアライメントに使用する第一パターンのピークが明瞭に判別可能である。他方、図12は、エッチング代δが25μmのものについての測定結果である。このエピタキシャルウェーハの主表面の光沢度は57.9%と小さく、パターン位置信号の出力電圧には大きな振幅のバックグラウンド部分が形成されており、また、パターンとは無関係な大きなピークも表れている。これらがノイズとなって、位置合わせ用の第一パターンのエッジ検出に失敗する結果、オートアライメントが不能になったものと推測される。
(実施例2)
上記の本発明のシリコンエピタキシャルウェーハの製造工程においては、ケミカルエッチング処理後、ケミカルエッチ基板の片面にシリコン単結晶薄膜を気相成長させる前に、該シリコン単結晶薄膜を形成する主表面側にて支持体により支持しつつエピタキシャルウェーハ裏面側の処理を行うことがある。この裏面処理工程としては、例えばエクストリンシックゲッタリング(Extrinsic Gettering)等を意図した裏面加工歪層を形成する工程(いわゆるバックサイドダメージ(Backside Damage)工程)や、オートドーピング防止等のために裏面被覆膜をCVD法等により形成する工程である。また、支持体は、基板を上記工程実施のために搬送する搬送機構の搬送媒体、例えば図2に示すように、基板搬送経路に沿って配置されるベルトコンベア等である。図2は、バックサイドダメージ工程の一例を示すものであり、搬入装置により搬入された基板は、ベルトコンベア上にて打撃実施部に移送され、そこで噴射ノズルにより粒状の打撃媒体(例えばシリコン粒子、あるいはシリカ粒子からなるもの)を基板裏面に投射してこれを打撃することにより、裏面加工歪層を形成する。
図2による例示からも明らかなように、基板の裏面側に処理を施す場合は、後工程でシリコン単結晶薄膜が形成される主表面側をベルトコンベア等の支持体にて支持しなければならない。このとき、基板の主表面が直接支持体に接触する形になると傷等の損傷が生じ、シリコン単結晶薄膜の形成における不良の原因になったりする恐れがある。そこで、基板と支持体との間に介在して、主表面と支持体との直接接触を阻止する接触阻止体を使用することにより、シリコン単結晶薄膜が形成される基板の主表面を保護することができ、ひいては支持体との接触に起因するシリコン単結晶薄膜の結晶欠陥発生を防止することができる。
接触阻止体は、少なくとも主表面との接触部が、シリコン単結晶よりも軟質の材料にて構成されたものを使用できる。主表面との接触部をシリコン単結晶よりも軟質の材料にて構成することで、主表面に伝わろうとする衝撃力を効果的に吸収することができ、顕著な防護効果を達成することができる。
図3はその一例を示しており、柔軟高分子材料、この実施例では発泡ポリウレタン樹脂によりシート状に形成された被覆層1が、ケミカルエッチ基板Sの主表面全体を覆う形で着脱可能に密着積層されている。図2に示すように、基板Sとベルトコンベア(支持体)との間に被覆層1が介挿される形となり、基板Sの主表面が保護される。なお、被覆層1を基板Sの主表面に着脱可能に固着する方法としては、基板Sの主表面に少量の水(あるいはその他の液体)を塗布し、ここに被覆層1を重ねることにより貼り合わせる方法(いわゆる水貼り)のほか、被覆層1の構成材質が、例えば多くの柔軟ゴム材料のように適度なタッキネスを有している場合には、そのタッキング効果を利用して貼り合わせる方法もある。
一方、接触阻止体は、支持体上において、主表面と該支持体との直接接触を阻止しつつ、ケミカルエッチ基板の外周面及び/又は主表面外縁部に当接する形でこれを保持するものを使用することもできる。図4は、その一例を示している。該図に示す接触阻止体2は、例えば全体(又は基板Sとの接触部分のみ)がゴム等の柔軟高分子材料にて構成され、上面側に基板Sよりも小径の有底の凹部3が開口するとともに、その開口周縁に沿って基板支持用の座ぐり部4が形成されている。基板Sは、主表面側を下にする形で座ぐり部4内に嵌め込まれる。その結果、基板Sは、主表面の外周縁部にて座ぐり部4の底面により下側から支持される形となる。この状態で、接触阻止体2は自身の下面側において支持体に支持されることとなる。この場合、支持体は上記のようなベルトコンベアの搬送ベルトのほか、ローラーコンベアの搬送ローラ等であってもよい。
ここで、凹部3の下側を塞いでいる底部5は、図5に示すように省略することもできるが、例えばベルトコンベア等で搬送する場合は、図4のように底部5を形成しておくほうが、搬送媒体からの金属汚染等が生じにくくなるので有利であるともいえる。他方、凹部3を省略し、代わって座ぐり部4を径方向内側に拡張して浅い収容凹部となし、この収容凹部に基板Sを収容するようにしてもよい。
また、本発明の接触阻止体は、圧縮窒素等の圧縮ガスであってもよい。すなわち、図6に示すように、ケミカルエッチ基板Sの主表面に円盤6の中心部から圧縮ガスを吹き付けて、ベルヌーイの法則に基づきケミカルエッチ基板Sを円盤6から浮遊させて保持する。この時、基板Sの水平方向の動きを爪部(あるいは周壁部)7で抑制するとよい。
本発明においては、接触阻止体は基板と支持体との間に介在する形で配置されるが、ここでいう「介在」とは、基板と支持体との間で、それらの間接的な接触を媒介する態様全てを含むものとして広く定義する。従って、図2に示すように、「基板と支持体との間の挟まれる形で配置される」という狭義の意味のほか、図4あるいは図5のように、主表面外周縁部においてのみ基板が支持される態様や、さらには、図6のように基板が支持体から浮遊して支持される態様等も、この「介在」の概念に含まれるものとする。
(実施例3)
実施例2に示したシリコンエピタキシャルウェーハの製造工程においては、該シリコンエピタキシャルウェーハの裏面側の処理を行う際に、主表面と支持体との直接接触を阻止する接触阻止体を使用した。しかし、本実施例においては、シリコン単結晶薄膜が形成されるケミカルエッチ基板の主表面に支持体を接触させて支持しつつ、ケミカルエッチ基板の裏面側の処理を行い(裏面側処理工程)、次いで、支持体の接触により主表面に生じた損傷を除去し(損傷除去工程)、その後、ケミカルエッチ基板の主表面上にシリコン単結晶薄膜を形成するようにする(気相成長工程)。つまり、実施例2の方法では、支持体との接触に伴う損傷の発生自体を可及的に防止する観点に立っていたのに対し、本実施例の方法では、支持体との接触に伴う損傷等の発生はある程度容認しつつ、シリコン単結晶薄膜成長を行う上での支障は生じないように、損傷除去工程を別途実施するという点で発想が異なる。例えばウェーハの主表面側に衝撃等が加わる可能性は、支持体との接触が生ずる搬送時等に限られるものではなく、搬送時以外の不測の要因により損傷等が生じることもありえる。前記した実施例2の方法では、こうした別要因により発生する損傷までは残念ながら防止しきれない側面がある。しかしながら、本実施例の方法であれば、損傷除去工程に至るまでに発生した損傷は、支持体との接触以外の要因にて発生したものであっても除去でき、ひいては、その後に形成されるシリコン単結晶薄膜に、損傷由来の欠陥(例えば積層欠陥等)が生ずることを、より効果的に防止することができる。以下、具体例について詳細に説明する。
まず、被処理シリコン単結晶基板として、外径が100mmであり、結晶軸方位が<111>から3°オフアングルし、アンチモンが高濃度にドープされたn基板を複数枚用意した。次に、エッチングの化学反応が拡散律速となる組成の硝酸−弗酸−酢酸水溶液を用いて前記n基板を70μmケミカルエッチングし、ケミカルエッチ基板とした。製造工程については、図1により示したものとほぼ同様であり、主表面の光沢度は95%以上が確保されていた。
続いて、図13に示すように、そのケミカルエッチ基板Sの裏面側に、裏面加工歪層51と、オートドーピング防止用の酸化膜52(本実施例では、CVDで形成される:以下、CVD酸化膜52という)とを順次形成した。これらの工程においては、基板Sを支持し搬送するベルトコンベア100に、ケミカルエッチ基板Sの主表面Paを直に接触させて処理を行った。すると、これらの工程後には、深さ50nm〜70nmの損傷53が、ケミカルエッチ基板Sの主表面Paに多数生じていた。
図14Aに模式的に示すように、このような損傷53は基板Sの主表面Paに歪層54を伴い、同図Bに示すように、該歪層54を除去せずにエピタキシャル層50’を気相成長すると、歪層54に対応してにエピタキシャル層50’に積層欠陥(Stacking Fault)SFが形成される。この積層欠陥SFは、デバイス形成時にp−n接合リークを引き起こすことがあるので、好ましくない。
そこで、図14Cに示すように、エピタキシャル層50の形成前に損傷除去工程を実施し、エッチングにより損傷53を除去しておくことが大切である。シリコン単結晶のエッチングには、酸性液またはアルカリ性液を通常使用するが、酸性液はシリコン単結晶のみならず酸化膜をも容易にエッチングするので、本実施例のように、裏面加工歪層51とCVD酸化膜52の形成されたケミカルエッチング基板Sに対する湿式エッチングには、アルカリ性エッチング液を用いることが望ましい。
アルカリ性エッチング液としては、ケミカルエッチ基板を汚染するKイオンやNaイオンを可及的に含有しないものを使用することが望ましく、例えば有機水酸化物等の有機アルカリ系エッチング液を含有したものを使用できる。有機アルカリ系エッチング液の中では特に、水酸化テトラメチルアンモニウム((CHNOH)、ヒドラジン(N)、エチレンジアミン(HNCHCHNH)とピロカテコール(C(OH))の混合物のいずれかの水溶液を用いることが好ましい。これらのアルカリ性液は、水酸化カリウム(KOH)水溶液や水酸化ナトリウム(NaOH)水溶液等のアルカリ性液と異なり、KイオンやNaイオンを多く含まない上、エッチング性能にも優れ、例えばエッチング速度を1μm/分以上にすることができるという利点もある。なお、同じアルカリ性液でも、例えばアンモニア水の場合、そのエッチング速度を1μm/分より大きくすることは困難である。
本実施例において、前記ケミカルエッチ基板に対するエッチングには、水酸化テトラメチルアンモニウム(tetramethyl ammoniuim hydroxide、以下、本発明において「TMAH」と呼ぶ。)を用いた。
TMAHは、集積回路形成用のポジレジストの現像液として集積回路製造プロセスで広く用いられているエッチング液である。TMAHは、70℃〜90℃において、シリコンに対するエッチング速度が0.5〜1.2μm/分である。また、図14Cにおいて、ケミカルエッチ基板Sの主表面PaをTMAHで10μmエッチングする間に、ケミカルエッチ基板の裏面側に形成されたCVD酸化膜52がエッチングされる厚さは10nm程度であり、通常300nm〜500nmの厚さに形成されるCVD酸化膜52のオートドープ防止効果にはほとんど影響がない。
本実施例においては、濃度25%のTMAHを使用し、裏面加工歪層51とCVD酸化膜52の形成されたケミカルエッチ基板Sを、80℃の温度で1.5μm、4μm及び8μmのいずれかの除去厚さにてエッチングした。エッチング後、主表面の光沢度は95%以上を維持していた。これらの基板のそれぞれについて、図14Dに示すように、主表面Pa上にエピタキシャル層50を気相成長した。いずれの基板についても、エピタキシャル層50を形成後の主表面の光沢度は、95%以上が維持されていた。また、比較例として、アルカリ性エッチング液によるエッチングを施さないケミカルエッチ基板上にエピタキシャル層50’を気相成長することも行った(図14A、14B)。
そして、エピタキシャル層を気相成長する前後において、基板Sの主表面をハロゲン光にて照らしながら目視観察した。基板Sに生じている損傷や欠陥等は、ハロゲン光を反射して輝点状の反射領域(以下、輝点領域という)を生ずるので、その輝点領域の形成数により、損傷あるいは欠陥等の形成状況を把握することができる。図15は、各基板毎の輝点領域の発生状況をスケッチしたものである(輝点領域を黒点で表している)。
図15の、エピタキシャル層成長前のスケッチによると、アルカリ性エッチング液によるエッチングの量が1.5μm以上8μm以下の間で増加するに伴い、輝点領域の数が明らかに減少しており、ケミカルエッチ基板上で観察される損傷が減少していることがわかる。また、エッチング後気相成長したエピタキシャル層に観察される輝点領域も大幅に減少しており、積層欠陥の形成が抑制されていることがわかる。そして、さらに検討した結果、アルカリ性エッチング液によるエッチングの量は、0.5μm以上10μm以下であると好ましいことがわかった。エッチングの量が0.5μmより少ないと、エピタキシャル層中に観察される積層欠陥の数が、ケミカルエッチ基板上で観察される損傷数よりも改善されない。一方、エッチングの量を10μmよりも大きくしても、エピタキシャル層の積層欠陥発生数はそれ以上改善されることはなかった。
なお、エッチングを施さないケミカルエッチ基板上にエピタキシャル層を気相成長した比較例では、エピタキシャル層に観察される輝点領域数は、エピタキシャル層形成前のケミカルエッチ基板上で観察された損傷数よりも大幅に増加した。
次に、損傷除去工程は、気相エッチング工程によっても行うことができる。気相エッチング工程は塩化水素ガスを用いて行うことが、エッチング効果が高いので好適である。また、前記の湿式エッチング工程を行った後、さらに気相エッチング工程を行うことが、損傷除去あるいはエピタキシャル成長後の欠陥発生防止の観点でさらに効果的である。このことを確認するために、以下の実験を行った。すなわち、図15に示す実験に使用したTMAHで湿式エッチング後の各基板(ただし、番号1は湿式エッチングなしである)に対し、さらに気相成長装置の成長炉中にて、温度1150℃の水素ガス雰囲気中で塩化水素により、厚さ1μm分気相エッチングした後に、エピタキシャル層を気相成長した。
図16は、塩化水素による気相エッチング後(エピタキシャル層成長前)及びエピタキシャル層成長後の、各基板の主表面のハロゲン光観察結果を示すスケッチである。これによると、ケミカルエッチ基板の主表面を塩化水素によりエッチングすることにより、ケミカルエッチ基板上にエピタキシャル層を気相成長した場合、TMAHでエッチングしていないもの(番号1)も含め、エピタキシャル層に観察される輝点領域すなわち積層欠陥発生数は、ケミカルエッチ基板上で観察された損傷よりも明らかに減少していることがわかる。さらに、番号2〜4の結果によれば、損傷除去工程において、TMAHによる湿式エッチングと塩化水素ガスによる気相エッチングの両方を施すことにより、損傷除去あるいは欠陥発生をより効果的かつ安定的に抑制できることもわかる。
また、さらに検討した結果、塩化水素ガスによる気相エッチングは、ケミカルエッチ基板の主表面のエッチング代が0.3μm以上5μm以下となるように行うことが好ましいことがわかった。エッチング代が0.3μmより小さい場合、塩化水素ガスによるエッチングの効果が殆どない。エッチング代が5μmより大きいと、ケミカルエッチ基板の主表面から、エッチングされた領域に添加されていたドーパントが気相中に遊離し過ぎるので、エピタキシャル層を気相成長する際にオートドーピングの影響が大きくなり、エピタキシャル層の抵抗率分布が許容できないほどに大きくなるなどの不具合につながる場合がある。
なお、損傷除去工程は、水素または窒素雰囲気中で1200℃以上で熱処理することにより行うこともできる。すなわち、このような熱処理を行うことにより、損傷により導入される歪や欠陥が緩和ないし縮小し、結果として、前記した湿式あるいは気相エッチングと同様に、欠陥を効果的に減少させることができる。
ただし、熱処理温度が1200℃より低い条件では、欠陥減少効果が十分に得られない。他方、熱処理温度を1300℃より高くしても、損傷除去効果について大幅な向上が見込めず、また、熱処理炉を高温仕様のものとするために余分なコストがかかったり、あるいは炉寿命が早く尽きてしまうなど、経済上の問題も生じやすくなる。
ここで、上記のような熱処理により損傷除去工程を実施すると、ケミカルエッチ基板の主表面に酸化膜あるいは窒化膜が形成されることがある。この場合、エピタキシャル層を気相成長する前に、該主表面の酸化膜あるいは窒化膜を除去することが必要である。酸化膜の除去方法としては、主表面側のみを酸化膜除去用のエッチング液(例えば弗酸を含有した溶液)に選択的に接触させる方法がある。具体的には、基板を保持して主表面のみをエッチング液の液面に接触させたり、脱脂綿等の液保持体にエッチング液を含浸させて主表面に塗布する方法、さらには、基板裏面に樹脂被膜等をコーティングするか、あるいは若干の粘着力を有する柔軟樹脂シート(例えばポリ塩化ビニル樹脂シートなど)を基板裏面に密着させ、その状態で基板をエッチング液に浸漬する方法等を例示できる。
一方、窒化膜の除去方法としては、窒化膜の形成された基板を加熱した燐酸中にて煮沸する方法等を例示できる。
【図面の簡単な説明】
図1は、本発明のシリコンエピタキシャルウェーハの製造方法の一例を模式的に示す工程説明図。
図2は、バックサイドダメージ工程の一例と、接触阻止体としての被覆層の使用方法を示す模式図。
図3は、接触阻止体としての被覆層の一例を示す斜視図。
図4は、接触阻止体の別の例を示す斜視図及び断面図。
図5は、図4の接触阻止体の変形例を示す断面図。
図6は、接触阻止体のさらに別の例を示す断面図。
図7は、n基板におけるエッチング代δと、主表面光沢度との関係を測定した例を示すグラフ。
図8は、p基板におけるエッチング代δと、主表面光沢度との関係を測定した例を示すグラフ。
図9は、n基板におけるエッチング代δと、主表面の中心線平均粗さとの関係を測定した例を示すグラフ。
図10は、本発明の効果確認実験で使用したフォトリソグラフィーパターンの形成形態を説明する図。
図11は、フォトリソグラフィーパターン形成後のパターン位置信号の出力電圧(エッチング代δ=70μm)。
図12は、フォトリソグラフィーパターン形成後のパターン位置信号の出力電圧(エッチング代δ=25μm)。
図13は、ベルトコンベアに、ケミカルエッチ基板の主表面を直に接触させて搬送する様子を示す説明図。
図14は、ケミカルエッチ基板の主表面に形成された損傷により、エピタキシャル層中に積層欠陥が形成される様子と、損傷除去によりその積層欠陥の発生が防止される様子を示す説明図。
図15は、湿式エッチングの効果を確認するために行った、実施例3の実験結果を示すスケッチ。
図16は、湿式エッチングと気相エッチングとの併用効果を確認するために行った、実施例3の実験結果を示すスケッチ。

Claims (16)

  1. 被処理シリコン単結晶基板を酸性エッチング液によりエッチング代が60μm以上のケミカルエッチング処理し、鏡面研磨を行わずに得られる基板の表面の光沢度が95%以上のケミカルエッチ基板上に、表面の光沢度が95%以上のシリコン単結晶を気相成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 前記ケミカルエッチング処理において、前記被処理シリコン単結晶基板に対すルエッチング代が70μm以上に設定される請求の範囲第項記載のシリコンエピタキシャルウェーハの製造方法。
  3. 前記シリコン単結晶薄膜が形成される前記ケミカルエッチ基板の主表面側にて支持体により支持しつつ前記ケミカルエッチ基板の裏面側の処理を行う際に、前記ケミカルエッチ基板の主表面と前記支持体との間に介在して、前記主表面と前記支持体との直接接触を阻止する接触阻止体が使用される請求の範囲第又は項のいずれかに記載のシリコンエピタキシャルウェーハの製造方法。
  4. 前記接触阻止体は、少なくとも前記主表面との接触部が、シリコン単結晶よりも軟質の材料にて構成されたものが使用される請求の範囲第項記載のシリコンエピタキシャルウェーハの製造方法。
  5. 前記接触阻止体は、シリコン単結晶よりも軟質の材料にて構成され、かつ前記主表面を被覆する被覆層である請求の範囲第項記載のシリコンエピタキシャルウェーハの製造方法。
  6. 前記接触阻止体は、前記支持体上において、前記主表面と該支持体との直接接触を阻止しつつ、前記ケミカルエッチ基板の外周面及び/又は主表面外縁部に当接する形でケミカルエッチ基板を保持するものである請求の範囲第項記載のシリコンエピタキシャルウェーハの製造方法。
  7. 前記接触阻止体は圧縮ガスであり、該圧縮ガスを前記ケミカルエッチ基板の主表面に吹き付けることによりケミカルエッチ基板を保持する請求の範囲第項記載のシリコンエピタキシャルウェーハの製造方法。
  8. 前記シリコン単結晶薄膜が形成される前記ケミカルエッチ基板の主表面に支持体を接触させて支持しつつ、前記ケミカルエッチ基板の裏面側の処理を行う裏面側処理工程と、
    支持体の接触により主表面に生じた損傷を除去する損傷除去工程と、
    前記ケミカルエッチ基板の主表面上に前記シリコン単結晶薄膜を形成する気相成長工程とを有する請求の範囲第又は項のいずれかに記載のシリコンエピタキシャルウェーハの製造方法。
  9. 前記損傷除去工程は、アルカリ性エッチング液を用いた湿式エッチング工程を含む請求の範囲第項記載のシリコンエピタキシャルウェーハの製造方法。
  10. 前記アルカリ性エッチング液として、水酸化テトラメチルアンモニウム、ヒドラジン、エチレンジアミンとピロカテコールの混合物のいずれかの水溶液が使用される特許の範囲第項記載のシリコンエピタキシャルウェーハの製造方法。
  11. 前記損傷除去工程において、前記ケミカルエッチ基板のエッチング代が0.5μm以上10μm以下である請求の範囲第項ないし第10項のいずれかに記載のシリコンエピタキシャルウェーハの製造方法。
  12. 前記損傷除去工程において、前記ケミカルエッチ基板のエッチング代が1.5μm以上8μm以下である請求の範囲第項ないし第10項のいずれかに記載のシリコンエピタキシャルウェーハの製造方法。
  13. 前記損耗除去工程は、塩化水素ガスを用いた気相エッチング工程を含む請求の範囲第項ないし第12項のいずれかに記載のシリコンエピタキシャルウェーハの製造方法。
  14. 前記損傷除去工程において、前記湿式エッチング工程を行った後、さらに前記気相エッチング工程を行う特許の範囲第13項紀載のシリコンエピタキシャルウェーハの製造方法。
  15. 前記気相エッチング工程において、前記ケミカルエッチ基板の主表面のエッチング代が0.3μm以上5μm以下である特許の範囲第13項又は第14項に記載のシリコンエピタキシャルウェーハの製造方法。
  16. 前記損傷除去工程は、水素または窒素雰囲気中で1200℃〜1300℃にて熱処理する熱処理工程を含む請求の範囲第項記載のシリコンエピタキシャルウェーハの製造方法。
JP2000612541A 1999-04-20 2000-03-02 シリコンエピタキシャルウェーハの製造方法 Expired - Fee Related JP4031910B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11279799 1999-04-20
PCT/JP2000/001229 WO2000063467A1 (fr) 1999-04-20 2000-03-02 Plaquette epitaxiale de silicium et procede de fabrication associe

Publications (1)

Publication Number Publication Date
JP4031910B2 true JP4031910B2 (ja) 2008-01-09

Family

ID=14595770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000612541A Expired - Fee Related JP4031910B2 (ja) 1999-04-20 2000-03-02 シリコンエピタキシャルウェーハの製造方法

Country Status (7)

Country Link
US (1) US6458205B1 (ja)
EP (1) EP1088915A1 (ja)
JP (1) JP4031910B2 (ja)
KR (1) KR100701825B1 (ja)
CN (1) CN1247833C (ja)
TW (1) TW463239B (ja)
WO (1) WO2000063467A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040048019A (ko) * 2002-12-02 2004-06-07 주성엔지니어링(주) 실리콘 에피텍셜층 형성방법
JP2006517340A (ja) * 2003-01-23 2006-07-20 オーボテック リミテッド 高輝度照明を提供するためのシステムおよび方法
JP4978877B2 (ja) * 2004-06-10 2012-07-18 信越半導体株式会社 発光素子の製造方法及び発光素子
US7560355B2 (en) * 2006-10-24 2009-07-14 Vishay General Semiconductor Llc Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
KR101009728B1 (ko) * 2008-12-04 2011-01-19 주식회사 미래인도 전동식 운반차
DE102009011622B4 (de) * 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
KR101024322B1 (ko) 2009-10-30 2011-03-23 네오세미테크 주식회사 태양전지용 웨이퍼 제조 방법, 그 방법으로 제조된 태양전지용 웨이퍼 및 이를 이용한 태양전지 제조 방법
CN103311098B (zh) * 2013-05-28 2016-04-06 上海华力微电子有限公司 一种改善晶圆背面色差的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817163B2 (ja) * 1990-04-12 1996-02-21 株式会社東芝 エピタキシャルウェーハの製造方法
JP2834600B2 (ja) * 1991-05-31 1998-12-09 株式会社トクヤマ 精製シリコン及びその製法
US5340437A (en) * 1993-10-08 1994-08-23 Memc Electronic Materials, Inc. Process and apparatus for etching semiconductor wafers
JP3120825B2 (ja) * 1994-11-14 2000-12-25 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
JP3305610B2 (ja) * 1997-02-21 2002-07-24 信越半導体株式会社 ラッピング後の半導体ウエーハの洗浄方法
JPH11135474A (ja) * 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体鏡面ウェハおよびその製造方法
US6294469B1 (en) * 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow

Also Published As

Publication number Publication date
KR100701825B1 (ko) 2007-03-30
CN1247833C (zh) 2006-03-29
KR20010071529A (ko) 2001-07-28
EP1088915A1 (en) 2001-04-04
WO2000063467A1 (fr) 2000-10-26
US6458205B1 (en) 2002-10-01
TW463239B (en) 2001-11-11
CN1304461A (zh) 2001-07-18

Similar Documents

Publication Publication Date Title
US6861360B2 (en) Double-sided polishing process for producing a multiplicity of silicon semiconductor wafers
US6899762B2 (en) Epitaxially coated semiconductor wafer and process for producing it
US5429711A (en) Method for manufacturing wafer
US7754009B2 (en) Unpolished semiconductor wafer and method for producing an unpolished semiconductor wafer
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
EP1450396A1 (en) Production method for silicon wafer and silicon wafer and soi wafer
US20080132032A1 (en) Method for manufacturing silicon wafer
KR19980703246A (ko) 실리콘 절연체 웨이퍼의 제조를 위한 싱글-에치 스톱 공정
JP2000235941A (ja) 半導体ウェハ、半導体ウェハの製造方法および該製造方法の使用
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP4031910B2 (ja) シリコンエピタキシャルウェーハの製造方法
US8092278B2 (en) Reclamation method of semiconductor wafer
KR100706683B1 (ko) 실리콘 웨이퍼의 가공 방법
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
KR20020017910A (ko) 재생웨이퍼를 반도체웨이퍼로 변환시키는 방법
CN110060959B (zh) 贴合晶片的制造方法
CN110140195B (zh) 硅晶圆的研磨方法、硅晶圆的制造方法和硅晶圆
US20090311862A1 (en) Method for manufacturing a semiconductor wafer
JP2001076981A (ja) 半導体ウェーハおよびその製造方法
US20030041798A1 (en) Coated silicon wafer and process for its production
JP2000077372A (ja) 気相成長用半導体ウェーハの製造方法
JP3775681B2 (ja) 半導体ウェーハの製造方法
US20090311460A1 (en) Semiconductor wafer
JP2000091279A (ja) 被鏡面研磨用半導体基板及び半導体基板の製造方法
JP3584824B2 (ja) 高平坦度半導体ウェーハおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4031910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees