KR930017305A - 프로그램 가능한 구동력 특성을 갖춘 씨모스 게이트 - Google Patents

프로그램 가능한 구동력 특성을 갖춘 씨모스 게이트 Download PDF

Info

Publication number
KR930017305A
KR930017305A KR1019920027619A KR920027619A KR930017305A KR 930017305 A KR930017305 A KR 930017305A KR 1019920027619 A KR1019920027619 A KR 1019920027619A KR 920027619 A KR920027619 A KR 920027619A KR 930017305 A KR930017305 A KR 930017305A
Authority
KR
South Korea
Prior art keywords
transistors
inverters
channel
switching transistors
cmos gate
Prior art date
Application number
KR1019920027619A
Other languages
English (en)
Inventor
케이. 우 앤
Original Assignee
토마스 더블류. 암스트롱
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토마스 더블류. 암스트롱, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 토마스 더블류. 암스트롱
Publication of KR930017305A publication Critical patent/KR930017305A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00065—Variable delay controlled by a digital setting by current control, e.g. by parallel current control transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Pulse Circuits (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

프로그램 가능한 구동력 특성을 갖춤으로써 디지탈 선택 제어신호(S1-Sm)에 의해 다양하게 변화될 수 있는 전파지연이 제공되는 CMOS 게이트에 관한 것이다. CMOS 게이트는 다수의 인버터(12a-12m)로 형성된 프로그램 가능한 인버터부(12), 스위칭 논리 제어부(14) 및 스태틱인버터(16)를 포함한다. 스위칭 논리 제어신호부는 디지탈 선택 제어신호에 대응하여 다수의 인버터의 특정한 수가 구동될 수 있도록 선택적으로 프로그램 한다. 이러한 방법으로, 다수의 인버터의 특정한 수는 스태틱인버터와 병렬로 배선되어 짐으로써 원하는 양의 전파지연 시간을 발생한다.

Description

프로그램 가능한 구동력 특성을 갖춘 씨모스 게이트
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 프로그램 가능한 구동력특성을 갖춘 CMOS 게이트의 개략적인 회로 다이어그램.

Claims (17)

  1. 입력노드에 연결되어 입력논리신호를 수신하기 위한 입력과 출력노드에 연결되어 출력논리신호를 발생하기 위한 출력을 구비하며, 각기 P-채널 트랜지스터(p1-pm)와 N-채널 트랜지스터(n1-nm)로 형성된 다수의 병렬연결 인버터(12a-12m)와, 상기 다수의 인버터의 상기 P-채널 트랜지스터의 파워써플라이 전위(VCC)와 각 전원전극 사이에서 연결된 전도경로를 구비한 다수의 상부 스위칭 트랜지스터(x1-xm)와, 상기 다수의 인버터의 상기 N-채널 트랜지스터의 그라운드 전위와 각 전원전극 사이에서 연결된 전도경로를 구비한 다수의 하부 스위칭 트랜지스터(y1-ym)와, 상기 다수의 상부 스위칭 트랜지스터의 게이트전극중 하나에 대응하여 연결되었으며 디지탈 선택 제어신호(S1-Sm)중 하나에 대응하여 수신되는 하부 스위칭 트랜지스터의 상기 다수의 게이트 전극과, 고 또는 저논리레벨에 있을때 다수의 인버터(12a-12m)의 특정수가 구동될 수 있게 선택적으로 프로그램함으로써 구동력특성을 다양하게 하기 위해 상기 다수의 인버터중 선택된 하나를 구동시키는 상기 각각의 디지탈 선택 제어신호와, 상기 입력논리회로에 대하여 전파지연을 가지며 구동력특성에 좌우되는 상기 출력논리신호로 구성됨을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  2. 제1항에 있어서, 구동되는 인버터의 수와 같이 증가된 상기 구동력 특성이 증가됨으로써 출력논리회로와 입력논리회로 사이의 전파지연을 감소시킴을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  3. 제1항에 있어서, 입력노드에 서로 연결된 게이트전극과 출력노드에 서로 연결된 드레인 전극을 구비한 P-채널 트랜지스터(px)와 N-채널 트랜지스터(ny)로 형성된 스태틱 인버터(16)와 파워씨플라이 전위에 연결되어 있는 상기 P-채널 트랜지스터의 전원전극과 그라운드전위에 연결되어 있는 상기 N-채널 트랜지스터의 전원전극으로 구성됨을 또한 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  4. 제3항에 있어서, 상기 구동력 특성은 상기 디지탈 선택 제어신호가 모두 저논리레벨에 있을 때 상기 스태틱 인버터에 의해 결정됨을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  5. 제1항에 있어서, 상기 다수의 상부 및 하부 스위칭 트래지스터느 N-채널 MOS 트랜지스터임을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  6. 제1항에 있어서, 상기 다수의 상부 및 하부 스위칭 트랜지스터는 P-채널 채널 MOS 트랜지스터임을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  7. 제1항에 있어서, 상기 다수의 상부 스위칭 트랜지스터는 P-채널 MOS 트랜지스터이며, 상기 다수의 하부 스위칭 트랜지스터는 N-채널 채널 MOS 트랜지스터임을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  8. 제1항에 있어서, 상기 다수의 상부 스위칭 트랜지스터는 N-채널 MOS 트랜지스터이며, 상기 다수의 하부 스위칭 트랜지스터는 P-채널 MOS 트랜지스터임을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  9. 입력노드에 연결되어 입력논리회로를 수신하기 위한 입력과 출력노드에 연결되어 출력논리신호를 발생하기 위한 출력을 구비하며, 각 P-채널 트랜지스터(p1-pm)와 N-채널 트랜지스터(n1-nm)로 형성된 다수의 병렬연결 인버터(12a-12m)로 형성된 프로그램 가능한 인버터회로 수단 (12)와, 디지탈 선택 제어신호(S1-Sm)에 대하여 상기 다수의 인버터중 어느 하나가 구동될 수 있도록 선택적으로 프로그램함으로써 구동력 특성을 다양하게 하는 스위칭 수단(14)과 입력논리신호에 대한 출력논리회로의 전파지연을 감소시키기 위해 증가되어 구동되는 인버터의 수와 같이 증가된 상기 구동력 특성등으로 구성됨을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  10. 제9항에 있어서, 입력노드에 서로 연결된 게이트전극과 출력노드에 서로 연결된 드레인 전극을 구비한 P-채널 트랜지스터(px)와 N-채널 트랜지스터(ny)로 형성된 스태틱 인버터(16)와 파워씨플라이 전위에 연결되어 있는 상기 P-채널 트랜지스터의 전원전극과 그라운드전위에 연결되어 있는 상기 N-채널 트래지스터의 전원전극으로 구성됨을 또한 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  11. 제10항에 있어서, 상기 구동력 특성은 상기 디지탈 선택 제어신호가 모두 저논리 레벨에 있을 때 상기 스태틱 인버터에 의해 결정됨을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  12. 제9항에 있어서, 상기 스위칭 수단은 상기 다수의 인버터의 상기 P-채널 트랜지스터의 파워씨플라이 전위(VCC)와 각 전원전극 사이에서 연결되어 있는 전도경로를 구비한 다수의 상부 스위칭 트랜지스터(x1-xm)를 포함함을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  13. 제12항에 있어서, 상기 다수의 스위칭 수단은 상기 다수의 인버터의 상기 N-채널 트랜지스터의 그라운드 전위와 각 전원전극 사이에서 연결되어 있는 전도경로를 구비한 다수의 하부 스위칭 트랜지스터(y1-ym)를 또한 포함함을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  14. 제13항에 있어서, 상기 다수의 상부 및 하부 스위칭 트랜지스터는 N-채널 MOS 트랜지스터임을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  15. 제13항에 있어서, 상기 다수의 상부 및 하부 스위칭 트랜지스터는 P-채널 MOS 트랜지스터임을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  16. 제13항에 있어서, 상기 다수의 상부 스위칭 트랜지스터는 P-채널 MOS 트랜지스터이며, 상기 다수의 하부 스위칭 트랜지스터는 N-채널 MOS 트랜지스터임을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
  17. 제13항에 있어서, 상기 다수의 상부 스위칭 트랜지스터는 N-채널 MOS 트랜지스터이며, 상기 다수의 하부 스위칭 트랜지스터는 P-채널 MOS 트랜지스터임을 특징으로 하는 프로그램 가능한 구동력 특성을 갖춘 CMOS 게이트.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920027619A 1992-01-02 1992-12-31 프로그램 가능한 구동력 특성을 갖춘 씨모스 게이트 KR930017305A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/816,683 US5220216A (en) 1992-01-02 1992-01-02 Programmable driving power of a CMOS gate
US07/816,683 1992-01-02

Publications (1)

Publication Number Publication Date
KR930017305A true KR930017305A (ko) 1993-08-30

Family

ID=25221342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920027619A KR930017305A (ko) 1992-01-02 1992-12-31 프로그램 가능한 구동력 특성을 갖춘 씨모스 게이트

Country Status (5)

Country Link
US (1) US5220216A (ko)
EP (1) EP0550215A3 (ko)
JP (1) JPH05268051A (ko)
KR (1) KR930017305A (ko)
TW (1) TW234219B (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003042B1 (ko) * 1992-05-26 1996-03-04 가부시끼가이샤 도시바 데이타 출력 장치
US5416446A (en) * 1992-12-08 1995-05-16 At&T Corp. Digital programmable frequency generator
US5399919A (en) * 1993-02-25 1995-03-21 Texas Instruments Incorporated Apparatus for detecting switch actuation
US5430393A (en) * 1993-05-10 1995-07-04 Motorola, Inc. Integrated circuit with a low-power mode and clock amplifier circuit for same
US5436578A (en) * 1993-07-14 1995-07-25 Hewlett-Packard Corporation CMOS output pad driver with variable drive currents ESD protection and improved leakage current behavior
JPH0738408A (ja) * 1993-07-19 1995-02-07 Sharp Corp バッファ回路
US5589789A (en) * 1993-10-16 1996-12-31 Nec Corporation Bus driver circuit for high-speed data transmission
US5479129A (en) * 1993-11-24 1995-12-26 At&T Corp. Variable propagation delay digital signal inverter
JP2903990B2 (ja) * 1994-02-28 1999-06-14 日本電気株式会社 走査回路
US5682116A (en) * 1994-06-07 1997-10-28 International Business Machines Corporation Off chip driver having slew rate control and differential voltage protection circuitry
US5600267A (en) * 1994-06-24 1997-02-04 Cypress Semiconductor Corporation Apparatus for a programmable CML to CMOS translator for power/speed adjustment
JP2692637B2 (ja) * 1995-02-28 1997-12-17 日本電気株式会社 バスドライバ
US5534803A (en) * 1995-04-12 1996-07-09 International Business Machines Corporation Process insensitive off-chip driver
US5729158A (en) * 1995-07-07 1998-03-17 Sun Microsystems, Inc. Parametric tuning of an integrated circuit after fabrication
US5770969A (en) * 1995-08-22 1998-06-23 International Business Machines Corporation Controllable decoupling capacitor
US5705937A (en) * 1996-02-23 1998-01-06 Cypress Semiconductor Corporation Apparatus for programmable dynamic termination
US6118302A (en) * 1996-05-28 2000-09-12 Altera Corporation Interface for low-voltage semiconductor devices
JPH1013200A (ja) * 1996-06-26 1998-01-16 Mitsubishi Electric Corp 可変遅延回路
US5964884A (en) * 1996-09-30 1999-10-12 Advanced Micro Devices, Inc. Self-timed pulse control circuit
JP2859234B2 (ja) * 1996-12-26 1999-02-17 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
US5886539A (en) * 1997-04-10 1999-03-23 Advanced Micro Devices, Ind Communication within an integrated circuit by data serialization through a metal plane
JPH1125678A (ja) * 1997-06-27 1999-01-29 Samsung Electron Co Ltd 出力ドライバ及び半導体メモリ装置
US5903521A (en) * 1997-07-11 1999-05-11 Advanced Micro Devices, Inc. Floating point timer
US6122278A (en) * 1997-08-07 2000-09-19 Advanced Micro Devices, Inc. Circuit and method for protocol header decoding and packet routing
US5943206A (en) * 1997-08-19 1999-08-24 Advanced Micro Devices, Inc. Chip temperature protection using delay lines
US5890100A (en) * 1997-08-19 1999-03-30 Advanced Micro Devices, Inc. Chip temperature monitor using delay lines
DE69810426T2 (de) * 1997-10-29 2003-09-25 Agilent Technologies Inc Takttreibervorrichtung mit programmierbaren Ausgangseingensschaften
US6192069B1 (en) 1997-11-03 2001-02-20 Advanced Micro Devices, Inc. Circuit and methodology for transferring signals between semiconductor devices
US5852616A (en) * 1997-11-17 1998-12-22 Advanced Micro Devices, Inc. On-chip operating condition recorder
US6031473A (en) * 1997-11-17 2000-02-29 Advanced Micro Devices, Inc. Digital communications using serialized delay line
US6084933A (en) * 1997-11-17 2000-07-04 Advanced Micro Devices, Inc. Chip operating conditions compensated clock generation
US5942937A (en) * 1997-11-19 1999-08-24 Advanced Micro Devices, Inc. Signal detection circuit using a plurality of delay stages with edge detection logic
US6218880B1 (en) 1997-12-18 2001-04-17 Legerity Analog delay line implemented with a digital delay line technique
US6046620A (en) * 1997-12-18 2000-04-04 Advanced Micro Devices, Inc. Programmable delay line
US6160856A (en) * 1997-12-18 2000-12-12 Advanced Micro Devices, Inc. System for providing amplitude and phase modulation of line signals using delay lines
US5900834A (en) * 1997-12-18 1999-05-04 Advanced Micro Devices, Inc. Doppler shift detector
US6178208B1 (en) 1997-12-18 2001-01-23 Legerity System for recovery of digital data from amplitude and phase modulated line signals using delay lines
US6064232A (en) * 1997-12-18 2000-05-16 Advanced Micro Devices, Inc. Self-clocked logic circuit and methodology
US6255969B1 (en) * 1997-12-18 2001-07-03 Advanced Micro Devices, Inc. Circuit and method for high speed bit stream capture using a digital delay line
US6091348A (en) * 1997-12-18 2000-07-18 Advanced Micro Devices, Inc. Circuit and method for on-the-fly bit detection and substitution
US6078627A (en) * 1997-12-18 2000-06-20 Advanced Micro Devices, Inc. Circuit and method for multilevel signal decoding, descrambling, and error detection
DE19856690A1 (de) * 1997-12-30 1999-07-01 Samsung Electronics Co Ltd Ausgangstreiberschaltung und eine solche enthaltendes integriertes Speicherschaltkreisbauelement
US6054881A (en) * 1998-01-09 2000-04-25 Advanced Micro Devices, Inc. Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto
US6326821B1 (en) 1998-05-22 2001-12-04 Agere Systems Guardian Corp. Linearly-controlled resistive element apparatus
US6377666B1 (en) * 1998-10-29 2002-04-23 Legerity Apparatus and method for a PHY transmitter with programmable power mode control in CMOS
US6191628B1 (en) 1999-01-04 2001-02-20 International Business Machines Corporation Circuit for controlling the slew rate of a digital signal
US6462597B2 (en) * 1999-02-01 2002-10-08 Altera Corporation Trip-point adjustment and delay chain circuits
US6157222A (en) * 1999-03-29 2000-12-05 Texas Instruments Incorporated Low power adjustable input threshold circuit
JP2001339283A (ja) * 2000-05-26 2001-12-07 Mitsubishi Electric Corp 遅延回路およびそのための半導体回路装置
US6847236B1 (en) * 2000-06-30 2005-01-25 Intel Corporation Buffer/voltage-mirror arrangements for sensitive node voltage connections
US6522185B2 (en) 2001-02-28 2003-02-18 Agilent Technologies, Inc. Variable delay CMOS circuit with PVT control
US6525569B1 (en) * 2001-09-21 2003-02-25 International Business Machines Corporation Driver circuit having shapable transition waveforms
US6593789B2 (en) * 2001-12-14 2003-07-15 International Business Machines Corporation Precise and programmable duty cycle generator
US6509771B1 (en) * 2001-12-14 2003-01-21 International Business Machines Corporation Enhanced operational frequency for a precise and programmable duty cycle generator
KR100505645B1 (ko) * 2002-10-17 2005-08-03 삼성전자주식회사 동작주파수 정보 또는 카스 레이턴시 정보에 따라출력신호의 슬루율을 조절 할 수 있는 출력 드라이버
WO2005064796A1 (en) * 2003-12-23 2005-07-14 Koninklijke Philips Electronics N.V. Load-aware circuit arrangement
KR100813554B1 (ko) * 2007-01-10 2008-03-17 주식회사 하이닉스반도체 데이터 출력 스트로브 신호 생성 회로 및 이를 포함하는반도체 메모리 장치
US8265568B2 (en) * 2009-03-19 2012-09-11 Qualcomm Incorporated Frequency divider with synchronized outputs
TWI388177B (zh) * 2009-10-20 2013-03-01 Princeton Technology Corp 週期訊號平衡電路與晶片佈局時平衡週期訊號的方法
US8988106B2 (en) 2012-02-29 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage mode driver with current booster (VMDCB)
US8487654B1 (en) * 2012-02-29 2013-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage mode driver with current booster (VMDCB)
US8816765B2 (en) * 2012-08-14 2014-08-26 Broadcom Corporation Coupled inductor and calibrated complementary low noise amplifiers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137327A (ja) * 1982-02-10 1983-08-15 Toshiba Corp 半導体集積回路
EP0395118A1 (en) * 1984-07-31 1990-10-31 Yamaha Corporation Analog signal delay circuit
EP0390226A1 (en) * 1984-07-31 1990-10-03 Yamaha Corporation Jitter absorption circuit
US4638190A (en) * 1985-05-20 1987-01-20 General Electric Company Digitally controlled wideband phase shifter
US4719369A (en) * 1985-08-14 1988-01-12 Hitachi, Ltd. Output circuit having transistor monitor for matching output impedance to load impedance
DE3676297D1 (de) * 1986-03-12 1991-01-31 Itt Ind Gmbh Deutsche Integrierte isolierschicht-feldeffekttransistor-verzoegerungsleitung fuer digitalsignale.
US5111085A (en) * 1987-04-29 1992-05-05 Ncr Corporation Digitally controlled delay circuit
US5118971A (en) * 1988-06-29 1992-06-02 Texas Instruments Incorporated Adjustable low noise output circuit responsive to environmental conditions
US4899071A (en) * 1988-08-02 1990-02-06 Standard Microsystems Corporation Active delay line circuit
JP3247128B2 (ja) * 1991-10-09 2002-01-15 富士通株式会社 可変遅延回路

Also Published As

Publication number Publication date
US5220216A (en) 1993-06-15
EP0550215A2 (en) 1993-07-07
TW234219B (ko) 1994-11-11
EP0550215A3 (en) 1993-12-01
JPH05268051A (ja) 1993-10-15

Similar Documents

Publication Publication Date Title
KR930017305A (ko) 프로그램 가능한 구동력 특성을 갖춘 씨모스 게이트
KR930017300A (ko) 씨모스 디지탈제어 지연게이트
KR930003555A (ko) 프로그램 가능한 출력 구동회로
KR870006701A (ko) 출력제한 전류비를 제공하는 출력버퍼 및 제어회로
KR940012796A (ko) 링 오실레이터(Ring Oscillator) 및 정전압 발생회로
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR900005455A (ko) 레벨 변환 기능을 갖는 출력버퍼회로
KR880001108A (ko) Cmos 입력회로
KR850003617A (ko) 프로그램어블 리드-온리 메모리장치
KR920000177A (ko) 반도체 집적회로장치
KR890010906A (ko) 스태틱 ram의 출력회로
US4996449A (en) Output circuit having high speed operation and low power dissipation
US5218247A (en) CMIS circuit and its driver
KR910002127A (ko) 전원절환회로
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR860009418A (ko) 반도체 메모리 장치의 디코오더 회로
KR970016535A (ko) 어드레스 디코더
KR960035643A (ko) 반도체 메모리 소자
KR930004176B1 (ko) Cmos rom 데이타 선택회로
KR930006978A (ko) 씨모스 셀프 부스트 회로
KR910002083A (ko) 출력회로
KR850004690A (ko) 펄스 발신 회로
KR0159221B1 (ko) 전류구동 능력이 큰 게이트 드라이버회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid