DE19856690A1 - Ausgangstreiberschaltung und eine solche enthaltendes integriertes Speicherschaltkreisbauelement - Google Patents

Description

Die Erfindung bezieht sich auf eine Ausgangstreiberschaltung und auf ein integriertes Speicherschaltkreisbauelement mit einer Ausgangstreiberschaltung.

Integrierte Schaltkreisbauelemente können spezielle Ausgangs­ treiberschaltungen zur Ansteuerung externer Komponenten ent­ halten, wenn die mit den externen Komponenten verknüpften La­ sten nennenswert sind. Bezugnehmend auf Fig. 1, in der block­ diagrammatisch eine herkömmliche Hauptplatine mit einem Spei­ chermodulfeld gezeigt ist, kann herkömmlicherweise ein inte­ griertes Schaltkreisbauelement außerdem eine Mehrzahl von Speichermodulen 111, 113, 115, 117 enthalten, die elektrisch an einen Datenbus (DATA), einen Befehlsbus (CMD) und eine Chipauswahlsignalleitung (CS) angekoppelt sind. Jedes Spei­ chermodul kann selbst wiederum aus einer Mehrzahl von Spei­ cherbauelementen 101, 103, 105, 107 bestehen. Wie der Fach­ mann versteht, kann eine Erhöhung der Anzahl an Speichermodu­ len auf einer integrierten Schaltkreishauptplatine zu einer unausgeglichenen Belastung der Speichermodule führen. Eine solche unausgeglichene Belastung kann durch unterschiedliche Längen der mit den Modulen verbundenen Signalleitungen verur­ sacht sein und in einem Zeittaktversatz resultieren, der die Hochfrequenzleistungsfähigkeit begrenzt.

Fig. 2 veranschaulicht eine herkömmliche Ausgangstreiber­ schaltung die einen Pull-up-PMOS-Transistor P1 und einen Pull-down-NMOS-Transistor N1 aufweist, die in der gezeigten Weise verschaltet sind. Wie für den Fachmann verständlich, bewirkt das Anlegen von logischen 0-Signalen als DOKP und DOKN an die Gate-Elektroden des Pull-up-PMOS-Transistors P1 und des Pull-down-NMOS-Transistors N1, daß der Ausgang DOUT auf VCC gezogen wird. Analog bewirkt das Anlegen von logi­ schen 1-Signalen als DOKP und DOKN an die Gate-Elektroden des Pull-up-PMOS-Transistors P1 und des Pull-down-NMOS-Transi­ stors N1, daß der Ausgang DOUT auf VSS gezogen wird. Das gleichzeitige Anlegen eines logischen 1-Signals als DOKP an die Gate-Elektrode des Pull-up-PMOS-Transistors P1 und eines logischen O-Signals als DOKN an die Gate-Elektrode des Pull­ down-NMOS-Transistors N1 bewirkt schließlich, daß der Ausgang DOUT in einem Zustand hoher Impedanz schwebt.

Fig. 3 zeigt eine weitere herkömmliche Ausgangstreiberschal­ tung, die einen Pull-up-NMOS-Transistor N2 und einen Pull­ down-NMOS-Transistor N3 enthält, welche wie gezeigt verschal­ tet sind. Wie für den Fachmann verständlich, hat das Anlegen eines logischen 1-Signals als DOKP und eines logischen O- Signals als DOKN zur Folge, daß der Ausgang DOUT auf VCC ge­ zogen wird. Analog bewirkt das Anlegen eines logischen O- Signals als DOKP und eines logischen 1-Signals als DOKN, daß der Ausgang DOUT auf VSS gezogen wird. Schließlich bewirkt das simultane Anlegen logischer O-Signale als DOKP und DOKN, daß der Ausgang DOUT in einem Zustand hoher Impedanz schwebt.

Ungünstigerweise ist die Treiberfähigkeit der Schaltungen der Fig. 2 und 3, die von den Abmessungen der Pull-up- und Pull­ down-Transistoren abhängt, fest und kann typischerweise nicht in Reaktion auf dynamische oder statische Lastschwankungen variiert werden. Trotz dieser herkömmlichen Treiberschaltun­ gen besteht deshalb ein anhaltender Bedarf nach verbesserten Treiberschaltungen, die Lastschwankungen berücksichtigen.

Der Erfindung liegt daher als technisches Problem die Bereit­ stellung einer verbesserten Ausgangstreiberschaltung, die Lastschwankungen berücksichtigt, sowie eines damit ausgerü­ steten integrierten Speicherschaltkreisbauelementes zugrunde.

Die Erfindung löst dieses Problem durch die Bereitstellung einer Ausgangstreiberschaltung mit den Merkmalen des An­ spruchs 1 und eines integrierten Speicherschaltkreisbauele­ mentes mit den Merkmalen des Anspruchs 11. Vorteilhafte Wei­ terbildungen der Erfindung sind in den Unteransprüchen ange­ geben.

Die erfindungsgemäß vorhandenen Steuersignalleitungen und op­ tionalen komplementären Steuersignalleitungen können dazu verwendet werden, die Anzahl von innerhalb des Ausgangstrei­ bers aktiven Treiberschaltungseinheiten in Abhängigkeit von den Lastbedingungen zu steuern. Bei Vorhandensein dreier Pull-up-/Pull-down-Treiberschaltungseinheiten, wie in der Ausgangstreiberschaltung nach Anspruch 6 vorgesehen, kann ei­ ne Pull-up/Pull-down-Treiberschaltungseinheit stets aktiv sein und dadurch ein Grundniveau an Treiberfähigkeit bereit­ stellen.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläu­ terten herkömmlichen Ausführungsbeispiele sind in den Zeich­ nungen dargestellt, in denen zeigen:

Fig. 1 ein Blockdiagramm einer herkömmlichen Hauptplatine mit einem Speichermodulfeld,

Fig. 2 ein Schaltbild einer herkömmlichen Ausgangstreiber­ schaltung,

Fig. 3 ein Schaltbild einer weiteren herkömmlichen Ausgangs­ treiberschaltung,

Fig. 4 ein Blockdiagramm eines erfindungsgemäßen Speicher­ bauelementes,

Fig. 5 ein Schaltbild eines ersten erfindungsgemäßen Ausfüh­ rungsbeispiels eines in Fig. 4 verwendeten program­ mierbaren Ausgangstreibers,

Fig. 6 ein Schaltbild eines zweiten erfindungsgemäßen Aus­ führungsbeispiels des in Fig. 4 verwendeten program­ mierbaren Ausgangstreibers,

Fig. 7 ein Blockdiagramm einer in Fig. 4 verwendeten Steuer­ einheit,

Fig. 8 ein Schaltbild eines Ausführungsbeispiels eines in Fig. 7 verwendeten Steuersignalgenerators und

Fig. 9 ein Zeitsteuerungsdiagramm zur Veranschaulichung der Betriebsweise der Steuereinheit von Fig. 7.

Unter Bezugnahme auf die entsprechenden Zeichnungen werden nachfolgend exemplarisch Ausführungsformen der Erfindung be­ schrieben, wobei gleiche Bezugszeichen jeweils gleichartige Elemente bezeichnen.

Das in Fig. 4 gezeigte, vorteilhafte Speicherbauelement bein­ haltet einen Speicherzellenfeldblock 401, einen Datenausgabe­ puffer 403, einen programmierbaren Ausgangstreiber 405, der an einen Ausgangsanschluß DOUT angeschlossen ist, und eine Ausgangstreibersteuereinheit 407. Der Datenausgabepuffer 403 empfängt Differenzausgabedaten vom Speicherzellenfeldblock 401 über komplementäre Datenbusse DB und DB und erzeugt ein erstes und zweites Ausgangssignal DOKP, DOKN. Der program­ mierbare Ausgangstreiber 405 besitzt eine Treiberfähigkeit, die in Abhängigkeit von einer Mehrzahl von Steuersignalen MRS1/MRS1 bis MRS4/MRS4 und in Abhängigkeit vom ersten und zweiten Ausgangssignal DOKP, DOKN verändert werden kann. Die Ausgabetreibersteuereinheit 407 dient außerdem zur Erzeugung der Mehrzahl von Steuersignalen MRS1/MRS1 bis MRS4/MRS4 in Abhängigkeit von Befehlssignalen CMD und Adressensignalen Al bis A4. Die Befehlssignale beinhalten ein Zeilenadressenab­ tastsignal RAS, ein Spaltenadressenabtastsignal CAS und ein Schreibfreigabesignal WE.

Speziell kann die Treiberfähigkeit des vorteilhaften Aus­ gangstreibers 405 programmiert werden, wenn die Befehlssigna­ le RAS, CAS und WE geeignet aktiviert werden, die Adressen R1 bis R4 angelegt werden und die Mehrzahl von Steuersignalen MRS1/MRS1 bis MRS4/MRS4 erzeugt werden. Diese Steuersignale werden auf jeweils komplementären Pegeln basierend auf den Werten der Adressen A1 bis A4 erzeugt, wie unten mit Bezug­ nahme auf die Fig. 7 und 8 näher beschrieben.

Wenn demgemäß eine Hauptplatine, wie in Fig. 1 veranschau­ licht, eine Mehrzahl von Modulen enthält und jedes Modul eine Mehrzahl von Halbleiterspeicherbauelementen aufweist, kann die Abmessung des Ausgabetreibers für jedes Speicherbauele­ ment selektiv programmiert werden, um unterschiedlichen, mit dem jeweiligen Bauelement und Modul verknüpften Lastbedingun­ gen Rechnung zu tragen. Dadurch kann der Versatz zwischen Si­ gnalen, die von Speicherbauelementen innerhalb von Modulen an verschiedenen Positionen auf einer Hauptplatine erzeugt wer­ den, effektiv verringert werden.

Die Struktur und die Betriebsweise bevorzugter programmierba­ rer Realisierungen der Ausgangstreiberschaltung 405 werden nun unter Bezugnahme auf die Fig. 5 und 6 beschrieben. Spezi­ ell zeigt Fig. 5 eine erste Realisierung der programmierbaren Ausgangstreiberschaltung 405 mit vier Ausgangstreibereinhei­ ten 501, 503, 505, 507 zur Ansteuerung eines Ausgangsan­ schlusses DOUT in Abhängigkeit vom ersten und zweiten Aus­ gangssignal DOKP, DOKN. Jede der Ausgangstreibereinheiten 501, 503, 505, 507 wird unabhängig durch zugehörige Steuersi­ gnale MRS1/MRS1 bis MRS4/MRS4 gesteuert. Die Anzahl an pro­ grammierbaren Ausgangstreibereinheiten kann abhängig vom An­ wendungsfall eingestellt werden. Jede der Ausgangstreiberein­ heiten 501, 503, 505, 507 enthält erstens PMOS- Schalttransistoren 501a, 503a, 505a, 507a, von denen jeder eine Source-Elektrode, an die eine Versorgungsspannung VCC angelegt wird, und eine Gate-Elektrode aufweist, an die ein jeweils zugehöriges invertiertes Steuersignal von den Signa­ len MRS1 bis MRS4 angelegt wird, zweitens Pull-up-PMOS- Transistoren 501b, 503b, 505b, 507b, von denen jeder eine mit einer jeweiligen Drain-Elektrode eines der PMOS- Schalttransistoren verbundene Source-Elektrode, eine Gate- Elektrode, an welche das erste Ausgangssignal DOKP angelegt wird, und eine mit dem Anschluß DOUT verbundene Drain- Elektrode aufweist, drittens Pull-down-NMOS-Transistoren 501c, 503c, 505c, 507c, von denen jeder eine mit dem Anschluß DOUT verbundene Drain-Elektrode und eine Gate-Elektrode auf­ weist, an welche das zweite Ausgangssignal DOKN angelegt wird, und viertens NMOS-Schalttransistoren 501d, 503d, 505d, 507d, von denen jeder eine mit einer Source-Elektrode eines jeweiligen Pull-down-NMOS-Transistors verbundene Drain- Elektrode, eine Gate-Elektrode, an die ein jeweils zugehöri­ ges Steuersignal MRS1 bis MRS4 angelegt wird, und eine Sour­ ce-Elektrode aufweist, an die eine Massespannung VSS angelegt wird.

Auf der Basis dieser Konfiguration von Treibereinheiten kann die effektive Abmessung des Ausgangstreibers 405 dadurch ge­ steuert werden, daß selektiv die PMOS-Schalttransistoren 501a, 503a, 505a, 507a, die durch die invertierten Steuersi­ gnale MRS1 bis MRS4 gesteuert werden, leitend oder sperrend geschaltet werden und die entsprechenden NMOS-Schalt­ transistoren 501d, 503d, 505d, 507d, die durch die Steuersi­ gnale MRS1 bis MRS4 gesteuert werden, leitend oder sperrend geschaltet werden. Wenn beispielsweise die Steuersignale MRS1 bis MRS4 auf die Pegelfolge 1,1,1,1 gesetzt werden, werden die PMOS-Schalttransistoren 501a, 503a, 505a, 507a und die NMOS-Schalttransistoren 501d, 503d, 505d, 507d der Ausgang­ streibereinheiten 501, 503, 505, 507 sämtlich leitend ge­ schaltet. Dies bedeutet, daß die Treibereinheiten 501, 503, 505, 507 alle parallel den Ausgangsanschluß DOUT in Abhängig­ keit vom ersten und zweiten Ausgangssignal DOKP, DOKN ansteu­ ern. Wenn hingegen die Steuersignale MRS1 bis MRS4 auf die Pegelfolge 0,0,0,1 gesetzt werden, werden die PMOS-Schalt­ transistoren 501a, 503a, 505a und die NMOS-Schalttransistoren 501d, 503d, 505d der Ausgangstreibereinheiten 501, 503, 505 sperrend geschaltet, und der PMOS-Schalttransistor 507a sowie der NMOS-Schalttransistor 507d der Ausgangstreibereinheit 507 werden leitend geschaltet. Dementsprechend steuert nur eine einzige Treibereinheit 507 den Ausgangsanschluß DOUT in Ab­ hängigkeit vom ersten und zweiten Ausgangssignal DOKP, DOKN an. Schließlich wird keine Ausgangstreiberfähigkeit bereitge­ stellt, wenn die Steuersignale MRS1 bis MRS4 auf die Pegel­ folge 0,0,0,0 gesetzt werden.

Um dieser Beschränkung des Treibers von Fig. 5, wenn die Steuersignale MRS1 bis MRS4 auf die Pegelfolge 0,0,0,0 ge­ setzt sind, zu begegnen, kann eine zusätzliche Treibereinheit hinzugefügt werden, die nicht von diesen Steuersignalen ab­ hängt. Eine solche programmierbare Ausgangstreiberschaltung 405 ist in Fig. 6 gezeigt und enthält eine zusätzliche Trei­ bereinheit 609, die auf das erste und zweite Ausgangssignal DOKP, DOKN anspricht und eine Ausgangstreiberfähigkeit auch dann bereitstellt, wenn die Steuersignale MRS1 bis MRS4 alle auf 0-Pegel liegen.

Speziell weist die programmierbare Ausgangstreiberschaltung 405 als ein zweites erfindungsgemäßes Ausführungsbeispiel fünf Ausgangstreibereinheiten 601, 603, 605, 607, 609 zur An­ steuerung eines Ausgangsanschlusses DOUT in Abhängigkeit vom ersten und zweiten Ausgangssignal DOKP, DOKN auf. Jede der Ausgangstreibereinheiten 601, 603, 605, 607 wird unabhängig durch entsprechende Steuersignale MRS1/MRS1 bis MRS4/MRS4 gesteuert. Jede der Ausgangstreibereinheiten 601, 603, 605, 607 enthält erstens PMOS-Schalttransistoren 601a, 603a, 605a, 607a, von denen jeder eine Source-Elektrode, an die eine Ver­ sorgungsspannung VCC angelegt wird, und eine Gate-Elektrode aufweist, an die ein jeweils zugehöriges invertiertes Steuer­ signal MRS1/MRS1 bis MRS4/MRS4 angelegt wird, zweitens Pull­ up-PMOS-Transistoren 601b, 603b, 605b, 607b, von denen jeder eine mit einer jeweiligen Drain-Elektrode eines PMOS-Schalt­ transistors verbundene Source-Elektrode, eine Gate-Elektrode, an die das erste Ausgangssignal DOKP angelegt wird, und eine mit dem Anschluß DOUT verbundene Drain-Elektrode aufweist, drittens Pull-down-NMOS-Transistoren 601c, 603c, 605c, 607c, von denen jeder eine mit dem Anschluß DOUT verbundene Drain- Elektrode und eine Gate-Elektrode aufweist, an die das zweite Ausgangssignal DOKN angelegt wird, und viertens NMOS- Schalttransistoren 601d, 603d, 605d, 607d, von denen jeder eine mit einer Source-Elektrode eines jeweiligen Pull-down- NMOS-Transistors verbundene Drain-Elektrode, eine Gate- Elektrode, an die ein jeweils zugehöriges Steuersignal MRS1 bis MRS4 angelegt wird, und eine Source-Elektrode aufweist, an die eine Massespannung VSS angelegt wird. Auf der Basis dieser Konfiguration von Treibereinheiten kann die effektive Abmessung des Ausgangstreibers 405 dadurch gesteuert werden, daß die PMOS-Schalttransistoren 601a, 603a, 605a, 607a, die durch die invertierten Steuersignale MRS1 bis MRS4 gesteuert werden, selektiv leitend oder sperrend geschaltet werden und die entsprechenden NMOS-Schalttransistoren 601d, 603d, 605d, 607d, die durch die Steuersignale MRS1 bis MRS4 gesteuert werden, selektiv leitend oder sperrend geschaltet werden. Wenn beispielsweise die Steuersignale MRS1 bis MRS4 auf die Pegelfolge 1,1,1,1 gesetzt werden, werden die PMOS- Schalttransistoren 601a, 603a, 605a, 607a und die NMOS- Schalttransistoren 601d, 603d, 605d, 607d der Ausgangstrei­ bereinheiten 601, 603, 605, 607 sämtlich leitend geschaltet. Dies bedeutet, daß alle Treibereinheiten 601, 603, 605, 607, 609 parallel den Ausgangsanschluß DOUT in Abhängigkeit vom ersten und zweiten Ausgangssignal DOKP, DOKN ansteuern. Wenn hingegen die Steuersignale MRS1 bis MRS4 auf die Pegelfolge 0,0,0,1 gesetzt werden, sind die PMOS-Schalttransistoren 601, 603a, 605a und die NMOS-Schalttransistoren 601d, 603d, 605d der Ausgangstreibereinheiten 601, 603, 605 sperrend geschal­ tet, während der PMOS-Schalttransistor 607a und der NMOS- Schalttransistor 607d der Ausgangstreibereinheit 607 leitend geschaltet werden. Dementsprechend steuern nur die Trei­ bereinheiten 607 und 609 den Ausgangsanschluß DOUT in Abhän­ gigkeit vom ersten und zweiten Ausgangssignal DOKP, DOKN an. Alternative Ausführungsformen der oben beschriebenen Treiber­ schaltung 405 können ebenso vorgesehen sein. Beispielsweise können NMOS-Transistoren statt der PMOS-Transistoren 601b, 603b, 605b, 607b und 609a von Fig. 6 eingesetzt werden. Au­ ßerdem brauchen die invertierten Steuersignale MRS1 bis MRS4 nicht erzeugt zu werden, wenn die PMOS-Transistoren 601a, 603a, 605a, 607a von Fig. 6 durch NMOS-Transistoren ersetzt sind.

Nunmehr bezugnehmend auf die Fig. 7 und 9 beinhaltet dort die Ausgangstreibersteuereinheit 407 von Fig. 4 eine Modusregi­ ster-Setzsteuereinheit 701, einen Steuersignalgenerator 703 und einen Adreßpuffer 705. Die Modusregister-Setz­ steuereinheit 701 empfängt ein Taktsignal CLK und erzeugt ein Modussteuersignal ΦMRS in Abhängigkeit von Befehlssignalen. Diese Befehlssignale umfassen ein Zeilenadressenabtastsignal RAS, ein Spaltenadressenabtastsignal CAS und ein Schreib­ freigabesignal WE. Das Modussteuersignal ΦMRS wird akti­ viert, wenn die Befehlssignale zum Zeitpunkt von Übergängen des Taktsignals CLK vom 0-Pegel zum 1-Pegel geeignet akti­ viert werden. Der Steuersignalgenerator 703 erzeugt die Steu­ ersignale MRS1 bis MRS4 und die invertierten Steuersignale MRS1 bis MRS4 in Abhängigkeit vom Modussteuersignal ΦMRS und von gepufferten Adressensignalen ADD1 bis ADD4. Wie für den Fachmann verständlich, puffert der Adresspuffer 705 die ange­ legten externen Adressen Al bis A4.

Bezugnehmend auf die Fig. 8 und 9 ist zu erkennen, daß der Steuersignalgenerator 703 von Fig. 7 NAND-Gatter 803a bis 803d sowie Inverter 803e bis 803l enthalten kann und jedes Bit der Adressen ADD1 bis ADD4 als die Steuersignale MRS1 bis MRS4 reproduziert, wenn das Modussteuersignal ΦMRS aktiv ist. Immer wenn das Modussteuersignal inaktiv ist, d. h. auf logischem 0-Pegel liegt, werden die Steuersignale MRS1 bis MRS4 auf logischen 0-Pegel gesetzt, und die invertierten Steuersignale MRS1 bis MRS4 werden auf logischen 1-Pegel ge­ setzt, was die Ausgangstreiberschaltung 405 abschaltet.

Claims (15)

1. Ausgangstreiberschaltung mit folgenden Elementen:

• - einer ersten und zweiten Steuersignalleitung,
• - einer ersten Pull-up/Pull-down-Treiberschaltungseinheit mit einem ersten und zweiten Dateneingang, einem an die erste Steuersignalleitung elektrisch angekoppelten ersten Steuer­ eingang, einem zweiten Steuereingang und einem Ausgang und
• - einer zweiten Pull-up/Pull-down-Treiberschaltungseinheit mit einem ersten und zweiten Dateneingang, die mit dem ersten bzw. zweiten Dateneingang der ersten Pull-up/Pull-down- Treiberschaltungseinheit elektrisch verbunden sind, einem elektrisch an die zweite Steuersignalleitung angekoppelten ersten Steuereingang, einem zweiten Steuereingang und einem elektrisch an den Ausgang der ersten Pull-up/Pull-down- Treiberschaltungseinheit gekoppelten Ausgang.

2. Ausgangstreiberschaltung nach Anspruch 1, weiter ge­ kennzeichnet durch eine erste und eine zweite komplementäre Steuersignalleitung, wobei der zweite Steuereingang der er­ sten Pull-up/Pull-down-Treiberschaltungseinheit elektrisch an die erste komplementäre Steuersignalleitung angekoppelt ist und der zweite Steuereingang der zweiten Pull-up/Pull-down- Treiberschaltungseinheit elektrisch an die zweite komplemen­ täre Steuersignalleitung angekoppelt ist.

3. Ausgangstreiberschaltung nach Anspruch 1 oder 2, wei­ ter dadurch gekennzeichnet, daß die erste und die zweite Pull-up/Pull-down-Treiberschaltungseinheit jeweils einen er­ sten und zweiten PMOS-Transistor sowie einen ersten und zwei­ ten NMOS-Transistor aufweisen.

4. Ausgangstreiberschaltung nach Anspruch 3, weiter da­ durch gekennzeichnet, daß der erste und der zweite NMOS- Transistor der ersten Pull-up/Pull-down-Treiberschaltungs­ einheit jeweilige Gate-Elektroden aufweisen, die dem ersten Dateneingang bzw. dem ersten Steuereingang entsprechen, und daß der erste und der zweite PMOS-Transistor der ersten Pull­ up/Pull-down-Treiberschaltungseinheit jeweilige Gate-Elektro­ den aufweisen, die dem zweiten Dateneingang bzw. dem zweiten Steuereingang entsprechen.

5. Ausgangstreiberschaltung nach Anspruch 1 oder 2, wei­ ter dadurch gekennzeichnet, daß die erste Pull-up/Pull-down- Treiberschaltungseinheit vier MOS-Transistoren desselben Typs aufweist, die elektrisch zwischen eine erste und eine zweite Versorgungssignalleitung in Reihe geschaltet sind.

6. Ausgangstreiberschaltung nach Anspruch 4 oder 5, wei­ ter gekennzeichnet durch eine dritte Pull-up/Pull-down- Treiberschaltungseinheit mit einem ersten und einem zweiten Dateneingang, die elektrisch mit dem ersten bzw. dem zweiten Dateneingang der ersten Pull-up/Pull-down-Treiberschaltungs­ einheit verbunden sind.

7. Ausgangstreiberschaltung nach Anspruch 6, weiter da­ durch gekennzeichnet, daß die Ausgänge der ersten, der zwei­ ten und der dritten Pull-up/Pull-down-Treiberschaltungs­ einheiten elektrisch miteinander verbunden sind und die drit­ te Pull-up/Pull-down-Treiberschaltungseinheit nur ein einzi­ ges Paar von MOS-Transistoren aufweist.

8. Ausgangstreiberschaltung nach Anspruch 7, weiter ge­ kennzeichnet durch auf eine Mehrzahl von Befehlssignalen und ein Adressensignal ansprechenden Mitteln zur Erzeugung eines ersten Paares komplementärer Steuersignale auf der ersten Steuersignalleitung und der ersten komplementären Steuer­ signalleitung sowie eines zweiten Paares von komplementären Steuersignalen auf der zweiten Steuersignalleitung und der zweiten komplementären Steuersignalleitung, wobei die dritte Pull-up/Pull-down-Treiberschaltungseinheit nicht auf diese Steuersignalerzeugungsmittel anspricht.

9. Ausgangstreiberschaltung nach Anspruch 8, weiter da­ durch gekennzeichnet, daß die Befehlssignale ein Zeilenadres­ senabtastsignal, ein Spaltenadressenabtastsignal und Schreib­ freigabesignal umfassen.

10. Ausgangstreiberschaltung nach Anspruch 8 oder 9, wei­ ter gekennzeichnet durch ein elektrisch an ein Paar von dif­ ferentiellen Datenleitungen angekoppeltes Speicherfeld sowie einen Datenpuffer mit einem ersten und zweiten Eingang, die elektrisch an ein Paar differentieller Datenleitungen ange­ schlossen sind, und mit einem ersten und zweiten Ausgang, die elektrisch an den ersten und zweiten Dateneingang der ersten Pull-up/Pull-down-Treiberschaltungseinheit angekoppelt sind.

11. Integriertes Speicherschaltkreisbauelement mit fol­ genden Elementen:

• - einem elektrisch an ein Paar differentieller Datenleitun­ gen angeschlossenen Speicherzellenfeld,
• - einem Ausgangspuffer mit einem ersten und zweiten Eingang, die elektrisch an das Paar differentieller Datenleitungen an­ gekoppelt sind,
• - einer Mehrzahl von Paaren differentieller Steuersignallei­ tungen und
• - einer programmierbaren Ausgangstreiberschaltung, insbeson­ dere nach einem der Ansprüche 1 bis 10, mit einem ersten und zweiten Dateneingang, die elektrisch an wenigstens einen Aus­ gang des Ausgangspuffers angekoppelt sind, und eine Mehrzahl von Paaren differentieller Steuereingänge, die elektrisch mit einer Mehrzahl von Paaren differentieller Steuersignalleitun­ gen verbunden sind.

12. Integriertes Speicherschaltkreisbauelement nach An­ spruch 11, weiter dadurch gekennzeichnet, daß die program­ mierbare Ausgangstreiberschaltung eine erste, zweite und dritte Pull-up/Pull-down-Treiberschaltungseinheit aufweist, deren Ausgänge elektrisch miteinander verbunden sind.

13. Integriertes Speicherschaltkreisbauelement nach An­ spruch 12, weiter dadurch gekennzeichnet, daß jede der er­ sten, zweiten und dritten Pull-up/Pull-down-Treiberschal­ tungseinheit ein Paar von elektrisch an den ersten und zwei­ ten Dateneingang angeschlossenen Eingängen aufweist.

14. Integriertes Speicherschaltkreisbauelement nach An­ spruch 12 oder 13, weiter dadurch gekennzeichnet, daß jede der ersten, zweiten und dritten Pull-up/Pull-down- Treiberschaltungseinheiten ein Paar von PMOS-Transistoren und ein Paar von NMOS-Transistoren aufweist.

15. Integriertes Speicherschaltkreisbauelement nach An­ spruch 14, weiter dadurch gekennzeichnet, daß einer der NMOS- Transistoren in der ersten Pull-up/Pull-down-Treiberschal­ tungseinheit eine elektrisch an eine von einem ersten Paar differentieller Steuersignalleitungen elektrisch angeschlos­ sene Gate-Elektrode aufweist und einer der PMOS-Transistoren in der ersten Pull-up/Pull-down-Treiberschaltungseinheit eine elektrisch an die andere von dem ersten Paar differentieller Steuersignalleitungen angeschlossene Gate-Elektrode aufweist.