KR930017202A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR930017202A
KR930017202A KR1019930000436A KR930000436A KR930017202A KR 930017202 A KR930017202 A KR 930017202A KR 1019930000436 A KR1019930000436 A KR 1019930000436A KR 930000436 A KR930000436 A KR 930000436A KR 930017202 A KR930017202 A KR 930017202A
Authority
KR
South Korea
Prior art keywords
impurity
layer
capacitor
impurity region
region
Prior art date
Application number
KR1019930000436A
Other languages
English (en)
Other versions
KR970004838B1 (ko
Inventor
도시하루 가다야마
Original Assignee
시키 모리야
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시키 모리야, 미쓰비시덴키 가부시키가이샤 filed Critical 시키 모리야
Publication of KR930017202A publication Critical patent/KR930017202A/ko
Application granted granted Critical
Publication of KR970004838B1 publication Critical patent/KR970004838B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

콘덴서하부전극과, 이에 접속된 제1불순물영역과, 콘덴서하부전극내에 함유된 불순물의 열확산에 의하여 형성된 제3불순물영역으로 구성된 스택형콘덴서를 갖춘 DRAM이 개시되어 있으며 이는 이어지는 열처리시 게이트전극측의 제3불순물영역의 단부가 게이트전극의 제1불순물영역의 단부로 부터 비어져나오는 것을 효과적으로 방지할수 있는 것이다.
이 DRAMA은 콘덴서하부전극(9)보다도 낮은 불순물농도를 가진 에티타키셜실리콘층(8) 또는 다결정실리콘층(28)이 콘덴서하부전극(9)과 제1불순물영역(3b)사이에 개재 되므로 콘덴서하부전극(9) 내의 불순물의 열확산은 종래의 경우에 비하여 저감된다.
이결과 게이트전극측에 열확산에 의하여 형성되는 제3불순물영역의 단부가 게이트전극측의 제1불순물영역의 단부로부터 비어져 나오지 않으며, 실효게이트길이가 단축되지 않는다.
그러므로 쇼트채널효과 및 펀치루스현상을 효과적으로 방지할수 있는 것이다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는∼제12도는 제1도의 제1실시예에 의한 DRAM의 제조방법의 각 공정을 표시하는 단면도.

Claims (31)

  1. 주표면이 있는 제1도전형의 반도체기판(1)(21)과, 상기 반도체기판의 주표면상에 간격을 띄워서 개재된 채널영역(16)(36)양측에 형성된 제2도전층의 제1 및 제2의 불순물영역(3a)(23a)(3b)(23b)과, 상기 제1불순물영역내에 형성된 제2도전층의제3불순물영역(4)(24)과, 상기 채널영역상에 형성된 게이트절연막(5)(25)을 개재시켜서 형성된 게이트전극(6)(26)과, 상기 제1 및 제3의 불순물영역상에 형성된 소정의 불순물을 함유하는 제1도전층(8)(28)과, 상기 제1도전층상에 형성된 소정의 불순물을 함유하는 제2도전층(9)(29)으로 구성되고, 상기 제1도전층의 불순물 농도가 상기 제2도전층보다도 낮은 반도체장치.
  2. 제1항에 있어서, 상기 제2도전층은 콘덴서하부전극을 형성하는 반도체장치.
  3. 제1항에 있어서, 상기 제1도전층은 실리콘을 포함하는 반도체장치.
  4. 제3항에 있어서, 상기 제1도전층은 에피타키셜 성장 실리콘층(8)을 포함하는 반도체장치.
  5. 제3항에 있어서, 상기 제1도전층은 다결정실리콘층(28)을 포함하는 반도체장치.
  6. 제2항에 있어서, 상기 콘덴서하부전극(9)상에는 콘덴서절연막(10)을 개재시켜서 콘덴서상부전극(11)이 형성되고, 비트선(13)이 상기 제2불순물영역(3a)에 접속되어 있으며, 상기 비트선은 제1층간절연막(12)을 개재시켜서 상기 콘덴서상부전극상에 뻗도록 형성되어 있는 반도체장치.
  7. 제6항에 있어서, 상기 비트선상에는 제2층간절연막(14)을 개재시켜서 배선층(15)이 형성되어 있는 반도체장치.
  8. 제2항에 있어서, 상기 콘덴서하부전극(72)(92)상에는 콘덴서절연막(73)(93)을 개재시켜서 콘덴서상부전극(74)(94)이 형성되고, 비트선(68)(88)이 상기 제2불순물영역(63a)(83a)에 접속되며, 상기 비트선은 제1층간절연막(69)(89)을 개재시켜서상기 콘덴서하부전극 아래로 뻗도록 형성된 반도체장치.
  9. 제8항에 있어서, 상기 콘덴서상부전극(74)(94)상에는 제2층간절연막(75)(95)을 개재시켜서 배선층(76)(96)이 형성되어 있는 반도체장치.
  10. 주표면과 이 주표면의 소정영역에 요부(41a)(101a)가 있는 제1도전형의 반도체기판(41)(101)과, 상기 반도체기판의 주표면상의 소정영역에 형성된 제2도전형의 제1불순물영역(43a)(103a)과, 상기 제1불순물영역으로부터 소정간격으로 채널영역(57)(117)이 개재되도록 상기 반도체기판의 요부표면을 따라 형성된 제2도전형의 제2의 불순물영역(43b)(44)(104)와, 상기 채널영역상에 게이트절연막(46)(106)을 개재시켜서 형성된 게이트전극(47)(107)과, 상기 요부측벽의 상기 제2불순물영역상에 형성된 측벽절연층(49)(111)과, 상기 요부의 저부에서 상기 제2불순물영역에 접속되고 상기 측벽절연막층을 따라뻗어있는 도전층(40)(112)으로 구성되어 있는 반도체장치.
  11. 제10항에 있어서, 상기 도전층을 콘덴서하부전극을 형성하는 반도체장치.
  12. 제11항에 있어서, 상기 콘덴서하부전극(50)상에는 콘덴서절연막(51)을 개재시켜서 콘덴서상부전극(52)이 형성되고, 비트선(54)이 상기 제2불순물영역에 접속되어 있으며, 상기 비트선은 제1층간절연층(53)을 개재시켜서 상기 콘덴서상부전극에뻗도록 형성되어 있는 반도체장치.
  13. 제12항에 있어서, 상기 비트선상에는 제2층간절연층(55)을 개재시켜서 배선층(56)이 형성되어 있는 반도체장치.
  14. 제11항에 있어서, 상기 콘덴서하부전극(112)상에는 콘덴서절연막(113)을 개재시켜서 콘덴서상부전극(114)이 형성되고, 비트선(109)이 상기 제2불순물영역(103a)에 접속되어 있으며, 상기 비트선은 제1층간절연층(110)을 개재시켜서 상기 콘덴서하부전극 아래로 뻗도록 형성되어 있는 반도체장치.
  15. 제14항에 있어서, 상기 콘덴서상부전극(114)상에는 제2층간절연막(115)을 개재시켜서 배선층(116)이 형성되어 있는 반도체장치.
  16. 주표면과 이 주표면의 소정영역에 요부(41a)(101a)가 있는 제1도전층의 반도체기판(41)(101)과, 상기 반도체기판의 주표면상의 소정영역에 형성된 제2도전층의 제1불순물영역(43a)(103a)과, 채널영역(57)(117)이 개재되도록 상기 제1불순물영역으로부터 소정간격을 띄워서 상기 반도체기판의 요부표면을 따라 형성된 제2도전형의 제2불순물영역(44)(104)과, 상기반도체기판의 요부저면의 상기 제2불순물영역에 중첩되도록 형성된 제2도전형의 제3불순물영역(45)(105)과, 상기 채널영역상에 게이트절연막(46)(106)을 개재시켜서 형성된 게이트전극(47)(107)과, 상기 채널영역상에 게이트절연막(46)(106)을 개재시켜서 형성된 게이트전극(47)(107)과, 상기 요부측벽의 상기 제2불순물영역상에 형성된 측벽확산감속막(49)(111)과, 상기 측벽확산감속막을 따라서 뻗어있고 상기 요부의 저부에서 상기 제2 및 제3의 불순물영역과 접속되는 소정의 불순물을 포함하는 도전층(50)(112)으로 구성되는 반도체장치.
  17. 제11항에 있어서, 상기 도전층은 콘덴서하부전극을 형성하는 반도체장치.
  18. 제1도전층의 반도체기판(1)(21)의 주표면상에 게이트절연막(5)(25)을 개재시켜서 게이트전극(6)(26)을 형성하는 공정과,불순물주입에 의하여 제2도전형의 제1 및 제2의 불순물영역(3a)(23a)(3b)(32b)을 형성하는 공정과, 상기 제1불순물영역(3b)(23b)상에 개구(7b)(27b)가 있는 절연층(7)(27)을 형성하는 공정과, 상기 개구내의 제1불순물영역상에 제1도전층(8)(28)을 형성하는 공정과, 상기 제1도전층상의 상기 제1도전층보다도 높은 불순물농도를 가진 제2도전층(9)(29)을 형성하는 공정과, 상기 콘덴서하부전극층에 함유된 불순물을 상기 제1도전층을 통하여 상기 반도체기판쪽으로 열확산시켜서제2도전층의 제3불순물영역(4)(24)을 형성하는 공정으로 구성되는 반도체장치의 제조방법.
  19. 제18항에 있어서, 상기 제2도전층을 콘덴서하부전극으로 형성하는 반도체장치의 제조방법.
  20. 제18항에 있어서, 상기 제1도전층을 형성하는 공정은 1×1015/㎤의 불순물농도와 2㎛의 두께를 가진 제1도전형(8)(28)을형성하는 공정을 포함하는 반도체장치의 제조방법.
  21. 제21항에 있어서, 상기 제1도전층(8)은 상기 제1불순물영역이 형성되는 상기 반도체기판의 주표면상에 에피타키셜 성장에 의하여형성되는 에피타키셜 실리콘층을 포함하는 반도체장치의 제조방법.
  22. 제21항에 있어서, 상기 에피타키셜 실리콘층은 700℃에서 수 10분간 성장되는 반도체장치의 제조방법.
  23. 제18항에 있어서, 상기 제1도전층은 다결정실리콘층(28)을 포함하는 반도체장치의 제조방법.
  24. 제23항에 있어서, 상기 다결정실리콘층은 상기 제1불순물영역과 제2도전층상에 상기 다결정실리콘막층을 형성후 패턴닝에의하여 형성되는 반도체장치의 제조방법.
  25. 제1도전형의 반도체기판(41)(101)의 주표면상에 게이트절연막(46)(106)을 개재시켜서 게이트전극(47)(107)을 형성하는 공정과, 불순물주입에 의하여 제2도전형의 제1불순물영역(43a)(103a)을 형성하는 공정과, 상기 반도체기판의 주표면상의 상기 제1불순물영역으로부터 간격을 띄워서 요부(41a)(101a)을 형성하는 공정과, 상기 요부의 주표면에 따라 제2도전형의제2불순물영역(44)(104)을 형성하는 공정과, 상기 요부의 측벽에 측벽절연막(49)(111)을 형성하는 공정과, 상기 측벽절연막에 따라 뻗어있고 상기 요부의 저부에 전기적으로 접속되는 도전층(50)(112)을 형성하는 공정으로 구성되는 반도체장치의 제조방법.
  26. 제1도전형의 반도체기판(41)(101)의 주표면상에 게이트절연막(46)(106)을 개재시켜서 게이트전극(47)(107)을 형성하는 공정과, 불순물주입에 의하여 제2도전형의 제1불순물영역(43a)(103a)을 형성하는 공정과, 상기 반도체기판의 주표면상에 상기 불순물영역으로부터 간격을 띄워서 요부(41a)(101a)를 형성하는 공정과, 상기 요부의 주표면을 따라 제2도전형의 제2불순물영역(44)(104)을 형성하는 공정과, 상기 요부의 측벽부에 측벽확산감속층(49)(111)을 형성하는 공정과, 상기 요부의 저부에 전기적으로 접속되고 상기 측벽확산감속층을 따라 뻗어있는 소정의 불순물이 함유된 도전층(50)(112)을 형성하는 공정과, 상기 도전층에 함유된 불순물을 상기 요부의 저부로 열확산시켜서 제3불순물영역(45)(105)을 형성하는 공정으로 구성된 반도체장치의 제조방법.
  27. 제26항에 있어서, 상기 요부의 저부는 상기 제3불순물영역이 상기 제1 및 제2의 불순물영역간에 채널영역보다도 깊게 형성되는 깊이에 위치하는 반도체장치의 제조방법.
  28. 주표면이 있는 제1도전형의 반도체기판(1)(21)과, 채널영역을 개재하도록 상기 반도체기판의 주표면상에 간격을 띄워서형성된 제2도전형의 제1 및 제2의 불순물영역(3a)(23a)(3b)(23b)과, 상기 제1불순물영역에 중첩되도록 형성된 제2도전형의 제3불순물영역(4)(24)과, 상기 채널영역상에 게이트절연막을 개재시켜서 형성된 게이트전극(6)(26)과, 상기 게이트전극을 피복하도록 형성하고 상기 제1 및 제2의 불순물영역상에 각각 제1 및 제2의 개구가 있는 제1절연막(7)(27)과, 상기제1개구내의 제1 및 제3의 불순물영역에 전기적으로 접속되고 불순물을 함유하는 도전층(8)(28)과, 상기 도전층상의 상기제1절연막을 따라 뻗어있고 불순물이 함유된 콘덴서하부전극(9)(29)과 이 상부에 콘덴서절연막(10)(30)을 개재시켜서 형성된 콘덴서상부전극(11)(31)으로 형성된 콘덴서와, 상기 콘덴서상부전극을 피복하도록 형성되고 상기 제2개구상에 제3개구가 있는 제2절연(12)(32)과, 상기 제2 및 제3의 개구내의 상기 제2불순물영역에 전기적으로 접속되고 상기 제2절연층을따라 뻗도록 형성된 비트선(13)(33)과, 상기 비트선상에 형성된 제3절연층(14)(34)과, 상기 절연층상에 형성된 배선층으로 구성되고, 상기 도전층의 불순물농도는 상기 콘덴서하부전극보다도 낮은 반도체장치.
  29. 주표면과 이 주표면상의 소정영역에 요부(41a)가 있는 제1도전형의 반도체기판(41)과, 상기 반도체기판의 주표면상의 소정영역에 형성된 제2도전형의 제1불순물영역(43a) 과 채널영역이 개재되도록 상기 불순물영역으로부터 소정간격을 띄워서반도체기판의 상기 요부표면을 따라 형성된 제2도전형의 제2불순물영역(44)과, 상기 반도체기판의 요부저면에서 상기 제2불순물영역에 중첩되도록 형성된 제2도전형의 제3불순물영역(45)과, 상기 채널영역상에 게이트절연막(46)을 개재시켜서형성된 게이트전극(47)과, 상기 게이트전극을 피복하고 상기 제1불순물영역 및 요부에 각각 제1개구(48a) 및 제2개구(48b)가 있도록 형성된 제1절연층(48), 상기 제2불순물영역상의 상기 요부의 측벽과 상기 제2개구(48b)면에 형성된 측벽절연막(49)과, 상기 요부의 저부의 상기 제2 및 제3의 불순물영역에 접속되고 상기 측벽절연막과 제3절연층을 따라 뻗도록 형성된 콘덴서하부전극(50)과 그 상부에 콘덴서절연막(51)을 개재시켜서 형성된 콘덴서상부전극(52)으로 구성된 콘덴서와, 상기 콘덴서상부전극을 피복하도록 형성되고 상기 제1개구(48a)상에 제3개구(53a)가 있는 제2절연층(53)과, 상기 제1개구(48a)와 제3개구(53a)내의 상기 제2불순물영역에 전기적으로 접속되고 상기 제2절연층에 따라 뻗도록 형성된 비트선(54)과, 상기 비트선상에 형성된 제3절연층(55)과, 상기 제3절연층상에 형성된 배선층(56)으로 구성되는 반도체장치.
  30. 주표면이 있는 제1도전형의 반도체기판(61)(81)과, 상기 반도체기판의 주표면상에 채널영역(77)(97)이 개재되도록 소정간격을 띄워서 형성된 제2도전형의 제1 및 제2의 불순물영역(63a)(83a)(63b)(83b)과, 상기 제1불순물영역이 중첩되도록 형성된 제2도전형의 제3불순물영역(64)(84)과, 상기 채널영역상에 게이트절연막(65)(85)을 개재시켜서 형성된 게이트전극(66)(86)과, 상기 게이트전극을 피복하도록 형성되고 상기 제1 및 제2의 불순물영역에 각각 제1(67b)(87b) 및 제2(67a)(87a)의 개구가 있는 제1절연층(67)(87)과, 상기 제2개구(67a)(87b)및 제2(67a)(87a)의 개구가 있는 제1절연층(67)(87)과, 상기 제2개구(67a)(87a)내의 상기 제2불순물영역(63a)(83a)에 전기적으로 접속되고 상기 제1절연층(67)(87)에 따라 뻗도록 형성된 비트선(68)(88)과, 상기 비트선상에 형성되고 상기 제1개구(67b)(87b)상의 제3개구(69a)(89a)가 있는 측벽절연막(69)(89)과, 상기 제1개구(67b)(87b) 및 제3개구(69a)(89a)면상에소정 두께로 형성된 측벽절연막(70)(90)과, 상기 측벽절연막에 의하여 포위된 영역내의 상기 제1불순물영역과, 제3불순물영역에 접속되고 불순물이 함유된 도전층(71)(91)과, 상기 도전층상의 상기 측벽절연막과 제2절연층을 따라 뻗도록 형성된 콘덴서하부전극(72)(92)과 그 상부에 콘덴서절연층(73)(93)을 개재시켜서 형성된 콘덴서상부전극(74)(94)으로 구성된콘덴서와, 상기 콘덴서 상부전극상에 형성된 제3절연층(75)(95)과, 상기 제3절연층상에 형성된 배선층(76)(96)으로 구성되고, 상기 도전층의 불순물농도가 상기 콘덴서 하부전극보다도 낮은 반도체장치.
  31. 주표면과 이 주표면상의 소정영역에 요부(102a)가 있는 제1도전형의 반도체기판(41)과, 상기 반도체기판의 주표면상의 소정영역에 형성된 제2도전형의 제1불순물영역(103a)과, 상기 제1불순물영역으로부터 채널영역(117)이 개재되도록 소정간격을 띄워서 상기 반도체기판의 요부면을 따라 형성된 제2도전형의 제2불순물영역(104)과, 상기 반도체기판의 요부전면에서상기 제2불순물영역에 중첩되도록 형성된 제2도전형의 제3불순물영역(105)과, 상기 채널영역상에 게이트절연막(106)을 개재시켜서 형성된 게이트전극(107)과, 상기 게이트전극을 피복하도록 형성되고 상기 제1불순물영역과 상기 요부에 각각 제1개구(108a)와 제2개구(108b)가 있는 제1절연층(108)과, 상기 제1개구(108a)내의 상기 제1불순물영역(103a)에 전기적으로접속되고 상기 제1절연층에 따라 뻗도록 형성된 비트선(109)과, 상기 비트선상에 형성되고 상기 제2개구상에 제3개구(110a)가 있는 제2절연층(110)과, 요부면(101a), 상기 제2개구면(108b) 및 상기 제3개구면(110a)상에 소정두께로 형성된 측벽절연막(110)과, 상기 측벽절연막에 의하여 포위된 영역내의 상기 요부의 저부에 있는 제1 및 제3불순물영역에 접속되고상기 측벽절연막 및 상기 제3절연층에 따라 뻗도록 형성된 콘덴서하부전극(112)과 이 상부에 콘덴서절연막(113)을 개재시켜서 형성된 콘덴서상부전극(114)으로 구성된 콘덴서와, 콘덴서상부전극을 피복하도록 형성된 제3절연층(115)과 상기제3절연층상에 형성된 배선층(116)으로 구성되는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930000436A 1992-01-18 1993-01-14 반도체장치 및 그 제조방법 KR970004838B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP92-7001 1992-01-18
JP700192 1992-01-18
JP92-127419 1992-05-20
JP4127419A JP2905642B2 (ja) 1992-01-18 1992-05-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR930017202A true KR930017202A (ko) 1993-08-30
KR970004838B1 KR970004838B1 (ko) 1997-04-04

Family

ID=11653855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930000436A KR970004838B1 (ko) 1992-01-18 1993-01-14 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5444278A (ko)
JP (1) JP2905642B2 (ko)
KR (1) KR970004838B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3666893B2 (ja) * 1993-11-19 2005-06-29 株式会社日立製作所 半導体メモリ装置
JP3745392B2 (ja) * 1994-05-26 2006-02-15 株式会社ルネサステクノロジ 半導体装置
US6777732B1 (en) * 1995-03-07 2004-08-17 Micron Technology, Inc. Random access memory
JP3146962B2 (ja) * 1995-12-14 2001-03-19 日本電気株式会社 半導体記憶装置およびその製造方法
JPH09283726A (ja) * 1996-02-16 1997-10-31 Nippon Steel Corp 半導体記憶装置及びその製造方法
JP3749776B2 (ja) * 1997-02-28 2006-03-01 株式会社東芝 半導体装置
JP3466102B2 (ja) 1999-03-12 2003-11-10 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US6713378B2 (en) * 2000-06-16 2004-03-30 Micron Technology, Inc. Interconnect line selectively isolated from an underlying contact plug
KR100455724B1 (ko) 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
US6417056B1 (en) * 2001-10-18 2002-07-09 Chartered Semiconductor Manufacturing Ltd. Method to form low-overlap-capacitance transistors by forming microtrench at the gate edge
JP2004119644A (ja) * 2002-09-26 2004-04-15 Renesas Technology Corp 半導体装置の製造方法及び半導体装置
US9991267B1 (en) * 2017-01-25 2018-06-05 International Business Machines Corporation Forming eDRAM unit cell with VFET and via capacitance

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803729B2 (ja) * 1987-11-16 1998-09-24 株式会社 日立製作所 半導体集積回路装置の製造方法
JPH0797627B2 (ja) * 1987-12-21 1995-10-18 株式会社日立製作所 半導体装置
JPH0277149A (ja) * 1988-06-30 1990-03-16 Matsushita Electron Corp 半導体装置およびその製造方法
JPH0221652A (ja) * 1988-07-08 1990-01-24 Mitsubishi Electric Corp 半導体記憶装置
JPH0262073A (ja) * 1988-08-26 1990-03-01 Mitsubishi Electric Corp 半導体記憶装置
JP2679146B2 (ja) * 1988-09-05 1997-11-19 日本電気株式会社 半導体記憶装置およびその製造方法
JPH0279462A (ja) * 1988-09-14 1990-03-20 Toshiba Corp 半導体記憶装置
JPH0294471A (ja) * 1988-09-30 1990-04-05 Toshiba Corp 半導体記憶装置およびその製造方法
JP2513287B2 (ja) * 1988-11-24 1996-07-03 日本電気株式会社 積層型メモリセルの製造方法
KR920008886B1 (ko) * 1989-05-10 1992-10-10 삼성전자 주식회사 디램셀 및 그 제조방법
KR910013554A (ko) * 1989-12-08 1991-08-08 김광호 반도체 장치 및 그 제조방법
JPH03295269A (ja) * 1990-04-13 1991-12-26 Toshiba Corp ダイナミック型メモリの製造方法
JPH03297166A (ja) * 1990-04-17 1991-12-27 Sharp Corp 半導体メモリ素子の製造方法
DE4113733C2 (de) * 1990-04-27 1996-01-25 Mitsubishi Electric Corp Feldeffekttransistor, Verfahren zur Herstellung derselben und DRAM unter Verwendung desselben
JP2564972B2 (ja) * 1990-06-18 1996-12-18 三菱電機株式会社 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
US5444278A (en) 1995-08-22
JP2905642B2 (ja) 1999-06-14
KR970004838B1 (ko) 1997-04-04
JPH05259405A (ja) 1993-10-08

Similar Documents

Publication Publication Date Title
KR960043227A (ko) 디램(dram) 셀 및 그 제조 방법
KR890008967A (ko) 복도 전체층을 가진 반도체장치 및 그 제조방법
US4717942A (en) Dynamic ram with capacitor groove surrounding switching transistor
KR100221115B1 (ko) 반도체 장치의 제조 방법
KR890013777A (ko) 반도체 집적회로장치 및 그 제조방법
KR930010013B1 (ko) 다이나믹 랜덤 액세스 메모리 디바이스
KR940001424B1 (ko) 반도체 기억장치
KR970054334A (ko) 박막트랜지스터 및 그의 제조방법
KR930017202A (ko) 반도체장치 및 그 제조방법
KR890003032A (ko) 반도체기억장치 및 그 제조방법
KR870003571A (ko) 반도체 기억장치 및 그 제조방법
EP0439165A2 (en) Field-effect transistor having a vertical structure and method of manufacturing the same
KR960019727A (ko) 반도체 메모리장치 및 그 제조방법
KR860003658A (ko) 반도체 기억장치의 제조방법
KR970030838A (ko) 반도체 기억 장치 및 그 제조 방법
KR950034667A (ko) 반도체 소자 및 그 제조방법
JP3202501B2 (ja) 半導体記憶装置及びその製造方法
KR890003034A (ko) 개선된 캐패시터 구조를 갖는 반도체 메모리 장치
KR100247814B1 (ko) 반도체장치와 그 제조방법
KR960032585A (ko) 반도체장치 및 그의 제조방법
JPH07120800B2 (ja) 半導体装置およびその製造方法
KR920003545A (ko) 반도체장치
KR920003557A (ko) 반도체 장치 및 그 방법
JPS6396952A (ja) 半導体記憶装置
KR950015010B1 (ko) 반도체 기억장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee