KR920001731A - 장벽층을 통해 확산영역에 접속된 기억 캐패시터를 갖고 있는 반도체 메모리 - Google Patents

장벽층을 통해 확산영역에 접속된 기억 캐패시터를 갖고 있는 반도체 메모리 Download PDF

Info

Publication number
KR920001731A
KR920001731A KR1019910010177A KR910010177A KR920001731A KR 920001731 A KR920001731 A KR 920001731A KR 1019910010177 A KR1019910010177 A KR 1019910010177A KR 910010177 A KR910010177 A KR 910010177A KR 920001731 A KR920001731 A KR 920001731A
Authority
KR
South Korea
Prior art keywords
electrode
capacitor
memory
barrier layer
diffusion region
Prior art date
Application number
KR1019910010177A
Other languages
English (en)
Other versions
KR950014538B1 (ko
Inventor
가오루 나리따
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR920001731A publication Critical patent/KR920001731A/ko
Application granted granted Critical
Publication of KR950014538B1 publication Critical patent/KR950014538B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

장벽층을 통해 확산 영역에 접속된 기억 캐패시터를 갖고 있는 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 적층된 캐패시터를 포함하는 본 발명에 따른 메모리의 제1실시예의 개략 단면도.
제2도는 트랜치 캐패시터를 포함하는 본 발명에 따른 메모리셀의 제2실시예의 개략 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : P형 실리콘기판 12 : 구기판
14 : 필드 산화물 16 : 디바이스 형성 영역
18 : 드레인 영역 20 : 소오스영역
22 : 채널 24 : 산화물층
26 : 워드라인 28 : 하부층간절연층
32 : 장벽층 34 : 기억전극
36 : 캐패시터절연필름 38 : 캐패시터전극
40 : 상부층간절연층 42 : 비트라인

Claims (6)

  1. 반도체 기판, 제1 및 제2확산 영역사이에 채널을 형성하기 위해 서로 분리된 상기 반도체 기판의 주표면내에 형성된 제1 및 제2확산 영역을 포함하고, 상기 채널상의 상기 반도체 기판의 상기 주표면을 커버하도록 형성된 산화물층, 및 상기 채널상의 상기 산화물상에 형성된 게이트 전극을 포함하는 MOSFET, 및 상기 제1확산 영역과 접촉하도록 형성된 기억 전극, 및 상기 기억 전극과 상기 캐패시터 전극사이에 샌드위치되는 캐패시터 필름으로 상기 기억 전극에 인접하여 형성된 캐패시터 전극을 갖고 있고, 상기 기억전극이 상기 기억 전극내의 불순물이 상기 반도체 기판으로 확산되는 것을 방지하기 위해 상기 제1확산 영역과 상기 저장 전극 영역사이에 형성된 얇은 장벽층을 통해 상기 제1확산 영역에 접속되는 캐패시터를 포함하는 것을 특징으로 하는 메모리 셀.
  2. 제1항에 있어서, 상기 장벽층이 불순물 확산에 대항하는 장벽으로서 기능할뿐만 아니라 상기 제1확산 영역과 상기 기억 전극사이에 전기적 접속을 보장하는 기능을 하는 불질로 형성되는 것을 특징으로 하는 메모리 셀.
  3. 제1항에 있어서, 상기 장벽층이 실리콘 질화물, 실리콘 산화물 및 티타늄 질화물로 구성된 그룹으로부터 선택된 한 물질로 형성되는 것을 특징으로 하는 메모리 셀.
  4. 제1항에 있어서, 상기 장벽층이 40Å의 두께를 갖고 있는 실리콘 질화물로 형성되고, 상기 기억 전극이 불순물로 피복된 폴리실리콘으로 형성되는 것을 특징으로 하는 메모리 셀
  5. 제1항에 있어서, 상기 게이트 전극과 상기 게이트 전극으로 커버되지 않은 상기 산화물층을 커버하도록 형성된 하부 층간 절연층, 및 상기 하부 층간 절연층과 상기 제1확산 영역의 한 위치에서 상기 산화물층을 관통하도록 형성된 개구를 더 포함하고, 상기 장벽층이 상기 개구내의 상기 제1확산 영역의 표면상에 형성되며, 상기 기억 전극이 상기 하부 층간 절연층상에 피착하므로, 상기 기억 전극이 상기 하부 층간 절연층내에 형성된 상기 개구내의 상기 장벽층과 접촉 상태가 되고, 상기 캐패시터 절연 필름이 상기 기억 전극을 완전하게 커버하도록 형성되고, 상기 캐패시터 전극이 상기 캐패시터 절연 필름을 완전하게 커버하도록 피착되므로, 상기 캐패시터 절연 필름이 상기기억 전극과 상기 캐패시터 전극사이에서 샌드위치되는 것을 특징으로 하는 메모리 셀.
  6. 제1항에 있어서, 상기 필드 산화물과 상기 MOSFET의 상기 제1확산 영역사이에 형성된 수직 트랜치를 더 포함하고, 상기 수직 트랜치가 절연층으로 커버된 내부 측면 및 하부 표면을 갖고 있으며, 상기 기억 전극이 상기 트랜치내의 상기 절연층의 측표면을 커버하도록 형성되고, 상기 절연층의 저부 표면 및 상기 기억 전극의 내부 측표면과 저부 표면이 상기 캐패시터 절연 필름으로 완전하게 도포되며, 상기 캐패시터 절연 필름에 의해 한정된 내부 공간이 상기 캐패시터 전극으로 채워지므로, 상기 기억 전극, 상기 캐패시터 절연 필름 및 상기 캐패시터 전극으로 형성된 캐패시터가 상기 수직 트랜치로 형성되고, 상기 장벽층이 상기 트랜치의 상부 연부 부분 둘레 및 상부 연부 부분을 따라 연장되도록 형성되므로, 상기 기억 전극이 상기 장벽층을 통해 상기 제1확산 영역에 접속되며, 상기 필드 산화물 아래의 상기 반도체 기판이 상기 장벽층에 의해 상기 기억 전극으로 부터 분리되는 것을 특징으로 하는 메모리 셀.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910010177A 1990-06-19 1991-06-19 장벽층을 통해 확산 영역에 접속된 기억 캐패시터를 갖고 있는 반도체 메모리 KR950014538B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP90-160192 1990-06-19
JP2-160192 1990-06-19
JP2160192A JPH0449654A (ja) 1990-06-19 1990-06-19 半導体メモリ

Publications (2)

Publication Number Publication Date
KR920001731A true KR920001731A (ko) 1992-01-30
KR950014538B1 KR950014538B1 (ko) 1995-12-05

Family

ID=15709807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010177A KR950014538B1 (ko) 1990-06-19 1991-06-19 장벽층을 통해 확산 영역에 접속된 기억 캐패시터를 갖고 있는 반도체 메모리

Country Status (5)

Country Link
US (1) US5859451A (ko)
EP (1) EP0462576B1 (ko)
JP (1) JPH0449654A (ko)
KR (1) KR950014538B1 (ko)
DE (1) DE69106231T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283453A (en) * 1992-10-02 1994-02-01 International Business Machines Corporation Trench sidewall structure
TW241392B (ko) * 1993-04-22 1995-02-21 Ibm
US5874364A (en) * 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
JP2904341B2 (ja) * 1996-03-06 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
JPH11163329A (ja) 1997-11-27 1999-06-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000133700A (ja) * 1998-10-22 2000-05-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6194736B1 (en) * 1998-12-17 2001-02-27 International Business Machines Corporation Quantum conductive recrystallization barrier layers
US6177333B1 (en) * 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
DE19911149C1 (de) 1999-03-12 2000-05-18 Siemens Ag Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung
FR2795869B1 (fr) * 1999-07-01 2005-05-20 Ibm Procedes ameliores de formation de la connexion enterree et de sa barriere quantique dans des condensateurs de cellules a tranchee profonde
DE19946719A1 (de) * 1999-09-29 2001-04-19 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung
US6900513B2 (en) * 2001-01-22 2005-05-31 Nec Electronics Corporation Semiconductor memory device and manufacturing method thereof
US6661044B2 (en) * 2001-10-22 2003-12-09 Winbond Electronics Corp. Method of manufacturing MOSEFT and structure thereof
US6515325B1 (en) 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
JP2004022642A (ja) 2002-06-13 2004-01-22 Toshiba Corp 半導体装置およびその製造方法
JP2004253730A (ja) * 2003-02-21 2004-09-09 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US6873003B2 (en) * 2003-03-06 2005-03-29 Infineon Technologies Aktiengesellschaft Nonvolatile memory cell
US7170736B2 (en) * 2003-08-28 2007-01-30 Tessera, Inc. Capacitor having low resistance electrode including a thin silicon layer
JP5515429B2 (ja) * 2009-06-01 2014-06-11 富士通セミコンダクター株式会社 半導体装置の製造方法
CN108257957A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 半导体结构及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150366A (ja) * 1984-12-25 1986-07-09 Nec Corp Ｍｉｓ型メモリ−セル
JPS61179568A (ja) * 1984-12-29 1986-08-12 Fujitsu Ltd 半導体記憶装置の製造方法
DE3851649T2 (de) * 1987-03-20 1995-05-04 Nec Corp Aus einer Vielzahl von Eintransistorzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff.
JPS63258060A (ja) * 1987-04-15 1988-10-25 Nec Corp 半導体記憶装置
JP2548957B2 (ja) * 1987-11-05 1996-10-30 富士通株式会社 半導体記憶装置の製造方法
JPH01183152A (ja) * 1988-01-18 1989-07-20 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JPH01243460A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd 半導体記憶装置の製造方法
JP2776826B2 (ja) * 1988-04-15 1998-07-16 株式会社日立製作所 半導体装置およびその製造方法
US5091761A (en) * 1988-08-22 1992-02-25 Hitachi, Ltd. Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover
JPH0262073A (ja) * 1988-08-26 1990-03-01 Mitsubishi Electric Corp 半導体記憶装置
JPH07114257B2 (ja) * 1988-11-15 1995-12-06 三菱電機株式会社 半導体装置
EP0370407A1 (en) * 1988-11-18 1990-05-30 Nec Corporation Semiconductor memory device of one transistor - one capacitor memory cell type
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
US5006481A (en) * 1989-11-30 1991-04-09 Sgs-Thomson Microelectronics, Inc. Method of making a stacked capacitor DRAM cell
US5005103A (en) * 1990-06-05 1991-04-02 Samsung Electronics Co., Ltd. Method of manufacturing folded capacitors in semiconductor and folded capacitors fabricated thereby

Also Published As

Publication number Publication date
JPH0449654A (ja) 1992-02-19
EP0462576A1 (en) 1991-12-27
DE69106231T2 (de) 1995-08-10
DE69106231D1 (de) 1995-02-09
EP0462576B1 (en) 1994-12-28
US5859451A (en) 1999-01-12
KR950014538B1 (ko) 1995-12-05

Similar Documents

Publication Publication Date Title
KR920001731A (ko) 장벽층을 통해 확산영역에 접속된 기억 캐패시터를 갖고 있는 반도체 메모리
KR920001753A (ko) 종형 mos 트랜지스터와 그 제조 방법
KR950024359A (ko) 반도체장치
KR860001469A (ko) 반도체 기억장치와 그 제조방법
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
KR930006930A (ko) 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법
KR880003429A (ko) 다이내믹 반도체 메모리를 위한 트랜지스터-버랙터 장치 및 그 제조방법
KR920010646A (ko) Eeprom셀
US5309008A (en) Semiconductor memory device having a trench capacitor
KR860002145A (ko) 반도체 기억장치
KR950015799A (ko) 플래시메모리 및 그 제조방법
KR920015556A (ko) 불휘발성 메모리 셀 구조물 및 그 형성방법
KR940027149A (ko) 반도체 기억 장치 및 그 제조 방법
KR970008413A (ko) 반도체집적회로장치 및 그의 제조방법
KR900015329A (ko) 반도체 집적회로 장치 및 그 제조방법
US4679300A (en) Method of making a trench capacitor and dram memory cell
KR960019727A (ko) 반도체 메모리장치 및 그 제조방법
KR970013339A (ko) 비휘발성 반도체 메모리와 그 제조방법
KR910001762A (ko) 디램셀의 제조방법
KR900019141A (ko) 디램셀 및 그 제조방법
KR960012495A (ko) 메모리 셀용 스위칭 트랜지스터 및 캐패시터
KR970030838A (ko) 반도체 기억 장치 및 그 제조 방법
KR880005687A (ko) 다이내믹 반도체 메모리용 기억셀 장치
KR910013273A (ko) 초고집적 디램셀 및 그 제조방법
KR900019236A (ko) 반도체 기억 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 16

EXPY Expiration of term