KR920001077B1 - 불휘발성 메모리회로장치 - Google Patents

불휘발성 메모리회로장치 Download PDF

Info

Publication number
KR920001077B1
KR920001077B1 KR1019890008651A KR890008651A KR920001077B1 KR 920001077 B1 KR920001077 B1 KR 920001077B1 KR 1019890008651 A KR1019890008651 A KR 1019890008651A KR 890008651 A KR890008651 A KR 890008651A KR 920001077 B1 KR920001077 B1 KR 920001077B1
Authority
KR
South Korea
Prior art keywords
cell
current
dummy
target cell
transistor
Prior art date
Application number
KR1019890008651A
Other languages
English (en)
Other versions
KR900000916A (ko
Inventor
노부다카 기타가와
마고토 이토
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR900000916A publication Critical patent/KR900000916A/ko
Application granted granted Critical
Publication of KR920001077B1 publication Critical patent/KR920001077B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용 없음.

Description

불휘발성 메모리회로장치
제1도는 본 발명의 일실시예를 나타낸 패턴평면도.
제2도는 본 발명의 일실시예에 따른 작용을 나타낸 특성도.
제3도는 본 발명의 다른 실시예를 나타낸 단면도.
제4도는 본 발명의 다른 실시예에 따른 작용을 나타낸 특성도.
제5도는 종래예의 회로도.
제6도는 선출원된 장치의 회로도.
제7도 및 제8도는 제6도의 회로작용을 나타낸 특성도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 대상셀 트랜지스터 12 : 더미셀 트렌지스터
CG,CG1,CG2 : 제어게이트 FG,FG1,FG2 : 부유게이트
13 : 열선택 트랜지스터 16 : 감지증폭기
21 : 소오스 211,222: 드레인
31 : 산화막 32 : 소오스
33 : 드레인 34 : 기판
C1 : 부유게이트와 기판간 용량 C2 : 제어게이트와 부유게이트간 용량
[산업상의 이용분야]
본 발명은 반도체집적회로장치내에 설치되는 불휘발성 메모리회로에 관한 것으로, 특히 광범위한 전원전압범위에서도 안정된 회로동작이 이루어지도록 더미셀과 대상셀(독출대상으로 되는 메모리셀 트랜지스터)이 이용되어 그 전류차에 의해 대상셀이 기억데이터를 검지하게 되는 감지회로를 갖춘 불휘발성 메모리회로장치에 관한 것이다.
[종래의 기술 및 그 문제점]
종래의 불휘발성 메모리의 독출회로는 일반적으로 제5도에 나타내어진 바와같이 기준전압(Vref)와 메모리독출신호(Vin)를 비교하도록 되어 있으나, 이러한 독출회로에는 비교기(1)와 기준전압발생회로(2) 및 중간전위발생회로(3) 등의 아날로그적인 회로요소가 많기 때문에 전원전위범위와 소비전력면에서 불리하였다.
제5도에서 참조부호 4는 메모리셀 트랜지스터이고, 5는 열디코더를 구성하는 열선택 트랜지스터이며, Vcc는 전원이다. 그리고 중간전위발생회로(3)는 상기 메모리셀 트랜지스터(4)의 드레인에 전원(Vcc)보다 낮은 전압(VDD)을 인가하기 위한 것이다.
여기서 본 출원인은 회로를 CMOS 다이나믹화해서 더미셀과의 비교에 의해 대상셀의 논리를 독출하는 방식을 제안한 바 있는데(일본국 특허출원 소 63-55373호), 이로써 광범위한 전원전압범위에서 안정된 동작을 이루면서 저소비전력화를 도모할 수 있는 회로구성을 구현할 수 있었다.
제6도는 상기한 선출원된 장치의 회로도이고, 제7도는 선출원된 회로의 신호파형도인 바, 제6도에서 참조부호 11은 대상셀, 12는 더미셀, 13은 열선택용 트랜지스터, 14는 선충전용 트랜지스터, 15는 방전용 트랜지스터, 16은 플립플롭으로 이루어진 감지증폭기, øROM은 선충전절환신호를 각각 나타낸다. 그리고 상기 열선택 트랜지스터(13)는 그 게이트의 전원(VCC)보다 낮은 중간전위(VDD)를 인가받아 구동되도록 되어 있다.
이상과 같이 구성된 종래의 메모리회로에 있어서의 데이터독출동작은 다음과 같이 이루어지게 된다.
먼저 신호(øROM)가 “0”레벨로 되면, A측 선충전용 트랜지스터(14)가 ON상태로 됨으로써 노드(A)가 전원전위(VCC)까지 선충전되게 되는데, 이때 A측 방전용 트랜지스터(15)가 OFF상태로 됨으로써 전원전위(VCC)까지와 접지전위사이에 직규관통전류가 흐르지 않게 된다. 한편 B측 트랜지스터(14)는 ON상태로 되고 B측 트랜지스터(15)는 OFF상태로 되어, 감지증폭기(16)에 접속된 노드(B)가 전원전위(VCC)까지 선충전된다. 이와 같은 경우 노드(A)(B)가 모두 VCC레벨, 즉 “1”레벨로 되기 때문에 감지증폭기(16)의 출력데이터(Dout)는 “0”으로 된다.
이어 신호(øROM)가 “1”레벨로 변환하게 되면 A측 트랜지스터(15)가 ON상태로 되어 A측 대상메모리셀(11)의 소오스가 접지전위로 설정됨과 더불어, 열선택 어드레스에 따라 어느 1개의 A측 열선택용 트랜지스터(13)가 선택되어, 이 선택된 트랜지스터(13)의 게이트에 중간전위(VDD)가 인가된다. 따라서 열선택용 트랜지스터(13)가 ON상태로 되지만, 그 게이트전위가 전원전위(VDD)보다 낮은 값이기 때문에 그 열선택용 트랜지스터(13)에 접속된 A측 비트선(17)에는 전원전위(VCC)보다 낮은 전위가 출력된다.
한편 로드어드레스(load address)에 따라 어느 1개의 워드선(18)이 선택되게 되면, 선택되어진 워드선(18)에 접속되어 있는 A측 메모리셀(11)의 게이트에 “1”레벨의 구동신호가 인가됨으로써 전원전위(VCC)보다 낮은 전위가 출력되고 있는 비트선(17)과, 선택워드선(18)과의 교차지점에 배치된 A측 대상메모리셀(11)이 선택되게 된다. 이때 이 선택메모리셀(11)의 임계치전압이 낮은 상태로 프로그램되어 있게 되면 이 메모리셀(11)이 ON상태로 되어, 비트선(17) 및 노드(A)의 전위가 접지전위로 방전된다. 또 선택대상메모리셀(11)의 임계치전압이 높은상태로 프로그램되어 있으면 이 메모리셀(11)이 OFF 상태로 되고 비트선(17) 및 노드(A)의 전위는 방전되지 않게 된다.
한편, 신호(øROM)가 “1”레벨로 변화하게 되면 그에 따라 B측 트랜지스터(15)도 ON상태로 되고, 또 A측 열선택선용 트랜지스터(13)의 어느 1개가 선택될 때 이와 동시에 B측 트랜지스터(13)의 게이트에 중간 전위(VDD)가 공급됨으로서 노드(B)의 전위가 VCC전위로부터 방전되게 된다. 여기서, 상기 선택된 A측 메모리셀(11)의 임계치전압이 낮으면서 노드(A)의 전위가 방전되는 경우에는, B측 더미셀(12)의 소오스·드레인 사이의 전류가 A측 메모리셀(11)의 약 반정도로 되도록 설정되어 있기 때문에, 노드(A)전위쪽이 노드(B)전위보다도 빠르게 접지전위로 가까워지게 되므로 감지출력기(16)의 출력데이터(Dount)는 “0”레벨에서 “1”레벨로 반전하게 된다. 한편, 선택된 A측 메모리셀(11)의 임계치전압이 높은 경우에는, 노드(A)전위가 방전되지 않고 노드(B)전위가 방전되기 때문에, 감지증폭기(10)의 출력데이터(Dount)는 처음 “0”레벨에서 변화하지 않게 된다. 이렇게해서 선택메모리셀로부터 데이터독출이 행해지고, 또한 B측 대상메모리셀(11)이 선택되는 경우도 상기한 동작과 대응하게 동작이 이루어지게 된다.
이와 같은 제6도의 불휘발성 메모리회로에서는 열선택용 트랜지스터(13)의 게이트에 전원전위(VCC)보다 낮은 전위를 인가함으로써 셀(11)(12)의 드레인전위를 낮게 억제하도록 되어 있다. 그리고 열선택용 트랜지스터(13)의 게이트전위를 공급하는 전위공급회로는 열선택용 트랜지스터(13)의 게이트용량을 충전시키기만 하면 되므로 그 전류용량을 작게할 수 있어 구성이 간단해지게 된다. 또한 이 회로에서는 감지증폭기(16)가 접속된 노드를 선충전용 트랜지스터(14)로써 전원전위로 선충전시키면서, 대상메모리셀(11)의 선택시에는 각 대상메모리셀(11)의 소오스를 방전용 트랜지스터(15)로 방전시키도록 되어 있기 때문에, 전원(VCC)과 접지사이에 직류관통전류가 발생되지 않아 소비전류가 발생되지 않아 소비전류의 저감화를 도모할 수가 있게 된다. 이와 같이 감지증폭기(16)기 접속된 노드는 전원전위(VCC)의 전위까지 선충전되기 때문에 감지증폭기(16) 접속노드의 전위진폭이 충분히 크게 되어, 이 노드에 접속되는 감지증폭기(16)를 논리게이트회로를 이용해서 구성할 수가 있고, 그 때문에 제8도와 같은 감지증폭기에서의 전원이득의 향상, 즉 정상동작을 보장하는 전원전압범위를 확대하고 소비전류의 저감화를 도모할 수가 있게 된다.
그렇지만 상기 더미셀을 이용한 방식에서도 셀소자치수[예컨대 트랜지스터의 채널폭(W)/채널길이(L)]등에 대해서는 특정한 설정조건, 즉 광범위한 전원전압에 있어서 비기록(′I″에 대응) 대상셀전류의 소오스·드레인사이의 전류를 I2로 하고, 대상셀전류의 소오스·드레인사이의 전류를 I2, 기록(″0″에 대응) 대상셀의 소오스·드레인사이의 전류를 I3로 할 때, 반드시 I1〉I2〉I3이 되도록 마스크치수의 조건을 만족시켜주지 않으면, 기대한 회로동작이 기대한 전원저압범위에서 이루어지지 않는 수가 있었다.
[발명의 목적]
이에 본 발명은 상기 실정을 감안해서 발명된 것으로, 광범위한 전원전압에서 안정된 정상동작을 기대할 수 있는 불휘발성 메모리회로를 제공함에 그 목적이 있다.
[발명의 구성]
상기와 같은 목적을 달성하기 위한 본 발명은, 반도체집적회로장치내에 설치되어 전기적으로 데이터를 기록할 수 있는 불휘발성 메모리회로에 있어서, 독출대상 메모리셀 트랜지스터(이하 대상셀)와, 같은 조건에서 구동되는 더미셀 트랜지스터(이하 더미셀) 및, 상기 대상셀과 더미셀의 전류특성의 차에 의해 대상셀의 기록상태를 논리값으로 변환시키는 논리게이트회로로 이루어진 감지증폭기를 갖추고서; 비기록대상셀의 소오스와 드레인간의 전류를 I1으로, 더미셀의 소오스와 드레인간의 전류를 I2로, 기록대상셀의 소오스와 드레인간의 전류를 I3으로 할 때, I1〉I2〉I3의 관계로 갖도록 상기 각 셀을 구성한 점에 특징이 있다.
또한, 본 발명은 메모리회로장치에 있어서, 대상셀과 더미셀이 같은 제조공정으로 제조되면서, 트랜지스터의 소자치수와, 제 1층 다결정실리콘으로 이루어진 부유게이트와 제2층 다결정실리콘으로 이루어진 제어게이트로 구성된 셀에서의 결합비인 제어케이트와 부유게이트간 용량/부유게이트와 기판간 용량중 어느 한쪽 또는 양쪽이 다르게 된 것을 특징으로 하고 있다.
더욱이, 본 발명은 상기 메모리회로장치에 있어서, 트랜지스터의 치수비인 채널폭/채널길이의 관점에서, 대상셀의 치수에 비해 더미셀의 치수를 1/1.5∼1/3배로 한 것에 또다른 특징이 있다.
[작용]
상기한 것처럼 구성된 본 발명은 반드시 I1〉I2〉I3의 관계로 유지함으로써 정상동작을 확보하고, 또 그 구체적인 수단으로서, 셀트랜지스터의 전류를 규정하는 소자임계치와 게이트·소오스간 전압, 결합비, 소자치수 등의 주요 4개 항목에 관하여, 더미셀과 대상셀을 같은 제조공정으로 제조하고, 또 회로적으로 동일한 게이트·소오스간 전압으로 구동시킴으로써 상기 항목중 2개 항목을 동일한 조건으로 하되, 더미셀의 소자치수와 결합비에 대해 어느한쪽 또는 양쪽을 대상셀과 다른 형태로 설정함으로써 상기 목적을 달성하도록 되어 있다.
구체적으로 언급하면, 동일한 제조공정으로 더미셀과 대상셀을 제조하기 때문에 모두 소자임계치(제2도의 각 셀트랜지스터의 전류특성에서의 조기임계치)가 같아지게 되고, 또 기록대상셀의 전류가 비기록의 경우에 비해 소자임계치만이 수 V(△Vth)시프트된 특성을 갖게 된다. 또 제2도에 있어서 더미셀의 소자치수 또는 결합비만을 줄여 더미셀의 전류능력을 저하시킴과 더불어, 회로적으로 동일한 게이트·소오스간 전압으로 함께 구동시키게 되기 때문에 상기 2개 항목만이 지배적으로 더미셀의 특성을 결정하게 된다. 이때 예컨대 더미셀의 소자치수(채널폭/채널길이)를 대상셀의 치수에 비해 1/2정도로 용이하게 설정할 수 있어, 기록셀의 임계치 시프트값이 2V(제2도의 △Vth) 정도로 되어도 초기의 임계치를 2V로 해서 2V∼7V(제2도의 정원전압보장범위) 정도의 광범위한 전원전압에 걸쳐 전류의 대소관계를 만족시킬 수가 있다. 그래서 전류관계가 상기와 같이 비기록대상셀전류〈더미셀전류〉기록대상셀전류로 되어 있는 동안은, 독출회로로서의 감지증폭기의 두입력중 대상셀이 비기록상태인 경우에는 대상셀쪽이 빨리 변화하게 되고, 대상셀리 기록상태인 경우에는 더미셀쪽이 빨리 변화하게 된다. 따라서 어느쪽의 입력이 먼저 변화하느냐에 따라 감지증폭기가 특정상태로 되어 논리상태가 정상적으로 독출되게 된다.
[실시예]
이하, 도면을 참조해서 본 발명의 각 실시예를 상세히 설명한다. 제1도에는 제6도에 도시된 종래예에 본 발명의 IC패턴을 적용시킨 예가 도시되어져 있는데, 제1도에서 참조부호 21은 소오스, 22은 대상셀트랜지스터의 드레인, 222는 더미셀열의 드레인, FG1은 대상셀의 부유게이트, FG2는 더미셀의 부유게이트, CG1 은 대상셀의 제어게이트, CG2는 대상셀의 제어게이트, L1은 대상셀의 채널길이, L2는 더미셀의 채널길이를 각각 나타낸다. 여기서 대상셀과 더미셀은 같은 제조공정으로 제조되어, 대상셀트랜지스터에 비해 더미셀의 채널길이가 L1〈L2로 길게될뿐 다른 치수는 전혀 변하지 않는다. 이 채널길이를 설정하는 치수는 아래와 같은 순서로 결정되는바, 먼저 제6도의 도시된 예처럼 선충전상태에서의 셀의 드레인전압을 VDS, 게이트전압을 VCC로 하고, β를 정수, WD/LD를 대상셀의 W/L, Wd/Ld를 더미셀의 W/L, Vtho를 초기임계치로 해서, 3극관 동작하고 있는 대상셀과 더미셀의 전류를 도출해내면, 비기록대상셀전류 I on cell은
Figure kpo00001
기록대상셀전류 I off cell은
Figure kpo00002
더미셀의 전류 Idum은
Figure kpo00003
로 되는데,
여기서 전류치의 조건인 I on cell 〉Idum을 만족시키기 위해서는
Figure kpo00004
로 하면 되고,
I off cell〈Idum을 만족시키기 위해서는
Figure kpo00005
로 하면 된다.
구체적으로 대입해보면, VCC=8V에서도 Vtho=△Vth=2V로 되고, VDS=5V시에도 전류조건을 만족시키기 위해서는
Figure kpo00006
로 된다.
따라서 대상셀에 비해 더미셀의 소자치수비를 0.43 이상으로 하면 됨을 알수 있다. 이와같은 경우 단순하게 채널길이를 2배로 하여도 충분히 전류관계가 만족되게 되는데, 일반적으로는 1.5배∼3배로 소자치수비를 설정하는 것으로 충분하다.
제3도는 셀의 결합비를 다르게 해서 상기 셀전류조건을 만족시키는 경우를 나타낸 셀단면도로서, 도면중 참조부호 CG는 다결정실리콘으로 된 제어게이트이고, FG는 다결정실리콘으로 된 부유게이트, 31은 산화막, 32와 33은 소오스와 드레인, 34는 P형 기판, C1은 부유게이트와 기판간 용량, C2는 제어게이트와 부유게이트간의 용량을 각각 나타낸다. 여기서 결합비를 C2/C1으로 한다.
제4도는 더미셀을 최적전류조건으로 하기 위한 셀트랜지스터의 전류특성도로서, 도면중 참조부호 IDS는 소오스와 드레인사이의 전류, VGS는 소오스와 드레인사이의 전압을 나타낸다. 여기서 제4a도는 기록에 따른 임계치와 변화 △Vth를 나타낸 도면이고 제4b도은 같은 결합비로 W/L만을 고려할때의 특성(기울기만 변화한다)도로서, 이는 제1도의 경우에 대응하며, 제4c도는 같은 W/L로 결합비를 변화시킨 특성(기울기와 임계치가 변화한다)도로서 , 제3도의 경우에 대응된다. 이와 같이해서 제2도에서와 같은 전류조건인 결국 상기 셀전류조건 I1〉I2〉I3가 얻어지게 된다.
[발명의 효과]
상술한 바와같이 본 발명의 메모리회로장치에 의하면, 첫째, 소비전력을 낮출 수 있을뿐만 아니라 광범위한 전원전압에서도 안정된 동작을 쉽게 실현시킬 수 있게 되는바, 즉 (a) 더미셀과 대상셀을 같은 제조공정으로 제조함으로써 정합성이 좋아지게 됨과 더불어, 제조오차에 따른 임계치의 변동 등에 대해서도 안정된 전류의 대소관계가 실현되고, (b) 소자치수와 결합비의 한쪽 또는 양쪽을 대상셀과 더미셀에 대해 다르게 설정함으로써 회로구성과 그 이외의 구성을 크게 변화시키지 않고 안정된 동작을 얻을 수 있게 되며, (c) 최저한 더미셀트랜지스터의 채널길이를 길게하는 것만으로 상기 셀전류조건을 만족시킬 수 있고, (d) 채널 길이만 길게해도 소자치수비가 1.5배∼3배로 되므로, 패턴면적에 결함이 거의 없게 되며, (e) 공정이나 동작조건에 있어서 최악의 상태로 기록된 기록셀의 임계치변화량에 있어서도 전원전압범위내에서 더미셀의 전류가 기록셀의 전류보다 작아지지 않도록 설정하는 것도 간단히 실현될 수 있음과 더불어, 둘째, 종래 공정을 바꿀 필요가 없고, 셋째, 논리게이트회로로 이루어진 감지증폭기를 이용함으로써 비약적으로 전원전압범위가 넓어지게 되고, 그에따라 소비전류가 증가되지 않게 된다.

Claims (3)

  1. 반도체집적회로장치에 설치되어 전기적으로 데이터를 기록할 수 있도록 된 불휘발성 메모리회로에 있어서, 독출대상으로 되는 메모리셀 트랜지스터(11 ; 대상셀)와, 같은 조건에서 구동되는 더미셀 트랜지스터셀(12 ; 더미셀) 및, 상기 대상셀(11)과 더미셀(12)의 전류특성의 차이에 따라 대상셀(11)의 기록상태를 논리값으로 변환시키는 논리게이트회로로 이루어진 감지증폭기(6)를 갖추고서; 비기록대상셀(11)의 소오스와 드레인간의 전류를 I1으로, 더미셀(12)의 소오스와 드레인간의 전류를 I2로, 기록대상셀(11)의 소오스와 드레인간의 전류를 I3로 할 때, I1〉I2〉I3의 관계를 갖도록 상기 각 셀(11,12)이 구성된 것을 특징으로 하는 불휘발성 메모리회로장치.
  2. 제1항에 있어서, 상기 대상셀(11)과 더미셀(12)이 같은 제조공정으로 제조되면서, 각 셀(11,12)의 소자치수와, 제1층 다결정실리콘으로 이루어진 부유게이트(FG)와 제2층 다결정실리콘으로 이루어진 제어게이트(CG)로 구성된 셀에서의 결합비인 제어게이트와 부유게이트간의 용량(C2)/부유게이트와 기판간 용량(C1)중 어느한쪽 또는 양쪽이 다르게 된 것을 특징으로 하는 불휘발성 메모리회로장치.
  3. 제1항에 있어서, 상기 트랜지스터(11)(12)의 치수비인 채널폭/채널길이의 관점에서 대상셀(11)의 치수에 비해 더미셀(12)의 치수가 1/1.5∼1/3배로 된 것을 특징으로 하는 불휘발성 메모리회로장치.
KR1019890008651A 1988-06-24 1989-06-22 불휘발성 메모리회로장치 KR920001077B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP88-156462 1988-06-24
JP15646288A JPH0770235B2 (ja) 1988-06-24 1988-06-24 不揮発性メモリ回路装置

Publications (2)

Publication Number Publication Date
KR900000916A KR900000916A (ko) 1990-01-31
KR920001077B1 true KR920001077B1 (ko) 1992-02-01

Family

ID=15628278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890008651A KR920001077B1 (ko) 1988-06-24 1989-06-22 불휘발성 메모리회로장치

Country Status (5)

Country Link
US (1) US4972378A (ko)
EP (1) EP0347909B1 (ko)
JP (1) JPH0770235B2 (ko)
KR (1) KR920001077B1 (ko)
DE (1) DE68919545T2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001167591A (ja) 1999-12-08 2001-06-22 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2573335B2 (ja) * 1988-11-09 1997-01-22 株式会社東芝 不揮発性メモリ
US5237534A (en) * 1989-04-27 1993-08-17 Kabushiki Kaisha Toshiba Data sense circuit for a semiconductor nonvolatile memory device
JP2573380B2 (ja) * 1989-12-22 1997-01-22 株式会社東芝 不揮発性半導体メモリ
US5260706A (en) * 1990-03-29 1993-11-09 Samsung Electronics Co., Ltd. Priority encoder
US5627778A (en) * 1990-07-24 1997-05-06 Texas Instruments Incorporated Dram sensing scheme
US5299165A (en) * 1990-10-17 1994-03-29 Hitachi, Ltd Semiconductor memory having one-transistor/one-capacitor memory cells and having both improved noise ratio and high density integration
JP3002309B2 (ja) * 1990-11-13 2000-01-24 ウエハスケール インテグレーション， インコーポレイテッド 高速ｅｐｒｏｍアレイ
JP2637314B2 (ja) * 1991-08-30 1997-08-06 株式会社東芝 不揮発性メモリ回路
US5526307A (en) * 1992-01-22 1996-06-11 Macronix International Co., Ltd. Flash EPROM integrated circuit architecture
EP1032034A1 (en) * 1992-01-22 2000-08-30 Macronix International Co., Ltd. Method of making memory device
US5618742A (en) * 1992-01-22 1997-04-08 Macronix Internatioal, Ltd. Method of making flash EPROM with conductive sidewall spacer contacting floating gate
US5267196A (en) * 1992-06-19 1993-11-30 Intel Corporation Floating gate nonvolatile memory with distributed blocking feature
DE69322251T2 (de) * 1992-09-04 1999-07-29 Fuji Chem Ind Co Ltd Medizinische zusammensetzung
JP3474614B2 (ja) * 1993-12-14 2003-12-08 マクロニクス インターナショナル カンパニイ リミテッド 不揮発性半導体メモリ装置及びその動作方法
EP0676768B1 (en) * 1994-03-28 2000-12-27 STMicroelectronics S.r.l. Reference signal generating method and circuit for differential evaluation of the content of non-volatile memory cells
DE4425280C2 (de) * 1994-07-16 1997-05-07 Knoll Ag Verwendung von (S)-Adenosyl-L-methionin und dessen physiologisch verträglichen Salzen zur Behandlung von Reperfusionsschäden, die nach temporärer fokaler Ischämie ausgelöst werden
GB9423034D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics A reference circuit
EP0830684B1 (en) * 1995-06-07 2004-08-25 Macronix International Co., Ltd. Automatic programming algorithm for page mode flash memory with variable programming pulse height and pulse width
US5650966A (en) * 1995-11-01 1997-07-22 Advanced Micro Devices, Inc. Temperature compensated reference for overerase correction circuitry in a flash memory
US5640114A (en) * 1995-12-27 1997-06-17 Vlsi Technology, Inc. Versatile select and hold scan flip-flop
EP0798740B1 (en) * 1996-03-29 2003-11-12 STMicroelectronics S.r.l. Reference system for determining the programmed/non-programmed status of a memory cell, particularly for non-volatile memories
KR100357692B1 (ko) * 2000-10-27 2002-10-25 삼성전자 주식회사 비휘발성 메모리소자 및 그 제조방법
JP4472449B2 (ja) * 2004-07-12 2010-06-02 富士通マイクロエレクトロニクス株式会社 半導体記憶装置および半導体記憶装置の制御方法
JP4628114B2 (ja) * 2005-01-20 2011-02-09 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP4609722B2 (ja) * 2005-12-09 2011-01-12 セイコーエプソン株式会社 強誘電体記憶装置および電子機器
JP6465093B2 (ja) * 2016-10-17 2019-02-06 株式会社椿本チエイン 可動体移動装置
WO2018073708A1 (en) * 2016-10-20 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Storage device, driving method thereof, semiconductor device, electronic component, and electronic device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57192067A (en) * 1981-05-22 1982-11-26 Hitachi Ltd Erasable and programmable read only memory unit
DE3279855D1 (en) * 1981-12-29 1989-09-07 Fujitsu Ltd Nonvolatile semiconductor memory circuit
DE3482724D1 (de) * 1983-04-07 1990-08-23 Toshiba Kawasaki Kk Festwertspeicher.
JPS6173300A (ja) * 1984-09-17 1986-04-15 Toshiba Corp 半導体記憶装置
JPS6258496A (ja) * 1985-09-09 1987-03-14 Toshiba Corp 半導体記憶装置
US4713797A (en) * 1985-11-25 1987-12-15 Motorola Inc. Current mirror sense amplifier for a non-volatile memory
JPS62197996A (ja) * 1986-02-24 1987-09-01 Toshiba Corp 半導体メモリのセンスアンプ
JPS62231500A (ja) * 1986-03-31 1987-10-12 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
JPH027293A (ja) 1990-01-11
EP0347909B1 (en) 1994-11-30
EP0347909A2 (en) 1989-12-27
DE68919545D1 (de) 1995-01-12
JPH0770235B2 (ja) 1995-07-31
DE68919545T2 (de) 1995-05-04
KR900000916A (ko) 1990-01-31
EP0347909A3 (en) 1991-08-14
US4972378A (en) 1990-11-20

Similar Documents

Publication Publication Date Title
KR920001077B1 (ko) 불휘발성 메모리회로장치
KR100458409B1 (ko) 전압 발생 회로
KR910000918B1 (ko) 불휘발성 반도체메모리
JP3098012B2 (ja) 多数回のプログラムサイクルに対して耐久性を有する不揮発性メモリデバイス
US20020071308A1 (en) Semiconductor memory device having memory cells each capable of storing three or more values
JP3114620B2 (ja) 半導体記憶装置
US8208333B2 (en) Semiconductor memory device
WO2004057621A1 (ja) Ｃｍｉｓ型半導体不揮発記憶回路
JPH06507039A (ja) 不揮発性プログラム／消去可能な相互接続セル
US7590003B2 (en) Self-reference sense amplifier circuit and sensing method
KR900009176B1 (ko) 불휘발성 반도체메모리
US5040147A (en) Nonvolatile semiconductor memory
JPH02282995A (ja) 半導体記憶装置
US5303197A (en) Non-volatile semiconductor memory device having EEPROM cell, dummy cell, and sense circuit for increasing reliability and enabling one-bit operation
KR910008693B1 (ko) 불 휘발성 반도체 메모리
KR910001185B1 (ko) 반도체기억장치
US6775186B1 (en) Low voltage sensing circuit for non-volatile memory device
US6707725B2 (en) Reference voltage generation circuit for semiconductor memory device, memory reading circuit including same, and electronic information device including the same
JPH023171A (ja) スタティックｒａｍ
JP3094905B2 (ja) 不揮発性半導体記憶装置
JP3824370B2 (ja) 半導体装置
JPH0196897A (ja) 不揮発性半導体記憶装置
JPH06176583A (ja) 不揮発性半導体記憶装置
JP3545444B2 (ja) 読み出し専用記憶装置
JPS6361498A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080128

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee