KR910008693B1 - 불 휘발성 반도체 메모리 - Google Patents

불 휘발성 반도체 메모리 Download PDF

Info

Publication number
KR910008693B1
KR910008693B1 KR1019890007941A KR890007941A KR910008693B1 KR 910008693 B1 KR910008693 B1 KR 910008693B1 KR 1019890007941 A KR1019890007941 A KR 1019890007941A KR 890007941 A KR890007941 A KR 890007941A KR 910008693 B1 KR910008693 B1 KR 910008693B1
Authority
KR
South Korea
Prior art keywords
voltage
memory cell
mos transistor
drain
output
Prior art date
Application number
KR1019890007941A
Other languages
English (en)
Other versions
KR900000915A (ko
Inventor
다다시 마루야마
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR900000915A publication Critical patent/KR900000915A/ko
Application granted granted Critical
Publication of KR910008693B1 publication Critical patent/KR910008693B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

불 휘발성 반도체 메모리
제1도는 본 발명의 1실시예에 따른 EPROM의 회로도.
제2도는 상기 1실시예에 따른 EPROM에서 사용되는 정전압출력회로의 구체적인 구성을 나타낸 회로도.
제3도는 상기 제2도에 나타낸 정전압출력회로의 특성도.
제4도는 상기 제2도에 나타낸 정전압출력회로를 사용하는 제1도에 나타낸 EPROM의 전체적인 구성을 나타낸 회로도.
제5도는 상기 제1도의 실시예에 따른 EPROM에서 사용되는 정전압출력회로의 다른 구체적인 구성을 나타낸 회로도.
제6도는 상기 제5도에 나타낸 정전압출력회로의 특성도.
제7도는 종래 EPROM의 회로도.
제8도는 일반적인 EPROM의 메모리셀의 데이터유지특성을 나타낸 특성도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 행디코더 11, 14 : NAND게이트
12, 42, 53 : 인버터 20 : 비트선선택용 MOS트랜지스터
30 : 감지증폭기 40 : 열디코더
50 : 정전압출력회로 54, 55 : 공핍형 MOS트랜지스터
MA : 메모리셀어레이 MC : 메모시셀
WLO ∼ WL3 : 워드선 BL0 ∼ BL3 : 비트선
CSO ∼ CS3 : 열선택선 Vcc : 전원전압
GCD : 접지전압
[산업상의 이용분야]
본 발명은 불휘발성반도체메모리에 관한 것으로, 특히 불휘발성트랜지스터를 메모리셀로 사용한 불휘발성 반도체 메모리에 관한 것이다.
[종래의 기술 및 그 문제점]
제7도는 부유게이트구조를 갖는 불휘발성트랜지스터를 메모리셀로 사용하는 종래의 불휘발성반도체메모리, 이른바 EPROM의 메모리셀어레이(NA)와 데이터독출회로에 대한 부분구성을 나타낸 회로도이다. 메모리셀어레이(MA)내에는 각각 부유게이트를 갖는 불휘발성트랜지스터로 이루어진 16개의 메모리셀(MO00∼MC03, MC10∼MC13, MC20∼MC23, MC30∼MC33)이 행렬형태로 배치되어 있다. 이 메모리셀어레이(MA)에서 동일한 행에 배치된 각각 4개의 메모리셀(MC)의 게이트는 4개의 워드선 (WL0∼WL3)중의 하나에 공통접속되어 있고, 동일한 열에 배치된 각각 4개의 메모리셀(MC)의 드레인 4개의 비트선(BL0∼BL3)중의 하나에 각각 공통접속되어 있다.
또, 메모리셀어레이(MA)내의 모든 메모리셀(MC)의 소오스는 접지전압(GNP)에 접속되어 있다.
상기 4개의 워드선(WL0∼WL3)은 2비트의 행어드레스신호(A0∼A1) 및 각각의 반전신호가 공급되는 행디코더(10)의 디코딩출력에 기초해서 선택적으로 구동된다. 그리고, 상기 4개의 비트선(BL0∼BL3)은 비트선 선택용 MOS트랜지스터(20)를 매개해서 감지증폭기(30)에 접속되어 있다. 이들 비트선선택용 MOS트랜지스터(20)의 게이트는 4개의 열선택선(CS0∼C3S)에 접속되어 있으며, 이들 4개의 열선택선(CS0∼CS3)은 2비트의 열어드레스신호(A2, A3) 및 각각의 반전신호가 공급되는 열디코더(40)의 디코딩출력에 기초해서 선택적으로 구동된다.
이와 같은 구성의 EPROM에 있어서 지금, 메모리셀(MC00)의 데이터를 독출하려고 할 때의 동작을 생각해 보자.
먼저, 4비트의 어드레스(A0, A1, A2, A3)를 모드 "0"레벨로 하면, 워드선(WL0)은 "1"레벨로, 열선택선(CS0)도 "1"레벨로되어 메모리셀(MC00)의 내용이 비트선(BL0)으로 독출된 다음 비트선선택용 MOS트랜지스터(20)를 경유해서 감지증폭기(30)에 입력된다. 예컨대 이 메모리셀(MC00)의 부유게이트가 전자주입상태여서 그 임계치전압(Vth)이 높아지게 되면 워드선 (MLO)이 "1"레벨로 될 때 이 메모리셀(MC00)은 외관상 OFF상태로 되며, 이때에는 비트선(BLO)의 전위가 변화되지 않아 감지증폭기(30)의 출력(Dout)은 초기상태로 유지된다. 또, 메모리셀(MC00)은 부유게이트가 비전자주입상태여서 임계치전압(Vth)이 낮아지게 되면 워드선(WLO)이 "1"레벨로 될 때 메모리셀(MC00)은 외관상 ON상태로 되며, 이때 비트선(BL0)은 접지전압(GND)으로 되어 감지증폭기(30) 출력(Dout)은 초기 상태로부터 반전된다. 즉, 메모리셀(MC)의 부유게이트에 전자가 주입되어 있는지의 여부, 다시 말하면 메모리셀(MC)의 임계치전압(Vth)이 높은 상태인지 아니면 낮은 상태인지에 따라 감지증폭기(30)가 동작되어 메모리셀(MC)에 프로그램된 데이터가 "1"인지 "0"인지를 판정하게 되면, 이에따라, 전자주입셀과 비전자주입셀간의 임계치전압의 차이(△Vth)가 클수록 감지증폭기(30)의 동작마진은 향상된다.
제8도는 일반적인 EPROM의 메모리셀(MC)에 대한 데이터유지특성을 나타낸 특성도이다. 데이터를 프로그램한 직후의 초기상태에서 비전자주입셀의 임계치전압(Vth)은 예컨대 2V정도이고, 전자주입셀의 임계치전압(Vth)은 예컨대 6V정도이다.
즉, 비전자주입셀과 전자주입셀간의 임계치전압의 차이(△Vth)는 4V정도로 그다지 크지 않은 것이 일반적이다. 그리고, 이 임계치전압의 차이(△Vth)는 데이터의 유지시간이 증가됨에 따라 감소된다. 그런데, 통상적으로 EPROM에서는 메모리셀(MC)의 게이트에 공급되는 독출전압으로는 전원전압(Vcc)인 5V를 채용하고 있는 바, 이 5V라는 값은 제8도에 점섬으로 나타낸 바와 같이 비전자주입셀과 전자주입셀의 각 임계치전압(Vth)의 정확한 중간값이 아니라 전자주입셀의 임계치전압(Vth)에 가까운 값이다.
이때문에 데이터의 유지시간이 길어지면, 전자주입셀의 임계치전압(Vth)이 상기 5V의 독출전압까지 전하되어 OFF상태로 판별되어야 할 전자주입셀이 오히려 ON상태로 판별된다. 이는 ON상태의 메모리셀과 OFF상태의 메모리셀을 판별함에 있어 큰 장애요인으로 되는 한편, EPROM의 데이터독출시의 동작마진을 크게 저하시키는 등의 문제점을 일으키게 된다.
[발명의 목적]
본 발명은 상기한 바와 같이 메모리셀의 게이트에 공급되는 독출전압이 전자주입셀의 임계치전압과 비전자주입셀의 임계치전압에 구애를 받는 전원전압으로 설정됨으로써 데이터독출시의 동작마진이 저하되어 버리는 문제점을 해결하기 위해 발명된 것으로, 데이터독출시의 동작마진을 향상시킨 불휘발성반도체메모리를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명의 불휘발성반도체 메모리는 불휘발성트랜지스터로 이루어진 복수의 메모리셀이 행령형태로 배치된 메모리셀어레이와, 상기메모리셀레이내의 각 행에 배치된 복수의 메모리셀 게이트가 공통으로 접속된 복수의 워드선, 이 복수의 워드선 각각을 선택하기 위한 복수의 부분디코더로 이루어진 행디코더, 이 행디코더내의 각 부분디코더의 출력측에 설치되어 있으면서 메모리셀의 선택시에 전원 전압보다 낮은 정전압을 대응되는 워드선으로 출력하는 정전압출력회로를 구비한 구성으로 되어 있다.
[작용]
상기의 구성으로 된 본 발명의 불휘발성반도체메모리에 의하면, 메모리셀의 선택시에 전원전압보다 낮은 정전압을 워드선에 출력하여 메모리셀의 게이트전압이 전자주입셀의 임계치전압과 비전자주입셀의 임계치전압의 중간값으로 설정되도록 함으로써 데이터유지시간이 길어져 전자주입셀의 임계치전압이 낮아지더라도 이 전자주입셀로부터 정확한 데이터를 독출할 수 있게 된다.
[실시예]
이하, 도면을 참조해서 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 1실시예에 따른 EPROM에 있어서 메모리셀어레이(MA)와 데이터독출회로의 일부를 추출해서 나타낸 회로도이다. 이 회로도에서 메모리셀어레이(MA)내에는 각각 부유게이트를 갖춘 불휘발성 트랜지스터로 이루어진 16개의 메모리셀(MC00∼MC03, MC10∼MC13, MC20∼MC23, MC30∼MC33,)이 행렬 형태로 배치되어 있다. 이 메모리셀어레이(MA)내에서 동일행에 배치된 각각 4개의 메모리셀(MC)의 게이트는 4개의 워드선(WL0∼WL3)중의 하나에 공통접속되어 있고, 동일열에 배치된 각각 4개의 메모리셀(MC)의 게이티는 4개의 워드선(WL0∼WL3)중의 하나에 공통접속되어 있고, 동일열에 배치된 각각 4개의 메모리셀(MC)의 드레인 4개의 비트선(BL0∼BL3)중의 하나에 공통접속되어 있다. 또, 메모리셀어레이(MA)내의 모든 메모리셀(MC)의 소오스는 접지전위(GND)에 접속되어 있다.
행디코더(10)는 2비트의 행어드레스신호(A0, A1) 및 각각의 반전신호에 기초해서 상이 4개의 워드선(WL0∼WL3)을 선택적으로 구동시킨다. 이 행디코더(10)에는 행어드레스신호의 부분디코딩을 행하는 4개의 NAND게이트(11)와 이 NAND게이트(11)의 출력이 공급되는 한편 버퍼로 사용되는 4개의 인버터(12)로 이루어진 4개의 부분디코더가 설치되어 있다. 그리고, 이 행디코더(10)내의 4개의 부분대코더로부터의 디코딩출력은 정전압출력회로(50)를 매개해서 상기 4개의 워드선(WL0∼WL3)에 공급된다.
상기 정전압출력회로(50)는 상기 행디코더(10)내의 각 부분디코더로부터 출력된 "1"레벨의 디코딩출력신호를 전원전압(Vcc ; 예컨대 5V)보다 낮은 전압으로 만든 다음 워드선(WL0∼WL3)으로 출력시키는 회로이다.
그리고, 상기 4개의 비트선(BL0∼BL3)은 비트선선택용의 각 MOS트랜지스터(20)를 매개해서 감지증폭기(30)에 접속되어 있고, 상기 비트선선택용 MOS트랜지스터(20)의 각 게이트는 4개의 열선택선(CS0∼CS3)에 접속되어 있다.
또, 열디코더(40)는 2비트의 열어드레스신호(A2, A3) 및 각각의 반전신호에 기초해서 상기 4개의 열선택선(CS0∼CS3)을 선택적으로 구동시키기 위한 것으로, 열어드레스신호의 부분디코딩을 행하는 4개의 NAND게이트(41)와 이 NAND게이트(41)의 출력이 공급되는 한편 버퍼로 사용되는 인버터(42)로 이루어진 4개의 부분디코더가 설치되어 있다. 그리고, 이 열디코더(40)내의 4개의 부분디코더로부터의 디코딩출력은 상기 4개의 열선택선(CS0∼CS3)에 공급된다.
이와 같은 구성에 있어 행디코더(10)로부터 출력되는 디코딩신호의 "1"레벨전압은 전원전압(Vcc ; 예컨대 5V)으로 되어 있지만, 상기 정전압출력회로(50)를 경유하게 되면 상기 "1"레벨의 디코딩신호는 5V이하의 전압으로 저하되게 된다.
이 때문에 각 메모리셀(MC)로부터 데이터를 독출하는 경우, 메모리셀(MC)의 게이트전압을 전자주입셀의 임계치전압(Vth)과 비전자주입셀의 임계치전압(Vth)의 중간값으로 설정할 수 있게 되며, 이에 따라 데이터의 유지시간이 길어져 전자주입셀의 임계치전압(Vth)이 예컨데 5V까지 저하되더라도 이 전자주입셀로부터 데이터를 정확히 독출할 수 있게 된다. 결국, 본 실시예의 불휘발성반도체메모리에서는 데이터독출시의 동작마진을 크게 할 수 있게 된다.
제2도는 상기 실시예의 불휘발성반도체메모리에서 사용된 정전압출력회로(50)의 구체적인 구성을 나타낸 회로도로서, 1개의 워드선에 관련되는 부분만을 추출해서 도시해 놓은 것이다. 이 회로는 예컨대 5V의 전원전압(Vcc)과 OV의 (GND)간에 직렬접속된 P채널 MOS트랜지스터(51) 및 N채널 MOS트랜지스터(52)로 이루어진 인버터(53)와 이 인버터(53)의 출력단과 1개의 워드선(WL)간에 소오스와 드레인간이 삽입된 공필형의 N채널 MOS트랜지스터(54)로 구성되어 있다.
그리고, 상기 인버터(53)에는 입력신호(Vin)로써 상기 행디코더(10)내의 대응되는 부분디코더로부터 출력되는 디코딩신호가 공급됨과 더불어 트랜지스터(54)의 게이트는 접지전압(GND)과 향상 접속되어 있다.
한편, 제2도에서 인버터(53)를 구성하는 MOS트랜지스터(51, 52)는 모두 증가형의 MOS트랜지스터이다.
이와 같은 구성으로 된 회로에 지금, 입력신호(Vin)로써 전원전압(Vcc)이 공급되면, MOS트랜지스터(51)가 OFF되고, MOS트랜지스터(52)는 ON되어 인버터(53)의 출력단의 전압은 접지전압(GND)인 OV로 된다.
이와 반대로, 입력신호(Vin)로써 접지전압(GND)이 공급되면 , MOS트랜지스터(51)가 ON되고, MOS트랜지스터(52)는 OFF되어 인버터(53)의 출력단의 전압은 전원전압(Vcc) 5V로 된다.
여기에서, 공핍형 MOS트랜지스터(54)의 임계치전압을 VTHD, 백게이트효과(Back gate effect)에 의한 임게치전압의 변동분을 △VTHD라고 하면, 워드선(WL)으로 출력되는 출력전압(Vout)은 다음과 같이 표현된다.
Figure kpo00001
Figure kpo00002
제3도는 MOS트랜지스터(54)의 VTHD를 2V, 그 변동분 △VTHD을 OV로 한 경우의 상기 제2도에 나타낸 정전압출력회로의 특성도이다.
도시된 바와 같이 입력신호(Vin), 즉 행디코더(10)의 디코딩출력의"1"레벨이 5V이더라도 워드선(WL)으로 출력되는 출력전압(Vout)은 2V정도로 된다.
더욱이, 제3도에 도시된 바와 같이 전원전압(Vcc)의 값이 다소 변동되어도 출력전압(Vout)의 값은 변동되지 않는다. 따라서, 이 정전압출력회로(50)에서는 전원전압(Vcc)이 변동되어도 출력전압(Vout)을 항상 일정하게 유지할 수 있게 된다.
제4도는 상기기 제2도에 구체적으로 도시된 정전압출력회로(50)를 제1도의 EPROM에 사용한 경우의 전체적인 구성을 나타낸 회로도이다. 여기에서, 정전압출력회로(50)내의 각 인버터(53)는 행디코더(10)내의 각 부분디코더에서 버퍼로 사용되는 인버터(12)를 공용할 수 있기 때문에 이 인버터(53)는 구성에서 생략할 수 있다.
제5도는 상기 제1도의 EPROM에서 사용되는 정전압출력회로(50)의 다른 구체적인 구성을 나타낸 것으로, 이 경우에도 1개의 워드선에 관련된 부분의 구성만을 추출하여 도시하였다. 이 회로는 예컨대 5V의 전원전압(Vcc)과 OV의 접지전압(GND)간에 직렬접속된 P채널 MOS트랜지스터(51) 및 N채널 MOS트랜지스터(52)로 이루어진 인버터(53)와, 이 인버터(53)의 출력단에 소오스와 드레인간의 일단이 접속되고, 게이트가 접지전압(GND)에 접속된 공핍형의 N채널 MOS트랜지스터(54), 상기 인버터(53)의 출력단에 소오스와 드레인간의 일단이 접속되고, 그 게이트가 상기 MOS트랜지스너(54)의 소오스와 드레인가의 다른 단에 접속되며, 소오스와 드레인간의 다른 단이 워드선(WL)에 접속된 공핍형의 N채널 MOS트랜지스터(55)로 구성되어 있다. 그리고, 상기 인버터(53)에는 입력신호(Vin)로써 상기 행디코더(10)내의 대응되는 부분디코더의 출력이 공급된다.
상기와 같은 구성의 회로는 제2도에 도시된 회로의 경우와 마찬가지로 입력신호(Vin)로써 전원전압(Vcc)이 공급되면, 인버터출력단의 전압은 접지전압(GND)인 OV로 되는 한편 반대로, 입력신호(Vin)로써 접지전압(GND)이 공급되면, 인버터출력단의 전압은 전원전압(Vcc)인 5V로 된다. 여기에서, 공핍형의 양트랜지스터(54,55)의 임계치전압을 VTHD, 백게이트효과에 의한 임계치전압의 변동분을 △VTHD라 하면, MOS트랜지스터(54)의 소오스와 드레인간의 다른 단에서 출력되는 출력전압(Vout1)은 제2도에 도시된 회로의 경우와 마찬가지로,
Figure kpo00003
Figure kpo00004
한편, 상기 출력전압(Vout1)은 MOS트랜지스터(55)의 게이트에 공급되므로 워드선(WL)으로 출력되는 출력전압(Vout2)은 다음과 같이 된다.
Figure kpo00005
Figure kpo00006
그리고, 상기 제5식와 제6식에 Vout1+VTHD+△VTHD를 대입하면 다음의 제7식과 제8식을 얻을 수 있다.
Figure kpo00007
Figure kpo00008
제6도는 상기 제5도의 회로에 있어서 MOS트랜지스터(54, 55)의 VTHD를 각각 2V로 하고, 그 변동분VTHD를 OV로 할때 전원전압(Vcc)에 대한 출력전압(Vout1, Vout2)의 특성변화를 도시해 놓은 것이다.
도시된 바와 같이 입력신호(Vin) 즉, 행디코더(10)의 "1"레벨의 디코딩출력이 5V이더라도 워드선(WL)으로 출력되는 출력전압(Vout2)을 상기 제8도에 나타낸 바와 같이 초기의 임계치전압이 2V인 경우의 전자 주입셀과 초기의 임계치전압이 6V인 경우의 비전자주입셀에 있어 각각의 임계치전압의 거의 중간값인 4V정도로 된다. 이 경우에 전원전압(Vcc)의 값이 다소 변동되어도 출력전압(Vout2)은 변화되지 않는다.
또, 제2도 및 제5도와 같은 정전압출력회로(50)는 1워드선당 불과 3개 또는 4개의 MOS트랜지스터를 사용해서 실현할 수 있으므로 이를 집적화할 경우 칩면적의 증가는 거의 없다. 또, 정전압출력회로(50)에서 출력되는 정전압은 공핍형의 MOS트랜지스너(54, 55)의 임계치전압을 공정기술을 사용해서 변경해주면 자유롭게 설정할 수 있다. 더욱이, 정전압출력회로(50)내의 인버터(53)가 COM로 구성되기 때문에 전원전압(Vcc)과 접지전압(GND)간에 직류관통전류가 발생하지 않아 정전압출력회로(50)의 설치에 따른 소비전류의 증가는 극히 적다.
또, 본 발명은 상기 실시예에 한정되지는 않으며 여러 가지로 변형해서 실시할 수 있는 바, 예컨대 상기 실시예에서는 정전압출력회로(50)내에 설치된 공핍형의 MOS트랜지스터(54)의 게이트에 항상 OV인 접지전압(GND)이 공급되는 경우에 대해서 설명하고 있지만, 데이터독출시에는 OV가, 데이터기입시에는 기입전압(예컨대, 12.5V)이 공급되도록 할 수도 있다. 다시 말하면, 데이터의 기입시에는 워드선(즉, 메모리셀의 게이트)에 기입전압을 인가할 필요가 있는데 본 발명에 의한 MOS트랜지스터(54)가 설치되어 있더라도 상기 기입전압을 그대로 인가할 수 있게 된다.
[발명의 효과]
이상에서 설명한 바와 같이 본 발명의 불휘발성반도체메모리에 의하면, 행디코더와 워드선간에 정전압출력회로를 설치하여 메모리셀의 게이트에 공급되는 독출전압을 전원전압보다 낮추어 줌으로써 데이터독출시의 동작마진을 향상시킬 수 있게 된다.

Claims (3)

  1. 불휘발성트랜지스터로 이루어진 복수의 메모리셀(MC)이 행렬형태로 배치된 메모리셀어레이(MA)와, 이 메모리셀어레이(MA)내의 각 행에 배치된 복수의 메모리셀(MC)의 게이트가 공통으로 접속된 복수의 워드선(WL0∼WL3), 이 복수의 워드선(WL0∼WL3)을 선택하기 위한 복수의 부분디코더로 이루어진 행디코더(10), 이 행디코더(10)내의 각 부분디코더의 출력측에 설치되어 있으면서 메모리셀(MC)의 선택시에는 전원전압(Vcc)보다 낮은 정전압을 대응되는 워드선으로 출력하는 정전압출력회로(50)를 구비하여 구성된 것을 특징으로 하는 불휘발성반도체메모리.
  2. 제1항에 있어서, 상기 정전압출력회로(50)가 전원전압(Vcc)과 접지전압(GND)간에 삽입되어 입력신호(Vin)를 반전시키는 인버터(53)와, 소오스와드레인간의 일단이 상기 인버터(53)의 출력단에 접속되고, 그 게이트는 상기 접지전압(GND)에 접속됨과 더불어 소오스와 드레인간의 다른 단은 대응도는 워드선에 접속된 공핍형의 MOS트랜지스터(54)로 구성된 것을 특징으로 하는 불휘발성반도체메모리.
  3. 제3항에 있어서, 상기 정전압출력회로(50)가 전원전압(Vcc)과 접지전압(GND)간에 삽입되어 입력신호 (Vin)를 반전시키는 인버터(53)와, 소오스와 드레인간의 일단이 상기 인버터(53)의 출력단에 접속되고, 그 게이트는 상기 접지전압(GND)에 접속된 공핍형의 제1MOS트랜지스터(54) 소오스와 드레인간의 일단이 상기 인버터(53)의 출력단에 접속되고, 그 게이트는 상기 제1 MOS트랜지스터(54)의 소오스와 드래인간의 다른 단에 접속됨과 더불어 소오스와 드레인간의 다른 단은 대응되는 워드선에 접속된 공핍형의 제2MOS트랜지스터(55)로 구성된 것을 특징으로 하는 불휘발성반도체메모리.
KR1019890007941A 1988-06-09 1989-06-09 불 휘발성 반도체 메모리 KR910008693B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP88-142051 1988-06-09
JP63142051A JPH023187A (ja) 1988-06-09 1988-06-09 不揮発性半導体メモリ

Publications (2)

Publication Number Publication Date
KR900000915A KR900000915A (ko) 1990-01-31
KR910008693B1 true KR910008693B1 (ko) 1991-10-19

Family

ID=15306266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890007941A KR910008693B1 (ko) 1988-06-09 1989-06-09 불 휘발성 반도체 메모리

Country Status (4)

Country Link
US (1) US5018108A (ko)
EP (1) EP0345791A3 (ko)
JP (1) JPH023187A (ko)
KR (1) KR910008693B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606941B2 (ja) * 1990-02-19 1997-05-07 富士通株式会社 不揮発性メモリの書込み回路
JP2835215B2 (ja) * 1991-07-25 1998-12-14 株式会社東芝 不揮発性半導体記憶装置
JPH06215590A (ja) * 1993-01-13 1994-08-05 Nec Ic Microcomput Syst Ltd フラッシュ消去型不揮発性メモリ
US5506816A (en) * 1994-09-06 1996-04-09 Nvx Corporation Memory cell array having compact word line arrangement
US6020763A (en) * 1996-04-23 2000-02-01 International Business Machines Corporation High speed decoder without race condition
US5703809A (en) * 1996-10-01 1997-12-30 Microchip Technology Incorporated Overcharge/discharge voltage regulator for EPROM memory array
US5805507A (en) * 1996-10-01 1998-09-08 Microchip Technology Incorporated Voltage reference generator for EPROM memory array
US5764589A (en) * 1997-03-28 1998-06-09 International Business Machines Corporation Array row and column decoder apparatus and method
US7088613B2 (en) * 2004-05-14 2006-08-08 Macronix International Co., Ltd. Method for controlling current during read and program operations of programmable diode
US8064255B2 (en) * 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
US8059458B2 (en) * 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell
US9334014B2 (en) 2014-09-01 2016-05-10 Shimano Inc. Bicycle sprocket and bicycle sprocket assembly

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3457435A (en) * 1965-12-21 1969-07-22 Rca Corp Complementary field-effect transistor transmission gate
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
US4460981A (en) * 1981-12-24 1984-07-17 Intel Corporation Virtual ground memory
JPS58208992A (ja) * 1982-05-28 1983-12-05 Nec Corp 半導体回路
JPS58212698A (ja) * 1982-06-04 1983-12-10 Matsushita Electric Ind Co Ltd 記憶装置
JPS5952497A (ja) * 1982-09-17 1984-03-27 Nec Corp デコ−ダ回路
US4598390A (en) * 1984-06-25 1986-07-01 International Business Machines Corporation Random access memory RAM employing complementary transistor switch (CTS) memory cells
JPS621192A (ja) * 1985-06-26 1987-01-07 Hitachi Vlsi Eng Corp 半導体記憶装置
JP2530821B2 (ja) * 1985-07-01 1996-09-04 日本電気株式会社 半導体メモリ

Also Published As

Publication number Publication date
JPH023187A (ja) 1990-01-08
EP0345791A3 (en) 1992-03-11
EP0345791A2 (en) 1989-12-13
KR900000915A (ko) 1990-01-31
US5018108A (en) 1991-05-21

Similar Documents

Publication Publication Date Title
JP3450896B2 (ja) 不揮発性メモリ装置
JP2905666B2 (ja) 半導体装置における内部電圧発生回路および不揮発性半導体記憶装置
KR960005359B1 (ko) 불휘발성 반도체 기억장치
JP3098189B2 (ja) 不揮発性半導体メモリのデータ読出回路
US4903236A (en) Nonvolatile semiconductor memory device and a writing method therefor
US5608676A (en) Current limited current reference for non-volatile memory sensing
KR900003932B1 (ko) 개량된 기입확인 동작 반도체 메모리장치
US20050002252A1 (en) Semiconductor memory device and current mirror circuit
KR100204803B1 (ko) 단일 비트셀 및 다중비트셀 동작의 동시적인 수행이 가능한 불휘발성 반도체 메모리 장치
US6928000B2 (en) Semiconductor memory device having a resistance adjustment unit
KR910008693B1 (ko) 불 휘발성 반도체 메모리
US4962482A (en) Nonvolatile memory device using a sense circuit including variable threshold transistors
US6947325B2 (en) Non-volatile semiconductor memory device and controlling method of the same
US5040147A (en) Nonvolatile semiconductor memory
US4635229A (en) Semiconductor memory device including non-volatile transistor for storing data in a bistable circuit
US4974206A (en) Nonvolatile semiconductor memory device having reference potential generating circuit
KR950000029B1 (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
JP3983940B2 (ja) 不揮発性半導体メモリ
US6775186B1 (en) Low voltage sensing circuit for non-volatile memory device
KR960002737B1 (ko) 비휘발성 메모리장치용 기입회로
EP0880180B1 (en) Non-volatile semiconductor memory device with write circuit having a latch and a transfer gate
JPH05101683A (ja) 不揮発性半導体記憶装置
KR940005695B1 (ko) 불휘발성 기억소자의 로우 디코더 회로
JP3667821B2 (ja) 不揮発性半導体メモリ
JP2670094B2 (ja) 電気的に書換え可能な不揮発性半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee